JPH11274375A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11274375A
JPH11274375A JP7972998A JP7972998A JPH11274375A JP H11274375 A JPH11274375 A JP H11274375A JP 7972998 A JP7972998 A JP 7972998A JP 7972998 A JP7972998 A JP 7972998A JP H11274375 A JPH11274375 A JP H11274375A
Authority
JP
Japan
Prior art keywords
resin material
glass transition
chip
thermal expansion
transition temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7972998A
Other languages
English (en)
Other versions
JP3443313B2 (ja
Inventor
Masanori Iwaki
賢典 岩木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP07972998A priority Critical patent/JP3443313B2/ja
Publication of JPH11274375A publication Critical patent/JPH11274375A/ja
Application granted granted Critical
Publication of JP3443313B2 publication Critical patent/JP3443313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 熱膨張係数だけの関係で半導体装置の信頼性
を確保することは難しいという課題があった。 【解決手段】 基板２上にダイボンド材６によりチップ
５を形成し、その上を封止樹脂材３によりモールドされ
たワイヤーボンド方式の半導体装置において、前記基板
は、熱膨脹係数α１を有し、ガラス転移温度Ｔｇ１で形
成され、前記チップは、熱膨脹係数α２を有するダイボ
ンド材により、ガラス転移温度Ｔｇ２で形成され、前記
封止樹脂材は、熱膨脹係数α３を有し、ガラス転移温度
Ｔｇ３で形成され、関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、
及びα１≦α２≦α３を満たすようにした。 【効果】 熱ストレスにより発生する応力を低減し、ま
た応力残磋を少なくすることにより基板と封止樹脂材と
の密着力を高めることができ、従来の温度サイクル試験
や吸湿、加熱により発生しやすい界面での剥離並びにク
ラックを抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多ピン化、高速
化対応の半導体装置に係り、外部接続端子を有するプリ
ント配線基板上にシリコンチップを搭載した半導体装置
及びその製造方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化、薄型化に伴い
高集積化、高密度化、多ピン化、高速化の半導体装置の
要求が高くなっている。
【０００３】従来の半導体装置について説明する。特開
平８−８３５４号公報には、シリコンチップ封止材の熱
膨張係数とプリント配線基板の熱膨脹係数の差が±５×
１０-6／℃以内との記載がある。また、封止樹脂材、及
びプリント配線基板の熱膨張係数との関係で半導体装置
の信頼性を確保している。
【０００４】すなわち、シリコンチップと同等又は極め
て近い熱膨張係数、弾性率、ガラス転移温度に、基板、
封止樹脂をすることで発生応力を低減し、剥離やクラッ
クの発生を抑制し、信頼性を向上させている。しかし、
事実上、シリコンチップと同等又は極めて近い値にする
ことは不可能である。
【０００５】さらに、特開平６一１２０６２６号公報で
は、基材の熱膨張率を電子部品より大きく且つ封止樹脂
より小さくすることで、熱膨張による悪影響を緩和させ
ている。
【０００６】しかし、半導体装置の多様化に伴い、ＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：クウアッド
・フラット・パッケージ）、ＴＣＰ（Ｔａｐｅ Ｃａｒ
ｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＢ（Ｃｈｉｐ ｏｎ
Ｂｏｒｄ）、フリップチップ、ＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａ
ｃｋａｇｅ）等の製造で、熱膨張係数のみの関係で半導
体装置の信頼性を確保することは難しい。
【０００７】
【発明が解決しようとする課題】上述したような従来の
半導体装置では、熱膨張係数の関係で信頼性を確保しよ
うとしているが、熱膨張係数だけの関係で半導体装置の
信頼性を確保することは難しいという問題点があった。
【０００８】この発明は、前述した問題点を解決するた
めになされたもので、耐湿度信頼性、耐はんだリフロー
性等の信頼性と成形性に優れた半導体装置及びその製造
方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、基板上にダイボンド材によりチップを形成し、そ
の上を封止樹脂材によりモールドされたワイヤーボンド
方式の半導体装置において、前記基板は、熱膨脹係数α
１を有し、ガラス転移温度Ｔｇ１で形成され、前記チッ
プは、熱膨脹係数α２を有するダイボンド材により、ガ
ラス転移温度Ｔｇ２で形成され、前記封止樹脂材は、熱
膨脹係数α３を有し、ガラス転移温度Ｔｇ３で形成さ
れ、関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、及びα１≦α２
≦α３を満たすものである。
【００１０】また、この発明に係る半導体装置は、基板
上にアンダーフィル材及び導電性接着樹脂材又は異方性
導電性樹脂材によりチップを形成し、その上を封止樹脂
材によりモールドされたフリップチップ方式の半導体装
置において、前記基板は、熱膨脹係数α１を有し、ガラ
ス転移温度Ｔｇ１で形成され、前記チップは、熱膨脹係
数α４を有するアンダーフィル材及び導電性接着樹脂材
又は異方性導電性樹脂材により、ガラス転移温度Ｔｇ４
で形成され、前記封止樹脂材は、熱膨脹係数α３を有
し、ガラス転移温度Ｔｇ３で形成され、関係式、Ｔｇ１
≧Ｔｇ４≧Ｔｇ３、及びα１≦α４≦α３を満たすもの
である。
【００１１】さらに、この発明に係る半導体装置は、基
板上にダイボンド材、アンダーフィル材及び導電性接着
樹脂材又は異方性導電性樹脂材により多重チップを形成
し、その上を封止樹脂材によりモールドされたスタック
ド方式の半導体装置において、前記基板は、熱膨脹係数
α１を有し、ガラス転移温度Ｔｇ１で形成され、前記多
重チップは、熱膨脹係数α５を有するダイボンド材、ア
ンダーフィル材及び導電性接着樹脂材又は異方性導電性
樹脂材により、ガラス転移温度Ｔｇ５で形成され、前記
封止樹脂材は、熱膨脹係数α３を有し、ガラス転移温度
Ｔｇ３で形成され、関係式、Ｔｇ１≧Ｔｇ５≧Ｔｇ３、
及びα１≦α５≦α３を満たすものである。
【００１２】この発明に係る半導体装置の製造方法は、
基板上にダイボンド材によりチップを形成し、その上を
封止樹脂材によりモールドされたワイヤーボンド方式の
半導体装置の製造方法において、熱膨脹係数α１を有す
る前記基板を、ガラス転移温度Ｔｇ１で形成する工程
と、前記チップを、熱膨脹係数α２を有する前記ダイボ
ンド材により、ガラス転移温度Ｔｇ２で形成する工程
と、熱膨脹係数α３を有する前記封止樹脂材を、ガラス
転移温度Ｔｇ３で形成する工程とを含み、関係式、Ｔｇ
１≧Ｔｇ２≧Ｔｇ３、及びα１≦α２≦α３を満たすも
のである。
【００１３】また、この発明に係る半導体装置の製造方
法は、基板上にアンダーフィル材及び導電性接着樹脂材
又は異方性導電性樹脂材によりチップを形成し、その上
を封止樹脂材によりモールドされたフリップチップ方式
の半導体装置の製造方法において、熱膨脹係数α１を有
する前記基板を、ガラス転移温度Ｔｇ１で形成する工程
と、前記チップを、熱膨脹係数α４を有する前記アンダ
ーフィル材及び導電性接着樹脂材又は異方性導電性樹脂
材により、ガラス転移温度Ｔｇ４で形成する工程と、熱
膨脹係数α３を有する前記封止樹脂材を、ガラス転移温
度Ｔｇ３で形成する工程とを含み、関係式、Ｔｇ１≧Ｔ
ｇ４≧Ｔｇ３、及びα１≦α４≦α３を満たすものであ
る。
【００１４】さらに、この発明に係る半導体装置の製造
方法は、基板上にダイボンド材、アンダーフィル材及び
導電性接着樹脂材又は異方性導電性樹脂材により多重チ
ップを形成し、その上を封止樹脂材によりモールドされ
たスタックド方式の半導体装置の製造方法において、熱
膨脹係数α１を有する前記基板を、ガラス転移温度Ｔｇ
１で形成する工程と、前記多重チップを、熱膨脹係数α
５を有する前記ダイボンド材、アンダーフィル材及び導
電性接着樹脂材又は異方性導電性樹脂材により、ガラス
転移温度Ｔｇ５で形成する工程と、熱膨脹係数α３を有
する前記封止樹脂材を、ガラス転移温度Ｔｇ３で形成す
る工程とを含み、関係式、Ｔｇ１≧Ｔｇ５≧Ｔｇ３、及
びα１≦α５≦α３を満たすものである。
【００１５】
【発明の実施の形態】実施の形態１．この発明の実施の
形態１に係る半導体装置及びその製造方法について図面
を参照しながら説明する。図１は、この発明の実施の形
態１に係る半導体装置を示す図である。なお、各図中、
同一符号は同一又は相当部分を示す。
【００１６】図１において、１ははんだバンプ（ハンダ
ボールグリッド）、２はプリント配線基板、３はモール
ド（封止樹脂材）、４は金ワイヤー、５はベアチップ
（シリコンチップ）、６はダイボンド材である。
【００１７】図１は、裏面にハンダボールグリッド１を
形成したプリント配線基板２へ、表面のシリコンチップ
５の搭載面から伸びたワイヤーボンドで配線し、封止樹
脂材によりモールドした半導体装置である。
【００１８】ここでは、プリント配線基板２、ダイボン
ド材６及び封止樹脂材３のガラス転移温度、及び熱膨脹
係数をコントロールすることで高信頼性を確保する。
【００１９】すなわち、ワイヤーボンドによって電気接
続した高密度半導体装置において、基板２のガラス転移
温度を「Ｔｇ１」、基板２の線膨脹係数を「α１」と
し、ダイボンド材６のガラス転移温度を「Ｔｇ２」、ダ
イボンド材６の線膨脹係数を「α２」とし、封止樹脂材
３のガラス転移温度を「Ｔｇ３」、封止樹脂材３の線膨
脹係数を「α３」としたときに、以下の関係式（１）及
び（２）を満たすようにする。
【００２０】 Ｔｇ１≧Ｔｇ２≧Ｔｇ３ ・・・式（１）
【００２１】 α１≦α２≦α３ ・・・式（２）
【００２２】耐はんだリフロー性、プレッシャークッカ
ーテスト、高温放置等の信頼性試験における吸湿や熱に
より発生する応力による界面剥離やパッケージ内外部ク
ラック現象を抑制できる。
【００２３】熱ストレスをかけた場合、半導体装置を構
成する材料が、温度が上がるにつれて膨脹しはじめる。
そこで、半導体装置の構成上、基板２、ダイボンド材
６、封止樹脂材３の順番、もしくは同時に膨脹をはじめ
ると、内部にストレスが発生しにくく、内外部クラック
を抑制できる。また、応力残磋も少ない。
【００２４】つまり、ガラス転移温度を近似もしくは上
記の関係式を満たすように組み合わせると、ベアチップ
５周辺に発生する応力残磋が少なく、チップと基板をワ
イヤーボンドで電気接続しているＣＯＢ（Ｃｈｉｐ ｏ
ｎ Ｂｏｒｄ）には効果がある。
【００２５】熱膨脹係数の場合は、半導体装置の土台と
なる基板２の熱膨脹係数を基準にし、基板２、ダイボン
ド材６、封止樹脂材３の順番で値を大きくしていく、又
は、同一にする方が電気接続子の断線を防ぐことに効果
がある。
【００２６】それぞれの関係式を別々に半導体装置製造
に適用しても良いが、ガラス転移温度、及び熱膨脹係数
の関係式（１）及び（２）を合わせて用いる方が電気接
続子の断線、内外部クラック、及び、界面剥離の現象に
は十分効果がある。
【００２７】すなわち、この実施の形態１に係る半導体
装置は、基板２、ダイボンド材６、及び封止樹脂材３の
熱膨脹係数とガラス転移温度をコントロールすること
で、熱ストレスによる応力残磋を低減することができ
る。
【００２８】また、応力の発生する順番にガラス転移温
度によりコントロールすることで、応力が発生しても解
散する方向に進むため、応力残磋が低減され、温度リサ
イクルや、吸湿、加熱によるワイヤーボンドの断線及び
バンプずれによる電気接続子の断線、内外部クラック及
び界面剥離を抑えることができ、耐湿信頼性、耐はんだ
リフロー性などを向上することができる。
【００２９】さらに、土台である基板２よりもダイボン
ド材６、封止材３の熱膨脹系数が等しい又は大きくコン
トロールした方が温度サイクルや加熱、又熱ストレスに
よる、ワイヤーボンド断線、バンプズレ等の電気接続子
の断線や、内部クラックの発生を抑えることができ、耐
湿信頼性、耐はんだリフロー性等を向上することができ
る。
【００３０】これにより、基板２と封止材２との接着力
を高めることができる。
【００３１】実施の形態２．この発明の実施の形態２に
係る半導体装置及びその製造方法について図面を参照し
ながら説明する。図２は、この発明の実施の形態２に係
る半導体装置を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００３２】図２において、１ははんだバンプ（ハンダ
ボールグリッド）、２はプリント配線基板、３はモール
ド（封止樹脂材）、５はベアチップ（シリコンチッ
プ）、７はバンプ、８は導電性接着樹脂材、９はアンダ
ーフィル材である。なお、導電性接着樹脂材８の代わり
に異方性導電性樹脂材でもよい。
【００３３】図２は、裏面にハンダボールグリッド１を
形成したプリント配線基板２へ、表面のシリコンチップ
５の下部のバンプ７と導電性接着樹脂材８により電気接
合し、封止樹脂材３によりモールドした半導体装置であ
る。
【００３４】ここでは、プリント配線基板２、アンダー
フィル材９、導電性接着樹脂材８及び封止樹脂材３のガ
ラス転移温度、及び熱膨脹係数をコントロールすること
で高信頼性を確保する。
【００３５】すなわち、フリップチップによって電気接
続した高密度半導体装置において、基板２のガラス転移
温度を「Ｔｇ１」、基板２の線膨脹係数を「α１」と
し、導電性接着樹脂材８、及びアンダーフィル材９のガ
ラス転移温度を「Ｔｇ４」、導電性接着樹脂材８、及び
アンダーフィル材９の線膨脹係数を「α４」とし、封止
樹脂材３のガラス転移温度を「Ｔｇ３」、封止樹脂材３
の線膨脹係数を「α３」としたときに、以下の関係式
（３）及び（４）を満たすようにする。
【００３６】 Ｔｇ１≧Ｔｇ４≧Ｔｇ３ ・・・式（３）
【００３７】 α１≦α４≦α３ ・・・式（４）
【００３８】耐はんだリフロー性、プレッシャークッカ
ーテスト、高温放置等の信頼性試験における吸湿や熱に
より発生する応力による界面剥離やパッケージ内外部ク
ラック現象を抑制できる。
【００３９】熱ストレスをかけた場合、半導体装置を構
成する材料が、温度が上がるにつれて膨脹しはじめる。
そこで、半導体装置の構成上、基板２、導電性接着樹脂
材８、及びアンダーフィル材９、封止樹脂材３の順番、
もしくは同時に膨脹をはじめると、内部にストレスが発
生しにくく、内外部クラックを抑制できる。また、応力
残磋も少ない。
【００４０】つまり、ガラス転移温度を近似もしくは上
記の関係式を満たすように組み合わせると、ベアチップ
５周辺に発生する応力残磋が少なく、チップにバンプを
付けて直接電気接続しているフリップチップには効果が
ある。
【００４１】熱膨脹係数の場合は、半導体装置の土台と
なる基板２の熱膨脹係数を基準にし、基板２、導電性接
着樹脂材８、及びアンダーフィル材９、封止樹脂材３の
順番で値を大きくしていく、又は、同一にする方が電気
接続子の断線を防ぐことに効果がある。
【００４２】それぞれの関係式を別々に半導体装置製造
に適用しても良いが、ガラス転移温度、及び熱膨脹係数
の関係式（３）及び（４）を合わせて用いる方が電気接
続子の断線、内外部クラック、及び、界面剥離の現象に
は十分効果がある。
【００４３】実施の形態３．この発明の実施の形態３に
係る半導体装置及びその製造方法について図面を参照し
ながら説明する。図３は、この発明の実施の形態３に係
る半導体装置を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００４４】図３において、１ははんだバンプ（ハンダ
ボールグリッド）、２はプリント配線基板、３はモール
ド（封止樹脂材）、４は金ワイヤー、５はベアチップ
（シリコンチップ）、６はダイボンド材、７はバンプ、
８は導電性接着樹脂材、９はアンダーフィル材である。
なお、導電性接着樹脂材８の代わりに異方性導電性樹脂
材でもよい。
【００４５】図３は、裏面にハンダボールグリッド１を
形成したプリント配線基板２へ、表面の多重シリコンチ
ップ（スタックド）５の下部のバンプと導電性接着樹脂
材８又はワイヤーボンドで電気接合し、封止樹脂材３に
よりモールドした半導体装置である。シリコンチップ搭
載面から、ワイヤーボンドやバンプによる配線を施し、
封止樹脂材３によりモールドした半導体装置である。
【００４６】ここでは、プリント配線基板２、ダイボン
ド材６、導電性接着樹脂材８、アンダーフィル材９及び
封止樹脂材３のガラス転移温度、及び熱膨脹係数をコン
トロールすることで高信頼性を確保する。
【００４７】つまり、ベアチップを多層化又はマルチチ
ップ化させたＣＯＢ、ＣＳＰ又はＢＧＡにおいて、基板
２のガラス転移温度を「Ｔｇ１」、基板２の線膨脹係数
を「α１」とし、ダイボンド材６、導電性接着樹脂材
８、及びアンダーフィル材９のガラス転移温度を「Ｔｇ
５」、ダイボンド材６、導電性接着樹脂材８、及びアン
ダーフィル材９の線膨脹係数を「α５」とし、封止樹脂
材３のガラス転移温度を「Ｔｇ３」、封止樹脂材３の線
膨脹係数を「α３」としたとき、以下の関係式（５）及
び（６）を満たす特性値により製造する。
【００４８】 Ｔｇ１≧Ｔｇ５≧Ｔｇ３ ・・・式（５）
【００４９】 α１≦α５≦α３ ・・・式（６）
【００５０】実施の形態４．この発明の実施の形態４に
係る半導体装置及びその製造方法について図面を参照し
ながら説明する。図４は、この発明の実施の形態４に係
る半導体装置を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００５１】図４において、２はプリント配線基板、１
０は電子部品、２０はワイヤーボンド方式ＣＯＢであ
る。
【００５２】図４は、他の電子部品１０が実装されてい
るプリント配線基板２に、直接実装したベアチップにワ
イヤーボンドにより電気接続し、封止樹脂材によりモー
ルドしたＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｄ）を施すも
のである。
【００５３】ここでは、基板２、ダイボンド材及び封止
樹脂材のガラス転移温度、及び熱膨脹係数をコントロー
ルすることで高信頼性を確保する。
【００５４】実施の形態５．この発明の実施の形態５に
係る半導体装置及びその製造方法について図面を参照し
ながら説明する。図５は、この発明の実施の形態５に係
る半導体装置を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００５５】図５において、２はプリント配線基板、１
０は電子部品、３０はスタックド方式ＣＯＢである。
【００５６】図５は、他の電子部品１０が実装されてい
るプリント配線基板２に、多層構造のベアチップ（スタ
ックド）のバンプを介して導電性接着樹脂材、異方性導
電性樹脂材又はワイヤーボンドにより電気接続し、封止
樹脂材によりモールドしたＣＯＢ（Ｃｈｉｐ ｏｎ Ｂ
ｏａｄ）を施すものである。
【００５７】ここでは、基板、ダイボンド材、アンダー
フィル材、導電性接着樹脂材、異方性導電性樹脂材及び
封止樹脂材のガラス転移温度、及び熱膨脹係数をコント
ロールすることで高信頼性を確保する。
【００５８】実施の形態６．この発明の実施の形態６に
係る半導体装置及びその製造方法について図面を参照し
ながら説明する。図６は、この発明の実施の形態６に係
る半導体装置を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００５９】図６において、２はプリント配線基板、１
０は電子部品、４０はフリップチップ方式ＣＯＢであ
る。
【００６０】図６は、他の電子部品１０が実装されてい
るプリント配線基板２に、ベアチップのパンブを介して
導電性接着樹脂材、異方性導電性樹脂材により電気接続
し、封止樹脂材によりモールドしたＣＯＢ（Ｃｈｉｐ
ｏｎ Ｂｏａｄ）を施すものである。
【００６１】ここでは、基板、導電性接着樹脂材、異方
性導電性樹脂材及び封止樹脂材のガラス転移温度、及び
熱膨脹係数をコントロールすることで高信頼性を確保す
る。
【００６２】
【発明の効果】この発明に係る半導体装置は、以上説明
したとおり、基板上にダイボンド材によりチップを形成
し、その上を封止樹脂材によりモールドされたワイヤー
ボンド方式の半導体装置において、前記基板は、熱膨脹
係数α１を有し、ガラス転移温度Ｔｇ１で形成され、前
記チップは、熱膨脹係数α２を有するダイボンド材によ
り、ガラス転移温度Ｔｇ２で形成され、前記封止樹脂材
は、熱膨脹係数α３を有し、ガラス転移温度Ｔｇ３で形
成され、関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、及びα１≦
α２≦α３を満たすので、熱ストレスにより発生する応
力を低減し、また応力残磋を少なくすることにより基板
と封止樹脂材との密着力を高めることができ、従来の温
度サイクル試験や吸湿、加熱により発生しやすい界面で
の剥離並びにクラックを抑えることができるという効果
を奏する。
【００６３】また、この発明に係る半導体装置は、以上
説明したとおり、基板上にアンダーフィル材及び導電性
接着樹脂材又は異方性導電性樹脂材によりチップを形成
し、その上を封止樹脂材によりモールドされたフリップ
チップ方式の半導体装置において、前記基板は、熱膨脹
係数α１を有し、ガラス転移温度Ｔｇ１で形成され、前
記チップは、熱膨脹係数α４を有するアンダーフィル材
及び導電性接着樹脂材又は異方性導電性樹脂材により、
ガラス転移温度Ｔｇ４で形成され、前記封止樹脂材は、
熱膨脹係数α３を有し、ガラス転移温度Ｔｇ３で形成さ
れ、関係式、Ｔｇ１≧Ｔｇ４≧Ｔｇ３、及びα１≦α４
≦α３を満たすので、熱ストレスにより発生する応力を
低減し、また応力残磋を少なくすることにより基板と封
止樹脂材との密着力を高めることができ、従来の温度サ
イクル試験や吸湿、加熱により発生しやすい界面での剥
離並びにクラックを抑えることができるという効果を奏
する。
【００６４】さらに、この発明に係る半導体装置は、以
上説明したとおり、基板上にダイボンド材、アンダーフ
ィル材及び導電性接着樹脂材又は異方性導電性樹脂材に
より多重チップを形成し、その上を封止樹脂材によりモ
ールドされたスタックド方式の半導体装置において、前
記基板は、熱膨脹係数α１を有し、ガラス転移温度Ｔｇ
１で形成され、前記多重チップは、熱膨脹係数α５を有
するダイボンド材、アンダーフィル材及び導電性接着樹
脂材又は異方性導電性樹脂材により、ガラス転移温度Ｔ
ｇ５で形成され、前記封止樹脂材は、熱膨脹係数α３を
有し、ガラス転移温度Ｔｇ３で形成され、関係式、Ｔｇ
１≧Ｔｇ５≧Ｔｇ３、及びα１≦α５≦α３を満たすの
で、熱ストレスにより発生する応力を低減し、また応力
残磋を少なくすることにより基板と封止樹脂材との密着
力を高めることができ、従来の温度サイクル試験や吸
湿、加熱により発生しやすい界面での剥離並びにクラッ
クを抑えることができるという効果を奏する。
【００６５】この発明に係る半導体装置の製造方法は、
以上説明したとおり、基板上にダイボンド材によりチッ
プを形成し、その上を封止樹脂材によりモールドされた
ワイヤーボンド方式の半導体装置の製造方法において、
熱膨脹係数α１を有する前記基板を、ガラス転移温度Ｔ
ｇ１で形成する工程と、前記チップを、熱膨脹係数α２
を有する前記ダイボンド材により、ガラス転移温度Ｔｇ
２で形成する工程と、熱膨脹係数α３を有する前記封止
樹脂材を、ガラス転移温度Ｔｇ３で形成する工程とを含
み、関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、及びα１≦α２
≦α３を満たすので、熱ストレスにより発生する応力を
低減し、また応力残磋を少なくすることにより基板と封
止樹脂材との密着力を高めることができ、従来の温度サ
イクル試験や吸湿、加熱により発生しやすい界面での剥
離並びにクラックを抑えることができるという効果を奏
する。
【００６６】また、この発明に係る半導体装置の製造方
法は、以上説明したとおり、基板上にアンダーフィル材
及び導電性接着樹脂材又は異方性導電性樹脂材によりチ
ップを形成し、その上を封止樹脂材によりモールドされ
たフリップチップ方式の半導体装置の製造方法におい
て、熱膨脹係数α１を有する前記基板を、ガラス転移温
度Ｔｇ１で形成する工程と、前記チップを、熱膨脹係数
α４を有する前記アンダーフィル材及び導電性接着樹脂
材又は異方性導電性樹脂材により、ガラス転移温度Ｔｇ
４で形成する工程と、熱膨脹係数α３を有する前記封止
樹脂材を、ガラス転移温度Ｔｇ３で形成する工程とを含
み、関係式、Ｔｇ１≧Ｔｇ４≧Ｔｇ３、及びα１≦α４
≦α３を満たすので、熱ストレスにより発生する応力を
低減し、また応力残磋を少なくすることにより基板と封
止樹脂材との密着力を高めることができ、従来の温度サ
イクル試験や吸湿、加熱により発生しやすい界面での剥
離並びにクラックを抑えることができるという効果を奏
する。
【００６７】さらに、この発明に係る半導体装置の製造
方法は、以上説明したとおり、基板上にダイボンド材、
アンダーフィル材及び導電性接着樹脂材又は異方性導電
性樹脂材により多重チップを形成し、その上を封止樹脂
材によりモールドされたスタックド方式の半導体装置の
製造方法において、熱膨脹係数α１を有する前記基板
を、ガラス転移温度Ｔｇ１で形成する工程と、前記多重
チップを、熱膨脹係数α５を有する前記ダイボンド材、
アンダーフィル材及び導電性接着樹脂材又は異方性導電
性樹脂材により、ガラス転移温度Ｔｇ５で形成する工程
と、熱膨脹係数α３を有する前記封止樹脂材を、ガラス
転移温度Ｔｇ３で形成する工程とを含み、関係式、Ｔｇ
１≧Ｔｇ５≧Ｔｇ３、及びα１≦α５≦α３を満たすの
で、熱ストレスにより発生する応力を低減し、また応力
残磋を少なくすることにより基板と封止樹脂材との密着
力を高めることができ、従来の温度サイクル試験や吸
湿、加熱により発生しやすい界面での剥離並びにクラッ
クを抑えることができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る半導体装置を
示す図である。
【図２】 この発明の実施の形態２に係る半導体装置を
示す図である。
【図３】 この発明の実施の形態３に係る半導体装置を
示す図である。
【図４】 この発明の実施の形態４に係る半導体装置を
示す図である。
【図５】 この発明の実施の形態５に係る半導体装置を
示す図である。
【図６】 この発明の実施の形態６に係る半導体装置を
示す図である。
【符号の説明】
１ はんだバンプ（ハンダボールグリッド）、２ プリ
ント配線基板、３ モールド（封止樹脂材）、４ 金ワ
イヤー、５ ベアチップ（シリコンチップ）、６ ダイ
ボンド材、７ バンプ、８ 導電性接着樹脂又は異方性
導電性樹脂材、９ アンダーフィル材、１０ 電子部
品、２０ ワイヤーボンド方式ＣＯＢ、３０ スタック
ド方式ＣＯＢ、４０ フリップチップ方式ＣＯＢ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上にダイボンド材によりチップを形
    成し、その上を封止樹脂材によりモールドされたワイヤ
    ーボンド方式の半導体装置において、 前記基板は、熱膨脹係数α１を有し、ガラス転移温度Ｔ
    ｇ１で形成され、 前記チップは、熱膨脹係数α２を有するダイボンド材に
    より、ガラス転移温度Ｔｇ２で形成され、 前記封止樹脂材は、熱膨脹係数α３を有し、ガラス転移
    温度Ｔｇ３で形成され、 関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、 及びα１≦α２≦α３を満たすことを特徴とする半導体
    装置。
  2. 【請求項２】 基板上にアンダーフィル材及び導電性接
    着樹脂材又は異方性導電性樹脂材によりチップを形成
    し、その上を封止樹脂材によりモールドされたフリップ
    チップ方式の半導体装置において、 前記基板は、熱膨脹係数α１を有し、ガラス転移温度Ｔ
    ｇ１で形成され、 前記チップは、熱膨脹係数α４を有するアンダーフィル
    材及び導電性接着樹脂材又は異方性導電性樹脂材によ
    り、ガラス転移温度Ｔｇ４で形成され、 前記封止樹脂材は、熱膨脹係数α３を有し、ガラス転移
    温度Ｔｇ３で形成され、 関係式、Ｔｇ１≧Ｔｇ４≧Ｔｇ３、 及びα１≦α４≦α３を満たすことを特徴とする半導体
    装置。
  3. 【請求項３】 基板上にダイボンド材、アンダーフィル
    材及び導電性接着樹脂材又は異方性導電性樹脂材により
    多重チップを形成し、その上を封止樹脂材によりモール
    ドされたスタックド方式の半導体装置において、 前記基板は、熱膨脹係数α１を有し、ガラス転移温度Ｔ
    ｇ１で形成され、 前記多重チップは、熱膨脹係数α５を有するダイボンド
    材、アンダーフィル材及び導電性接着樹脂材又は異方性
    導電性樹脂材により、ガラス転移温度Ｔｇ５で形成さ
    れ、 前記封止樹脂材は、熱膨脹係数α３を有し、ガラス転移
    温度Ｔｇ３で形成され、 関係式、Ｔｇ１≧Ｔｇ５≧Ｔｇ３、 及びα１≦α５≦α３を満たすことを特徴とする半導体
    装置。
  4. 【請求項４】 基板上にダイボンド材によりチップを形
    成し、その上を封止樹脂材によりモールドされたワイヤ
    ーボンド方式の半導体装置の製造方法において、 熱膨脹係数α１を有する前記基板を、ガラス転移温度Ｔ
    ｇ１で形成する工程と、 前記チップを、熱膨脹係数α２を有する前記ダイボンド
    材により、ガラス転移温度Ｔｇ２で形成する工程と、 熱膨脹係数α３を有する前記封止樹脂材を、ガラス転移
    温度Ｔｇ３で形成する工程とを含み、 関係式、Ｔｇ１≧Ｔｇ２≧Ｔｇ３、 及びα１≦α２≦α３を満たすことを特徴とする半導体
    装置の製造方法。
  5. 【請求項５】 基板上にアンダーフィル材及び導電性接
    着樹脂材又は異方性導電性樹脂材によりチップを形成
    し、その上を封止樹脂材によりモールドされたフリップ
    チップ方式の半導体装置の製造方法において、 熱膨脹係数α１を有する前記基板を、ガラス転移温度Ｔ
    ｇ１で形成する工程と、 前記チップを、熱膨脹係数α４を有する前記アンダーフ
    ィル材及び導電性接着樹脂材又は異方性導電性樹脂材に
    より、ガラス転移温度Ｔｇ４で形成する工程と、 熱膨
    脹係数α３を有する前記封止樹脂材を、ガラス転移温度
    Ｔｇ３で形成する工程とを含み、 関係式、Ｔｇ１≧Ｔｇ４≧Ｔｇ３、 及びα１≦α４≦α３を満たすことを特徴とする半導体
    装置の製造方法。
  6. 【請求項６】 基板上にダイボンド材、アンダーフィル
    材及び導電性接着樹脂材又は異方性導電性樹脂材により
    多重チップを形成し、その上を封止樹脂材によりモール
    ドされたスタックド方式の半導体装置の製造方法におい
    て、 熱膨脹係数α１を有する前記基板を、ガラス転移温度Ｔ
    ｇ１で形成する工程と、 前記多重チップを、熱膨脹係数α５を有する前記ダイボ
    ンド材、アンダーフィル材及び導電性接着樹脂材又は異
    方性導電性樹脂材により、ガラス転移温度Ｔｇ５で形成
    する工程と、 熱膨脹係数α３を有する前記封止樹脂材を、ガラス転移
    温度Ｔｇ３で形成する工程とを含み、 関係式、Ｔｇ１≧Ｔｇ５≧Ｔｇ３、 及びα１≦α５≦α３を満たすことを特徴とする半導体
    装置の製造方法。
JP07972998A 1998-03-26 1998-03-26 半導体装置及びその製造方法 Expired - Fee Related JP3443313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07972998A JP3443313B2 (ja) 1998-03-26 1998-03-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07972998A JP3443313B2 (ja) 1998-03-26 1998-03-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11274375A true JPH11274375A (ja) 1999-10-08
JP3443313B2 JP3443313B2 (ja) 2003-09-02

Family

ID=13698304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07972998A Expired - Fee Related JP3443313B2 (ja) 1998-03-26 1998-03-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3443313B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101175A (ja) * 2001-09-25 2003-04-04 Hitachi Chem Co Ltd 半導体搭載用基板および半導体パッケージ
WO2006079104A2 (en) * 2005-01-24 2006-07-27 Spatialight, Inc. Encapsulation of circuit components to reduce thermal cycling stress
JP2008098620A (ja) * 2006-09-14 2008-04-24 Shin Etsu Chem Co Ltd システムインパッケージ型半導体装置用の樹脂組成物セット
JP2009260302A (ja) * 2008-03-28 2009-11-05 Toppan Printing Co Ltd 半導体パッケージ
JP2010177388A (ja) * 2009-01-29 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
JP2010232534A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011086705A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011243624A (ja) * 2010-05-14 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
CN108088954A (zh) * 2017-11-30 2018-05-29 郑州宇通重工有限公司 一种新能源车用高压线束防水材料试验装置
WO2022249806A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101175A (ja) * 2001-09-25 2003-04-04 Hitachi Chem Co Ltd 半導体搭載用基板および半導体パッケージ
WO2006079104A2 (en) * 2005-01-24 2006-07-27 Spatialight, Inc. Encapsulation of circuit components to reduce thermal cycling stress
WO2006079104A3 (en) * 2005-01-24 2006-08-24 Spatialight Inc Encapsulation of circuit components to reduce thermal cycling stress
US9018281B2 (en) 2006-09-14 2015-04-28 Shin-Etsu Chemical Co., Ltd. Set of resin compositions for preparing system-in-package type semiconductor device
JP2008098620A (ja) * 2006-09-14 2008-04-24 Shin Etsu Chem Co Ltd システムインパッケージ型半導体装置用の樹脂組成物セット
JP2009260302A (ja) * 2008-03-28 2009-11-05 Toppan Printing Co Ltd 半導体パッケージ
JP2010177388A (ja) * 2009-01-29 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
JP2010232534A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置及びその製造方法
US8404517B2 (en) 2009-03-27 2013-03-26 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2011086705A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011243624A (ja) * 2010-05-14 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
CN108088954A (zh) * 2017-11-30 2018-05-29 郑州宇通重工有限公司 一种新能源车用高压线束防水材料试验装置
WO2022249806A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP3443313B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
JP3512657B2 (ja) 半導体装置
US7253515B2 (en) Semiconductor package featuring metal lid member
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
JP3619773B2 (ja) 半導体装置の製造方法
JP3112949B2 (ja) ポリマースタッドグリッドアレイ
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
TWI321835B (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
TW201903995A (zh) 半導體封裝結構及其製作方法
JP3443313B2 (ja) 半導体装置及びその製造方法
TW202141718A (zh) 半導體模組及其製造方法
JP3547303B2 (ja) 半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
US20040061243A1 (en) Window-type semiconductor package and fabrication method thereof
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP3132473B2 (ja) 半導体装置
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP2765606B2 (ja) 半導体パッケージ構造
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
KR100824250B1 (ko) 금속 리드 부재를 피쳐링하는 반도체 패키지
JP4070055B2 (ja) 半導体装置及び半導体装置用部材
JPH1154665A (ja) 複合パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees