JP2010177388A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010177388A
JP2010177388A JP2009017413A JP2009017413A JP2010177388A JP 2010177388 A JP2010177388 A JP 2010177388A JP 2009017413 A JP2009017413 A JP 2009017413A JP 2009017413 A JP2009017413 A JP 2009017413A JP 2010177388 A JP2010177388 A JP 2010177388A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009017413A
Other languages
English (en)
Other versions
JP5213736B2 (ja
Inventor
Kazumichi Shimizu
一路 清水
Yoshihiro Tomura
善広 戸村
Masahiro Ono
正浩 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009017413A priority Critical patent/JP5213736B2/ja
Priority to US12/692,872 priority patent/US8207618B2/en
Priority to CN2010101209618A priority patent/CN101794716B/zh
Publication of JP2010177388A publication Critical patent/JP2010177388A/ja
Application granted granted Critical
Publication of JP5213736B2 publication Critical patent/JP5213736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】フリップチップ実装された半導体装置において、凹部の数、高さ、幅によって反り量をコントロールすることができ、半導体素子を保護しつつ半導体装置の反りを低減することができる半導体装置及びその製造方法を提供する。
【解決手段】突起電極３が形成された半導体素子２と回路基板４が、突起電極３を介してフリップチップ接続され、半導体素子２と回路基板４の隙間が第１の樹脂５により封止され、かつ回路基板４の半導体素子２が実装されている第１の面が、半導体素子２と共に第１の樹脂５とは異なる第２の樹脂６で覆われ、半導体素子２の裏面上の少なくとも１部の第２の樹脂６で覆われている部分に凹部７が設けられている。
【選択図】図１

Description

本発明は、半導体素子であるＩＣチップが樹脂回路基板にフリップチップにて実装された半導体装置及びその製造方法に関するものである。
近年、電子回路基板はあらゆる電気製品に使用されるようになり、かつ携帯機器の増加から、半導体装置は小型化、軽量化が強く求められている。そのため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）は、樹脂回路基板が用いられている。
従来は、半導体素子をフリップチップで実装した後に、半導体素子を保護する目的で、回路基板の上面を、半導体素子を覆うように樹脂封止する場合がある。この樹脂封止方法として、封止するために金型を用い射出成形する方法や、ディスペンサを用いて樹脂を塗布する方法が用いられている。
しかしながら、上記のように半導体素子を覆うように樹脂封止すると、封止された半導体装置は常温で凹型、高温時に凸型に反りを発生する。大きな反りを持つ半導体装置は、その半導体装置の厚みが厚くなることと同様かつ半導体装置を別の基板に実装する際の接合不良につながる。
そこで、封止された樹脂及び半導体素子を、半導体素子裏面が露出するまで半導体素子裏面方向から全面を研削する方法（例えば、特許文献１を参照）を、図８（ａ）を用いて説明する。
半導体素子２は、突起電極３を介してフリップチップ方法にて、樹脂回路基板４に接合する。半導体素子２と樹脂回路基板４の間には第１の樹脂５が配置され、第１の樹脂５の収縮により接合は維持されている。その後、半導体素子２を覆うように、第１の樹脂５とは異なる第２の樹脂６を用いて封止したものを、半導体素子２の裏面（図面では上方）から、バックグラインドにより半導体素子２が露出するまで、全面を研削することで、半導体装置１の薄型化を図る。
また、他の方法（例えば、特許文献２を参照）として、半導体素子の側面に樹脂を塗布する方法を、図８（ｂ）を用いて説明する。
半導体素子２は、突起電極３を介してフリップチップ方法にて、樹脂回路基板４に接合する。半導体素子２と樹脂回路基板４の間には第１の樹脂５が配置され、第１の樹脂５の収縮により接合は維持されている。その後、第１の樹脂５とは異なる第２の樹脂６を、半導体素子２の側面に、ディスペンサにて塗布する方法が提案されている。
特許第３４２０７４８号公報（図５） 特開２００６−１２８４８８号公報
しかしながら、前述のように半導体素子の裏面方向から全面を研削する従来の方法では、半導体素子裏面が露出するまで全面を研削してしまうと、半導体素子裏面上及び半導体素子周囲の封止樹脂が減るために、半導体装置の反り方向は常温で凸型、高温時に凹型に変わり、反り量は大きくなり、別の基板に実装する際の接合不良につながるという問題点を有していた。
また、他の方法として、基板上にフリップチップ実装した半導体素子の側面に、ディスペンサにて別の封止樹脂材料を塗布する方法では、半導体装置の反りを低減するために必要な量の封止樹脂材料を塗布するには、その塗布する封止樹脂材料の高さや幅の形状が不安定になり、反り量がばらつくという問題点を有していた。
また、ディスペンサで封止樹脂材料を塗布するため、生産タクトが長くなるという問題点も有していた。
本発明は、前記従来の課題を解決するもので、半導体素子を保護しつつ、半導体装置の反りをコントロールしながら低減することができる半導体装置及びその製造方法を提供する。
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、突起電極が形成された半導体素子と、前記半導体素子が前記突起電極を介して実装された回路基板と、前記半導体素子と前記回路基板の隙間を封止する第１の樹脂と、前記半導体素子の実装面と対向する上面を覆い、前記半導体素子の上部に凹部を有する第２の樹脂とからなることを特徴とする。
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記凹部は、その底部が前記半導体素子の上面であることを特徴とする。
また、本発明の請求項３に記載の半導体装置は、請求項１または請求項２に記載の半導体装置であって、前記凹部は、少なくとも１本の直線状の溝によって形成され、前記溝の幅は前記半導体素子の短辺の幅より小さいことを特徴とする。
また、本発明の請求項４に記載の半導体装置は、請求項１から請求項３のいずれかに記載の半導体装置であって、前記溝は、前記半導体素子の上面の中心上で複数本交差することを特徴とする。
また、本発明の請求項５に記載の半導体装置は、請求項１から請求項４のいずれかに記載の半導体装置であって、前記第２の樹脂の熱膨張係数は、前記回路基板の熱膨張係数よりも大きく、かつ、前記第１の樹脂の熱膨張係数より小さいことを特徴とする。
また、本発明の請求項６に記載の半導体装置は、請求項１から請求項５のいずれかに記載の半導体装置であって、前記第２の樹脂のガラス転移温度は、前記回路基板のガラス転移温度よりも低いことを特徴とする。
本構成によって、半導体素子を保護しつつ、第２の樹脂の熱収縮、熱膨張によって発生する半導体装置の反りを低減するとともに、凹部の数、高さ、幅によって反り量をコントロールすることができる。
また、本発明の請求項７に記載の半導体装置の製造方法は、基板の一主面に第１の樹脂を塗布する工程と、前記第１の樹脂を介して前記基板の一主面上に複数の半導体素子を実装する工程と、実装した前記複数の半導体素子を第２の樹脂で封止する工程と、前記第２の樹脂における前記半導体素子の上部に凹部を形成する工程と、前記半導体素子が少なくとも１個含まれるように前記基板を分割して、それぞれを半導体装置とする工程とを有することを特徴とする。
また、本発明の請求項８に記載の半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記凹部は、その底部を前記半導体素子の上面とすることを特徴とする。
また、本発明の請求項９に記載の半導体装置の製造方法は、請求項７または請求項８に記載の半導体装置の製造方法であって、前記凹部は、少なくとも１本の直線状の溝によって形成し、前記溝の幅は前記半導体素子の短辺の幅より小さくすることを特徴とする。
また、本発明の請求項１０に記載の半導体装置の製造方法は、請求項７から請求項９のいずれかに記載の半導体装置の製造方法であって、前記溝は、前記半導体素子の上面の中心上で複数本交差させることを特徴とする。
また、本発明の請求項１１に記載の半導体装置の製造方法は、請求項７から請求項１０のいずれかに記載の半導体装置の製造方法であって、前記第２の樹脂の熱膨張係数は、前記回路基板の熱膨張係数よりも大きくし、かつ、前記第１の樹脂の熱膨張係数より小さくすることを特徴とする。
また、本発明の請求項１２に記載の半導体装置の製造方法は、請求項７から請求項１１のいずれかに記載の半導体装置の製造方法であって、前記第２の樹脂のガラス転移温度は、前記回路基板のガラス転移温度よりも低くすることを特徴とする。
本方法によって、反り量をコントロールすることができる。
以上のように本発明によれば、封止材料である第２の樹脂における半導体素子の上部に凹部を形成することにより、半導体素子を保護しつつ、半導体装置の反り量を安定してコントロールすることができ、半導体装置を別の基板に実装する際の接合不良を低減することができる。
以下、本発明の実施の形態を示す半導体装置及びその製造方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置及びその製造方法を説明する。
図１は本実施の形態１の半導体装置の構造説明図であり、図１（ａ）は外観斜視図、図１（ｂ）、図１（ｃ）は図１（ａ）のＡ−Ａ’線上の断面構造図である。
図１に示すように、半導体素子２は、その電極（図示せず）上に突起電極３を形成し、樹脂回路基板４の基板電極（図示せず）にフリップチップにて接合されている。半導体素子２と樹脂回路基板４の間には第１の樹脂５を備え、第１の樹脂５によって半導体素子２と樹脂回路基板４との接合を維持している。第１の樹脂５の形態は、フィルム状の樹脂でも液状の樹脂でも良く、第１の樹脂５がフィルム状の樹脂の場合は、半導体素子２をフリップチップ実装する前に樹脂回路基板４に貼り付けられ、熱圧着することで半導体素子２と樹脂回路基板４の間に充填され、また、第１の樹脂５が液状の樹脂の場合は、半導体素子２をフリップチップ実装する前に樹脂回路基板４に塗布して熱圧着しても、フリップチップ実装した後に半導体素子２の側面から流し込み熱硬化させても良い。
その半導体素子２を覆うように、樹脂回路基板４の半導体素子２が搭載される面を第２の樹脂６で封止し、かつ半導体素子２の裏面（図面では上側）の上の第２の樹脂６に凹部７が設けられている。この凹部７は、図１（ｂ）に示すように、半導体素子２の裏面を露出させないように形成されても、図１（ｃ）に示すように、半導体素子２の裏面を露出させても良い。
通常、半導体素子２を樹脂回路基板４に第１の樹脂５を用いてフリップチップ実装し、第２の樹脂６を配置させない場合、半導体素子２、樹脂回路基板４、第１の樹脂５の熱膨張係数の差より、半導体装置１としては、常温では凸型に、高温時には凹型に反りを発生する。一方、半導体素子２を保護するために第２の樹脂６を配置するが凹部７を設けない場合には、常温時の第２の樹脂６の熱収縮、高温時の第２の樹脂６の熱膨張により、半導体装置１としては、常温では凹型に、高温時には凸型に反る。
これに対し、半導体装置１として、半導体素子２の裏面上の一部に凹部７を設けることで、常温時の第２の樹脂６の収縮による反り量、高温時の第２の樹脂６の膨張による反り量をコントロールすることができる。
この凹部７は樹脂回路基板４を分割する際に用いられるダイシング装置を用いて形成することができるため、ダイシングの刃の幅とダイシング回数、およびダイシングの切り込み深さで、凹部７の数、高さ、幅を容易にコントロールして形成することができる。
ここで形成する凹部７の幅は、具体的には、１０ミリメートル角の半導体素子２を実装している場合、凹部７を２本の直線で、８ミリメートル程度の幅、５０マイクロメートル程度の高さで形成すればよい。また、凹部７を設けない半導体装置と比べて、凹部７の部分の第２の樹脂６の体積が４０パーセント程度少なくなり、半導体装置１が軽量化できるという効果もある。更に半導体素子２は、駆動時に発熱するため、半導体素子２の放熱作用も期待できる。
（実施の形態２）
本発明の実施の形態２の半導体装置及びその製造方法を図２を用いて説明する。図１と同じ構成要素については同じ符号を用い、説明を省略する。
図２は本実施の形態２の半導体装置の構造説明図であり、図２（ａ）は斜視図、図２（ｂ）は図２（ａ）のＡ−Ａ’線上の断面構造図である。
図２に示すように、半導体素子２と樹脂回路基板４の間には第１の樹脂５を備え、第１の樹脂５によって半導体素子２と樹脂回路基板４との接合を維持し、半導体素子２を覆うように、樹脂回路基板４の半導体素子２が搭載される面を第２の樹脂６で封止し、かつ半導体素子２の裏面の上の第２の樹脂６に凹部７が設けられている。このときの凹部７の第２の樹脂６上面からの深さＴ１は、０ｍｍ以上、かつ半導体素子２の裏面からの第２の樹脂６の厚みＴ２より浅く形成される。このことで、半導体素子２の裏面を露出しない凹部７を形成する。
半導体素子２の裏面上に第２の樹脂６が配置されていることで、半導体装置１の反りをコントロールして低減する効果があるとともに、半導体素子２が露出しないことで半導体素子２を保護することが可能である。無論実施の形態１に述べたように、半導体装置１の軽量化、放熱作用の効果が期待できることは言うまでもない。
（実施の形態３）
本発明の実施の形態３の半導体装置及びその製造方法を図３を用いて説明する。図１と同じ構成要素については同じ符号を用い、説明を省略する。
図３は本実施の形態３の半導体装置の構造説明図であり、図３（ａ）は斜視図、図３（ｂ）は図３（ａ）のＢ−Ｂ’線上の断面構造図である。図３に示すように、半導体素子２の裏面の上に設けられている第２の樹脂６の凹部７は、少なくとも１本の直線的な溝である。
半導体装置１の樹脂回路基板４の配線パターン（図示せず）や残銅率による反り方向、半導体装置１がさらに実装される別の基板の反り量を鑑みて、半導体装置１の反り方向性と反り量をコントロールするために、第２の樹脂６の凹部７は、少なくても１本の凹部７が直線的な溝として形成される。
半導体装置１において方向性のある反りを低減をする場合、反りを低減したい方向と平行する方向に凹部７の溝を形成すればよい。また凹部７の溝の幅は、大きくても半導体素子２の短辺の長さ以下とする。反りを低減するためには、半導体素子２の裏面上に凹部７の有無にかかわらず第２の樹脂６が配置されていることが必要である。
（実施の形態４）
本発明の実施の形態４の半導体装置及びその製造方法を図４を用いて説明する。図１と同じ構成要素については同じ符号を用い、説明を省略する。
図４は本実施の形態４の半導体装置の構造説明図であり、図４（ａ）は斜視図、図４（ｂ）は図４（ａ）のＣ−Ｃ’線上の断面構造図、図４（ｃ）は本実施の形態４の半導体装置１の別の構成を示す斜視図、図４（ｄ）は図４（ｃ）のＤ−Ｄ’線上の断面構造図である。図４（ａ）、（ｂ）、（ｃ）、（ｄ）に示すように、半導体装置１に設けられる凹部７の溝は、半導体素子２の中心を通り、２本以上（複数本）の直線的な溝が直行するように形成されている。
半導体装置１の反りは、凹部７を形成しない場合には半導体素子２の中心が最も高い凸型、もしくは半導体素子２の中心が最も低い凹型の形状に発生する。そのために、凹部７の溝は、半導体素子２の中心を通って直行する形が望ましい。無論、凹部７の溝の幅を制御することで、２本以上で、例えば４本、８本でもかまわない。
（実施の形態５）
本発明の実施の形態５の半導体装置及びその製造方法を図５を用いて説明する。図１と同じ構成要素については同じ符号を用い、説明を省略する。
図５は本実施の形態５の半導体装置１の構造を説明するための断面図である。図５に示すように、半導体素子２と樹脂回路基板４の間には第１の樹脂５を備え、第１の樹脂によって半導体素子２と樹脂回路基板４との接合を維持し、半導体素子２を覆うように、樹脂回路基板４の半導体素子２が搭載される面を第２の樹脂６で封止し、かつ半導体素子２の裏面の上の第２の樹脂６に凹部７が設けられている。
この第２の樹脂６は、その熱膨張係数が、樹脂回路基板４の熱膨張係数よりも大きく、かつ第１の樹脂５の熱膨張係数より小さいものとする。
通常、第１の樹脂５は、熱硬化性のエポキシ樹脂と、熱膨張係数を下げるために３０〜６０重量％の無機質充填材料を含み、３０〜５０ｐｐｍの熱膨張係数を有している。また、樹脂回路基板４は、通常、ガラス繊維などが編みこまれていることから、９〜２０ｐｐｍの熱膨張係数を有している。
第２の樹脂６は、反りを低減するために、樹脂回路基板４の熱膨張係数より大きくすることで効果を発揮させる必要がある。さらに、半導体素子２と樹脂回路基板４の接合は第１の樹脂５で維持されていることから、第２の樹脂６の熱膨張係数は、第１の樹脂５の熱膨張係数より小さい必要がある。
もし、第１の樹脂５より熱膨張係数が大きい第２の樹脂６を用いると、第１の樹脂５が熱膨張することに加えさらに第２の樹脂６の熱膨張により、半導体素子２と樹脂回路基板４との接合部の突起電極３にかかる応力は大きくなり、温度サイクルなどの負荷が半導体装置１にかかった場合、半導体素子２と樹脂回路基板４との接合を維持できなくなる。
よって、樹脂回路基板４と第１の樹脂５の組み合わせによるが、第２の樹脂６の熱膨張係数は２０〜４５ｐｐｍが適切であり、各熱膨張係数の関係は、樹脂回路基板４＜第２の樹脂６＜第１の樹脂５とすることが望ましい。
また、金型を用いて射出成形することにより第２の樹脂６を成形する方法では、金型が高価であるために、半導体装置１において、半導体素子２のサイズや厚み、樹脂回路基板５の配線パターンや厚み等を変更した場合に、同様の反り低減効果を得るために第２の樹脂６の厚みを変更することは、コストが上昇する。また、ディスペンサ等で第２の樹脂６を配置する方法では、第２の樹脂６の厚みばらつきが大きく、結果的に半導体装置１の反り量がばらつく結果になる。
そこで、第２の樹脂６の熱膨張係数を樹脂回路基板４以上かつ第１の樹脂５以下にし、さらに凹部７を設けることで、定量的に反りをコントロールすることが必要であり効果的である。
なお、凹部７の各寸法は、具体的な一例として、１０ミリメートル角の半導体素子２を実装している場合、凹部７を２本の直線で、８ミリメートル程度の幅、５０マイクロメートル程度の深さで形成すればよい。
（実施の形態６）
本発明の実施の形態６の半導体装置及びその製造方法を、引き続き図５を用いて説明する。
図５において、第２の樹脂６は、そのガラス転移温度が樹脂回路基板４のガラス転移温度より低いことが望ましい。第２の樹脂６を配置せずフリップチップ実装したのみの半導体装置では、常温で凸型にまた高温で凹型に反りを発生する。樹脂回路基板４と半導体素子２を覆うように配置される第２の樹脂６は、常温時に収縮することで凸型の反りを低減し、高温時に膨張することで凹型の反りを低減するため、樹脂回路基板４のガラス転移温度より低い温度で第２の樹脂６がガラス転移温度に到達し、反りを低減させることが必要であり効果的である。
無論、実施の形態５での説明と同様に、金型を用いて射出成形することにより第２の樹脂６を成形する方法や、ディスペンサ等で第２の樹脂６を配置する方法と比べて、凹部７を設けることのほうが、反りを定量的にコントロールするために有効であることは言うまでもない。
（実施の形態７）
本発明の実施の形態７の半導体装置及びその製造方法を図６、７を用いて説明する。
図６は本実施の形態７の半導体装置の製造方法における製造工程を示すフローチャートであり、図７は本実施の形態７の半導体装置の製造方法における製造工程を示す斜視図である。なお、図７では、図６のフローチャートによる製造工程で半導体装置が多数個取れるように、図７（ａ）に示す樹脂回路基板４が、半導体素子２の搭載面として図７（ｅ）に示す半導体装置１が所望数得られる面積で形成されている場合を示している。
図６において、ステップＳ６１はフリップチップ実装工程、ステップＳ６２は封止樹脂形成工程、ステップＳ６３は封止樹脂凹部形成工程、ステップＳ６４は半導体装置切断工程である。
また、図７（ａ）にフリップチップ実装工程（ステップＳ６１）実施後の構造を示し、図７（ｂ）に封止樹脂形成工程（ステップＳ６２）実施後の構造を示し、図７（ｃ）に封止樹脂凹部形成工程（ステップＳ６３）実施中の構造を示し、図７（ｄ）に半導体装置切断工程（ステップＳ６４）実施中の構造を示し、図７（ｅ）に半導体装置切断工程（ステップＳ６４）実施後の構造を示している。
本実施の形態７の半導体装置は、図６に示すように、フリップチップ実装工程（ステップＳ６１）、封止樹脂形成工程（ステップＳ６２）、封止樹脂凹部形成工程（ステップＳ６３）、半導体装置切断工程（ステップＳ６４）による製造工程に従って製造される。
すなわち、フリップチップ実装工程（ステップＳ６１）により、図７（ａ）に示すように、樹脂回路基板４の上面に、複数の半導体素子２が適切な間隔でマトリクス状に配列接合されることにより、複数の半導体素子２がフリップチップ実装された樹脂回路基板８が形成される。
次に、封止樹脂形成工程（ステップＳ６２）により、図７（ｂ）に示すように、樹脂回路基板８の上面に、第２の樹脂６が全ての半導体素子２を覆うように封止形成されることにより、第２の樹脂６により全ての半導体素子２が封止された樹脂回路基板９が形成される。
次に、封止樹脂凹部形成工程（ステップＳ６３）により、図７（ｃ）に示すように、樹脂回路基板９を構成する第２の樹脂６の上面に、複数本の凹部７が格子状に形成されることにより、凹部７が形成された樹脂回路基板１１が形成される。ここでは、樹脂回路基板９を構成する第２の樹脂６の上面で、回転するブレード１０を移動させることによって、複数本の凹部７が形成される。例えば、凹部７を形成するために、ブレード１０は複数回往復移動しても良い。
次に、半導体装置切断工程（ステップＳ６４）により、図７（ｄ）に示すように、樹脂回路基板１１が切断されることにより、図７（ｅ）に示すように、製品となる個々の半導体装置１に分割される。ここでは、樹脂回路基板１１を構成する第２の樹脂６の上面で、回転するブレード１２を移動させることによって、樹脂回路基板１１が切断される。
本発明の半導体装置及びその製造方法は、半導体素子を保護しつつ、半導体装置の反りをコントロールしながら低減することができるもので、樹脂回路基板に半導体素子がフリップチップ実装された小型軽量の半導体装置及びその製造方法に利用できる。
本発明の実施の形態１の半導体装置の構造説明図 本発明の実施の形態２の半導体装置の構造説明図 本発明の実施の形態３の半導体装置の構造説明図 本発明の実施の形態４の半導体装置の構造説明図 本発明の実施の形態５、６の半導体装置の構造説明図 本発明の実施の形態７の半導体装置の製造方法における製造工程を示すフローチャート 本発明の実施の形態７の半導体装置の製造方法における製造工程を示す斜視図 従来の半導体装置の構造説明図
１ 半導体装置
２ 半導体素子
３ 突起電極
４ 樹脂回路基板
５ 第１の樹脂
６ 第２の樹脂
７ 凹部
８ （フリップチップ実装された）樹脂回路基板
９ （封止樹脂Ｂが形成された）樹脂回路基板
１０ （回転する）ブレード
１１ （封止樹脂に凹部を形成した）樹脂回路基板
１２ （回転する）ブレード

Claims (12)

  1. 突起電極が形成された半導体素子と、
    前記半導体素子が前記突起電極を介して実装された回路基板と、
    前記半導体素子と前記回路基板の隙間を封止する第１の樹脂と、
    前記半導体素子の実装面と対向する上面を覆い、前記半導体素子の上部に凹部を有する第２の樹脂とからなる
    ことを特徴とする半導体装置。
  2. 前記凹部は、
    その底部が前記半導体素子の上面である
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記凹部は、
    少なくとも１本の直線状の溝によって形成され、
    前記溝の幅は前記半導体素子の短辺の幅より小さい
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記溝は、前記半導体素子の上面の中心上で複数本交差する
    ことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
  5. 前記第２の樹脂の熱膨張係数は、
    前記回路基板の熱膨張係数よりも大きく、
    かつ、前記第１の樹脂の熱膨張係数より小さい
    ことを特徴とする請求項１から請求項４のいずれかに記載の半導体装置。
  6. 前記第２の樹脂のガラス転移温度は、
    前記回路基板のガラス転移温度よりも低い
    ことを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
  7. 基板の一主面に第１の樹脂を塗布する工程と、
    前記第１の樹脂を介して前記基板の一主面上に複数の半導体素子を実装する工程と、
    実装した前記複数の半導体素子を第２の樹脂で封止する工程と、
    前記第２の樹脂における前記半導体素子の上部に凹部を形成する工程と、
    前記半導体素子が少なくとも１個含まれるように前記基板を分割して、それぞれを半導体装置とする工程とを有する
    ことを特徴とする半導体装置の製造方法。
  8. 前記凹部は、
    その底部を前記半導体素子の上面とする
    ことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記凹部は、
    少なくとも１本の直線状の溝によって形成し、
    前記溝の幅は前記半導体素子の短辺の幅より小さくする
    ことを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
  10. 前記溝は、前記半導体素子の上面の中心上で複数本交差させる
    ことを特徴とする請求項７から請求項９のいずれかに記載の半導体装置の製造方法。
  11. 前記第２の樹脂の熱膨張係数は、
    前記回路基板の熱膨張係数よりも大きくし、
    かつ、前記第１の樹脂の熱膨張係数より小さくする
    ことを特徴とする請求項７から請求項１０のいずれかに記載の半導体装置の製造方法。
  12. 前記第２の樹脂のガラス転移温度は、
    前記回路基板のガラス転移温度よりも低くする
    ことを特徴とする請求項７から請求項１１のいずれかに記載の半導体装置の製造方法。
JP2009017413A 2009-01-29 2009-01-29 半導体装置 Active JP5213736B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009017413A JP5213736B2 (ja) 2009-01-29 2009-01-29 半導体装置
US12/692,872 US8207618B2 (en) 2009-01-29 2010-01-25 Semiconductor device and method of manufacturing the same
CN2010101209618A CN101794716B (zh) 2009-01-29 2010-01-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017413A JP5213736B2 (ja) 2009-01-29 2009-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2010177388A true JP2010177388A (ja) 2010-08-12
JP5213736B2 JP5213736B2 (ja) 2013-06-19

Family

ID=42353502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017413A Active JP5213736B2 (ja) 2009-01-29 2009-01-29 半導体装置

Country Status (3)

Country Link
US (1) US8207618B2 (ja)
JP (1) JP5213736B2 (ja)
CN (1) CN101794716B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197564A (ja) * 2012-03-23 2013-09-30 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法
WO2016199480A1 (ja) * 2015-06-08 2016-12-15 株式会社村田製作所 弾性波装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668042B (zh) * 2009-12-24 2015-06-24 株式会社村田制作所 电子元器件的制造方法
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
JP6059074B2 (ja) * 2013-04-26 2017-01-11 アオイ電子株式会社 半導体装置の製造方法
JP2022064191A (ja) * 2020-10-13 2022-04-25 富士電機株式会社 半導体モジュール
US20230398047A1 (en) 2021-05-14 2023-12-14 L'oreal Composition comprising skin care active ingredient and two polyglyceryl fatty acid esters
JP2023045874A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置
FR3131198A1 (fr) 2021-12-27 2023-06-30 L'oreal Composition comprenant deux esters de polyglycéryle d’acide gras et un agent actif de soin de la peau
WO2024014310A1 (en) 2022-07-12 2024-01-18 L'oreal Composition comprising skin care active ingredient or cellulose compound
FR3138614A1 (fr) 2022-08-05 2024-02-09 L'oreal Composition comprenant un ingrédient actif pour soin de la peau
FR3142889A1 (fr) 2022-12-08 2024-06-14 L'oreal Composition à phase aqueuse gélifiée comprenant de l’acide ascorbique et au moins un C-glycoside.

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302809A (ja) * 1994-04-28 1995-11-14 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法
JPH0846091A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ボールグリッドアレイ半導体装置
JPH1126652A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JPH11274375A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000252391A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 半導体素子実装配線基板およびその実装構造
JP2001196505A (ja) * 1999-11-05 2001-07-19 Sony Corp 半導体チップ表面露出型の樹脂封止半導体パッケージ
JP2002134661A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004146706A (ja) * 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2008098620A (ja) * 2006-09-14 2008-04-24 Shin Etsu Chem Co Ltd システムインパッケージ型半導体装置用の樹脂組成物セット

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217375A (ja) 1990-12-18 1992-08-07 Sumitomo Electric Ind Ltd 半導体装置とその作製方法
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000164628A (ja) 1998-11-30 2000-06-16 Fujitsu Ten Ltd 電子部品及びフェイスダウン実装構造
JP2001118968A (ja) 1999-10-19 2001-04-27 Citizen Watch Co Ltd 半導体装置
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2002141444A (ja) 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2002231761A (ja) 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電子部品実装体および電子部品
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004281899A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10330217B3 (de) 2003-07-03 2004-12-09 Sasol Germany Gmbh Verfahren zur Herstellung von Metallsalzen kurzkettiger ungesättigter Carbonsäuren und Verwendung der erhaltenen Metallsalze
JP4547140B2 (ja) 2003-10-28 2010-09-22 株式会社フジクラ 電子部品の封止方法および電子部品の樹脂封止構造
JP4737370B2 (ja) 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
TW200802629A (en) * 2006-06-12 2008-01-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
JP4589269B2 (ja) * 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302809A (ja) * 1994-04-28 1995-11-14 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法
JPH0846091A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ボールグリッドアレイ半導体装置
JPH1126652A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JPH11274375A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000252391A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 半導体素子実装配線基板およびその実装構造
JP2001196505A (ja) * 1999-11-05 2001-07-19 Sony Corp 半導体チップ表面露出型の樹脂封止半導体パッケージ
JP2002134661A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004146706A (ja) * 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2008098620A (ja) * 2006-09-14 2008-04-24 Shin Etsu Chem Co Ltd システムインパッケージ型半導体装置用の樹脂組成物セット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197564A (ja) * 2012-03-23 2013-09-30 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法
WO2016199480A1 (ja) * 2015-06-08 2016-12-15 株式会社村田製作所 弾性波装置
JPWO2016199480A1 (ja) * 2015-06-08 2017-06-22 株式会社村田製作所 弾性波装置
US11228297B2 (en) 2015-06-08 2022-01-18 Murata Manufacturing Co., Ltd. Elastic wave device

Also Published As

Publication number Publication date
CN101794716B (zh) 2012-09-05
US20100187675A1 (en) 2010-07-29
CN101794716A (zh) 2010-08-04
US8207618B2 (en) 2012-06-26
JP5213736B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5213736B2 (ja) 半導体装置
JP5877291B2 (ja) 半導体装置およびその製造方法
US7656041B2 (en) Semiconductor device and its manufacturing method
TWI543314B (zh) 半導體封裝物
CN103107142A (zh) 具有盖结构的半导体器件及其制造方法
JP5207477B2 (ja) 放熱部材を具備したｃｏｆ型半導体パッケージ
JP2009043767A (ja) 半導体装置及びその製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
JP2009158835A (ja) 半導体装置の製造方法。
WO2018159309A1 (ja) 半導体装置およびその製造方法
KR102617088B1 (ko) 반도체 패키지
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
US11417581B2 (en) Package structure
JP2013106031A (ja) 半導体パッケージ及びその製造方法
CN111508946A (zh) 半导体封装结构
JP4976767B2 (ja) 積層形半導体装置
KR20160047277A (ko) 반도체 패키지 및 그의 제조 방법
JP2011061055A (ja) 半導体装置の製造方法
KR101905526B1 (ko) 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
KR20130033150A (ko) 기판 스트립
JP2007242890A (ja) テープ状配線基板及び半導体装置
KR20070083021A (ko) 휨 방지용 인쇄회로기판
KR20240071319A (ko) 기판 및 반도체 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130226

R151 Written notification of patent or utility model registration

Ref document number: 5213736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3