JPH04217375A - 半導体装置とその作製方法 - Google Patents
半導体装置とその作製方法Info
- Publication number
- JPH04217375A JPH04217375A JP2411492A JP41149290A JPH04217375A JP H04217375 A JPH04217375 A JP H04217375A JP 2411492 A JP2411492 A JP 2411492A JP 41149290 A JP41149290 A JP 41149290A JP H04217375 A JPH04217375 A JP H04217375A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical element
- passivation film
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000003287 optical effect Effects 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 238000000465 moulding Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
より詳細には、本発明は、基板上に実装された発光素子
または受光素子等の光素子を含んで構成された半導体装
置の新規な構造に関する。
または受光素子等の光素子を含んで構成された半導体装
置の新規な構造に関する。
【０００２】
【従来の技術】発光素子または受光素子等の光素子を備
えた半導体装置においては、一般に、光素子はフリップ
チッフボンディング法により基板上に実装されている。
えた半導体装置においては、一般に、光素子はフリップ
チッフボンディング法により基板上に実装されている。
【０００３】即ち、光素子は、その一部に受光部または
発光部を具備しているために、この受光部または発光部
を閉塞してしまうような樹脂モールディング法では実装
されていない。
発光部を具備しているために、この受光部または発光部
を閉塞してしまうような樹脂モールディング法では実装
されていない。
【０００４】
【発明が解決しようとする課題】しかしながら、フリッ
プチップボンディング他により固定された光素子は、光
素子のリードパッドと基板上の電極パッドとの間の金属
バンプによってのみ結合されているので、機械的な強度
的が低く、僅かな外力を印加されると光素子が基板から
剥がれてしまう。
プチップボンディング他により固定された光素子は、光
素子のリードパッドと基板上の電極パッドとの間の金属
バンプによってのみ結合されているので、機械的な強度
的が低く、僅かな外力を印加されると光素子が基板から
剥がれてしまう。
【０００５】一方、光素子は、外部の光導波路等と接続
されるというその機能から、比較的外部に近い位置に実
装される場合が多く、光素子を含む半導体装置の信頼性
を向上させることは容易ではなかった。
されるというその機能から、比較的外部に近い位置に実
装される場合が多く、光素子を含む半導体装置の信頼性
を向上させることは容易ではなかった。
【０００６】そこで、本発明は、上記従来技術の問題点
を解決し、強度の高い新規な方法で実装された光素子を
備えた新規な半導体装置を提供することをその目的とし
ている。また、その新規な半導体装置を作製する方法を
提供することも、本発明の目的のひとつである。
を解決し、強度の高い新規な方法で実装された光素子を
備えた新規な半導体装置を提供することをその目的とし
ている。また、その新規な半導体装置を作製する方法を
提供することも、本発明の目的のひとつである。
【０００７】
【課題を解決するための手段】本発明に従うと、基板上
に実装された光素子を含む半導体装置において、前記光
素子が、前記基板上のパッドに金属バンプを介して固定
され、且つ、前記光素子の受光部または発光部を除いて
、基板上に堆積された樹脂によりモールディングされて
いることを特徴とする半導体装置が提供される。
に実装された光素子を含む半導体装置において、前記光
素子が、前記基板上のパッドに金属バンプを介して固定
され、且つ、前記光素子の受光部または発光部を除いて
、基板上に堆積された樹脂によりモールディングされて
いることを特徴とする半導体装置が提供される。
【０００８】また、上記本発明に係る半導体装置の作製
方法として、本発明により、受光部又は発光部の上面に
パッシベーション膜を装荷された光素子を作製する工程
と、前記パッシベーション膜を操作された前記光素子を
フリップチップボンディング法により基板上に実装する
工程と、前記基板上および前記光素子上に樹脂を堆積さ
せることにより前記基板上に実装された前記光素子をモ
ールディングする工程と、前記基板および前記光素子上
に堆積された前記樹脂を前記パッシベーション膜が露出
するまで上方から除去する工程と、前記露出したパッシ
ベーション膜を除去する工程とを含むことを特徴とする
半導体装置の作製方法が提供される。
方法として、本発明により、受光部又は発光部の上面に
パッシベーション膜を装荷された光素子を作製する工程
と、前記パッシベーション膜を操作された前記光素子を
フリップチップボンディング法により基板上に実装する
工程と、前記基板上および前記光素子上に樹脂を堆積さ
せることにより前記基板上に実装された前記光素子をモ
ールディングする工程と、前記基板および前記光素子上
に堆積された前記樹脂を前記パッシベーション膜が露出
するまで上方から除去する工程と、前記露出したパッシ
ベーション膜を除去する工程とを含むことを特徴とする
半導体装置の作製方法が提供される。
【０００９】
【作用】本発明に係る半導体装置においては、光素子は
、フリップボンディングにより基板上の電極パッドに接
続され、更に、樹脂モールディングにより基板に対して
物理的に強固に固定されている。
、フリップボンディングにより基板上の電極パッドに接
続され、更に、樹脂モールディングにより基板に対して
物理的に強固に固定されている。
【００１０】ここで、光素子を固定する樹脂モールディ
ングは、光素子の受光部または発光部を避けて形成され
ており、樹脂モールディングにより光素子の機能が阻害
されることはない。また、このような本発明に係る半導
体装置では、光素子は、金属バンプと樹脂モールディン
グとによって併せて固定されているので接着強度が高く
信頼性が高い。
ングは、光素子の受光部または発光部を避けて形成され
ており、樹脂モールディングにより光素子の機能が阻害
されることはない。また、このような本発明に係る半導
体装置では、光素子は、金属バンプと樹脂モールディン
グとによって併せて固定されているので接着強度が高く
信頼性が高い。
【００１１】尚、光素子の受光部または発光部を避けて
樹脂モールディングするためには、例えば、光素子を作
製するウェハプロセスの最後に、受光部または発光部を
覆うようなパッシベーション膜を形成しておき、一旦光
素子全体を樹脂モールディングした後で、受光部または
発光部上の樹脂を取り除くことにより、光素子の受光部
または発光部を損傷することなく、モールディング樹脂
を容易に除去することができる。
樹脂モールディングするためには、例えば、光素子を作
製するウェハプロセスの最後に、受光部または発光部を
覆うようなパッシベーション膜を形成しておき、一旦光
素子全体を樹脂モールディングした後で、受光部または
発光部上の樹脂を取り除くことにより、光素子の受光部
または発光部を損傷することなく、モールディング樹脂
を容易に除去することができる。
【００１２】以上のような工程により、光素子の機能を
阻害することなく樹脂モールディングを形成することが
できる。
阻害することなく樹脂モールディングを形成することが
できる。
【００１３】以下、図面を参照して本発明をより具体的
に説明するが、以下の開示により本発明は何ら限定され
るものではない。
に説明するが、以下の開示により本発明は何ら限定され
るものではない。
【００１４】
【実施例】図１は、本発明に係る半導体装置の具体的な
構成例を示す図である。
構成例を示す図である。
【００１５】図１に示すように、この半導体装置は、基
板１上に実装された光素子２を備えている。
板１上に実装された光素子２を備えている。
【００１６】ここで実装されている光素子２は、その上
面に受光部または発光部２２を備え、その下面にリード
パッド２１を備えている。
面に受光部または発光部２２を備え、その下面にリード
パッド２１を備えている。
【００１７】また、上記光素子２を実装される基板１は
、光素子２のリードパッド２１に対応した位置に、電極
バッド１１を備えている。
、光素子２のリードパッド２１に対応した位置に、電極
バッド１１を備えている。
【００１８】上述のような光素子２は、そのリードパッ
ド２１を、金属バンプ３を介して電極パッド１１にフリ
ップチップボンディングにより、基板１と電気的に接続
される。また、この金属パンプ３により、物理的にも固
定されている。
ド２１を、金属バンプ３を介して電極パッド１１にフリ
ップチップボンディングにより、基板１と電気的に接続
される。また、この金属パンプ３により、物理的にも固
定されている。
【００１９】更に、この半導体装置においては、光素子
２は、樹脂４ａ、４ｂによってモールディングされるこ
とにより、基板１と物理的に強固に固着されている。
２は、樹脂４ａ、４ｂによってモールディングされるこ
とにより、基板１と物理的に強固に固着されている。
【００２０】ここで、光素子２をモールディングしてい
る樹脂４ａ、４ｂは、受光部または発光部２２である光
素子の上面を避けて形成されている。従って、モールデ
ィング樹脂４ ａ、４ ｂにより、光素子２の機能が阻
害されることはない。
る樹脂４ａ、４ｂは、受光部または発光部２２である光
素子の上面を避けて形成されている。従って、モールデ
ィング樹脂４ ａ、４ ｂにより、光素子２の機能が阻
害されることはない。
【００２１】次に、上記本発明に係る半導体装置の作製
工程について説明する。
工程について説明する。
【００２２】図２は、図１に示した半導体装置において
使用する光素子を作製する際の最終工程を示す図である
。
使用する光素子を作製する際の最終工程を示す図である
。
【００２３】図２（ａ） に示すように、光素子の機能
部２３は、半導体ウェハ２００ の下面に複数一括して
形成されており、半導体ウェハ２００ の裏面、即ち上
面から光を受光あるいは発光するように構成されている
。
部２３は、半導体ウェハ２００ の下面に複数一括して
形成されており、半導体ウェハ２００ の裏面、即ち上
面から光を受光あるいは発光するように構成されている
。
【００２４】このような機能部２３を形成された半導体
ウェハ２００ に対して、図２（ｂ） に示すように、
その受光部または発光部となる領域に、第１のパッシベ
ーション膜５を形成する。更に、第１パッシベーション
膜５自体を保護するために、図２（ｃ） に示すように
、第１パッシベーション膜５の上面を含む半導体ウェハ
２００ 全体に、第２のパッシベーション膜６を形成す
る。
ウェハ２００ に対して、図２（ｂ） に示すように、
その受光部または発光部となる領域に、第１のパッシベ
ーション膜５を形成する。更に、第１パッシベーション
膜５自体を保護するために、図２（ｃ） に示すように
、第１パッシベーション膜５の上面を含む半導体ウェハ
２００ 全体に、第２のパッシベーション膜６を形成す
る。
【００２５】尚、第１パッシベーション膜５と第２パッ
シベーション膜６とは互いに異なる材料により構成され
ており、エッチング等により何れか一方のパッシベーシ
ョン膜５または６を選択的に除去できるような材料の組
合せが選択されている。以上のような工程を経た後、半
導体ウェハ２００ に溝２４等を形成してダイシングす
ることにより、光素子２のチップが得られる。
シベーション膜６とは互いに異なる材料により構成され
ており、エッチング等により何れか一方のパッシベーシ
ョン膜５または６を選択的に除去できるような材料の組
合せが選択されている。以上のような工程を経た後、半
導体ウェハ２００ に溝２４等を形成してダイシングす
ることにより、光素子２のチップが得られる。
【００２６】図３は、上述のようにして得られた光素子
２のチップを基板１上に実装する工程を示す図である。
２のチップを基板１上に実装する工程を示す図である。
【００２７】まず、図３（ｄ） に示すように、フリッ
プチップボンディング法により、バンプ３を介して、光
素子２を基板１上に実装する。このとき、光素子２は、
それぞれ第１パッシベーション膜５および第２パッシベ
ーション膜６を載せた状態になっている。続いて、図３
（ｅ） に示すように、第２パッシベーション膜６を取
り除いた後、基板１および光素子２上に樹脂４を堆積さ
せることにより、基板１上で光素子２が全体に覆われる
ようにモールディングする。
プチップボンディング法により、バンプ３を介して、光
素子２を基板１上に実装する。このとき、光素子２は、
それぞれ第１パッシベーション膜５および第２パッシベ
ーション膜６を載せた状態になっている。続いて、図３
（ｅ） に示すように、第２パッシベーション膜６を取
り除いた後、基板１および光素子２上に樹脂４を堆積さ
せることにより、基板１上で光素子２が全体に覆われる
ようにモールディングする。
【００２８】次に、モールディングにより基板１および
光素子２上に堆積された樹脂４を上方から除去していき
、図３（ｆ） に示すように、第１パッシベーション膜
５を露出させる。最後に、図３（ｇ） に示すように、
第１パッシベーション膜５を除去することにより、光素
子２の受光部または発光部２２上が開放され、且つ、光
素子２自体が、金属パンプ３および樹脂４ａ、４ｂによ
り合わせて基板に固着された半導体装置が完成する。
光素子２上に堆積された樹脂４を上方から除去していき
、図３（ｆ） に示すように、第１パッシベーション膜
５を露出させる。最後に、図３（ｇ） に示すように、
第１パッシベーション膜５を除去することにより、光素
子２の受光部または発光部２２上が開放され、且つ、光
素子２自体が、金属パンプ３および樹脂４ａ、４ｂによ
り合わせて基板に固着された半導体装置が完成する。
【００２９】
【発明の効果】以上説明したように、本発明に係る半導
体装置においては、光素子が、金属パンプと共にモール
ディング樹脂を介して基板から支持されている。従って
、光素子の基板に対する機械的な固定強度が高く信頼性
が高い。
体装置においては、光素子が、金属パンプと共にモール
ディング樹脂を介して基板から支持されている。従って
、光素子の基板に対する機械的な固定強度が高く信頼性
が高い。
【図１】本発明に係る半導体装置の具体的な構成例を示
す図である。
す図である。
【図２】図１に示した半導体装置を作製する際に有利に
使用することができる光素子の製造工程を示す図である
。
使用することができる光素子の製造工程を示す図である
。
【図３】図２に示す工程で作製した光素子を使用して、
図１に示した半導体装置を作製する過程を示す図である
。
図１に示した半導体装置を作製する過程を示す図である
。
Claims (2)
- 【請求項１】基板上に実装された光素子を含む半導体装
置において、前記光素子が、前記基板上のパッドに金属
バンプを介して固定され、且つ、前記光素子の受光部ま
たは発光部を除いて、基板上に堆積された樹脂によりモ
ールディングされていることを特徴とする半導体装置。 - 【請求項２】請求項１に記載された半導体装置を製造す
る方法であって、受光部または発光部の上面にパッシベ
ーション膜を装荷された光素子を作製する工程と、前記
パッシベーション膜を操作された前記光素子をフリップ
チップボンディング法により基板上に実装する工程と、
前記基板上および前記光素子上に樹脂を堆積させること
により前記基板上に実装された前記光素子をモールディ
ングする工程と、前記基板および前記光素子上に堆積さ
れた前記樹脂を、前記パッシベーション膜が露出するま
で上方から除去する工程と、前記露出したパッシベーシ
ョン膜を除去する工程とを含むことを特徴とする半導体
装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411492A JPH04217375A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置とその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411492A JPH04217375A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置とその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217375A true JPH04217375A (ja) | 1992-08-07 |
Family
ID=18520501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2411492A Withdrawn JPH04217375A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置とその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217375A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| WO2006095834A1 (ja) | 2005-03-09 | 2006-09-14 | Asahi Kasei Emd Corporation | 光デバイス及び光デバイスの製造方法 |
| US8207618B2 (en) | 2009-01-29 | 2012-06-26 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2018066722A (ja) * | 2016-10-14 | 2018-04-26 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2019121658A (ja) * | 2017-12-28 | 2019-07-22 | 旭化成エレクトロニクス株式会社 | 光電変換装置及び光電変換装置の製造方法 |
-
1990
- 1990-12-18 JP JP2411492A patent/JPH04217375A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| WO2006095834A1 (ja) | 2005-03-09 | 2006-09-14 | Asahi Kasei Emd Corporation | 光デバイス及び光デバイスの製造方法 |
| JPWO2006095834A1 (ja) * | 2005-03-09 | 2008-08-21 | 旭化成エレクトロニクス株式会社 | 光デバイス及び光デバイスの製造方法 |
| US7791014B2 (en) | 2005-03-09 | 2010-09-07 | Asahi Kasei Emd Corporation | Optical device and a method of manufacturing an optical device having a photoelectric conversion element and an optical adjustment element |
| US8207618B2 (en) | 2009-01-29 | 2012-06-26 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2018066722A (ja) * | 2016-10-14 | 2018-04-26 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2019121658A (ja) * | 2017-12-28 | 2019-07-22 | 旭化成エレクトロニクス株式会社 | 光電変換装置及び光電変換装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN101221936B (zh) | 具有晶粒置入通孔之晶圆级封装及其方法 | |
| TWI533412B (zh) | 半導體元件封裝結構及其形成方法 | |
| KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| US20010004128A1 (en) | Semiconductor package and manufacturing method thereof | |
| US7960210B2 (en) | Ultra-thin chip packaging | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| TW200832644A (en) | Water level package with good CTE performance and method of the same | |
| JP2002231918A (ja) | 固体撮像装置及びその製造方法 | |
| US8309403B2 (en) | Method for encapsulating electronic components on a wafer | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US20110147871A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20210210538A1 (en) | Chip package and method for forming the same | |
| JP2001127212A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7868336B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH04217375A (ja) | 半導体装置とその作製方法 | |
| US20080265393A1 (en) | Stack package with releasing layer and method for forming the same | |
| US6876052B1 (en) | Package-ready light-sensitive integrated circuit and method for its preparation | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| TWI254394B (en) | Integrated die bumping process | |
| US7696008B2 (en) | Wafer-level chip packaging process and chip package structure | |
| JPH05326618A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |