JP4976767B2 - 積層形半導体装置 - Google Patents
積層形半導体装置 Download PDFInfo
- Publication number
- JP4976767B2 JP4976767B2 JP2006196328A JP2006196328A JP4976767B2 JP 4976767 B2 JP4976767 B2 JP 4976767B2 JP 2006196328 A JP2006196328 A JP 2006196328A JP 2006196328 A JP2006196328 A JP 2006196328A JP 4976767 B2 JP4976767 B2 JP 4976767B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printed wiring
- wiring board
- semiconductor
- solder electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
2、22、32、42 第1の半導体装置
3、23、33、43 第2の半導体装置
4、24、34、44 はんだ電極
5、25、35、45 隙間
6、26、36、46 第2のプリント配線板
7、27、37、48 第3の半導体装置
Claims (4)
- 複数の半導体装置が互いに隙間をあけて実装された第1のプリント配線板と、
前記第1のプリント配線板上の周辺部および前記隙間に、互いに間隔をおいて配設され
た複数のはんだ電極と、
前記第1のプリント配線板上に前記複数のはんだ電極を介して積層された第2のプリン
ト配線板とを有し、
前記第2のプリント配線板上には、少なくとも1個の半導体装置が実装されており、該
半導体装置は、前記第1のプリント配線板に実装された複数の半導体装置のうちの少なく
とも2個以上と重なるように配置され、前記隙間に沿って配設されたはんだ電極を跨いで
実装されていることを特徴とする積層形半導体装置。 - 前記第1のプリント配線板上に実装された複数の半導体装置は、それぞれフリップチッ
プ形の半導体装置を実装後に樹脂封止されたものであり、前記第2のプリント配線板上に
実装された半導体装置は、パッケージ形の半導体装置であることを特徴とする請求項1記
載の積層形半導体装置。 - 前記第1のプリント配線板上に実装された半導体装置は2つであり、前記第2のプリント配線板上に実装された半導体装置は2つであり、前記第2のプリント配線板上に実装された2つの半導体装置は、前記第1のプリント配線板上に実装された2つの半導体装置と重なるように配置されていることを特徴とする請求項1記載の積層形半導体装置。
- 前記第1のプリント配線板上に実装された半導体装置は4つであり、前記第2のプリント配線板上に実装された半導体装置は1つであり、前記第2のプリント配線板上に実装された1つの半導体装置は、前記第1のプリント配線板上に実装された4つの半導体装置の全てと重なるように配置されていることを特徴とする請求項1記載の積層形半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196328A JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196328A JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008027996A JP2008027996A (ja) | 2008-02-07 |
JP2008027996A5 JP2008027996A5 (ja) | 2009-09-03 |
JP4976767B2 true JP4976767B2 (ja) | 2012-07-18 |
Family
ID=39118352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196328A Active JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4976767B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5220438B2 (ja) * | 2008-02-26 | 2013-06-26 | シャープ株式会社 | 半導体装置パッケージ積層体 |
KR102400101B1 (ko) | 2017-11-03 | 2022-05-19 | 삼성전자주식회사 | Pop 반도체 패키지 및 그를 포함하는 전자 시스템 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4318895B2 (ja) * | 2002-06-20 | 2009-08-26 | 大日本印刷株式会社 | 3次元モジュール、3次元モジュールの製造方法 |
JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
JP3917946B2 (ja) * | 2003-03-11 | 2007-05-23 | 富士通株式会社 | 積層型半導体装置 |
JP3858854B2 (ja) * | 2003-06-24 | 2006-12-20 | 富士通株式会社 | 積層型半導体装置 |
-
2006
- 2006-07-19 JP JP2006196328A patent/JP4976767B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008027996A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5222509B2 (ja) | 半導体装置 | |
JP4719009B2 (ja) | 基板および半導体装置 | |
WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP6750872B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP4738996B2 (ja) | 半導体装置 | |
JP5538682B2 (ja) | 半導体装置及びその製造方法 | |
JP4976767B2 (ja) | 積層形半導体装置 | |
JP5893351B2 (ja) | プリント回路板 | |
US20070262437A1 (en) | Semiconductor device with temperature cycle life improved | |
JP2007123545A (ja) | 半導体装置およびその製造方法 | |
JP2010056162A (ja) | 半導体装置および回路基板組立体 | |
JP2011159840A (ja) | 電子部品の実装接続構造 | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
JP7459610B2 (ja) | 電子装置 | |
JP2009130074A (ja) | 半導体装置 | |
JP4962388B2 (ja) | 配線基板 | |
US8044504B2 (en) | Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner | |
JP2011119619A (ja) | 半導体パッケージ | |
JP2007242890A (ja) | テープ状配線基板及び半導体装置 | |
JP2009283873A (ja) | 半導体装置 | |
JP2011103398A (ja) | 半導体装置 | |
JP2010056121A (ja) | 積層型半導体装置 | |
KR100772107B1 (ko) | 볼 그리드 어레이 패키지 | |
JP2006128441A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4976767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |