JP2008027996A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008027996A5 JP2008027996A5 JP2006196328A JP2006196328A JP2008027996A5 JP 2008027996 A5 JP2008027996 A5 JP 2008027996A5 JP 2006196328 A JP2006196328 A JP 2006196328A JP 2006196328 A JP2006196328 A JP 2006196328A JP 2008027996 A5 JP2008027996 A5 JP 2008027996A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor device
- gap
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 10
- 229910000679 solder Inorganic materials 0.000 claims 3
- 230000002093 peripheral Effects 0.000 claims 1
Claims (2)
- 複数の半導体装置が互いに隙間をあけて実装された第１のプリント配線板と、
前記第１のプリント配線板上の周辺部および前記隙間に、互いに間隔をおいて配設された複数のはんだ電極と、
前記第１のプリント配線板上に前記複数のはんだ電極を介して積層された第２のプリント配線板とを有し、
前記第２のプリント配線板上には、少なくとも１個の半導体装置が実装されており、該半導体装置は、前記第１のプリント配線板に実装された複数の半導体装置のうちの少なくとも２個以上と重なるように配置され、前記隙間に沿って配設されたはんだ電極を跨いで実装されていることを特徴とする積層形半導体装置。 - 前記第１のプリント配線板上に実装された複数の半導体装置は、それぞれフリップチップ形の半導体装置を実装後に樹脂封止されたものであり、前記第２のプリント配線板上に実装された半導体装置は、パッケージ形の半導体装置であることを特徴とする請求項１記載の積層形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006196328A JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006196328A JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008027996A JP2008027996A (ja) | 2008-02-07 |
| JP2008027996A5 true JP2008027996A5 (ja) | 2009-09-03 |
| JP4976767B2 JP4976767B2 (ja) | 2012-07-18 |
Family
ID=39118352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006196328A Active JP4976767B2 (ja) | 2006-07-19 | 2006-07-19 | 積層形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4976767B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5220438B2 (ja) * | 2008-02-26 | 2013-06-26 | シャープ株式会社 | 半導体装置パッケージ積層体 |
| KR102400101B1 (ko) | 2017-11-03 | 2022-05-19 | 삼성전자주식회사 | Pop 반도체 패키지 및 그를 포함하는 전자 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4318895B2 (ja) * | 2002-06-20 | 2009-08-26 | 大日本印刷株式会社 | ３次元モジュール、３次元モジュールの製造方法 |
| JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
| JP3917946B2 (ja) * | 2003-03-11 | 2007-05-23 | 富士通株式会社 | 積層型半導体装置 |
| JP3858854B2 (ja) * | 2003-06-24 | 2006-12-20 | 富士通株式会社 | 積層型半導体装置 |
-
2006
- 2006-07-19 JP JP2006196328A patent/JP4976767B2/ja active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014123736A5 (ja) | ||
| TW200725824A (en) | A package structure with a plurality of chips stacked each other | |
| JP2008016519A5 (ja) | ||
| JP2010245455A5 (ja) | 基板 | |
| JP2007149977A5 (ja) | ||
| JP2014515187A5 (ja) | ||
| WO2005122249A3 (en) | Semiconductor device module with flip chip devices on a common lead frame | |
| JP2009110983A5 (ja) | ||
| JP2009277916A5 (ja) | ||
| JP2008294014A5 (ja) | ||
| JP2012015504A5 (ja) | ||
| EP2866257A3 (en) | Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same | |
| JP2009141169A5 (ja) | ||
| JP2009158856A5 (ja) | ||
| JP2014150102A5 (ja) | ||
| JP2013251303A5 (ja) | 半導体パッケージ、積層型半導体パッケージ及びプリント回路板 | |
| JP2009117819A5 (ja) | ||
| JP2011023528A5 (ja) | ||
| WO2009004870A1 (ja) | 半導体パッケージ | |
| JP2007294488A5 (ja) | ||
| TW200711085A (en) | Wiring board and semiconductor device | |
| EP2472616A3 (en) | Light-emitting device package and method of manufacturing the same | |
| JP2008027996A5 (ja) | ||
| JP2005347369A5 (ja) | ||
| JP2011003764A5 (ja) | 半導体装置 |