JP2009277916A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009277916A5 JP2009277916A5 JP2008128196A JP2008128196A JP2009277916A5 JP 2009277916 A5 JP2009277916 A5 JP 2009277916A5 JP 2008128196 A JP2008128196 A JP 2008128196A JP 2008128196 A JP2008128196 A JP 2008128196A JP 2009277916 A5 JP2009277916 A5 JP 2009277916A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- outermost
- connection pad
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (11)
- 複数の絶縁層及び配線層が積層された配線基板であって、
内層の前記配線層に設けられた第1の接続用パッドと、
最外層の前記絶縁層上に設けられた最外配線層と、
前記最外配線層を被覆するソルダーレジスト層と、
前記絶縁層及び前記ソルダーレジスト層を貫通して設けられ、前記第1の接続用パッドを露出させる開口部と、を有することを特徴とする配線基板。 - 前記第1の接続用パッドに、前記開口部内に形成され、前記ソルダーレジスト層の表面から突出する第1のはんだバンプが設けられていることを特徴とする請求項1記載の配線基板。
- 前記ソルダーレジスト層が、前記最外配線層の全体を被覆し、
前記最外層の絶縁層上において、隣接する前記開口部の間に、前記最外配線層の配線が引き回されていることを特徴とする請求項1または2記載の配線基板。 - 前記最外配線層が、第2の接続用パッドを有し、
前記ソルダーレジスト層に、前記第2の接続用パッドを露出させた開口部が設けられ、
前記最外層の絶縁層上において、隣接する、前記第1の接続用パッドを露出させた開口部と前記第2の接続用パッドとの間に、前記最外配線層の配線が引き回されていることを特徴とする請求項1または2記載の配線基板。 - 前記第2の接続用パッドに、前記ソルダーレジスト層の表面から突出する第2のはんだバンプが設けられていることを特徴とする請求項4記載の配線基板。
- 複数の絶縁層及び配線層が積層された配線基板であって、
内層の前記配線層に設けられた第1の接続用パッドと、
最外層の前記絶縁層上に設けられた最外配線層と、
前記最外配線層を被覆するソルダーレジスト層と、
前記絶縁層及び前記ソルダーレジスト層を貫通して設けられ、前記第1の接続用パッドを露出させる開口部と、を有する配線基板と、
前記配線基板上に搭載された半導体チップと、を有し、
前記第1の接続用パッドと前記半導体チップの接続端子とが、前記開口部内に形成され前記ソルダーレジスト層の表面から突出する第1のはんだバンプにより接続されていることを特徴とする半導体パッケージ。 - 前記ソルダーレジスト層が、前記最外配線層の全体を被覆し、
前記最外層の絶縁層上において、隣接する前記開口部の間に、前記最外配線層の配線が引き回されていることを特徴とする請求項6記載の半導体パッケージ。 - 前記最外配線層が、第2の接続用パッドを有し、
前記ソルダーレジスト層に、前記第2の接続用パッドを露出させた開口部が設けられ、
前記最外層の絶縁層上において、隣接する、前記第1の接続用パッドを露出させた開口部と前記第2の接続用パッドとの間に、前記最外配線層の配線が引き回されており、
前記第2の接続用パッドと前記半導体チップの他の接続端子とが、第2のはんだバンプにより接続されていることを特徴とする請求項6記載の半導体パッケージ。 - 複数の絶縁層及び配線層が積層された配線基板の製造方法であって、
前記絶縁層上に、第1の接続用パッドを有する配線層を形成する工程と、
前記第1の接続用パッドを有する配線層上に、最外層の絶縁層を形成する工程と、
前記最外層の絶縁層上に、最外配線層を形成する工程と、
前記最外配線層上に、ソルダーレジスト層を形成する工程と、
前記第1の接続パッドを有する配線層より外側にある絶縁層と、前記ソルダーレジスト層と、を同時に穿孔して、前記第1の接続パッドを有する配線層より外側にある絶縁層及び前記ソルダーレジスト層を貫通し、かつ、前記第1の接続用パッドを露出させる開口部を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 複数の絶縁層及び配線層が積層された配線基板の製造方法であって、
前記絶縁層上に、第1の接続用パッドを有する配線層を形成する工程と、
前記第1の接続用パッドを有する配線層上に、最外層の絶縁層を形成する工程と、
前記第1の接続パッドを有する配線層より外側にある絶縁層に、前記第1の接続用パッドを露出させる第1の開口部の部分を形成する工程と、
前記最外層の絶縁層上に、最外配線層を形成する工程と、
前記最外配線層上に、ソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層に、前記第1の開口部の部分の位置に合わせて第2の開口部の部分を設けて、前記第1の接続用パッドを露出させる開口部を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 前記第1の接続用パッドに、前記開口部内に形成され、前記ソルダーレジスト層表面から突出するはんだバンプを設ける工程を有することを特徴とする請求項9または10記載の配線基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128196A JP2009277916A (ja) | 2008-05-15 | 2008-05-15 | 配線基板及びその製造方法並びに半導体パッケージ |
TW098115511A TWI446847B (zh) | 2008-05-15 | 2009-05-11 | 佈線板,其製造方法及半導體封裝 |
KR1020090040878A KR101550467B1 (ko) | 2008-05-15 | 2009-05-11 | 배선기판, 배선기판의 제조방법, 및 반도체 패키지 |
US12/464,307 US8119927B2 (en) | 2008-05-15 | 2009-05-12 | Wiring board, method for manufacturing the same, and semiconductor package |
CNA2009101404478A CN101582406A (zh) | 2008-05-15 | 2009-05-15 | 配线基板、配线基板的制造方法以及半导体封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128196A JP2009277916A (ja) | 2008-05-15 | 2008-05-15 | 配線基板及びその製造方法並びに半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009277916A JP2009277916A (ja) | 2009-11-26 |
JP2009277916A5 true JP2009277916A5 (ja) | 2011-04-14 |
Family
ID=41315960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008128196A Pending JP2009277916A (ja) | 2008-05-15 | 2008-05-15 | 配線基板及びその製造方法並びに半導体パッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8119927B2 (ja) |
JP (1) | JP2009277916A (ja) |
KR (1) | KR101550467B1 (ja) |
CN (1) | CN101582406A (ja) |
TW (1) | TWI446847B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP5623308B2 (ja) * | 2010-02-26 | 2014-11-12 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
TWI419277B (zh) * | 2010-08-05 | 2013-12-11 | Advanced Semiconductor Eng | 線路基板及其製作方法與封裝結構及其製作方法 |
US20120032337A1 (en) * | 2010-08-06 | 2012-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flip Chip Substrate Package Assembly and Process for Making Same |
US20120152606A1 (en) * | 2010-12-16 | 2012-06-21 | Ibiden Co., Ltd. | Printed wiring board |
US8624392B2 (en) | 2011-06-03 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US8912668B2 (en) | 2012-03-01 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
JP2013135080A (ja) * | 2011-12-26 | 2013-07-08 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
US9196573B2 (en) | 2012-07-31 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure |
US8829673B2 (en) | 2012-08-17 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
JP2015032649A (ja) * | 2013-08-01 | 2015-02-16 | イビデン株式会社 | 配線板の製造方法および配線板 |
JP6316609B2 (ja) | 2014-02-05 | 2018-04-25 | 新光電気工業株式会社 | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 |
KR20160010960A (ko) * | 2014-07-21 | 2016-01-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN106817836A (zh) * | 2015-12-02 | 2017-06-09 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
US20180350630A1 (en) * | 2017-06-01 | 2018-12-06 | Qualcomm Incorporated | Symmetric embedded trace substrate |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04286392A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 印刷回路基板 |
JPH1126945A (ja) * | 1997-07-07 | 1999-01-29 | Toagosei Co Ltd | 多層プリント配線板の製造方法 |
JP4127442B2 (ja) * | 1999-02-22 | 2008-07-30 | イビデン株式会社 | 多層ビルドアップ配線板及びその製造方法 |
KR20010088796A (ko) * | 1998-09-03 | 2001-09-28 | 엔도 마사루 | 다층프린트배선판 및 그 제조방법 |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
JP2002289911A (ja) * | 2000-12-06 | 2002-10-04 | Ibiden Co Ltd | 光通信用デバイス |
JP3910379B2 (ja) * | 2001-06-12 | 2007-04-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 |
JP2003152311A (ja) | 2001-11-15 | 2003-05-23 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
-
2008
- 2008-05-15 JP JP2008128196A patent/JP2009277916A/ja active Pending
-
2009
- 2009-05-11 KR KR1020090040878A patent/KR101550467B1/ko active IP Right Grant
- 2009-05-11 TW TW098115511A patent/TWI446847B/zh active
- 2009-05-12 US US12/464,307 patent/US8119927B2/en active Active
- 2009-05-15 CN CNA2009101404478A patent/CN101582406A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009277916A5 (ja) | ||
US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
TWI446464B (zh) | 封裝結構及其製作方法 | |
JP2011258772A5 (ja) | ||
JP2009194321A5 (ja) | ||
TWI474450B (zh) | 封裝載板及其製作方法 | |
JP2009545180A5 (ja) | ||
JP2011009686A5 (ja) | ||
US20140293547A1 (en) | Circuit substrate, semiconductor package and process for fabricating the same | |
JP2005520342A5 (ja) | ||
JP2014017531A (ja) | パッケージ基板及びその製造方法、並びにその基材 | |
JP2010532567A5 (ja) | ||
JP2009289849A5 (ja) | ||
TWI517321B (zh) | 封裝結構及其製作方法 | |
JP2010045134A5 (ja) | ||
JP2006093189A5 (ja) | ||
JP2011119502A5 (ja) | ||
TWI533380B (zh) | 封裝結構及其製作方法 | |
US20160343645A1 (en) | Package structure and method for manufacturing the same | |
JP2010192781A5 (ja) | ||
JP2017135290A5 (ja) | ||
JP2011129729A5 (ja) | ||
US9433099B2 (en) | Package carrier | |
TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
JP2009129982A5 (ja) |