JPH04286392A - 印刷回路基板 - Google Patents
印刷回路基板Info
- Publication number
- JPH04286392A JPH04286392A JP3051412A JP5141291A JPH04286392A JP H04286392 A JPH04286392 A JP H04286392A JP 3051412 A JP3051412 A JP 3051412A JP 5141291 A JP5141291 A JP 5141291A JP H04286392 A JPH04286392 A JP H04286392A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- insulating layer
- pattern
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 17
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、印刷回路基板に係り、
特にＰＧＡ（ピン・グリット・アレイ）ＬＳＩやバンプ
ＬＳＩ等の高密度ＬＳＩを搭載するために使用する高密
度印刷回路基板に関するものである。
特にＰＧＡ（ピン・グリット・アレイ）ＬＳＩやバンプ
ＬＳＩ等の高密度ＬＳＩを搭載するために使用する高密
度印刷回路基板に関するものである。
【０００２】図４にピングリットアレイＬＳＩを示すも
のであって、同図（ａ）はその背面図、同図（ｂ）は側
面視図である。
のであって、同図（ａ）はその背面図、同図（ｂ）は側
面視図である。
【０００３】（ａ）の背面図に示すように、その背面４
０ａにはマトリクス状に端子４１が突出しており、その
突出領域は全てピングリットアレイＬＳＩ４０の内部領
域に収まっている。
０ａにはマトリクス状に端子４１が突出しており、その
突出領域は全てピングリットアレイＬＳＩ４０の内部領
域に収まっている。
【０００４】このように形成されたピングリットアレイ
ＬＳＩ４０は（ｂ）に示すように、基板４２上に形成さ
れたパッド４３と図示しないはんだを介して接続される
。
ＬＳＩ４０は（ｂ）に示すように、基板４２上に形成さ
れたパッド４３と図示しないはんだを介して接続される
。
【０００５】次に図５を本発明の利用分野を詳細に説明
する。図４にて説明したピングリットアレイＬＳＩ４０
を実際に基板４２上に実装するには、図５に示すように
、基板４２上にピングリットアレイＬＳＩ４０の端子４
１と対応して設けられたパッド４３に端子４１を当接さ
せ、それらをバンプはんだによって接合する。更に、配
線に改造が発生した場合等の対策として、基板４０上の
空き領域にＥＣパッド４４を形成しておき、端子４１が
当接するパッド４３とはディスクリードワイヤ４６によ
ってＥＣパッド４４と接続され、ワイヤ４５によってそ
の他のＥＣパッド４４と接続される。
する。図４にて説明したピングリットアレイＬＳＩ４０
を実際に基板４２上に実装するには、図５に示すように
、基板４２上にピングリットアレイＬＳＩ４０の端子４
１と対応して設けられたパッド４３に端子４１を当接さ
せ、それらをバンプはんだによって接合する。更に、配
線に改造が発生した場合等の対策として、基板４０上の
空き領域にＥＣパッド４４を形成しておき、端子４１が
当接するパッド４３とはディスクリードワイヤ４６によ
ってＥＣパッド４４と接続され、ワイヤ４５によってそ
の他のＥＣパッド４４と接続される。
【０００６】上記ディスクリードワイヤ４６はパッド４
３とパッド４３間に設けられるので、近年の高密度実装
によるパッド４３間のピッチが段々小さくなることに伴
い、ディスクリードワイヤ４６の本数が限られてしまう
。
３とパッド４３間に設けられるので、近年の高密度実装
によるパッド４３間のピッチが段々小さくなることに伴
い、ディスクリードワイヤ４６の本数が限られてしまう
。
【０００７】従って、基板４０自体が高密度配線構造と
なっても、修復用のディスクリードワイヤ４６の領域を
保証することが望まれている。
なっても、修復用のディスクリードワイヤ４６の領域を
保証することが望まれている。
【０００８】
【従来の技術】上記要望を満足するために従来では図６
に示すような構造となっていた。
に示すような構造となっていた。
【０００９】つまり、同図（ａ）の上面図に示すように
、マトリクス状にピングリットアレイＬＳＩの端子が搭
載されるパッド６１，６２を基板６６上に形成される絶
縁層６０上に設け、このパッドのうち半分（例えばパッ
ド６１）は絶縁層６０の表面から露出するディスクリー
ドワイヤ６４と接続され、残りの半分（例えばパッド６
２）は、絶縁層６０の下層に形成された、所謂、内層の
引き出しパターン６５と接続されていた。この絶縁層６
０上から露出したディスクリードワイヤ６４と内層の引
き出しパターン６５とは高さ方向に重ね合わされたよう
にして形成されていた。従って、一つの引き出しパター
ン領域に２つの引き出しパターン（ディスクリードワイ
ヤ）を形成するように立体的となっていたため、引き出
しに対する領域が半分で済むようになっていた。
、マトリクス状にピングリットアレイＬＳＩの端子が搭
載されるパッド６１，６２を基板６６上に形成される絶
縁層６０上に設け、このパッドのうち半分（例えばパッ
ド６１）は絶縁層６０の表面から露出するディスクリー
ドワイヤ６４と接続され、残りの半分（例えばパッド６
２）は、絶縁層６０の下層に形成された、所謂、内層の
引き出しパターン６５と接続されていた。この絶縁層６
０上から露出したディスクリードワイヤ６４と内層の引
き出しパターン６５とは高さ方向に重ね合わされたよう
にして形成されていた。従って、一つの引き出しパター
ン領域に２つの引き出しパターン（ディスクリードワイ
ヤ）を形成するように立体的となっていたため、引き出
しに対する領域が半分で済むようになっていた。
【００１０】尚、上記内層の引き出しパターン６５とパ
ッド６２とは、小径のビア６３によって電気的に接続さ
れていた。
ッド６２とは、小径のビア６３によって電気的に接続さ
れていた。
【００１１】
【発明が解決しようとする課題】しかしなから、従来の
構造では、絶縁層の表面に形成されたパッドと、絶縁層
の下層に形成された内層の引き出しパターンとをビアに
よって接続していたため、製造コスト，接続等の信頼性
から好ましくない。
構造では、絶縁層の表面に形成されたパッドと、絶縁層
の下層に形成された内層の引き出しパターンとをビアに
よって接続していたため、製造コスト，接続等の信頼性
から好ましくない。
【００１２】従って、本発明は基板に対しての修復また
は設計変更に伴う引き出しパターンの形成領域を可能な
かぎり抑えつつ、その引き出しパターンと部品が搭載さ
れるパッドとの接続の信頼性を向上することを目的とす
るものである。
は設計変更に伴う引き出しパターンの形成領域を可能な
かぎり抑えつつ、その引き出しパターンと部品が搭載さ
れるパッドとの接続の信頼性を向上することを目的とす
るものである。
【００１３】
【課題を解決するための手段】上記目的は、基板１の表
面に絶縁層２を形成し、該絶縁層２表面に部品搭載用の
パッドおよび当該パッドと接続される引き出しパターン
が形成された印刷回路基板において、前記絶縁層２を貫
通し、前記基板１の表面に形成された第１のパッド４と
、該絶縁層２に形成された第２のパッド６と、該第１の
パッド４と直付けされ、該絶縁層２の下層に形成される
内層パターン３と、該第２のパッド６と接続され、絶縁
層２の表面に露出する表面パターン５と、を有し、該表
面パターン５と該内層パターン３とは、高さ方向に重ね
合わされていることを特徴とする印刷回路基板、によっ
て達成される。
面に絶縁層２を形成し、該絶縁層２表面に部品搭載用の
パッドおよび当該パッドと接続される引き出しパターン
が形成された印刷回路基板において、前記絶縁層２を貫
通し、前記基板１の表面に形成された第１のパッド４と
、該絶縁層２に形成された第２のパッド６と、該第１の
パッド４と直付けされ、該絶縁層２の下層に形成される
内層パターン３と、該第２のパッド６と接続され、絶縁
層２の表面に露出する表面パターン５と、を有し、該表
面パターン５と該内層パターン３とは、高さ方向に重ね
合わされていることを特徴とする印刷回路基板、によっ
て達成される。
【００１４】
【作用】即ち、本発明においては、絶縁層を貫通した基
板の表面と絶縁層の表面に部品搭載用のパッドを分散し
て設け、且つ絶縁層を貫通した基板の表面に形成された
パッドと内層の引き出しパターンとを接続し、更にその
パッドと内層の引き出しパターンとは直付けしている。
板の表面と絶縁層の表面に部品搭載用のパッドを分散し
て設け、且つ絶縁層を貫通した基板の表面に形成された
パッドと内層の引き出しパターンとを接続し、更にその
パッドと内層の引き出しパターンとは直付けしている。
【００１５】従って、ビアを用いない接続構造であるた
め、コスト的にも信頼性の観点からも優れている。
め、コスト的にも信頼性の観点からも優れている。
【００１６】
【実施例】以下、本発明の望ましい実施例を図１乃至図
３を用いて詳細に説明する。
３を用いて詳細に説明する。
【００１７】図１は本発明の実施例を示す図であり、図
２は本発明の実施例の上面図であり、図３は実施例の製
造工程を示す図である。
２は本発明の実施例の上面図であり、図３は実施例の製
造工程を示す図である。
【００１８】尚、図１乃至図３において、同一符号を付
したものは同一対象物をそれぞれ示すものである。
したものは同一対象物をそれぞれ示すものである。
【００１９】図１に示すように、基板１の表面にはポリ
イミド等の絶縁層２が形成され、更にその絶縁層２の表
面に第２のパッド６が形成されている。一方、絶縁層２
の下層（基板１の表面）には第１のパッド４が形成され
ている。
イミド等の絶縁層２が形成され、更にその絶縁層２の表
面に第２のパッド６が形成されている。一方、絶縁層２
の下層（基板１の表面）には第１のパッド４が形成され
ている。
【００２０】上記第１のパッド４には、第１のパッド４
と同様に絶縁層２の下層（基板１の表面）にパッドの引
き出し先となる内層パターン３が形成され、第２のパッ
ド６にはその絶縁層２の表面に露出する表面パターン５
がそれぞれ直付けされている。即ち、内層パターン３と
直付けにて接続される第１のパッド４は、絶縁層２を貫
通する凹部２ａの下に形成されているものである。
と同様に絶縁層２の下層（基板１の表面）にパッドの引
き出し先となる内層パターン３が形成され、第２のパッ
ド６にはその絶縁層２の表面に露出する表面パターン５
がそれぞれ直付けされている。即ち、内層パターン３と
直付けにて接続される第１のパッド４は、絶縁層２を貫
通する凹部２ａの下に形成されているものである。
【００２１】図２に示すように、上記内層パターン３と
上記表面パターン５との位置関係は、基板１の形成され
るパターンの密度を向上するために、その高さ方向にお
いて、同一領域に立体的に形成されている。図２で示す
点線部分が、絶縁層２の下層に形成された内層パターン
３が形成されている位置を示す。
上記表面パターン５との位置関係は、基板１の形成され
るパターンの密度を向上するために、その高さ方向にお
いて、同一領域に立体的に形成されている。図２で示す
点線部分が、絶縁層２の下層に形成された内層パターン
３が形成されている位置を示す。
【００２２】これら第１のパッド４と第２のパッド６と
をそれぞれ形成することで基板１上には図示しないピン
グリットアレイＬＳＩと当接するパッドがマトリクス状
に形成される。
をそれぞれ形成することで基板１上には図示しないピン
グリットアレイＬＳＩと当接するパッドがマトリクス状
に形成される。
【００２３】尚、基板１に形成された第１のパッド４と
第２のパッド６とではその実装高さ方向にバラツキが発
生しているが、ピングリットアレイＬＳＩの端子にもそ
の突出方向に多少のバラツキが発生しているのが通常で
あり、この端子のバラツキと、第１のパッド４と第２の
パッド６とのバラツキとの差（即ち、絶縁層２の厚み分
）とを比較すると、絶縁層２の厚みの分が極めて小さい
ため、このパッド同士の高さ方向のバラツキのため、ピ
ングリットアレイＬＳＩの実装上の信頼性が低下すると
いうことはない。
第２のパッド６とではその実装高さ方向にバラツキが発
生しているが、ピングリットアレイＬＳＩの端子にもそ
の突出方向に多少のバラツキが発生しているのが通常で
あり、この端子のバラツキと、第１のパッド４と第２の
パッド６とのバラツキとの差（即ち、絶縁層２の厚み分
）とを比較すると、絶縁層２の厚みの分が極めて小さい
ため、このパッド同士の高さ方向のバラツキのため、ピ
ングリットアレイＬＳＩの実装上の信頼性が低下すると
いうことはない。
【００２４】次に図３を用いて本実施例の製造工程の一
例について説明する。まず、（ａ）に示すように、基板
１の表面に公知の技術を用いて第１のパッド４および内
層パターン３を形成する。尚、この第１のパッド４に対
して内層パターン３は直付けにて接続されている。
例について説明する。まず、（ａ）に示すように、基板
１の表面に公知の技術を用いて第１のパッド４および内
層パターン３を形成する。尚、この第１のパッド４に対
して内層パターン３は直付けにて接続されている。
【００２５】そして、（ｂ）に示すように、基板１の表
面に形成された第１のパッド４および内層パターン３に
対してその上方からポリイミド等の絶縁層２を形成する
。
面に形成された第１のパッド４および内層パターン３に
対してその上方からポリイミド等の絶縁層２を形成する
。
【００２６】そして、（ｃ）に示すように、更にその絶
縁層２の表面に、上記第１のパッド４が形成された位置
上とは異なる位置に第２のパッド６を形成する。この第
１のパッド４と第２のパッド６とはそれらが形成された
状態で、マトリクス状となる。この第２のパッド６に対
してもその第２のパッド６の引き出し用となる表面パタ
ーン５を形成する。尚、この第２のパッド６と表面パタ
ーン５との関係も、上記第１のパッド４および内層パタ
ーン３と同様に直付けにて接続されている。
縁層２の表面に、上記第１のパッド４が形成された位置
上とは異なる位置に第２のパッド６を形成する。この第
１のパッド４と第２のパッド６とはそれらが形成された
状態で、マトリクス状となる。この第２のパッド６に対
してもその第２のパッド６の引き出し用となる表面パタ
ーン５を形成する。尚、この第２のパッド６と表面パタ
ーン５との関係も、上記第１のパッド４および内層パタ
ーン３と同様に直付けにて接続されている。
【００２７】そして、第１のパッド３が形成された位置
の絶縁層２を機械的または化学的に除去することが凹部
２ａが形成され、図示の如く、絶縁層２を貫通して第１
のパッド４が形成される。
の絶縁層２を機械的または化学的に除去することが凹部
２ａが形成され、図示の如く、絶縁層２を貫通して第１
のパッド４が形成される。
【００２８】以上のように本実施例においては、第１の
パッド４と第２のパッド６との間には高さ方向のギャッ
プ（凹部２ａ）があるため、この凹部２ａによってピン
グリットアレイＬＳＩの端子の位置合わせをも行うこと
ができる。
パッド４と第２のパッド６との間には高さ方向のギャッ
プ（凹部２ａ）があるため、この凹部２ａによってピン
グリットアレイＬＳＩの端子の位置合わせをも行うこと
ができる。
【００２９】
【発明の効果】以上の説明したように、本発明において
は、絶縁層を介して上下方向の接続ビアを使用しないた
めパターン製造プロセスが簡略化できる、即ち、必要最
小限のビアで済むし、またプロセスの簡略化によってコ
ストも下がる。
は、絶縁層を介して上下方向の接続ビアを使用しないた
めパターン製造プロセスが簡略化できる、即ち、必要最
小限のビアで済むし、またプロセスの簡略化によってコ
ストも下がる。
【００３０】更に、接続ビアを用いず各パッドと引き出
し用のパターンとを直付けにて接続しているため、接続
の信頼性も向上する。
し用のパターンとを直付けにて接続しているため、接続
の信頼性も向上する。
【図１】本発明の実施例を示す図である。
【図２】本発明の実施例の上面図である。
【図３】実施例の製造工程を示す図であり、（ａ）は第
１のパッドおよび内層パターン形成時、（ｂ）は絶縁層
形成時、（ｃ）は第２のパッドおよび表面パターン形成
時、（ｄ）は第１のパッド露出時である。
１のパッドおよび内層パターン形成時、（ｂ）は絶縁層
形成時、（ｃ）は第２のパッドおよび表面パターン形成
時、（ｄ）は第１のパッド露出時である。
【図４】ピングリットアレイＬＳＩを示す図であり、（
ａ）はその背面図、（ｂ）は側面視図である。
ａ）はその背面図、（ｂ）は側面視図である。
【図５】本発明の利用分野を示す図である。
【図６】従来例を示す図であり、（ａ）はその上面図、
（ｂ）はその断面図である。
（ｂ）はその断面図である。
Claims (1)
- 【請求項１】 基板（１）の表面に絶縁層（２）を形
成し、該絶縁層（２）表面に部品搭載用のパッドおよび
当該パッドと接続される引き出しパターンが形成された
印刷回路基板において、前記絶縁層（２）を貫通し、前
記基板（１）の表面に形成された第１のパッド（４）と
、該絶縁層（２）に形成された第２のパッド（６）と、
該第１のパッド（４）と直付けされ、該絶縁層（２）の
下層に形成される内層パターン（３）と、該第２のパッ
ド（６）と接続され、絶縁層（２）の表面に露出する表
面パターン（５）と、を有し、該表面パターン（５）と
該内層パターン（３）とは、高さ方向に重ね合わされて
いることを特徴とする印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051412A JPH04286392A (ja) | 1991-03-15 | 1991-03-15 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051412A JPH04286392A (ja) | 1991-03-15 | 1991-03-15 | 印刷回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286392A true JPH04286392A (ja) | 1992-10-12 |
Family
ID=12886218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051412A Withdrawn JPH04286392A (ja) | 1991-03-15 | 1991-03-15 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286392A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582406A (zh) * | 2008-05-15 | 2009-11-18 | 新光电气工业株式会社 | 配线基板、配线基板的制造方法以及半导体封装件 |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
-
1991
- 1991-03-15 JP JP3051412A patent/JPH04286392A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582406A (zh) * | 2008-05-15 | 2009-11-18 | 新光电气工业株式会社 | 配线基板、配线基板的制造方法以及半导体封装件 |
| JP2009277916A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521978B2 (en) | Shielding device and electrical structural part having a shielding device | |
| US20010002727A1 (en) | Semiconductor device and module of the same | |
| JP2001168125A (ja) | 半導体装置 | |
| JPH0236285Y2 (ja) | ||
| KR100600202B1 (ko) | 저인덕턴스집적회로패키지 | |
| US20020139571A1 (en) | Semiconductor device and process for fabricating the same | |
| JP3927783B2 (ja) | 半導体部品 | |
| JPH07153869A (ja) | 半導体装置 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2881029B2 (ja) | プリント配線板 | |
| JPH04286392A (ja) | 印刷回路基板 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPS6127667A (ja) | 半導体装置 | |
| JP2001257445A (ja) | プリント配線板 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JPS629222B2 (ja) | ||
| JPH0645763A (ja) | 印刷配線板 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPS607118A (ja) | コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |