JP2919010B2 - 半導体集積回路実装構造 - Google Patents

半導体集積回路実装構造

Info

Publication number
JP2919010B2
JP2919010B2 JP19647190A JP19647190A JP2919010B2 JP 2919010 B2 JP2919010 B2 JP 2919010B2 JP 19647190 A JP19647190 A JP 19647190A JP 19647190 A JP19647190 A JP 19647190A JP 2919010 B2 JP2919010 B2 JP 2919010B2
Authority
JP
Japan
Prior art keywords
ground
semiconductor integrated
integrated circuit
package substrate
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19647190A
Other languages
English (en)
Other versions
JPH0482252A (ja
Inventor
仁 石附
清人 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI ENJINIARINGU KK
NEC Corp
Original Assignee
NIPPON DENKI ENJINIARINGU KK
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI ENJINIARINGU KK, Nippon Electric Co Ltd filed Critical NIPPON DENKI ENJINIARINGU KK
Priority to JP19647190A priority Critical patent/JP2919010B2/ja
Publication of JPH0482252A publication Critical patent/JPH0482252A/ja
Application granted granted Critical
Publication of JP2919010B2 publication Critical patent/JP2919010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は半導体集積回路実装構造に関し、特に多ピン
半導体集積回路収納用のパッケージを含む実装構造に関
するものである。
従来技術 従来のこの種のパッケージの実装構造では、信号電位
の基準となるグランド（接地）端子は信号端子と同一形
状となっており、このグランド端子はプリント配線板に
対しては信号端子と同様に半田付け等により接続されて
いる。
第４図はこの様なパッケージ実装構造の一部縦断図面
を示す。半導体集積回路チップ（以下ICチップと称す）
５は絶縁性のパツケージ基板３の一主面に搭載されてい
る。
このICチップ５の入出力ピン51は接続線６を介してパ
ッケージ内部導体配線パターン４に接続されている。こ
の配線パターン４はパッケージ基板３に突出して取付け
られたリード線10に接続されている。
このリード線10はプリント基板９上の表面パッド７に
半田付けにて接続されている。このプリント基板９には
多層構造の配線パターン11,12が設けられており、この
プリント基板９の表面に表面パッド７が印刷して配置さ
れている。
この様な従来のICパッケージの実装構造では、収納実
装されるICチップ５の信号端子数が多く多ピン構成にな
ると、それに伴って信号電位の基準となるグランド端子
の動作ノイズを抑圧するために、グランド端子も信号端
子数に比例して多数必要となってくる。よって、ICパッ
ケージが大型化してプリント配線板上への高密度実装の
妨げになるという欠点がある。
また、パッケージの大型化を抑止すべくグランド端子
を増加させずに、信号端子のみを増大すると、信号端子
の電気的動作によってグランド端子に動作ノイズが重畳
してしまい、回路動作の信頼性が低下するという欠点が
ある。特に、回路を高速で動作させると、信頼性の低下
は顕著になるという欠点がある。
発明の目的 本発明の目的は、パッケージの大型化を招くことなく
グランド端子を実質上増大するようにして、回路の信頼
性の向上を図った半導体集積回路実装構造を提供するこ
とである。
発明の構成 本発明によれば、半導体集積回路チップを搭載した絶
縁性のパッケージ基板と、このパッケージ基板の下面に
突出して取付けられ前記チップの入出力ピンと接続され
たリード線と、前記リード線と接続された表面パッドを
有するプリント基板とを含む半導体合集積回路実装構造
であって、前記絶縁性のパッケージ基板に埋設されこの
パッケージ基板の側面から略一様に突出して設けられた
導体からなるグランド層と、前記グランド層の突出部と
前記プリント基板の表面パッドのグランドパッドとの間
を電気的に接続したグランド接続部材とを含むことを特
徴とする半導体集積回路パッケージが得られる。
実施例 以下に図面に用いて本発明の実施例を説明する。
第１図及び第２図は本発明の実施例の一部縦断面図で
あり、断面を異にした場合のものである。両図におい
て、第４図と同等部分は同一符号により示している。
第４図の従来例との差異部分につき述べると、絶縁性
のパッケージ基板３内には略全面に亘ってグランド配線
層１が埋設された状態にある。このグランド配線層１は
パッケージ基板３の側面（方形状基板であれば４つの側
面）全てに亘って略一様に突出して埋設され、取付けら
れているものとする。
このグランド配線層１の当該突出部分と、プリント基
板９のグランド配線層12のグランド表面パッド８とはグ
ランド接続部材２により電気的に接続されている。
第３図はこのグランド接続部材２を第1,2図の実装構
造から切離した状態を示しており、このグランド接続部
材２がパッケージ基板３の全側面に突出したグランド配
線層１及びグランド表面パッケージ８に半田付けして固
定される。
尚、他の構造は第４図の従来例と同一であり、その説
明は省略する。
発明の効果 この様に、パッケージ基板３の外周側面全面に亘りグ
ランド配線層１を突出させ、この突出部とプリント基板
９のグランド層12の表面パッド８とを半田付け等により
接続する構成としたので、信号端子が増加してもグラン
ド端子はそれに伴って増加する必要がなく、よって高密
度実装が可能となる。
また、同時に、グランドとの接続面積が増大し、かつ
信号ピンは全てグランドと近接するようになるので、IC
チップの動作ノイズの影響を受けにくくなる。
【図面の簡単な説明】
第１図及び第２図は本発明の実施例の縦断面を夫々示す
図、第３図は第1,2図のグランド部材を切離して示した
縦断面図、第４図は従来のICチップ実装構造を示す縦断
面図である。 主要部分の符号の説明 1,12……グランド配線層 ２……グランド接続部材 ３……パッケージ基板 ５……ICチップ ６……接続線 7,8……表面パッド 10……リード線 51……ICピン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 23/50

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体集積回路チップを搭載した絶縁性の
    パッケージ基板と、このパッケージ基板の下面に突出し
    て取付けられ前記チップの入出力ピンと接続されたリー
    ド線と、前記リード線と接続された表面パッドを有する
    プリント基板とを含む半導体集積回路実装構造であっ
    て、前記絶縁性のパッケージ基板に埋設されこのパッケ
    ージ基板の側面から略一様に突出して設けられた導体か
    らなるグランド層と、前記グランド層の突出部と前記プ
    リント基板の表面パッドのグランドパッドとの間を電気
    的に接続したグランド接続部材とを含むことを特徴とす
    る半導体集積回路パッケージ。
JP19647190A 1990-07-25 1990-07-25 半導体集積回路実装構造 Expired - Fee Related JP2919010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19647190A JP2919010B2 (ja) 1990-07-25 1990-07-25 半導体集積回路実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19647190A JP2919010B2 (ja) 1990-07-25 1990-07-25 半導体集積回路実装構造

Publications (2)

Publication Number Publication Date
JPH0482252A JPH0482252A (ja) 1992-03-16
JP2919010B2 true JP2919010B2 (ja) 1999-07-12

Family

ID=16358358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19647190A Expired - Fee Related JP2919010B2 (ja) 1990-07-25 1990-07-25 半導体集積回路実装構造

Country Status (1)

Country Link
JP (1) JP2919010B2 (ja)

Also Published As

Publication number Publication date
JPH0482252A (ja) 1992-03-16

Similar Documents

Publication Publication Date Title
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
JP3051011B2 (ja) パワ−モジュ−ル
US6667560B2 (en) Board on chip ball grid array
JPH022842U (ja)
US7164194B2 (en) BGA type semiconductor device and electronic equipment using the same
GB2292004A (en) Electronic circuit package
JP2919010B2 (ja) 半導体集積回路実装構造
JPS5954247A (ja) 電子部品
JP3150560B2 (ja) 半導体装置
JP3259217B2 (ja) ノイズ低減パッケージ
JP2788899B2 (ja) 表面実装用集積回路
JP3308047B2 (ja) 半導体装置
JP2819775B2 (ja) 混成集積回路装置
JPH0555719A (ja) 回路基板装置
JP2004031432A (ja) 半導体装置
JP3302810B2 (ja) 半導体装置
JPS60218864A (ja) 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造
JPS6348128Y2 (ja)
JPH0563118A (ja) 半導体回路素子の実装方式
JPH03104246A (ja) 半導体装置
JPH0557119B2 (ja)
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
KR100206975B1 (ko) 반도체 패키지
KR200426929Y1 (ko) 내부 접지층을 갖는 집적회로 패키지
JPH11260959A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees