JP2788899B2 - 表面実装用集積回路 - Google Patents
表面実装用集積回路Info
- Publication number
- JP2788899B2 JP2788899B2 JP8158120A JP15812096A JP2788899B2 JP 2788899 B2 JP2788899 B2 JP 2788899B2 JP 8158120 A JP8158120 A JP 8158120A JP 15812096 A JP15812096 A JP 15812096A JP 2788899 B2 JP2788899 B2 JP 2788899B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- external input
- chip
- chip component
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路に関する
ものであり、特に表面実装用集積回路に関するものであ
る。
ものであり、特に表面実装用集積回路に関するものであ
る。
【０００２】
【従来の技術】従来の表面実装用集積回路は、図３
（ａ）に示すように、集積回路パッケージ１１と外部入
出力端子１２だけを有する構造になっていた。この場
合、外部入出力端子１２の幅が狭いために、ハンダ付け
が不完全になったり、隣の外部入出力端子１２とショ−
トする等の事故が発生しやすいという欠点があった。
（ａ）に示すように、集積回路パッケージ１１と外部入
出力端子１２だけを有する構造になっていた。この場
合、外部入出力端子１２の幅が狭いために、ハンダ付け
が不完全になったり、隣の外部入出力端子１２とショ−
トする等の事故が発生しやすいという欠点があった。
【０００３】この欠点を解決するために、集積回路パッ
ケージの上面に布線用パッドを設けたのが、特開昭６２
−９５８５８で開示されている表面実装用集積回路チッ
プケ−スである。図３（ｂ）は、この従来例を示す斜視
図であり、集積回路パッケージ２１，外部入出力端子２
２および布線用パッド２３より構成され、布線用パッド
２３はそれぞれの外部入出力端子２２に対応している。
このような構成において、一方が部品に接続されている
線材２４が、ハンダ２５により布線用パッド２３に接続
される。
ケージの上面に布線用パッドを設けたのが、特開昭６２
−９５８５８で開示されている表面実装用集積回路チッ
プケ−スである。図３（ｂ）は、この従来例を示す斜視
図であり、集積回路パッケージ２１，外部入出力端子２
２および布線用パッド２３より構成され、布線用パッド
２３はそれぞれの外部入出力端子２２に対応している。
このような構成において、一方が部品に接続されている
線材２４が、ハンダ２５により布線用パッド２３に接続
される。
【０００４】
【発明が解決しようとする課題】上述した従来の技術に
おいては、論理変更，グレ−ドアップ，機能追加等のた
めに部品を追加する場合、プリント基板上の空きスペー
スにチップ部品を接着剤や接着テープを用いて固定し、
リード線を使って集積回路パッケ−ジ上の布線用パッド
にハンダ付けをしている。
おいては、論理変更，グレ−ドアップ，機能追加等のた
めに部品を追加する場合、プリント基板上の空きスペー
スにチップ部品を接着剤や接着テープを用いて固定し、
リード線を使って集積回路パッケ−ジ上の布線用パッド
にハンダ付けをしている。
【０００５】一方、表面実装方式においては、論理変
更，グレ−ドアップ，機能追加等による布線は部品実装
面で処理しなければならないが、プリント基板上の部品
実装密度が高くなっているため、プリント基板上にチッ
プ部品用のスペ−スを予め設置しておくことが難しくな
っている。また、チップ部品のプリント基板上の実装場
所と集積回路パッケ−ジ上の布線用パッドとの間をリー
ド線で接続することは、配線長が長くなり、動作上およ
び規格上の問題が発生する場合がある。
更，グレ−ドアップ，機能追加等による布線は部品実装
面で処理しなければならないが、プリント基板上の部品
実装密度が高くなっているため、プリント基板上にチッ
プ部品用のスペ−スを予め設置しておくことが難しくな
っている。また、チップ部品のプリント基板上の実装場
所と集積回路パッケ−ジ上の布線用パッドとの間をリー
ド線で接続することは、配線長が長くなり、動作上およ
び規格上の問題が発生する場合がある。
【０００６】本発明は、このような従来の技術における
問題点を解決し、論理変更，グレ−ドアップ，機能追加
等に使用するチップ部品の実装効率化を図るとともに、
配線長を短くすることを目的とする。
問題点を解決し、論理変更，グレ−ドアップ，機能追加
等に使用するチップ部品の実装効率化を図るとともに、
配線長を短くすることを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の表面実装
用集積回路は、集積回路のパッケージと、前記集積回路
の外部入出力端子とを含み、前記集積回路のパッケージ
の上面に、前記集積回路の任意の外部入出力端子に対応
して配置されたチップ部品実装用パッドと、前記集積回
路の外部入出力端子に対応しない空きパッドとを備え、
前記チップ部品実装用パッドおよび前記空きパッドの少
なくともいずれか一方は、異なるサイズのチップ部品に
対応するための階段状またはテ−パ−状の形状を有する
ことを特徴とする。
用集積回路は、集積回路のパッケージと、前記集積回路
の外部入出力端子とを含み、前記集積回路のパッケージ
の上面に、前記集積回路の任意の外部入出力端子に対応
して配置されたチップ部品実装用パッドと、前記集積回
路の外部入出力端子に対応しない空きパッドとを備え、
前記チップ部品実装用パッドおよび前記空きパッドの少
なくともいずれか一方は、異なるサイズのチップ部品に
対応するための階段状またはテ−パ−状の形状を有する
ことを特徴とする。
【０００８】本発明の第２の表面実装用集積回路は、集
積回路のパッケージと、前記集積回路の外部入出力端子
とを含み、前記集積回路のパッケージの上面に、前記集
積回路の任意の外部入出力端子に対応して配置されたチ
ップ部品実装用パッドを備え、前記チップ部品実装用パ
ッドは、異なるサイズのチップ部品に対応するための階
段状またはテ−パ−状の形状を有することを特徴とす
る。
積回路のパッケージと、前記集積回路の外部入出力端子
とを含み、前記集積回路のパッケージの上面に、前記集
積回路の任意の外部入出力端子に対応して配置されたチ
ップ部品実装用パッドを備え、前記チップ部品実装用パ
ッドは、異なるサイズのチップ部品に対応するための階
段状またはテ−パ−状の形状を有することを特徴とす
る。
【０００９】
【００１０】
【００１１】
【００１２】
【発明の実施の形態】本発明の発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１は本発明の一実施の形態を示す斜視図
であり、集積回路パッケージ１と、外部入出力端子２
と、任意の外部入出力端子２に対応したチップ部品実装
用パッド３と、空きパッド４とから構成される。チップ
部品実装用パッド３および空きパッド４は、集積回路パ
ッケージ１の上面に設置される。これらの他に、集積回
路パッケージ１以外の部品と接続するときに必要なリ−
ド線５と、チップ部品６，７と、ハンダ８とを説明のた
めに示している。なお、チップ部品実装用パッド３およ
び空きパッド４は、論理変更，グレ−ドアップ，機能追
加等において使用されることが決まっている外部入出力
端子２に対応して設置される。
であり、集積回路パッケージ１と、外部入出力端子２
と、任意の外部入出力端子２に対応したチップ部品実装
用パッド３と、空きパッド４とから構成される。チップ
部品実装用パッド３および空きパッド４は、集積回路パ
ッケージ１の上面に設置される。これらの他に、集積回
路パッケージ１以外の部品と接続するときに必要なリ−
ド線５と、チップ部品６，７と、ハンダ８とを説明のた
めに示している。なお、チップ部品実装用パッド３およ
び空きパッド４は、論理変更，グレ−ドアップ，機能追
加等において使用されることが決まっている外部入出力
端子２に対応して設置される。
【００１４】図２は、本発明の一実施の形態を示すチッ
プ部品の実装図であり、チップ部品実装用パッド３への
チップ部品９ａ，９ｂの実装例を示す。
プ部品の実装図であり、チップ部品実装用パッド３への
チップ部品９ａ，９ｂの実装例を示す。
【００１５】次に、本発明の一実施の形態の動作につい
て、図１および図２を参照して詳細に説明する。
て、図１および図２を参照して詳細に説明する。
【００１６】論理変更，グレ−ドアップ，機能追加等に
よる技術変更が発生し、チップ部品を追加するとき、同
じ集積回路パッケージ１の外部入出力端子２、２の間に
追加する場合と、集積回路パッケージ１の外部入出力端
子２と集積回路パッケージ１以外の部品との間に追加す
る場合がある。
よる技術変更が発生し、チップ部品を追加するとき、同
じ集積回路パッケージ１の外部入出力端子２、２の間に
追加する場合と、集積回路パッケージ１の外部入出力端
子２と集積回路パッケージ１以外の部品との間に追加す
る場合がある。
【００１７】まず、チップ部品６を同じ集積回路パッケ
ージ１の外部入出力端子２、２の間に追加する場合は、
外部入出力端子２、２に対応するチップ部品実装用パッ
ド３、３の間に、チップ部品６をハンダ８によりハンダ
付けする。このとき、図２に示すように、チップ部品実
装用パッド３は階段状の形状を有しており、異なるサイ
ズのチップ部品に対応できる。例えば、小さいサイズの
チップ部品９ａをチップ部品実装用パッド３に実装した
例が図２（ａ）であり、大きいサイズのチップ部品９ｂ
をチップ部品実装用パッド３に実装した例が図２（ｂ）
である。
ージ１の外部入出力端子２、２の間に追加する場合は、
外部入出力端子２、２に対応するチップ部品実装用パッ
ド３、３の間に、チップ部品６をハンダ８によりハンダ
付けする。このとき、図２に示すように、チップ部品実
装用パッド３は階段状の形状を有しており、異なるサイ
ズのチップ部品に対応できる。例えば、小さいサイズの
チップ部品９ａをチップ部品実装用パッド３に実装した
例が図２（ａ）であり、大きいサイズのチップ部品９ｂ
をチップ部品実装用パッド３に実装した例が図２（ｂ）
である。
【００１８】次に、チップ部品７を集積回路パッケージ
１の外部入出力端子２と集積回路パッケージ１以外の部
品との間に追加する場合は、外部入出力端子２に対応す
るチップ部品実装用パッド３と空きパッド４との間に、
チップ部品７をハンダ８によりハンダ付けする。このと
き、空きパッド４も上述したチップ部品実装用パッド３
と同様に階段状の形状を有しており、異なるサイズのチ
ップ部品に対応できる。空きパッド４には、更にリード
線５をハンダ８によりハンダ付けして、集積回路パッケ
ージ１以外の外部の部品と接続する。
１の外部入出力端子２と集積回路パッケージ１以外の部
品との間に追加する場合は、外部入出力端子２に対応す
るチップ部品実装用パッド３と空きパッド４との間に、
チップ部品７をハンダ８によりハンダ付けする。このと
き、空きパッド４も上述したチップ部品実装用パッド３
と同様に階段状の形状を有しており、異なるサイズのチ
ップ部品に対応できる。空きパッド４には、更にリード
線５をハンダ８によりハンダ付けして、集積回路パッケ
ージ１以外の外部の部品と接続する。
【００１９】なお、上記の発明の実施の形態において
は、チップ部品実装用パッド３と空きパッド４は、３種
類のサイズに対応する階段状の形状を有するものとして
図２に示して説明したが、１，２，４種類等のサイズに
対応するものであってもよいし、階段状の代わりにテ−
パ−状の形状を有するものであってもよい。また、これ
らのパッドに実装するチップ部品は１個に限定されず、
複数個であってもよい。更に、上記の発明の実施の形態
においては、集積回路パッケージ１の上面にチップ部品
用としてパッドを設けたが、ＴＴＬやＰＡＬ等用にパッ
ドを設けることも可能である。
は、チップ部品実装用パッド３と空きパッド４は、３種
類のサイズに対応する階段状の形状を有するものとして
図２に示して説明したが、１，２，４種類等のサイズに
対応するものであってもよいし、階段状の代わりにテ−
パ−状の形状を有するものであってもよい。また、これ
らのパッドに実装するチップ部品は１個に限定されず、
複数個であってもよい。更に、上記の発明の実施の形態
においては、集積回路パッケージ１の上面にチップ部品
用としてパッドを設けたが、ＴＴＬやＰＡＬ等用にパッ
ドを設けることも可能である。
【００２０】
【発明の効果】以上説明したように、本発明による第１
の効果は、集積回路パッケージの上面にチップ部品実装
用パッドおよび空きパッドを設けたことにより、チップ
部品の実装スペースがプリント基板上になくても、チッ
プ部品を必要とする論理変更，グレ−ドアップ，機能追
加等が可能となったことである。
の効果は、集積回路パッケージの上面にチップ部品実装
用パッドおよび空きパッドを設けたことにより、チップ
部品の実装スペースがプリント基板上になくても、チッ
プ部品を必要とする論理変更，グレ−ドアップ，機能追
加等が可能となったことである。
【００２１】第２の効果は、チップ部品をチップ部品実
装用パッドまたは空きパッドに直接ハンダ付けするた
め、チップ部品用のリード線が不要となり配線長が短く
できることである。すなわち、従来の技術における、プ
リント基板上のチップ部品と集積回路パッケ−ジ上の布
線用パッドとの間をリード線で接続することによる、配
線長の増加に伴う動作上および規格上の問題を防止する
ことができる。
装用パッドまたは空きパッドに直接ハンダ付けするた
め、チップ部品用のリード線が不要となり配線長が短く
できることである。すなわち、従来の技術における、プ
リント基板上のチップ部品と集積回路パッケ−ジ上の布
線用パッドとの間をリード線で接続することによる、配
線長の増加に伴う動作上および規格上の問題を防止する
ことができる。
【図１】本発明の一実施の形態を示す斜視図である。
【図２】本発明の一実施の形態を示すチップ部品の実装
図である。
図である。
【図３】従来例を示す斜視図である。
１ 集積回路パッケージ ２ 外部入出力端子 ３ チップ部品実装用パッド ４ 空きパッド ５ リード線 ６ チップ部品 ７ チップ部品 ８ ハンダ ９ａ チップ部品 ９ｂ チップ部品
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/02,23/28,25/00 H05K 1/18
Claims (2)
- 【請求項１】 集積回路のパッケージと、前記集積回路
の外部入出力端子とを含み、前記集積回路のパッケージ
の上面に、前記集積回路の任意の外部入出力端子に対応
して配置されたチップ部品実装用パッドと、前記集積回
路の外部入出力端子に対応しない空きパッドとを備え、
前記チップ部品実装用パッドおよび前記空きパッドの少
なくともいずれか一方は、異なるサイズのチップ部品に
対応するための階段状またはテ−パ−状の形状を有する
ことを特徴とする表面実装用集積回路。 - 【請求項２】 集積回路のパッケージと、前記集積回路
の外部入出力端子とを含み、前記集積回路のパッケージ
の上面に、前記集積回路の任意の外部入出力端子に対応
して配置されたチップ部品実装用パッドを備え、前記チ
ップ部品実装用パッドは、異なるサイズのチップ部品に
対応するための階段状またはテ−パ−状の形状を有する
ことを特徴とする表面実装用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158120A JP2788899B2 (ja) | 1996-06-19 | 1996-06-19 | 表面実装用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158120A JP2788899B2 (ja) | 1996-06-19 | 1996-06-19 | 表面実装用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012660A JPH1012660A (ja) | 1998-01-16 |
| JP2788899B2 true JP2788899B2 (ja) | 1998-08-20 |
Family
ID=15664744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158120A Expired - Lifetime JP2788899B2 (ja) | 1996-06-19 | 1996-06-19 | 表面実装用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788899B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714981B1 (en) | 2000-02-07 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Addressing system and method for communicating data |
| JP3796500B2 (ja) * | 2003-11-21 | 2006-07-12 | キヤノン株式会社 | 画像処理装置及びその制御方法、プログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127150U (ja) * | 1987-02-10 | 1988-08-19 | ||
| JPH05102389A (ja) * | 1991-10-09 | 1993-04-23 | Hitachi Ltd | メモリーｉｃ部品 |
| JPH0613147U (ja) * | 1992-07-21 | 1994-02-18 | 株式会社富士通ゼネラル | 集積回路構造 |
-
1996
- 1996-06-19 JP JP8158120A patent/JP2788899B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012660A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057805A (en) | Microwave semiconductor device | |
| JP2509027B2 (ja) | 半導体装置 | |
| EP0484062B1 (en) | A semiconductor device comprising two integrated circuit packages | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JP2788899B2 (ja) | 表面実装用集積回路 | |
| US6509628B2 (en) | IC chip | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| KR200142849Y1 (ko) | 반도체 패키지 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH0722091A (ja) | 接続端子 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| KR940008645Y1 (ko) | 멀티 칩 모듈 | |
| JPH0582947A (ja) | プリント基板 | |
| JPH1065087A (ja) | モジュールｉ／ｏリード構造 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPH09232714A (ja) | プリント基板及びプリント基板の製造方法 | |
| JPH09298276A (ja) | モジュールの構造 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPH05291494A (ja) | 集積回路装置 | |
| JPH07147369A (ja) | 集積回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |