KR940008645Y1 - 멀티 칩 모듈 - Google Patents

멀티 칩 모듈 Download PDF

Info

Publication number
KR940008645Y1
KR940008645Y1 KR2019910025163U KR910025163U KR940008645Y1 KR 940008645 Y1 KR940008645 Y1 KR 940008645Y1 KR 2019910025163 U KR2019910025163 U KR 2019910025163U KR 910025163 U KR910025163 U KR 910025163U KR 940008645 Y1 KR940008645 Y1 KR 940008645Y1
Authority
KR
South Korea
Prior art keywords
frame
circuit pattern
chip module
chip
tape
Prior art date
Application number
KR2019910025163U
Other languages
English (en)
Other versions
KR930016245U (ko
Inventor
공병식
Original Assignee
현대산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대산업 주식회사, 정몽헌 filed Critical 현대산업 주식회사
Priority to KR2019910025163U priority Critical patent/KR940008645Y1/ko
Publication of KR930016245U publication Critical patent/KR930016245U/ko
Application granted granted Critical
Publication of KR940008645Y1 publication Critical patent/KR940008645Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

멀티 칩 모듈
제1도는 일반적인 멀티 칩 모듈의 평면도.
제1b도는 제1a도의 부분 정면도.
제2도는 본 고안의 평면도.
제3a도는 제2도의 가-가 선을 따라 절취한 상태의 단면도.
제3b도는 제2도의 나-나 선을 따라 절취한 상태의 단면도.
제4도는 제2도의 프레임에 보호커버를 결합하는 상태를 도시한 분리 사시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 프레임 11 : 폴리마이드 테이프
12 : 칩 13 : 탭 핑거
14 : 회로패턴 15 : 입출력 단자
20 : 보호커버
본 고안은 멀티 칩 모듈(Multi Chip Module)에 관한 것으로서, 특히 폴리마이드 테이프(Polymide Tape)를 이용하여 모듈의 두께를 현저히 감소시킬 수 있도록 구성한 멀티 칩 모듈에 관한 것이다.
단일기판상에 다수의 IC 패캐이지를 실장시키는 멀티 칩 모듈(Multi Chip Module)에서는 다음과 같은 문제점이 발생된다.
제1a도는 일반적인 멀티 칩 모듈의 평면도, 제1b도는 제1a도의 부분정면도로서, 회로패턴(Circuit Pattern)이 형성된 기판(1)표면에 다수의 IC 패캐이지(2, SOJ Package)를 솔더링을 통하여 실장하게 되나, 각 IC 패캐이지(2) 자체의 크기로 인하여 기판(1)의 전체 두께 및 면적이 증가되게 되며, 잘못 실장된 IC 패캐이지(2)를 기판(1)에서 제거하는 과정에서 솔더링 실시부분에 균열 또는 파손되는 문제점이 야기된다. (미설명 부호 3은 입출력 단자로서, IC 패캐이지(2)의 리드와 접속된 회로패턴이 입출력 단자(3)에 접속된다)
또한, 기판(2) 표면에 각 IC 패캐이지(2)를 실정하기 전에 각 IC 패캐이지(2)의 기능을 테스트한후, 기판(1)에 실장한 상태에서 기판(1) 자체를 테스트하기 때문에 완전한 제품생산시간이 길어지게 된다.
본 고안은 멀티 칩 모듈 조립시 발생되는 이와 같은 문제점을 해결하기 위한 것으로서, 패케이지화 되지 않은 칩을 솔더링이 아닌 폴리마이드 테이프를 이용하여 기판에 실장하고 커버를 이용하여 칩을 보호할 수 있도록 구성한 멀티 칩 모듈을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.
제1a도는 일반적인 멀티 칩 모듈의 평면도, 제1b도는 제1a도의 부분정면도로서, 명세서 서두에서 설명하였기에 중복설명은 생략한다.
제2도는 본 고안의 평면도로서, 다수의 칩(12)이 탭핑거(13, Tap Finger)에 의해서 일체화되어 있는 양면 테이프 형태의 폴리마이드 테이프(11, Polymide Tape)가 프레임(10) 표면에 부착된 상태를 도시하고 있다.
각 칩(12) 표면에 부착된 각 핑거(13)는 폴리마이드 테이프(11)표면에 형성된 회로패턴(14)에 접속되며, 각 회로패턴(14)은 설정된 입출력단자(15) 프레임(10) 단부에 구성되어 있음)에 접속된다. 각 칩(12)을 폴리마이드 테이프(11)에 일체화시키는 방법을 설명하면, 제3a도는 제2도의 가-가 선을 따라 절취한 상태의 단면도로서, 표면에 회로패턴(14)이 형성되어 있는 폴리마이드 테이프(11)의 일정면적을 절개한 뒤, 절개부(11A)의 양연변에 전도성 재질의 탭 핑거(13)를 부착한다. 폴리마이드 테이프(11)는 양면에 테이프 형태로서, 저면에는 프레임(10)이, 상면에는 탭 핑거(13)가 부착된다. 이때 제3a도에 도시된 바와 같이 각 탭 핑거(13)의 한 단부는 폴리마이드 테이프(11)의 절개부(11A)내부로 노출되며 절개부(11A)내로 노출된 각 탭 핑거(13) 저면에 범퍼(12A, Bumper)를 이용하여 칩(12)을 부착시킨다.
따라서, 각 칩(12)은 범퍼(12A), 탭 핑거(13) 및 폴리마이드 테이프(11)의 회로패턴(14)에 의하여 프레임(제2도의 10)선단에 구성된 입출력 단자(15)에 접속된다.
회로패턴(1)과 입출력 단자(15)간의 접속관계를 제3b도를 통하여 설명하면, 제3b도는 제2도의 나-나 선을 따라 절취한 상태의 단면도로서, 편의상 1조의 회로패턴과 입출력 단자만을 도시하였다.
폴리마이드 테이프(11)표면에 형성된 회로패턴(14)의 일부는 폴리마이드 테이프(11) 회로로 어느정도 길이가 노출되어 있으며, 노출된 회로패턴(14)저면에는 이방성 전도체(16)를 부착시킨다.
회로패턴(14)에 부착된 이방성 전도체(16)를 프레임(10) 일측선단에 일체화된 단자 프레임(10B) 표면에 부착된 입출력 단자(15)의 내측단부 표면에 접착시킴으로서 회로 패턴(14, 탭-핑거(13)에 의해서 칩(12)과 접속되어 있음)과 입출력단자(15)는 서로 접속되어 진다.
결과적으로 각 칩(12)은 탭 핑거(13), 회로패턴(14), 이방성 전도체(16)를 통하여 입출력 단자(15)에 접속되는 것이다.
이상과 같은 방법으로 프레임(10) 표면에 부착되어 있는 폴리마이드 테이프(11)에 다수의 칩(12)을 일체화시키고, 표면의 회로패턴(14)과 입출력 단자(15)를 접속시킨 상태에서, 프레임(10) 저면 및 폴리마이드 테이프(11) 평면에 보호커버(20)를 부착시킨다.
제4도는 폴리마이드 테이프가 부착된 프레임상에 보호커버를 결합하는 상태를 도시한 분리사시도로서, 편의상 폴리마이드 표면의 칩, 회로패턴 탭-핑거등은 도시하지 않았다.
폴리마이드 테이프(11)는 프레임(10)의 중앙부에 부착되며, 따라서 제4도에 도시된 바와 같이 프레임(10)의 가장자리는 외부로 노출된다.
프레임(10)의 각 모서리부에는 소정높이의 고정돌기(10A)가 형성되어 있다.
각 칩(12), 핑거(13) 및 회로패턴(14)을 보호하기 위하여 폴리마이드 테이프(11)상에 안착되는 보호커버(20)의 모서리부에는 고정돌기 삽입구멍(20A)이 형성되어 있어 상술한 프레임(10)의 고정돌기(10A)와 서로 대응된다.
보호커버(20)를 폴리마이드 테이프(11) 표면에 안착시키면, 양면이 접착테이프인 폴리마이드 테이프(11)와 보호커버(20)는 서로 부착됨과 동시에 프레임(10)의 각 고정돌기(10A)가 보호커버(20)의 고정돌기 삽입구멍(20A)에 삽입되므로 양부재(10, 20)는 더욱 견고하게 결합된다. 따라서 회로가 구성된 폴리마이드트 테이프(11)는 보호커버(20)에 의하여 외부노출이 이루어지지 않아 외부의 환경에 영향을 받지 않는다. (프레임(10)저면도에 보호커버가 동일하게 결합된다.)
이상과 같은 본 고안은 멀티 칩 모듈의 두께를 현저히 감소(기존의 약1/5정도)시킬 수 있으므로 모듈이 장착되는 시스템이 크기도 줄일 수가 있다.
또한 폴리마이드 테이프를 이용하여 각 칩의 부착 및 회로를 구성함으로서 솔더링 공정이 필요없게 되어 공정의 단축 및 간편함을 얻을 수 있다.

Claims (3)

1개의 기판상에 다수의 패캐이지를 실장하는 멀티 칩모듈에 있어서, 프레임(10) 표면에 다수의 절개부(11A) 및 회로패턴(14)이 형성된 양면테이프 성질의 폴리마이드 테이프(11)를 부착하고, 상기 각 절개부(11A) 내에는 다수의 탭-핑거(13)에 의하여 상기 폴리마이드 테이프(11)와 일체화된 칩(12)을 각각 수용시키되, 상기 각 탭-핑거(13)는 폴리마이드 테이프(11) 표면의 각 회로패턴(14)에 접속되며, 상기 각 회로패턴(14)은 상기 프레임(10) 일측선단에 구성된 다수의 입출력 단자(15)에 각각 접속되도록 구성되어 상기 프레임(10)의 상, 하부에 보호커버(20)를 부착시켜 상기 각 칩(12), 탭-핑거(13) 및 회로패턴(14)을 보호시킬 수 있도록 구성한 것을 특징으로 하는 멀티 칩 모듈.
제1항에 있어서, 상기 입출력 단자(15)와 접속되는 회로패턴(14)은 상기 폴리마이드 테이프(11) 선단으로 노출되어 상기 프레임(10)의 선단에 일체화된 단자프레임(10B)표면에 구성된 입출력 단자(15)와, 이방성 전도체(16)에 의하여 접속되도록 구성한 것을 특징으로 하는 멀티 칩모듈.
제1항에 있어서, 상기 보호커버(20) 및 프레임(10)은 각 모서리에 고정돌기 삽입구멍(20A) 및 고정돌기(10A)를 서로 대응되도록 각각 형성하여 상기 보호커버(20)와 상기 프레임(10)의 결합시 상기 각 고정돌기(10A)가 상기 고정돌기 삽입구멍(20A) 내에 삽입, 수용되도록 구성한 것을 특징으로 하는 멀티 칩 모듈.
KR2019910025163U 1991-12-30 1991-12-30 멀티 칩 모듈 KR940008645Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910025163U KR940008645Y1 (ko) 1991-12-30 1991-12-30 멀티 칩 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910025163U KR940008645Y1 (ko) 1991-12-30 1991-12-30 멀티 칩 모듈

Publications (2)

Publication Number Publication Date
KR930016245U KR930016245U (ko) 1993-07-28
KR940008645Y1 true KR940008645Y1 (ko) 1994-12-26

Family

ID=19326686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910025163U KR940008645Y1 (ko) 1991-12-30 1991-12-30 멀티 칩 모듈

Country Status (1)

Country Link
KR (1) KR940008645Y1 (ko)

Also Published As

Publication number Publication date
KR930016245U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US5589420A (en) Method for a hybrid leadframe-over-chip semiconductor package
US5781415A (en) Semiconductor package and mounting method
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
US5250842A (en) Semiconductor devices using tab tape
KR940008645Y1 (ko) 멀티 칩 모듈
US5610800A (en) Substrate mounting of circuit components with a low profile
KR100320309B1 (ko) 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JP2788899B2 (ja) 表面実装用集積回路
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JP7283648B1 (ja) 半導体装置
EP0551529B1 (en) Method for replacing chips
JP2704076B2 (ja) 集積回路パッケージ
JP2629462B2 (ja) 集積回路パッケージのヒートシンクの取付け構造
US20030122238A1 (en) Integrated circuit package capable of improving signal quality
KR200142849Y1 (ko) 반도체 패키지
JP3226240B2 (ja) フイルムキャリアｌｓｉ
KR200210627Y1 (ko) 반도체패키지 제조용 캐리어프레임 구조
JP2818700B2 (ja) 半導体装置
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지
KR19980016776A (ko) 클립 리드를 이용한 칩 스케일 패키지
JPH0430565A (ja) 高出力用混成集積回路装置
JPS6256680B2 (ko)
JPH11145321A (ja) 半導体装置
JPH0430459A (ja) 高出力用混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee