KR19980016776A - 클립 리드를 이용한 칩 스케일 패키지 - Google Patents

Abstract

본 발명은 클립 리드가 체결된 칩 스케일 패키지에 관한 것으로, 회로 패턴들이 형성되어 있으며, 상·하부면에 상기 회로 패턴들과 전기적으로 연결된 전도성 패드들이 형성된 기판과, 상기 기판의 하부면에 부착되어 있으며, 반도체 칩이 삽입될 수 있는 개구부가 형성된 댐 기판과, 상기 댐 기판의 개구부를 통해 삽입되며, 상기 기판 하부면의 전도성 패드들과 전기적으로 연결된 본딩 패드들을 갖는 반도체 칩과, 상기 댐 기판 하부면에 접착된 덮개 기판; 및 상기 기판의 상부면과 댐 기판의 하부면에 동시에 끼움 결합되어 있으며, 상기 기판 상부면의 전도성 패드들과 기계적인 접촉에 의해 전기적으로 연결된 클립 리드들을 포함하는 것을 특징으로 클립 리드(clip lead)가 체결된 칩 스케일 패키지(chip scale package)를 제공함으로써, 상기 클립 리드가 끼움 결합된 구조를 갖기 때문에 끼움과 분리가 편리하며, 상기 클립 리드의 외부 장치 접속부가 면실장 구조의 리드 구조를 갖고 있어 외부 전자 장치에 실장하기 전에 칩 스케일 패키지의 테스트가 가능하고, 고장이 발생한 경우에 클립 리드의 분리가 쉽기 때문에 수리가 간편한 장점이 있다.

Description

클립 리드를 이용한 칩 스케일 패키지

본 발명은 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 클립 리드가 반도체 칩의 본딩 패드들과 전기적으로 연결된 클립 리드가 체결된 칩 스케일 패키지(chip scale package;이하 CSP라 한다)에 관한 것이다.

전자 장치의 경박 단소의 추세에 맞추어 그에 실장되는 패키지의 크기도 경박 단소가 추구되고 있다.

그러나, 통상적인 패키지에 있어서, 칩의 크기에 비해서 패키지의 몸체의 크기가 상대적으로 더 크고, 더 두껍기 때문에 상기의 목적을 달성하기에는 곤란하다.

따라서, 상기의 목적을 달성하기 위한 한 방편으로 제안된 방법이 칩만을 실장하는 방법으로 칩 온 보드(chip on board;COB)나 플립 칩(flip chip)이 있다.

더욱이, 상기 방법들은 실장되는 칩이 번인 검사와 같은 신뢰성 검사가 완전히 진행되지 않은 상태에서 실장되기 때문에 실장 완료 후에 발견되는 칩 불량의 경우에 재작업이나 복구가 곤란한 단점을 내포하고 있다.

결국, 신뢰성을 보장할 수 있는 동시에 칩 크기에 대응되는 패키지의 개발이 요구되었다.

최근 몇몇 제조 회사에서 추진되고 있는 소위, CSP는 베어 칩(bare chip)과 거의 같은 크기임에도 불구하고, 최종 사용자에게는 노운 굿 다이(known good die)로 공급되는 동시에 종래의 표면 실장 기술을 이용할 수 있기 때문에 전자 기기의 소형, 박형화 및 다기능화를 도모할 수 있는 장점을 갖는다.

그러나, 통상적인 CSP를 구현하기 위해서 막대한 신규 장비의 구입 및 그 패키지의 제조에 있어서 각기 개별로 제조가 이루어지기 때문에 각 패키지의 제조 단가가 높은 단점을 내포하고 있다.

도 1는 CSP 관련 기술의 실시 예인 미찌비시(Mitsubishi) 사의 CSP의 일 부분을 절개하여 내부를 나타내는 사시도.

도 1을 참조하면, CSP(100)는 칩(10)의 상부면 상의 중심 부분에 형성된 본딩 패드들(12)이 그들(12)에 각기 대응되는 솔더 범프들(15)과 칩 상면에 형성되어 있는 회로 패턴들(33)에 의해 각기 전기적 연결되어 있다.

그리고, 상기 칩(10)과 회로 패턴들(33)을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해서 성형 수지(45)에 의해 봉지되어 있다.

또한, 상기 솔더 범프들(15)의 일부분이 상기 성형 수지(45)에 대하여 노출되게 형성된 구조를 갖는다.

이와 같은 구조를 갖는 패키지는 범프에 의한 전기적으로 연결된 구조를 갖기 때문에 짧은 전기적 접속 길이로 인하여 인덕턴스와 커패시턴스 및 신호 지연이 매우 작으며, 칩 상면에 회로 패턴이 형성되어 있기 때문에 본딩 패드의 위치에 제한을 받지 않는 동시에 TSOP(thin small outline package)와 같은 신뢰성이 보장되는 장점이 있다.

그러나, 솔더 범프의 크기가 크기 때문에 초 다핀 대응이 곤란하며 웨이퍼 제조 공정에서 회로 패턴들이 제조되기 때문에 조립 공정이 복잡하며 공정별 제조 단가가 높다.

도 2는 CSP 관련 기술의 다른 실시 예인 니토 덴코(Nitto Denko) 사의 CSP의 단면도이다.

도 2를 참조하면, CSP(200)는 반도체 칩의 본딩 패드들(12)이 형성된 면이 열경화성 접착제(60)에 의해 회로 패턴(33)을 갖는 테이프(30)에 부착되어 있다.

여기서, 상기 테이프(30)는 두 개의 층이 결합된 형태이며, 그 테이프(30)의 하면에 부착된 솔더 볼들(15)은 그들에 각기 대응되는 상기 회로 패턴들(33)과 전기적으로 연결되어 있다.

그리고, 상기 회로 패턴들(33)은 상기 본딩 패드들(12)과 전기적으로 연결된 구조를 갖는다.

그리고, 상기 반도체 칩의 본딩 패드들(12)이 형성되지 않은 면들이 성형 수지(45)로 봉지된 구조를 갖는다.

이와 같은 구조를 갖는 패키지는 범프에 의한 전기적으로 연결된 구조를 갖기 때문에 짧은 전기적 접속 길이로 인하여 인덕턴스와 커패시턴스 및 신호 지연이 매우 작으며, 다핀의 입출력이 가능하고, 열적인 특성을 향상시킬 수 있다는 장점이 있다.

그러나, 도 1 및 도 2에서 언급된 패키지는 범프의 제조 원가가 비싸고, 외부 장치와의 전기적 접속 수단이 범프이기 때문에 실장 후에 고장에 의한 수리가 어렵다는 단점이 있다.

따라서, 본 발명의 목적은 값싸고, 전기적 접속이 간편한 클립 리드를 사용함으로써, 기판에 실장되기 전에 CSP의 테스트가 가능하고, 고장이 발생한 경우에 수리가 간편한 클립 리드가 체결된 CSP를 제공하는데 있다.

도 1는 칩 스케일 패키지 관련 기술의 실시 예인 미찌비시(Mitsubishi) 사의 칩 스케일 패키지의 일 부분을 절개하여 내부를 나타내는 사시도.

도 2은 칩 스케일 패키지 관련 기술의 다른 실시 예인 니토 덴코(Nitto Denko) 사의 칩 스케일 패키지의 단면도.

도 3은 본 발명의 실시 예에 의한 클립 리드가 체결된 칩 스케일 패키지의 사시도.

도 4는 도 3의 A-A'선 단면도.

도 5는 본 발명의 다른 실시 예에 의한 클립 리드가 체결된 칩 스케일 패키지의 단면도.

※ 도면의 주요 부분에 대한 설명 ※

110 : 반도체 칩 115 : 범프

120 : 댐 기판125 : 개구부

130 : 기판 135,137 : 전도성 패드

143 : 덮개 기판 145 : 성형 수지

150 : 클립 리드(clip lead)

상기 목적을 달성하기 위하여, 회로 패턴들이 형성되어 있으며, 상·하부면에 상기 회로 패턴들과 전기적으로 연결된 전도성 패드들이 형성된 기판과; 상기 기판의 하부면에 부착되어 있으며, 반도체 칩이 삽입될 수 있는 개구부가 형성된 댐 기판과; 상기 댐 기판의 개구부를 통해 삽입되며, 상기 기판 하부면의 전도성 패드들과 전기적으로 연결된 본딩 패드들을 갖는 반도체 칩과; 상기 댐 기판의 하부면에 접착된 덮개 기판; 및 상기 기판의 상부면과 댐 기판의 하부면에 동시에 끼움 결합되어 있으며, 상기 기판 상부면의 전도성 패드들과 기계적인 접촉에 의해 전기적으로 연결된 클립 리드들을 포함하는 것을 특징으로 클립 리드(clip lead)가 체결된 칩 스케일 패키지(chip scale package)를 제공한다.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 3은 본 발명의 실시 예에 의한 클립 리드가 체결된 CSP의 단면도이고, 도 4는 도 3의 A-A'선 단면도이다.

도 3 및 도 4를 참조하면, 본 발명에 의한 CSP(300)는 회로 패턴들(133)이 형성되어 있으며, 상·하부면에 전도성 패드들(135,137)이 형성된 기판(130) 하부면에 반도체 칩(110)이 실장될 수 있는 개구부(125)가 형성된 댐 기판(120)의 상부면이 접착제(163)에 의해 부착되어 있다.

그리고, 사용되는 상기 회로 패턴들이 형성된 기판(130)은 인쇄 회로 기판(printed circuit board;PCB), 세라믹 기판 및 플렉시블 기판(flexible substrate) 등이 있다.

그리고, 상기 댐 기판의 개구부(125)를 통해 삽입되며, 상부면에 본딩 패드들(112)이 형성된 반도체 칩(110)이 상기 기판(130) 하부면의 전도성 패드들(137)에 접속되어 전기적으로 연결되어 있다.

여기서, 상기 반도체 칩의 본딩 패드들(112)에는 범프(115)가 형성되어 있으며, 상기 본딩 패드들(112)에 형성된 범프들(115)이 그들에 각기 대응되는 상기 기판 하부면의 전도성 패드들(137)에 각기 대응되어 리플로우 솔더(reflow solder) 공정에 의해 전기적으로 접속된다.

그리고, 상기 댐 기판(120)의 하부면에 덮개 기판(143)의 상부면이 접착제(165)에 의해 접착되어 상기 반도체 칩(110)이 봉지되어 있다.

여기서, 클립 리드들(150,clip lead)을 그들에 각기 대응되는 상기 기판 상부면의 전도성 패드들(135)과 전기적으로 연결시키기 위해, 상기 전도성 패드들(135)이 형성된 위치에서 상기 기판(130)의 상부면과 덮개 기판(143)의 하부면에 끼움 결합되어 전기적으로 연결된 구조를 갖는다.

여기서, 상기 댐 기판(120)의 개구부의 깊이는 상기 반도체 칩(110)이 삽입되어 상기 덮개 기판(143)에 의해 실장될 수 있도록 상기 반도체 칩(110)의 두께보다는 적어도 깊게 형성된다.

그리고, 상기 클립 리드들(150)은 상기 기판(130)의 상부면과 덮개 기판(143)의 하부면에 끼움 결합될 수 있도록 영문자 C형상의 구조(153)로 제조되며, 상기 덮개 기판(143)에 끼움 결합되는 부분(153)과 일체형으로 형성된 외부 전자 장치와 접속되는 부분(155)은 표면 실장될 수 있도록 끝단이 상기 덮개 기판(143)의 하부면과 평행이 되게 제조 된다.

그리고, 상기 클립 리드(150)의 끼움 폭(a)은 상기 덮개 기판(143)이 접착된 반도체 칩의 두께(b)보다는 작게 형성되어 있다.

이유는 상기 클립 리드의 끼움 폭(a)이 상기 덮개 기판이 접착된 반도체 칩의 두께(b)보다 크다고 하면, 상기 클립 리드들(150)을 억지 끼움 할 수 없기 때문에 끼워지더라도 결합력이 좋지 못하고, 별도로 상기 기판(130) 상부면의 전도성 패드(135) 부분에서 납땜을 실시해야 되며, 상기 클립 리드들(150)이 납땜된 부분에 의해 지지되기 때문에 상기 클립 리들(150)의 정렬과 결합력에 문제점이 발생된다.

그리고, 납땜을 실시하기 위해 별도로 상기 클립 리드들(150)을 고정하는 수단이 필요하게 된다.

도 5는 본 발명의 다른 실시 예에 의한 클립 리드가 체결된 CSP의 단면도이다.

도 5를 참조하면, 본 발명의 다른 실시 예에 의한 CSP(400)는 덮개 기판 대신에 성형 수지(145)가 상기 댐 기판의 개구부(125)에 채워져 있으며, 나머지 구조는 본 발명의 실시 예(도 3 및 도 4 참조)에 의한 구조와 동일하다.

상기한 다른 실시 예에서는 상기 댐 기판의 개구부(125)의 깊이가 반도체 칩(110)의 두께보다는 깊게 제조되었지만, 상기 성형 수지(145)에 의해 봉지된 구조에 있어서는 상기 덮개 기판의 개구부(125)의 깊이가 상기 반도체 칩(110)의 두께보다 얕게 제조되어도 상기 성형 수지(145)에 의해 봉지되기 때문에 무방하다.

그러나, 클립 리드(150)의 외부 전자 장치와 접속하기 위한 접숙부(155)가 상기 CSP(400) 하부면보다는 아랫쪽에 형성되어 있어야 한다.

그리고, 상기 댐 기판(120)은 액체 상태의 성형 수지(145)가 주입 될 때, 그 성형 수지(145)가 밖으로 흘러내리는 것을 방지하는 댐의 역할과 동시에 CSP(400)를 지지하는 뼈대의 역할을 하게된다.

상기 댐 기판(120)으로는 경질(硬質) 의 세라믹 기판이 사용된다.

따라서, 본 발명의 의한 구조를 따르면, 값싸고, 전기적 접속이 간편한 클립 리드를 사용함으로써, 외부 전자 장치에 실장되기 전에 CSP의 테스트가 가능하고, 고장이 발생한 경우에 클립 리드의 분리가 쉽기 때문에 수리가 간편한 이점(利點)이 있다.

즉, 상기 클립 리드를 사용한 CSP에 있어서는, 상기 클립 리드가 끼움 결합된 구조를 갖기 때문에 끼움과 분리가 편리하며, 상기 클립 리드의 외부 장치 접속부가 면실장 구조의 리드 구조를 갖는 이점이 있다.

Claims (7)

1. 회로 패턴들이 형성되어 있으며, 상·하부면에 상기 회로 패턴들과 전기적으로 연결된 전도성 패드들이 형성된 기판과;

   상기 기판의 하부면에 부착되어 있으며, 반도체 칩이 삽입될 수 있는 개구부가 형성된 댐 기판과;

   상기 댐 기판의 개구부를 통해 삽입되며, 상기 기판 하부면의 전도성 패드들과 전기적으로 연결된 본딩 패드들을 갖는 반도체 칩과;

   상기 댐 기판의 하부면에 접착된 덮개 기판; 및

   상기 기판의 상부면과 댐 기판의 하부면에 동시에 끼움 결합되어 있으며, 상기 기판 상부면의 전도성 패드들과 기계적인 접촉에 의해 전기적으로 연결된 클립 리드들을 포함하는 것을 특징으로 클립 리드(clip lead)가 체결된 칩 스케일 패키지(chip scale package).
2. 제 1항에 있어서, 상기 기판 하부면의 전도성 패턴들과 상기 칩의 본딩 패드들이 범프에 의해 전기적으로 연결된 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.
3. 제 1항에 있어서, 상기 클립 리드의 끼움 간격이 상기 덮개 기판이 접착된 반도체 칩의 두께보다는 작은 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.
4. 제 1항 또는 제 2항에 있어서, 상기 클립 리드들이 상기 기판의 상부면과 덮개 기판의 하부면에 억지 끼움 결합된 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.
5. 제 1항에 있어서, 상기 덮개 대신에 상기 댐 기판의 개구부가 성형 수지에 의해 봉지된 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.
6. 제 1항에 있어서, 상기 기판의 상부면과 댐 기판의 하부면에 동시에 끼움 결합되는 부분과 외부 전자 장치와의 접속부를 갖는 상기 클립 리드에 있어서, 상기 클립 리드의 외부 전자 장치 접속부가 면 실장 리드 구조를 갖는 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.
7. 제 6항에 있어서, 상기 클립 리드의 외부 전자 장치 접속부가 상기 덮개 기판의 하부면에 대하여 평행하게 형성된 것을 특징으로 하는 클립 리드가 체결된 칩 스케일 패키지.