KR100199854B1 - 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 - Google Patents

칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 Download PDF

Info

Publication number
KR100199854B1
KR100199854B1 KR1019960044174A KR19960044174A KR100199854B1 KR 100199854 B1 KR100199854 B1 KR 100199854B1 KR 1019960044174 A KR1019960044174 A KR 1019960044174A KR 19960044174 A KR19960044174 A KR 19960044174A KR 100199854 B1 KR100199854 B1 KR 100199854B1
Authority
KR
South Korea
Prior art keywords
scale package
chip scale
leads
lead frame
chip
Prior art date
Application number
KR1019960044174A
Other languages
English (en)
Other versions
KR19980025881A (ko
Inventor
최기원
송영재
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960044174A priority Critical patent/KR100199854B1/ko
Publication of KR19980025881A publication Critical patent/KR19980025881A/ko
Application granted granted Critical
Publication of KR100199854B1 publication Critical patent/KR100199854B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지에 관한 것으로, 한 쌍을 이루는 사이드 레일부; 그 한 쌍의 사이드 레일부의 사이에 배치되어 있으며, 각기 이격된 리드들; 그 리드들의 하부 면과 접착된 접착 테이프; 및 그 리드들의 각 상부 면과 접착된 동시에 상기 한 쌍을 이루는 사이드 레일 부와 접착된 고정 테이프;를 포함하는 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임과 그 리드 프레임을 이용한 칩 스케일 패키지를 제공한다. 본 발명에 따르면 리드들이 고정 테이프에 의하여 사이드 레일부에 접착·고정된 구조를 갖기 때문에 반도체 칩과 리드 프레임이 전기적 연결 공정이 완료된 이후, 단순히 고정 테이프를 제거한 후 봉지함으로써, 통상적인 리드 프레임을 이용하는 칩 스케일 패키지에 있어서 요구되는 댐바 절단 공정을 거치지 않기 때문에 작업 공정의 단순화, 칩 스케일 패키지의 작업 생산성 개선 및 제조 단가가 절감되는 것과 패키지 몸체에 대하여 돌출된 리드의 형상을 자유롭게 변형할 수 있기 때문에 다양한 실장 방법에 대응할 수 있는 것을 특징으로 한다.

Description

칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지{Leadframes for chip scale package and chip scale package using them}
본 발명은 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 절곡된 리드들이 사이드 레일부에 접착 테이프에 의해 접착·지지된 리드 프레임을 이용하여 리드 온 칩 구조를 갖는 패키지를 구현한 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지에 관한 것이다.
시스템의 경박 단소의 추세에 맞추어 그에 실장되는 패키지의 크기도 경박 단소가 추구되고 있다. 그러나, 통상적인 패키지에 있어서, 칩의 크기에 비해서 패키지 몸체의 크기가 상대적으로 더 크고, 더 두텁기 때문에 상기의 목적을 달성하기에는 곤란하다.
따라서, 상기의 목적을 달성하기 위한 한 방편으로 제안된 방법이 칩만을 실장하는 방법으로 COB(chip on board)나 플립 칩이 있으나, 이 방법들은 그 실장되는 칩이 번인 검사(burn-in test)와 같은 신뢰성 검사가 완전히 진행되지 않은 상태에서 실장되기 때문에 실장 완료 후에 발견되는 칩 불량의 경우에 재작업이나 복구가 곤란한 단점을 내포하고 있다.
결국, 신뢰성을 보장할 수 있는 동시에 칩 크기에 대응되는 패키지의 개발이 요구되고 있다. 최근 몇몇 제조 회사에서 추진되고 있는 소위, 칩 스케일 패키지(chip scale package)는 베어 칩(bare chip)과 거의 같은 크기임에도 불구하고, 최종 사용자(end user)에게는 노운 굿 다이(known good die)로 공급되는 동시에 종래의 표면 실장 기술(surface mount technology)을 이용할 수 있기 때문에 전자 기기의 소형·박형화, 다기능화를 도모할 수 있는 장점을 갖는다. 그러나, 통상적인 칩 스케일 패키지를 구현하기 위해서 막대한 신규 장비의 구입 및 그 패키지의 제조에 있어서 제조 단가가 높은 단점을 내포하고 있다.
도 1은 종래 기술의 일 실시 예에 의한 테세라(Tessera) 사(社)의 CSP를 나타내는 단면도이다.
도 1을 참조하면, 종래 기술의 CSP(100)는 칩(10)의 하부 면 상에 형성된 본딩 패드들(12)이 그들(12)에 각기 대응되는 플렉시블(flexible) 패턴(20)과 전기적 연결되어 있다. 그리고, 상기 플렉시블 패턴(20)의 하부 상에 관통 구멍들을 갖는 폴리이미드 재질의 절연 필름(40)이 부착되어 있으며, 상기 플렉시블 패턴(20)과 그 각기 솔더 범프들(60)은 표면에 전도성 물질이 코팅된 관통 구멍들에 의해 각기 전기적 연결되는 구조를 갖는다.
여기서, 상기 칩(10)의 하부 면상의 본딩 패드들(12)이 형성되지 않는 부분과 상기 플렉시블 패턴(20)의 사이에 엘라스토머(elastomer)(30)가 개재되어 있다. 그리고, 상기 칩(10)은 핸들링 링(50)에 의해 고정되어 있으며, 칩(10)의 하부 면은 상기 핸들링 링(50)에 대하여 노출되어 있는 구조를 갖는다.
이와 같은 구조를 갖는 패키지는, 일종의 μBGA 패키지로써 번인 검사가 가능하며 고밀도 실장이 가능한 플립 칩의 상호 접속 기술이다. 또한, 고 열 방출성과 다양한 검사에 대응되기 용이한 장점을 가지나 단위 공정별로 제조 단가가 높으며 표준화가 어려운 단점을 가지고 있다.
도 2는 종래 기술의 다른 실시 예에 의한 미쯔비시(Mitsubishi) 사의 CSP의 일 부분을 절개하여 내부를 나타내는 사시도이다.
도 2를 참조하면, 종래 기술의 CSP(200)는 칩(110)의 상부면 상의 중심 부분에 형성된 본딩 패드들(112)이 그들(112)에 각기 대응되는 솔더 범프들(160)과 칩 상면에 형성되어 있는 회로 패턴들(120)에 의해 각기 전기적 연결되어 있으며, 상기 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해서 성형 수지(150)에 의해 봉지되어 있다. 여기서, 상기 솔더 범프들(160)은 상기 성형 수지(150)의 대하여 노출되게 형성된 구조를 갖는다.
이와 같은 구조를 갖는 패키지는, 도 1에서 언급된 장점 이외에 회로 패턴이 형성되어 있기 때문에 본딩 패드의 위치에 제한을 받지 않는 동시에 TSOP (thin small outline package)와 같은 신뢰성이 보장되는 장점을 갖으나, 상기 솔더 범프의 크기가 크기 때문에 초 다핀 대응이 곤란하며 웨이퍼 제조 공정에서 회로 패턴들을 제조하기 때문에 조립 공정이 복잡하며 공정별 제조 단가가 높은 단점이 있다.
따라서, 본 발명의 목적은 구조가 간단하여 신뢰성이 보장되는 한편, 다양한 실장 형태를 가질 수 있는 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지를 제공하는데 있다.
도 1은 종래 기술의 일 실시 예에 의한 테세라(Tessera) 사(社)의 칩 스케일 패키지를 나타내는 단면도.
도 2는 종래 기술의 다른 실시 예에 의한 미쯔비시(Mitsubishi) 사의 칩 스케일 패키지를 일부 절개하여 나타내는 사시도.
도 3은 본 발명에 의한 칩 스케일 패키지용 리드 프레임을 나타내는 평면도.
도 4는 도 3의 Ⅳ―Ⅳ선을 따라 자른 단면도.
도 5는 도 3의 Ⅴ―Ⅴ선을 따라 자른 단면도.
도 6 내지 도 9는 도 3의 칩 스케일 패키지가 제조되는 단계를 나타내는 도면으로서,
도 6은 본 발명에 적용되는 칩 스케일 패키지용 리드 프레임을 나타내는 평면도.
도 7은 도 6의 리드 프레임과 반도체 칩간의 전기적 연결 공정이 완료된 상태를 나타내는 평면도.
도 8은 도 7의 구조가 봉지되는 상태를 나타내는 단면도.
도 9는 본 발명에 의한 칩 스케일 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명
300 : 리드 프레임 310 : 반도체 칩
312 : 본딩 패드 320 : 리드
322 : 내부 접속부 324 : 결합부
326 : 외부 접속부 330, 340 : 테이프
350 : 사이드 레일 360 : 본딩 와이어
380 : 패키지 몸체 500 : 칩 스케일 패키지
상기 목적을 달성하기 위하여, 본 발명은 한 쌍을 이루는 사이드 레일부; 그 한 쌍의 사이드 레일부의 사이에 배치되어 있으며, 각기 이격된 리드들; 그 리드들의 하부 면과 접착된 접착 테이프; 및 그 리드들의 각 상부 면과 접착된 동시에 상기 한 쌍을 이루는 사이드 레일 부와 접착된 고정 테이프;를 포함하는 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임을 제공한다.
상기 목적을 달성하기 위하여, 본 발명은 복수 개의 본딩 패드를 갖는 반도체 칩; 그 반도체 칩의 상부 면내에 각기 배치되어 접착되어 있으며, 상기 본딩 패드들에 각기 대응되어 전기적 연결된 리드들; 및 그 반도체 칩의 상부 면 및 상기 리드들을 포함하는 전기적 연결 부분을 내재·봉지하는 패키지 몸체;를 포함하며, 상기 리드들의 일부분이 상기 패키지 몸체에 대하여 돌출된 것을 특징으로 하는 칩 스케일 패키지를 제공한다.
이하 참조 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 3은 본 발명에 의한 칩 스케일 패키지용 리드 프레임을 나타내는 평면도이다.
도 4는 도 3의 Ⅳ―Ⅳ선을 따라 자른 단면도이다.
도 5는 도 3의 Ⅴ―Ⅴ선을 따라 자른 단면도이다.
도 3 내지 도 5를 참조하면, 본 발명에 의한 리드 프레임(300)은 2개로 분할된 복수 개의 리드들(320) 하면과 폴리이미드 계열의 양면 접착성 테이프(330)의 상면이 접착된 구조가 각기 마주보며 한 쌍을 이루고, 그 각 구조들이 고정 테이프(340)에 의해 각기 이격된 한 쌍의 사이드 레일부(350)에 접착·고정되어 있다.
상기 리드(320)에 대하여 좀 더 상세히 설명하면, 리드(320)는 반도체 칩의 본딩 패드와 전기적 연결되는 내부 접속부(322), 전자 장치 등과 전기적 연결되는 외부 접속부(326) 및 봉지재와의 결합력을 증대시키는 결합부(324)의 3부분으로 나누어지며, 상기 3부분은 일체로 형성되어 있다. 또한, 상기 리드(320)는 내부 접속부(322)와 각기 일체로 형성된 외부 접속부(326)와 결합부(324)가 각기 평행하게 분할되어 있으며, 그 각 부분의 폭은 모두 동일하다. 상기 외부 접속부(326)는 수직·절곡되어 추후 봉지재에 의해 형성되는 패키지 몸체에 대하여 돌출되는 구조를 갖는다.
도 6 내지 도 9는 도 3의 칩 스케일 패키지가 제조되는 단계를 나타내는 도면이다.
도 6 내지 도 9를 참조하면, 우선, 도 3 내지 도 5에서 설명된 리드 프레임(300)이 준비된다. 그런 다음, 그 리드 프레임(300)의 접착 테이프들(330)의 각 하부 면과 반도체 칩(310)의 상부 면이 각기 접착되고, 그 리드 프레임(300)의 내부 접속부들(322)에 각기 대응된 반도체 칩(310)의 본딩 패드들(312)이 각기 본딩 와이어(360)에 의해 전기적 연결된다. 이후, 상기 반도체 칩(310)과 전기적 연결된 리드(320)를 포함하는 전기적 연결 부분이 상기 리드 프레임(300)으로부터 분리되어 포팅 다이(400)의 캐비티(410)에 내장된다. 여기서, 전기적 연결 부분이 상기 리드 프레임(300)으로부터 분리되는 것은 단순히 상기 고정 테이프(340)를 상기 내부 접속부(322)의 상부 면으로부터 띄어내는 것으로 이루어진다.
이후, 포팅 다이(400)에 내장된 전기적 연결 부분은 액상의 수지 또는 성형 수지에 의해 봉지되어 패키지 몸체(370)가 형성된다. 마지막으로, 칩 스케일 패키지(500)는 상기 포팅 다이(400)로부터 제거됨으로써 제조된다.
여기서, 상기 칩 스케일 패키지(500)의 구조에 대하여 설명하면, 패키지 (500)는 반도체 칩(310)의 상부 면이 복수 개의 리드들(320) 하부 면과 폴리이미드 계열의 양면 접착성 테이프(330)에 의해서 접착되어 있으며, 그 반도체 칩(310)의 상부 면 중심 부분에 형성된 복수 개의 본딩 패드들(312)이 각기 대응된 리드들(320)의 각 내부 접속부들(322)과 본딩 와이어(360)와 같은 전기적 연결하는 수단에 의해 전기적 연결되어 있다. 또한, 상기 패키지(500)는 반도체 칩(310)의 상면, 리드들(320)의 내부 접속부들(322)과 결합부들(324) 및 본딩 와이어(360)를 포함하는 부분이 액상 수지 또는 성형 수지에 의해 봉지되어 패키지 몸체(370)가 형성되어 있다. 그리고, 패키지(500)는 상기 리드들(320)의 각 외부 접속부들(326)이 상기 패키지 몸체(370)에 대하여 일부가 돌출된 구조를 갖는다. 여기서, 상기 리드들(320)은 모두 상기 반도체 칩(310)의 상부 면에 배치되어 있다.
본 발명은 리드들이 각기 2개씩 분할된 구조 및 외부 접속부가 수직 절곡된 경우에 한(限)하여 설명되었지만, 본 발명이 속하는 분야의 통상적인 자(者)라면 본 발명을 이용하여 리드의 분할 개수 및 절곡 형태를 다양하게 변형·실시할 수 있음은 자명하다.
본 발명에 의한 구조에 의하면, 리드들이 고정 테이프에 의하여 사이드 레일부에 접착·고정된 구조를 갖기 때문에 반도체 칩과 리드 프레임이 전기적 연결 공정이 완료된 이후, 단순히 고정 테이프를 제거되고 봉지됨으로써, 통상적인 리드 프레임을 이용하는 칩 스케일 패키지에 있어서 요구되는 댐바 절단 공정을 거치지 않기 때문에 작업 공정의 단순화, 칩 스케일 패키지의 작업 생산성 개선 및 제조 단가를 절감할 수 있는 효과가 있다. 또한, 본 발명에 의한 구조에 의하면, 패키지 몸체에 대하여 돌출된 리드의 형상을 자유롭게 변형할 수 있기 때문에 다양한 실장 방법에 대응할 수 있는 효과도 있다. 또 다른 본 발명의 효과는 분할되어 있으며, 전기적 연결에 관련되지 않은 리드의 부분이 패키지 몸체와의 결합력을 증대시킴으로써, 결과적으로 반도체 칩, 리드 및 패키지 몸체간의 박리를 개선할 수 있다.

Claims (12)

  1. 한 쌍을 이루는 사이드 레일부
    그 한 쌍의 사이드 레일부의 사이에 배치되어 있으며, 각기 이격된 리드들
    그 리드들의 하부 면과 접착된 접착 테이프 및
    그 리드들의 각 상부 면과 접착된 동시에 상기 한 쌍을 이루는 사이드 레일 부와 접착된 고정 테이프
    를 포함하는 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임.
  2. 제 1항에 있어서, 상기 리드가 적어도 2부분으로 분할된 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임.
  3. 제 2항에 있어서, 상기 분할된 리드의 부분들이 각기 평행하게 이격??분할된 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임.
  4. 제 1항 또는 제 3항에 있어서, 상기 리드의 분할된 한 부분이 그 리드에 대하여 수직·절곡된 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임.
  5. 제 1항에 있어서, 상기 접착 테이프가 양면 접착성을 갖는 폴리이미드 계열의 테이프인 것을 특징으로 하는 칩 스케일 패키지용 리드 프레임.
  6. 복수 개의 본딩 패드를 갖는 반도체 칩
    그 반도체 칩의 상부 면내에 각기 배치되어 접착되어 있으며, 상기 본딩 패드들에 각기 대응되어 전기적 연결된 리드들 및
    그 반도체 칩의 상부 면 및 상기 리드들을 포함하는 전기적 연결 부분을 내재·봉지하는 패키지 몸체
    를 포함하며, 상기 리드들의 일부분이 상기 패키지 몸체에 대하여 돌출된 것을 특징으로 하는 칩 스케일 패키지.
  7. 제 6항에 있어서, 상기 리드가 적어도 2이상으로 분할된 것을 특징으로 하는 칩 스케일 패키지.
  8. 제 7항에 있어서, 상기 분할된 리드의 부분들이 각기 평행하게 이격·분할된 것을 특징으로 하는 칩 스케일 패키지.
  9. 제 6항 또는 제 8항에 있어서, 상기 분할된 리드의 일부분이 상기 패키지 몸체에 대하여 돌출된 것을 특징으로 하는 칩 스케일 패키지.
  10. 제 6항에 있어서, 상기 리드가 상기 반도체 칩의 상부 면내에 모두 위치하는 것을 특징으로 하는 칩 스케일 패키지.
  11. 제 6항에 있어서, 상기 반도체 칩이 상부 면 중심 부분에 복수 개의 본딩 패드가 형성된 것을 특징으로 하는 칩 스케일 패키지.
  12. 제 6항에 있어서, 상기 전기적 연결하는 수단이 본딩 와이어인 것을 특징으로 하는 칩 스케일 패키지.
KR1019960044174A 1996-10-05 1996-10-05 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 KR100199854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044174A KR100199854B1 (ko) 1996-10-05 1996-10-05 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044174A KR100199854B1 (ko) 1996-10-05 1996-10-05 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지

Publications (2)

Publication Number Publication Date
KR19980025881A KR19980025881A (ko) 1998-07-15
KR100199854B1 true KR100199854B1 (ko) 1999-07-01

Family

ID=19476374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044174A KR100199854B1 (ko) 1996-10-05 1996-10-05 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR100199854B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384080B1 (ko) * 1999-11-05 2003-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR19980025881A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
GB2286084A (en) Electronic package with thermally conductive support
US6507118B1 (en) Multi-metal layer circuit
JPH1098132A (ja) チップサイズ半導体パッケージ及びその製造方法
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US6989295B1 (en) Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP4038021B2 (ja) 半導体装置の製造方法
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
JPH0574829A (ja) 半導体集積回路装置の製造方法
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR19980019655A (ko) 칩 스케일 패키지
KR100694417B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR0152555B1 (ko) 리드프레임을 적용한 칩 스케일 패키지
JP2001319943A (ja) 半導体装置
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지
KR19980034132A (ko) 리드 온 칩 구조를 갖는 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee