KR19990083550A - 수지밀봉형반도체장치및그제조방법,리드프레임 - Google Patents

수지밀봉형반도체장치및그제조방법,리드프레임 Download PDF

Info

Publication number
KR19990083550A
KR19990083550A KR1019990015162A KR19990015162A KR19990083550A KR 19990083550 A KR19990083550 A KR 19990083550A KR 1019990015162 A KR1019990015162 A KR 1019990015162A KR 19990015162 A KR19990015162 A KR 19990015162A KR 19990083550 A KR19990083550 A KR 19990083550A
Authority
KR
South Korea
Prior art keywords
resin sealing
external connection
die pad
connection terminal
semiconductor device
Prior art date
Application number
KR1019990015162A
Other languages
English (en)
Other versions
KR100294719B1 (ko
Inventor
고조노히로유키
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990083550A publication Critical patent/KR19990083550A/ko
Application granted granted Critical
Publication of KR100294719B1 publication Critical patent/KR100294719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

리드프레임을 이용하면서 소형화, 박형화를 가능하게 한 수지밀봉형 반도체장치와 그 제조방법 및 리드프레임을 제공한다.
외부리드를 없애고 내부리드만을 이용, 수지밀봉체(7)의 표면에 노출하는 외부접속단자(6,6a)를 내부리드의 단부에 설치함과 더불어, 외부접속단자부를 제거한 내부리드와 필요에 따라 다이패드 및 갈고리핀을 디프레스 하여 내부리드의 외부접속단자(6)와 마찬가지로 갈고리핀의 선단부분에도 외부접속단자(6a)를 형성한다. 결국, 갈고리핀의 적어도 선단부분도 수지밀봉체(7)의 저면(9)에 노출하도록 수지밀봉체를 구성한다. 갈고리핀을 리드로서 이용할 수 있기 때문에, 핀 수가 증가해도 실장면적의 증대는 없고, 또한 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출할 수 있다. 외부회로 접속부와 갈고리핀을 동일 평면으로 함으로써, 일괄 리플로우로 회로기판에 접속할 수 있다.

Description

수지밀봉형 반도체장치 및 그 제조방법, 리드프레임{MOLDED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, LEAD FRAME}
본 발명은 수지밀봉형 반도체장치 및 그 제조방법 및 이 제조방법에 이용되는 리드프레임에 관한 것이다.
수지밀봉형 반도체장치는 저가이고, 양산성이 우수하기 때문에 많은 분야에서 이용되고 있다. 이 반도체장치는 리드프레임을 부재로 하여 사용하고 있다. 리드프레임은, 동이나 동 합금, 철-니켈 합금(Fe-42Ni) 등의 금속박판을 에칭가공이나 프레스가공에 의해 정형하여 표면을 도금하여 형성된다. 리드프레임은 반도체소자 또는 반도체칩을 탑재하는 적어도 1개의 다이패드(Die pad)가 있고, 이를 중심으로 다이패드를 지지하는 갈고리핀, 복수의 내부리드 및 이 내부리드에 연속적으로 접속된 외부리드가 배치되고, 이들을 주변부에 배치된 프레임부가 지지하고 있다. 내부리드의 선단은 다이패드에 대향배치되어 있다. 리드프레임은 통상 다이패드와 그 주변의 내부리드, 외부리드 등을 1단위로 하여 복수단위를 포함하는 띠형체로 구성되어 있다. 또한, 반도체소자를 취부하는 다이패드나 본딩와이어를 취부하는 내부리드 선단의 본딩부에는 접속의 신뢰성 향상 등을 도모하기 위해 금이나 주석 등의 도금이 시행되고 있다.
도 21 및 도 22는 종래의 수지밀봉형 반도체장치의 평면도 및 투시측면도이다. 도 21의 수지밀봉형 반도체장치의 1측면으로부터 본 투시측면도가 도 22도이다. 수지밀봉형 반도체장치에는 프레임이나 지지리드, 댐(dam) 등을 제거하여 리드프레임이 이용되고 있다. 리드프레임을 정형함에 있어서, 통상 내부리드는 가공하지 않고, 종래예에서는 다이패드(130)가 디프레스(depress) 되어 있으며, 이 부분이 리드프레임의 면, 즉 복수의 내부리드(140)가 구성하는 면보다 아래에 배치형성되어 있다. 이 다이패드(130)의 소자탑재면에 반도체소자(110)가 은페이스트(銀paste) 등을 재료로 하는 도전성 접착제(120)에 의해 접착되어 있다. 반도체소자(110) 주면에는 복수의 알루미늄(Al) 등으로 이루어진 접속패드 또는 접속전극(150)이 형성되어 있다. 접속전극(150)은 반도체소자(110)의 내부에 형성된 반도체 집적회로 등에 전기적으로 접속되어 있다. 반도체소자(110) 주면은 복수의 내부리드(140)가 이루는 면과 동일 평면을 구성하고 있다. 내부리드(140)와 반도체소자(110)는 본딩와이어(155)에 의해 전기적으로 접속되어 있다. 반도체소자(110)의 접속전극(150)은 본딩와이어(155a)에 의해 내부리드(140)와 전기적으로 접속되어 있다. 그리고, 이 종래예에서는 다이패드(130)가 본딩와이어(155b)에 의해 내부리드(140)의 1개에 전기적으로 접속되어 있다. 이 내부리드(140)는 접지전위(GND)에 접속되어 반도체기판(110)의 이면전위를 안정화 시키고 있다.
이 반도체소자를 탑재한 리드프레임은 리드부의 일부를 제거하여 수지밀봉된다. 즉, 반도체소자(110), 도전성 접착제(120), 다이패드(130), 내부리드(140), 접속전극(150) 및 갈고리핀(180)이, 예컨대 에폭시수지 등으로 이루어진 수지밀봉체(170)에 의해 밀폐된다. 내부리드(140)와 연결되어 있는 외부리드(160)는 외부회로와 접속하기 때문에 노출되어 있다. 외부리드(160)는 선단부분이 회로기판(도시하지 않았음)에 접속하기 쉽게하기 위해 구부러져 가공되어 있다. 그리고, 이 수지밀봉형 반도체장치를 회로기판에 취부할 경우, 도 22에 나타낸 수지밀봉체의 상면이 반도체기판과 대향하도록 배치된다. 외부리드(160)의 다리(足)가 높기 때문에, 수지밀봉체(170)는 회로기판에 접촉하지 않고 허공에 떠 있는 상태로 되어 있다. 또한, 갈고리핀(180)은 리드프레임으로부터 반도체장치에 이용된 후에는 불필요한 부분이고, 수지밀봉체 측면의 각부 중앙부분에서 부분적으로 노출하고 있다.
이와 같이 종래의 수지밀봉형 반도체장치에 있어서, 갈고리핀은 수지밀봉체 측면으로부터의 각부 중앙부분에서 부분적으로 노출하고 있다. 따라서, 외부리드 선단의 외부회로 접속부의 위치와는 높이가 다르기 때문에, 갈고리핀을 매개로 외부로 전위를 취출하는 것은 곤란하다. 그래서, 종래는 통상 반도체소자의 이면으로부터 직접 전위를 취출하기 위해서는 다이패드로부터 본딩와이어를 매개로 내부리드 및 내부리드에 이어지는 외부리드로 취출하고 있다. 따라서, 이면으로부터의 저항이 높아지고, 게다가 본래 신호선 등에 필요한 내부리드를 전위 취출용으로 이용되버리기 때문에, 외부리드의 갯수도 감소되지 않으면 안된다는 문제가 있었다. 또한, 통신기기 등의 소형화에 따라 반도체장치의 소형화, 박형화를 도모할 필요가 있어 리드프레임을 수지밀봉체로 피복하지 않으면 안되고, 또한 외부리드를 수지밀봉체의 밖으로 돌출시키기 때문에 수지밀봉형 반도체장치에서는 소형화, 박형화를 진행하는데는 곤란했었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 리드프레임을 이용하면서 소형화, 박형화를 가능하게 한 수지밀봉형 반도체장치 및 그 제조방법 및 이 제조방법에 이용되는 리드프레임을 제공하는 것에 그 목적이 있다.
도 1은 제1실시예의 수지밀봉형 반도체장치의 평면도,
도 2는 도 1의 수지밀봉형 반도체장치의 1측면으로부터 본 투시측면도,
도 3은 도 2의 수지밀봉형 반도체장치를 탑재한 회로기판의 단면도,
도 4는 도 1의 수지밀봉형 반도체장치를 이용한 리드프레임의 평면도,
도 5는 도 4의 A-A′선, B-B′선에 따른 부분의 단면도,
도 6은 수지밀봉형 반도체장치의 수지밀봉체를 형성하는 몰드성형장치의 단면도,
도 7은 수지밀봉형 반도체장치의 제조공정을 설명하는 순서도,
도 8은 제2실시예의 수지밀봉형 반도체장치의 평면도,
도 9는 제2실시예의 수지밀봉형 반도체장치의 투시측면도,
도 10은 제3실시예의 수지밀봉형 반도체장치의 평면도,
도 11은 제3실시예의 수지밀봉형 반도체장치의 투시측면도,
도 12는 제2실시예의 반도체소자를 탑재한 회로기판의 사시도,
도 13은 제2실시예의 수지밀봉체를 부분적으로 투시한 반도체소자의 사시도,
도 14는 제3실시예의 수지밀봉체를 부분적으로 투시한 반도체소자의 사시도,
도 15는 제4실시예의 제1리드프레임의 평면도,
도 16은 제4실시예의 제2리드프레임의 평면도,
도 17은 제4실시예의 제1 및 제2리드프레임을 겹친 상태의 평면도,
도 18은 도 17의 리드프레임에 반도체소자를 탑재한 상태의 평면도,
도 19는 도 18의 A-A′선 및 B-B′선에 따른 부분의 단면도, 도 19의 (b)에 나타낸 C영역의 확대단면도,
도 20은 도 18의 반도체소자를 수지밀봉한 상태의 A-A′선 및 B-B′선에 따른 부분의 단면도,
도 21은 종래 수지밀봉형 반도체장치의 평면도,
도 22는 종래 수지밀봉형 반도체장치의 투시측면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1,110,201,301,401 --- 반도체소자, 2,120,202,302,402 --- 도전성 접착제,
3,130,203,303,403 --- 다이패드, 4,140,204,304,404 --- 내부리드,
5,150,205,305,405 --- 접속전극,
6,206,306,406,206a,306a,406a -- 외부접속단자,
7,170,207,307,407 --- 수지밀봉체, 8,180,208,308,408 --- 갈고리핀,
9,209,309 --- 수지밀봉체 저면,
10,155,155a,155b,210,310 --- 본딩와이어,
11,211 --- 수지밀봉체 상면, 20,220 --- 회로기판,
21,221 --- 회로배선, 22 --- 몰드금형,
23 --- 상형, 24 --- 하형,
25 --- 캐비티, 30,430,430′ --- 리드프레임,
31,431,431′ --- 프레임, 32 --- 지지리드,
33 --- 댐, 160 --- 외부리드,
212 --- 땜납, 413 --- 보호절연막.
상기한 과제를 해결하기 위한 본 발명은 수지밀봉형 반도체장치에 있어서, 외부리드를 없애고 내부리드만을 이용, 수지밀봉체의 표면에 노출하는 외부접속단자를 내부리드의 단부 및 다이패드를 지지하는 갈고리핀에 설치함과 더불어, 외부접속단자부를 제거한 내부리드와 필요에 따라 다이패드 및 갈고리핀을 디프레스 하여 갈고리핀의 선단부분도 외부접속단자로 이용할 수 있도록 구성한 것을 특징으로 하고 있다. 결국, 갈고리핀의 적어도 선단부분도 수지밀봉체의 저면에 노출하도록 수지밀봉 되어 있는 것을 특징으로 하고 있다.
갈고리핀의 적어도 선단부분도 수지밀봉체의 저면에 노출하도록 수지밀봉 함으로써, 갈고리핀을 리드로 하여 이용할 수 있기 때문에, 핀 수가 증대해도 실장면적의 증가는 없고, 또한 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출시킬 수 있다. 또한, 외부리드가 없이 직접 내부리드로부터 외부접속단자에 이어지기 때문에, 리드프레임을 이용하면서 소형화를 진행할 수 있다. 또한, 내부리드의 외부접속단자와 갈고리핀의 외부접속단자를 동일 평면으로 함으로써, 일괄 리플로우로 회로기판에 접속할 수 있다. 또한, 본 발명은 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 변화시키지 않는 제조공정에 의해 수지밀봉형 반도체장치를 얻을 수 있다.
즉, 본 발명의 수지밀봉형 반도체장치는 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 제1특징으로 하고 있다.
또한, 본 발명의 수지밀봉형 반도체장치는 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 내부리드 및 갈고리핀의 외부접속단자는 상기 수지밀봉체로부터 노출하고, 상기 다이패드의 저면 및 상기 갈고리핀은 이 외부접속단자와 함께 상기 수지밀봉체의 저면으로부터 노출하고 있으며, 또 이 외부접속단자와, 상기 다이패드, 상기 갈고리핀은 상기 수지밀봉체의 저면과 동일 면을 구성하고 있는 것을 제2특징으로 하고 있다. 다이패드 및 갈고리핀을 수지밀봉체로부터 노출시키고 있기 때문에, 방열성이 향상한다.
또한, 본 발명의 수지밀봉형 반도체장치는 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 상기 다이패드의 저면은 상기 수지밀봉체 상면으로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 제3특징으로 하고 있다. 다이패드를 수지밀봉체로부터 노출시키고 있기 때문에, 방열성이 향상한다.
상기 다이패드에 탑재된 반도체소자의 상면과 상기 내부리드의 적어도 상기 일단부를 포함하는 영역은 동일 면을 구성하도록 해도 좋다. 와이어 본딩을 용이하게 행할 수 있다.
또한, 본 발명의 수지밀봉형 반도체장치는 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 일단이 상기 반도체소자의 접속전극에 접속되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 내부리드는 상기 외부접속단자를 제거하여 디프레스 되어 있으며, 상기 갈고리핀 및 내부리드의 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 제4특징으로 하고 있다. 본딩와이어를 이용하지 않기 때문에, 수지밀봉체를 이용하는 수지밀봉형 반도체장치이면서 박형화를 진행할 수 있다.
상기 외부접속단자는, 상기 수지밀봉체의 측면에도 노출하고, 상기 수지밀봉체의 저면에 노출하고 있는 부분과 연속하도록 해도 좋다. 이와 같이 구성함으로써, 회로기판으로의 전기적 접속이 확실하고 또 용이해진다. 상기 수지밀봉체는 회로기판에 탑재되고, 상기 수지밀봉체 저면에 노출하고 있는 상기 외부접속단자가 이 회로기판의 회로배선에 접속됨과 더불어, 상기 수지밀봉체 측면에 노출하고 있는 상기 외부접속단자가 땜납에 의해 상기 회로배선과 접속되어도 좋다. 회로기판으로의 전기적 접속이 확실하고 또 용이해진다.
본 발명의 수지밀봉형 반도체장치의 제조방법은 리드프레임 소재를 소정의 형상으로 가공하고, 그후 내부리드 부분을 디프레스 함으로써 프레임에 지지되고, 반도체소자를 탑재하는 직사각형의 다이패드와, 일단이 상기 프레임에 지지되고, 타단이 상기 다이패드를 지지하도록 상기 다이패드의 각 각부에 접속되면서 상기 일단에 외부접속단자를 갖춘 갈고리핀 및, 상기 프레임에 지지되고, 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되면서 타단에 외부접속단자를 갖춘 내부리드를 갖춘 리드프레임을 형성하는 공정과, 상기 반도체소자를 상기 다이패드에 탑재하는 공정 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 형성하는 공정을 구비하고, 상기 다이패드에 탑재된 반도체소자의 상면과 상기 내부리드의 적어도 선단부분을 포함하는 영역은 동일 면을 구성하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 특징으로 하고 있다.
본 발명의 리드프레임은 반도체소자를 탑재하는 직사각형의 다이패드와, 일단이 상기 프레임에 지지되고, 타단이 상기 다이패드를 지지하도록 상기 다이패드의 각 각부에 접속되면서 상기 일단에 외부접속단자를 갖춘 복수의 갈고리핀 및, 상기 프레임에 지지되고, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되어 있으면서 타단에 외부접속단자를 갖춘 복수의 내부리드를 구비하고, 상기 내부리드의 외부접속단자를 갖춘 타단부 이외의 부분은 디프레스 되어 있으며, 이 디프레스된 부분은 상기 프레임으로 둘러싸여진 영역이 형성하는 면과는 떨어져 있고, 상기 갈고리핀의 일단의 상기 외부접속단자와 상기 내부리드의 상기 타단의 상기 외부접속단자는 상기 프레임으로 둘러싸여진 영역이 형성하는 면과 동일 면에 있는 것을 특징으로 하고 있다. 갈고리핀에 외부접속단자가 형성되고, 수지밀봉체의 저면에 갈고리핀과 내부리드에 각각 형성된 외부접속단자를 노출시킨 본 발명의 수지밀봉형 반도체장치를 형성하는데 적절한 리드프레임이 얻어진다. 상기 갈고리핀의 상기 외부접속단자를 갖춘 상기 일단부 이외의 부분 및 상기 다이패드는 각각 디프레스 되어 있으며, 이들 부분은 각각 상기 프레임으로 둘러싸여진 영역이 형성하는 면과는 떨어져 있도록 해도 좋다. 상기 내부리드의 상기 외부접속단자를 구비한 선단부 이외의 부분이 구성하는 면 및 상기 다이패드를 포함하는 부분이 구성하는 면은, 서로 이격하여 있도록 구성해도 좋다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
우선, 도 1 내지 도 7을 참조하여 제1실시예를 설명한다.
도 1은 수지밀봉형 반도체장치의 평면도, 도 2는 도 1의 수지밀봉형 반도체장치의 1측면으로부터 본 투시측면도, 도 3은 도 2의 수지밀봉형 반도체장치를 탑재한 회로기판의 단면도, 도 4는 도 1의 수지밀봉형 반도체장치를 이용한 리드프레임의 단면도, 도 5는 도 4의 A-A′선 및 B-B′선에 따른 부분의 단면도, 도 6은 수지밀봉형 반도체장치의 수지밀봉체를 성형하는 몰드성형장치의 단면도 및 도 7은 수지밀봉형 반도체장치의 제조공정을 설명하는 순서도이다.
도 4 및 도 5에 나타낸 바와 같이, 본 발명의 수지밀봉형 반도체장치에 이용하는 리드프레임(30)은, 종래와 마찬가지로 리드부나 다이패드 등의 사용부분을 지지하는 프레임(31)이나 지지리드(32) 등의 지지부를 갖추고 있으며, 이들 사용부분과 지지부는 댐(33)으로 분할되어 있다. 리드프레임(30)의 거의 중앙에는 반도체소자가 탑재되는 다이패드(3)가 배치되어 있다. 본 실시예의 다이패드(3)는 거의 정방형이지만, 본 발명에서는 이 형상에 한정하지 않고 장방형을 포함하는 직사각형이어도 좋고, 또한 다른 형태이어도 상관없다. 다이패드(3)의 4각에는 갈고리핀(8)의 1단이 접속되어 있으며, 갈고리핀(8)의 타단은 프레임(31)에 접속되어 갈고리핀(8)이 다이패드(3)를 지지하도록 되어 있다. 내부리드(4)의 한쪽의 선단은 다이패드(3)의 각 변으로 향해 있으며, 타단은 외부접속단자(6)에 연속적으로 접속되어 있다. 외부접속단자(6)는 지지리드(32)에 접속되어 지지되어 있다.
도 4에 나타낸 리드프레임의 내부리드수(36개)는, 실제로 제품으로서 사용되는 반도체소자가 갖는 내부리드수와는 차이가 있지만, 이는 설명을 용이하게 하기 위해 리드프레임을 변형하여 표현한 것으로 실질적인 내용은 바뀌지 않는다. 리드프레임의 형상에 대해서도 마찬가지이고, 또한 도 1의 내부리드수도 도 4의 것과는 다르게 되어 있지만, 마찬가지로 실질적인 내용은 바뀌지 않는다.
이 리드프레임(30)은 다이패드(3)와 내부리드(4)가 각각 디프레스 되어 있다. 다이패드(3)는 깊게, 내부리드(4)는 그 보다 얕게 디프레스 되어 있다. 후술하는 바와 같이, 다이패드(3)가 구성하는 면과 내부리드가 구성하는 면은 단차가 있고, 그 차는 다이패드(3)에 탑재되는 반도체소자와 실질적으로 동일한 길이이다. 또한, 지지리드(32)와 내부리드(4)간에는 외부접속단자(6)가 형성되어 있다. 그리고, 본 실시예에서는 갈고리핀(8)도 전위를 취출하는 리드로서 이용하기 때문에, 다이패드(3)와 접속되어 있지 않은 갈고리핀(8)의 타단과 프레임(31)간에도 외부접속단자(6a)가 형성되어 있다. 이들 외부접속단자(6,6a)는 디프레스 되지 않기 때문에, 프레임(31), 지지리드(32), 댐(33) 등과 함께 동일 평면을 형성한다. 이 리드프레임(30)을 이용하여 도 1, 도 2에 나타낸 수지밀봉형 반도체장치가 형성된다.
다이패드(3) 및 내부리드(4)는 각각 별도의 공정으로 디프레스 가공되어 있으며, 이 부분이 리드프레임의 면, 즉 외부접속단자(6)가 구성하는 면보다 아래에 배치형성되어 있다. 이 다이패드(3)의 소자 탑재면에 반도체소자(1)가 은페이스트 등을 재료로 하는 도전성 접착제(2)에 의해 접착되어 있다. 반도체소자(1) 주면에는 복수의 알루미늄(Al) 등으로 이루어진 접속패드 또는 접속전극(5)이 형성되어 있다. 접속전극(5)은 반도체소자(1)의 내부에 형성된 반도체 집적회로 등에 전기적으로 접속되어 있다. 반도체소자(1) 주면은 복수의 내부리드(4)가 이루는 면과 동일 평면을 구성하고 있다. 내부리드(4)와 반도체소자(1)의 접속전극(5)은 알루미늄이나 금 등의 본딩와이어(10)에 의해 전기적으로 접속되어 있다.
갈고리핀(8)에는 외부접속단자(6a)가 접속되어 있으며, 이 갈고리핀(8)은 접지전위(GND)에 접속되어 반도체기판(1)의 이면전위를 안정화 시키고 있다. 도 1에 나타낸 바와 같이, 이 반도체소자를 탑재한 리드프레임은 리드부의 일부를 제거하여 수지밀봉된다. 즉, 반도체소자(1), 도전성 접착제(2), 다이패드(3), 내부리드(4), 반도체소자 주면에 형성된 접속전극(5) 및 갈고리핀(8) 등이, 예컨대 에폭시수지 등으로 이루어진 수지밀봉체(7)에 의해 밀봉된다. 외부접속단자(6,6a)는 수지밀봉체(7)로부터 노출하고 있으며, 그 저면(9)과 동일 평면을 형성한다. 수지밀봉체(7)는, 예컨대 트랜스퍼몰드법에 의해 형성된다. 수지밀봉체(7)의 저면(9)에 노출하는 외부접속단자(6,6a)는 저면(9)의 각 변에 따라 복수개(도 1에서는, 예컨대 8개) 배치형성되고, 또한 각 각부에도 형성되어 있다.
도 3은 상기 수지밀봉형 반도체장치를 회로기판에 탑재한 경우의 단면도이다. 회로기판(20)은 프린트기판이나 에폭시수지를 함침(含浸)시킨 유리섬유의 적층판으로 구성되어 있다. 회로기판(20) 상에는 소정의 패턴을 갖는 알루미늄, 동 또는 이들의 각 합금 등으로 구성된 회로배선(21)이 형성되어 있다. 이 회로배선(21)에 상기 수지밀봉체(7)의 저면(9)에 노출하는 외부접속단자(6,6a)를 재치(載置)하고, 땜납 리플로우 등의 방법에 의해 접속한다.
다음에, 도 6 및 도 7을 참조하여 수지밀봉형 반도체장치의 제조방법을 설명한다. 도 7에 나타낸 순서도는 반도체소자 및 리드프레임을 각각 형성하여 리드프레임에 반도체소자를 탑재하는 이하의 공정을 진행한 것이다. 반도체소자 작성공정에서는, 우선 반도체 웨이퍼를 준비하고, 이를 처리하여 반도체 웨이퍼 내부에 반도체 집적회로를 형성한다(프로빙 공정). 이 반도체 웨이퍼를 반도체소자 영역마다 절단하여 복수의 반도체소자(즉, 반도체칩)를 형성한다(다이싱 공정). 한편, 동, 동 합금, Fe-42Ni 등의 리드프레임용 소재를 준비하고, 소정 형상으로 포토레지스트를 형성한다(포토패턴 공정). 이를 마스크로 하여 에칭을 행해, 소정 형상의 리드프레임을 형성한다(에칭 공정). 이 리드프레임의 내부리드 부분 또는 내부리드 부분과 다이패드 부분을 디프레스 하여 이들의 부분에 디프레스 하지 않는 프레임 부분과 단차를 설치하도록 한다(프레스(A) 공정).
이렇게 하여 리드프레임은, 반도체소자를 탑재할 수 있는 상태로 가공되지만, 에칭처리를 하지 않고 프레스 공정만으로 가공할 수 있다. 즉, 리드프레임용 소재를 타발가공하고, 더욱이 리드프레임의 내부리드부분 또는 내부리드부분과 다이패드부분을 디프레스 하여 이들의 부분에 디프레스 하지 않는 프레임부분과 단차를 설치하도록 한다(프레스(B) 공정). 다음에, 리드프레임을 적당하게 디프레스 하고 나서 소정의 본딩영역에 주석 등의 도금을 시행한다(도금 공정).
다음에, 반도체소자를 다이패드의 소자 탑재면에 도전성 접착제로 접합한다(다이본딩 공정). 반도체소자를 다이패드에 탑재하고 나서 본딩와이어로 내부리드와 반도체소자의 접속전극을 접속한다(와이어본딩 공정).
다음에, 반도체소자 및 이들에 부수적으로 따르는 부품을 수지밀봉체로 밀봉한다. 도 6은 그를 위한 몰드금형이다. 본 실시예에서는 이 몰드금형(22)을 이용하여 트랜스퍼몰드법에 의해 수지밀봉체가 형성된다. 몰드금형(22)은 상형(23) 및 하형(24)을 구비하고, 상형(23) 및 하형(24)에 의해 형성된 수지가 충진되는 캐비티(cavity; 25)가 설치되어 있다. 상형(23) 및 하형(24)이 죄어지고 나서 에폭시수지 등으로 구성된 유동수지를 게이트(도시하지 않았음)를 통하여 캐비티(25) 내에 충진시킨다. 캐비티(25)의 측면은 수지를 취출하기 쉽게하기 위해 어느정도 경사지게 하고 있다. 리드프레임(30)에 설치되어 있는 댐(33)은 유동수지의 유출을 방지하는 역할을 갖고 있다(몰드 공정). 트랜스퍼몰드가 끝나 반도체소자가 수납된 수지밀봉체를 몰드금형에서 취출하고 나서, 리드프레임의 타이 바(tie bar) 절단을 행한다(타이 바 절단 공정). 다음에, 수지밀봉체로부터 노출하고 있는 금속부분에 도금을 시행하고(도금 공정), 더욱이 수지밀봉체로부터 돌출하고 있는 리드프레임을 컷팅 제거하여 외장처리를 시행하고(리드 절단 공정), 도 1, 도 2에 나타낸 수지밀봉형 반도체장치를 얻는다.
갈고리핀의 적어도 선단부분도 수지밀봉체의 저면에 노출하도록 수지밀봉 함으로써 갈고리핀을 리드로서 이용할 수 있기 때문에, 실장면적을 넓히지 않고 핀 수를 증가하는 것이 가능해진다. 또한, 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출시킬 수 있다. 외부접속단자와 갈고리핀을 동일 평면으로 함으로써, 일괄 리플로우로 회로기판에 접속할 수 있다. 또한, 본 발명은 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 바꾸지 않는 제조공정으로 수지밀봉형 반도체장치를 얻을 수 있다.
본 실시예에서는 갈고리핀이 이면전위를 취출하는 리드로서 이용되고 있지만, 다이패드로부터 기판 이면을 통해 그 표면 또는 내부를 통해, 주면의 표면영역에 형성된 집적회로에 이르는 도전로를 형성해 두면, 갈고리핀은 신호선으로서 이용할 수 있다.
종래의 플립칩형의 반도체장치로서 BGA(Ball Grid Array)는 기판 상에 형성되어 있기 때문에, 기껏해야 1.4mm의 두께가 한도이지만, 본 실시예에서는 두께를 0.8mm까지 할 수 있다.
다음에, 도 8, 도 9, 도 12 및 도 13을 참조하여 제2실시예를 설명한다.
도 8은 수지밀봉형 반도체장치의 평면도, 도 9는 도 8의 수지밀봉형 반도체장치의 1측면으로부터 본 투시측면도, 도 12는 반도체소자를 탑재한 회로기판의 부분 투시사시도, 도 13은 반도체소자의 부분 투시사시도이다.
다이패드(203) 및 내부리드(204)는 각각 별도의 공정으로 디프레스 가공되어 있으며, 이 부분이 리드프레임의 면, 즉 외부접속단자(206)가 구성하는 면보다 아래에 배치형성되어 있다. 이 다이패드(203)의 소자 탑재면에 반도체소자(201)가 은페이스트 등을 재료로 하는 도전성 접착제(202)에 의해 접착되어 있다. 반도체소자(201) 주면에는 복수의 알루미늄(Al) 등으로 이루어진 접속패드 또는 접속전극(205)이 형성되어 있다. 접속전극(205)은 반도체소자(201)의 내부에 형성된 반도체 집적회로 등에 전기적으로 접속되어 있다. 반도체소자(201) 주면은 복수의 내부리드(204)가 이루는 면과 동일 평면을 구성하고 있다. 내부리드(204)와 반도체소자(201)의 접속전극(205)은 알루미늄이나 금 등의 본딩와이어(210)에 의해 전기적으로 접속되어 있다.
본 실시예에서는 갈고리핀(208)에 외부접속단자(206a)가 접속되어 있으며, 이 갈고리핀(208)은 접지전위(GND)에 접속되어 반도체기판(201)의 이면전위를 안정화 시키고 있다. 도 9에 나타낸 바와 같이, 이 반도체소자를 탑재한 리드프레임은 리드부의 일부를 제거하여 수지밀봉된다. 즉, 반도체소자(201), 도전성 접착제(202), 다이패드(203), 내부리드(204), 반도체소자 주면에 형성된 접속전극(205) 및 갈고리핀(208) 등이, 예컨대 에폭시수지 등으로 이루어진 수지밀봉체(207)에 의해 밀봉된다. 외부접속단자(206,206a)는 수지밀봉체(207)로부터 노출하고 있으며, 그 저면(209)과 동일 평면을 형성한다. 또한, 본 실시예는 다이패드(203)의 이면이 수지밀봉체(207)의 상면(211)으로부터 노출하고 있는 것에 특징이 있다. 수지밀봉체(207)는, 예컨대 트랜스퍼몰드법에 의해 형성된다. 수지밀봉체(207)의 저면(209)에 노출하는 외부접속단자(206,206a)는 저면(9)의 각 변에 따라 복수개 배치형성되고, 또한 각 각부에도 형성되어 있다. 본 실시예에서는, 예컨대 8개 형성되어 있지만, 본 발명은 이 수에 한정되는 것이 아니라 반도체장치의 고집적화에 따라 증대하는 갯수에 대응할 수 있다.
본 실시예의 반도체소자를 회로기판에 탑재한 예를 도 12의 사시도에 나타냈다. 회로기판(220)은 프린트기판이나 에폭시수지를 함침시킨 유리섬유의 적층판으로 구성되어 있다. 회로기판(220) 상에는 소정의 패턴을 갖는 알루미늄, 동 또는 이들의 각 합금 등으로 구성된 회로배선(221)이 형성되어 있다. 이 회로배선(221)에 상기 수지밀봉체(207)의 저면(9)에 노출하는 외부접속단자(206,206a)를 재치하고, 땜납 리플로우 등의 방법에 의해 접속한다.
반도체소자는 수지밀봉체(207)를 갖추고, 수지밀봉체(207)의 저면에는 외부접속단자(206,206a)가 형성되어 있지만, 그 측면에도 외부접속단자가 저면의 외부접속단자에 연속하여 형성되어 있다. 도 12에 나타낸 바와 같이, 회로기판(220)의 회로배선(221)과 상기 측면의 외부접속단자(206,206a)는 땜납(212)에 의해 접속되어 있으며, 회로배선(221)과 반도체소자의 전기적 접속을 안정하게 하고 있다.
도 13은 본 실시예의 반도체소자의 수지밀봉체를 부분적으로 투시한 사시도이다. 내부리드의 수가 도 8과는 대응하고 있지 않지만, 이는 설명을 용이하게 하기 위해 리드프레임을 변형하여 표현한 것으로 실질적인 내용은 바뀌지 않는다. 따라서, 도 8의 반도체소자와 도 13의 반도체소자는 실질적으로 동일한 것이다.
갈고리핀의 적어도 선단부분도 수지밀봉체의 저면에 노출하도록 수지밀봉 함으로써 갈고리핀을 리드로서 이용할 수 있기 때문에, 실장면적을 넓히지 않고 핀 수를 증가할 수 있다. 또한, 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출시킬 수 있다. 외부접속단자와 갈고리핀을 동일 평면으로 함으로써 일괄 리플로우로 회로기판에 접속할 수 있다. 또한, 본 발명은 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 바꾸지 않는 제조공정으로 수지밀봉형 반도체장치를 얻을 수 있다.
종래의 플립칩형의 반도체장치로서 BGA는 기판 상에 형성되어 있기 때문에, 기껏해야 1.4mm의 두께가 한도이지만, 다이패드와 이를 피복하는 부분의 수지밀봉체의 두께를 없게 하는 것으로 되기 때문에, 본 실시예에서는 두께를 0.8mm보다 얇게 할 수 있다. 박형화를 진행하는 중에 이 다이패드와 이를 피복하는 부분의 수지밀봉체를 얇게해 가면, 다이패드와 수지밀봉체의 경계면에 수분이 모이기 쉬워진다. 이 수분이 수증기로 되어 급격하게 팽창하는 현상이 생겨 수지밀봉체를 파괴하는 경향이 많게 되지만, 이 부분의 수지밀봉체를 없게함으로써 이 현상을 없앨 수 있다. 더욱이, 다이패드 표면이 수지밀봉체로부터 노출하고 있기 때문에 방열성이 좋고, 저열저항으로 된다.
다음에, 도 10, 도 11 및 도 14를 참조하여 제1실시예를 설명한다.
도 10은 수지밀봉형 반도체장치의 평면도, 도 11은 도 10의 수지밀봉형 반도체장치의 1측면으로부터 본 투시측면도, 도 14는 반도체소자의 부분 투시사시도이다. 내부리드(304)는 디프레스 가공되어 있으며, 이 부분이 리드프레임의 면, 즉 외부접속단자(306)가 구성하는 면보다 위에 배치형성되어 있다. 다이패드(303)의 소자 탑재면에 반도체소자(301)가 은페이스트 등을 재료로 하는 도전성 접착제(302)에 의해 접착되어 있다. 반도체소자(301) 주면에는 복수의 알루미늄(Al) 등으로 이루어진 접속패드 또는 접속전극(305)이 형성되어 있다. 접속전극(305)은 반도체소자(301)의 내부에 형성된 반도체 집적회로 등에 전기적으로 접속되어 있다. 반도체소자(301) 주면은 복수의 내부리드(304)가 이루는 면과 실질적으로 동일 평면을 구성하고 있다. 내부리드(304)와 반도체소자(301)의 접속전극(305)은 알루미늄이나 금 등의 본딩와이어(310)에 의해 전기적으로 접속되어 있다.
갈고리핀(308)에 외부접속단자(306a)가 접속되어 있으며, 이 갈고리핀(308)은 접지전위(GND)에 접속되어 반도체기판(301)의 이면전위를 안정화 시키고 있다. 도 11에 나타낸 바와 같이, 이 반도체소자를 탑재한 리드프레임은 리드부의 일부를 제거하여 수지밀봉된다. 즉, 반도체소자(301), 도전성 접착제(302), 다이패드(303), 내부리드(304), 반도체소자 주면에 형성된 접속전극(305) 및 갈고리핀(308) 등이, 예컨대 에폭시수지 등으로 이루어진 수지밀봉체(307)에 의해 밀봉된다. 그러나, 외부접속단자(306,306a)는 수지밀봉체(307)로부터 노출하고 있으며, 그 저면(309)과 동일 평면을 형성한다. 또한, 본 실시예는 다이패드(303) 및 갈고리핀(304)의 배면이 수지밀봉체(307)의 저면(309)로부터 노출하고 있는 것에 특징이 있다. 수지밀봉체(307)는, 예컨대 트랜스퍼몰드법에 의해 형성된다. 수지밀봉체(307)의 저면(309)에 노출하는 외부접속단자(306,306a)는 저면(309)의 각 변에 따라 복수개 배치형성되고, 또한 각 각부에도 형성되어 있다. 본 실시예에서는, 예컨대 8개 형성되어 있지만, 본 발명은 이 수에 한정되는 것은 아니고 반도체장치의 고집적화에 따라 증대하는 갯수에 대응할 수 있다. 도 14는 수지밀봉체(309)의 내부를 설명하는 반도체소자의 사시도이다. 도 14는 본 실시예의 반도체소자의 수지밀봉체를 부분적으로 투시한 사시도이다. 내부리드 수가 도 10과는 대응하고 있지 않지만, 이는 설명을 용이하게 하기 위해 리드프레임을 변형하여 표현한 것으로 실질적인 내용은 바뀌지 않는다. 따라서, 도 10의 반도체소자와 도 14의 반도체소자는 실질적으로 동일한 것이다.
이상과 같이, 갈고리핀의 선단부분도 외부접속단자로서 이용하고 있기 때문에, 실장면적을 넓히지 않고 핀 수를 증가할 수 있다. 또한, 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출시킬 수 있다. 외부접속단자와 갈고리핀을 동일 평면으로 함으로써, 일괄 리플로우로 회로기판에 접속할 수 있다. 또한, 본 발명은 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 바꾸지 않는 제조공정으로 수지밀봉형 반도체장치를 얻을 수 있다.
종래의 플립칩형의 반도체장치로서 BGA는 기판 상에 형성되어 있기 때문에, 기껏해야 1.4mm의 두께가 한도이지만, 다이패드와 이를 피복하는 부분의 두께를 없게 하는 것으로 되기 때문에, 본 실시예에서는 두께를 0.8mm보다 얇게 할 수 있다. 또한, 다이패드를 디프레스 할 필요가 없기 때문에, 프레스 공정을 간략하게 할 수 있다. 다이패드 및 갈고리핀의 배면은 수지밀봉체로부터 노출하고 있기 때문에, 수분이 수증기로 되어 급격하게 팽창하는 현상이 생겨 수지밀봉체를 파괴하는 현상이 없고, 방열성이 좋으며 저열저항으로 되어 있다.
다음에, 도 15 내지 도 20을 참조하여 제4실시예를 설명한다.
도 15는 제1리드프레임의 평면도, 도 16은 제2리드프레임의 평면도, 도 17은 제1 및 제2리드프레임을 중합(重合)시킨 리드프레임의 평면도, 도 18은 도 17의 리드프레임에 반도체소자를 탑재한 상태의 평면도, 도 19는 도 18의 A-A′선, B-B′선에 따른 부분의 단면도, 도 20은 도 19의 리드프레임의 반도체소자에 수지밀봉체를 실시한 상태의 단면도이다. 제1리드프레임(430)은 내부리드(404)를 지지하는 구성으로 되어 있다. 내부리드(404)는 일단이 프리의 상태에 있고, 타단이 프레임(431)에 지지되어 있으며, 프레임(431)에 연속적으로 연결되어 동일한 평면을 이루고 있는 부분과, 이 부분에 연결되어 약간 디프레스된 외부접속단자 부분 및, 이 외부접속단자 부분에 연결되어 이보다 더 디프레스 되어 있는 상기 일단에 이르는 부분으로 구별되어 있다(도 19의 (b) 참조). 제2리드프레임(430′)은 다이패드(403)를 갈고리핀(408)으로 지지하는 구성으로 되어 있다. 갈고리핀(408)은 일단이 프레임에 지지되고, 타단이 다이패드(403)의 각부에 접속되어 있으며, 프레임(431)에 연속적으로 연결되어 동일 평면을 이루고 있는 부분과, 이 부분에 연결되어 이와 동일 평면을 이루는 외부접속단자 부분 및, 이 외부접속단자 부분에 연결되고, 이보다 더 디프레스 되어 있는 상기한 타단에 이르는 부분으로 구별되어 있다(도 19의 (a) 참조).
이 제1 및 제2리드프레임(430,430′)을 겹치면, 내부리드(404)의 프리한 상태에 있는 일단이 다이패드(403) 상에 소정의 간격으로 배치되는 구성으로 된다(도 17). 이들 리드프레임을 겹치기 전에 다이패드(403)에 반도체소자를 탑재하고, 그후 리드프레임(430,430′)을 겹친다. 도 18에 나타낸 바와 같이 반도체소자(401)는, 다이패드(403)와 내부리드(404)간에 삽입된 상태이고, 내부리드(404)의 일단이 반도체소자(401)의 접속전극(405) 상에 재치되어 있다. 내부리드(404)는, 예컨대 Cu로 이루어지고, 적어도 본딩부를 갖춘 일단은 Au 등의 도금층(441)이 형성되어 있다. 반도체소자(401)의 주면에는 접속전극(405)이 형성되어 있으며, 접속전극(405)은 주면을 피복하는 보호절연막(413)으로 둘러싸여져 있다. 내부리드(404)와 접속전극(405)은 초음파가열에 의해 본딩된다(도 19의 (c) 참조). 내부리드(404)와 반도체소자(401)의 접속전극(405)을 접속하고 나서 리드프레임(430,430′)을 몰드금형(도시하지 않았음)으로 재치하고, 수지밀봉을 행한다. 그후, 수지밀봉체로부터 노출하고 있는 리드프레임의 불필요한 부분을 절단하여 수지밀봉체(407)에 피복된 반도체소자를 형성한다(도 20).
이상과 같이 갈고리핀의 선단부분도 외부접속단자로서 이용하고 있기 때문에, 실장면적을 넓히지 않고 핀 수를 증가할 수 있다. 또한, 반도체소자의 이면전위를 다이패드로부터 갈고리핀을 매개로 취출시킬 수 있다. 외부접속단자와 갈고리핀을 동일 평면으로 함으로써, 일괄 리플로우로 회로기판에 접속할 수 있다. 또한, 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 바꾸지 않는 제조공정으로 수지밀봉형 반도체장치를 얻을 수 있다. 더욱이, 본 실시예에서는 본딩와이어를 이용하지 않기 때문에 수지밀봉체가 얇아지고, 또한 내부리드가 반도체소자 상에 배치되기 때문에 소형화가 가능해진다.
본 발명은 이상과 같은 구성에 의해, 갈고리핀의 적어도 선단부분도 수지밀봉체의 저면에 노출하도록 수지밀봉함으로써, 갈고리핀을 신호선이나 전원선 등의 리드로서 이용할 수 있어, 핀 수가 증대해도 실장면적을 증가시키지 않고 핀 수를 증대시킬 수 있다. 또한, 내부리드에 접속하는 외부접속단자와 갈고리핀에 접속하는 외부접속단자를 동일 평면으로 함으로써, 일괄 리플로우로 수지밀봉형 반도체장치를 회로기판에 접속할 수 있다. 더욱이, 내부리드의 디프레스 가공을 추가할 뿐이고, 종래의 공정을 거의 바꾸지 않는 제조공정에 의해 수지밀봉형 반도체장치를 얻을 수 있다.

Claims (16)

  1. 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 외부접속단자는 상기 수지밀봉체의 측면에도 노출하고, 상기 수지밀봉체의 저면에 노출하고 있는 부분과 연속하고 있는 것을 특징으로 으로 하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 상기 수지밀봉체는 회로기판에 탑재되고, 상기 수지밀봉체 저면에 노출하고 있는 상기 외부접속단자가 이 회로기판의 회로배선에 접속됨과 더불어, 상기 수지밀봉체 측면에 노출하고 있는 상기 외부접속단자가 땜납에 의해 상기 회로배선과 접속되어 있는 것을 특징으로 하는 반도체장치.
  4. 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 상기 다이패드의 저면은 상기 수지밀봉체의 상면으로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 외부접속단자는 상기 수지밀봉체의 측면에도 노출하고, 상기 수지밀봉체의 저면에 노출하고 있는 부분과 연속하고 있는 것을 특징으로 으로 하는 반도체장치.
  6. 제4항 또는 제5항에 있어서, 상기 수지밀봉체는 회로기판에 탑재되고, 상기 수지밀봉체 저면에 노출하고 있는 상기 외부접속단자가 이 회로기판의 회로배선에 접속됨과 더불어, 상기 수지밀봉체 측면에 노출하고 있는 상기 외부접속단자가 땜납에 의해 상기 회로배선과 접속되어 있는 것을 특징으로 하는 반도체장치.
  7. 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드, 이 내부리드의 본딩부와 상기 반도체소자의 접속전극을 전기적으로 접속하는 본딩와이어 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀, 상기 본딩와이어 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 내부리드 및 갈고리핀의 외부접속단자는 상기 수지밀봉체로부터 노출하고, 상기 다이패드의 저면 및 상기 갈고리핀은 이 외부접속단자와 함께 상기 수지밀봉체의 저면으로부터 노출하고 있으며, 또 이 외부접속단자와 상기 다이패드와 상기 갈고리핀은 상기 수지밀봉체의 저면과 동일 면을 구성하고 있는 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 상기 외부접속단자는 상기 수지밀봉체의 측면에도 노출하고, 상기 수지밀봉체의 저면에 노출하고 있는 부분과 연속하고 있는 것을 특징으로 으로 하는 반도체장치.
  9. 제7항 또는 제8항에 있어서, 상기 수지밀봉체는 회로기판에 탑재되고, 상기 수지밀봉체 저면에 노출하고 있는 상기 외부접속단자가 이 회로기판의 회로배선에 접속됨과 더불어, 상기 수지밀봉체 측면에 노출하고 있는 상기 외부접속단자가 땜납에 의해 상기 회로배선과 접속되어 있는 것을 특징으로 하는 반도체장치.
  10. 반도체소자와, 이 반도체소자가 탑재된 직사각형의 다이패드, 일단이 상기 다이패드의 각 각부에 접속되고, 타단에 외부접속단자를 갖춘 복수의 갈고리핀, 일단이 상기 반도체소자의 접속전극에 접속되고, 타단에 외부접속단자를 갖추면서 상기 반도체소자의 내부회로와 전기적으로 접속된 복수의 내부리드 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 구비하고, 상기 내부리드는 상기 외부접속단자를 제거하여 디프레스 되어 있으며, 상기 갈고리핀 및 내부리드의 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 상기 외부접속단자는 상기 수지밀봉체의 측면에도 노출하고, 상기 수지밀봉체의 저면에 노출하고 있는 부분과 연속하고 있는 것을 특징으로 으로 하는 반도체장치.
  12. 제10항 또는 제11항에 있어서, 상기 수지밀봉체는 회로기판에 탑재되고, 상기 수지밀봉체 저면에 노출하고 있는 상기 외부접속단자가 이 회로기판의 회로배선에 접속됨과 더불어, 상기 수지밀봉체 측면에 노출하고 있는 상기 외부접속단자가 땜납에 의해 상기 회로배선과 접속되어 있는 것을 특징으로 하는 반도체장치.
  13. 리드프레임 소재를 소정의 형상으로 가공하고, 그후 내부리드 부분을 디프레스 함으로써 프레임에 지지되고, 반도체소자를 탑재하는 직사각형의 다이패드와, 일단이 상기 프레임에 지지되고, 타단이 상기 다이패드를 지지하도록 상기 다이패드의 각 각부에 접속되면서 상기 일단에 외부접속단자를 갖춘 갈고리핀 및, 상기 프레임에 지지되고, 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되면서 타단에 외부접속단자를 갖춘 내부리드를 갖춘 리드프레임을 형성하는 공정과, 상기 반도체소자를 상기 다이패드에 탑재하는 공정 및, 상기 반도체소자, 상기 다이패드, 상기 갈고리핀 및 상기 내부리드를 수지밀봉하는 수지밀봉체를 형성하는 공정을 구비하고, 상기 다이패드에 탑재된 반도체소자의 상면과 상기 내부리드의 적어도 선단부분을 포함하는 영역은 동일 면을 구성하고, 상기 외부접속단자는 상기 수지밀봉체로부터 노출하고, 또 이 외부접속단자와 상기 수지밀봉체의 저면은 동일 면을 구성하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 반도체소자를 탑재하는 직사각형의 다이패드와, 일단이 상기 프레임에 지지되고, 타단이 상기 다이패드를 지지하도록 상기 다이패드의 각 각부에 접속되면서 상기 일단에 외부접속단자를 갖춘 갈고리핀 및, 상기 프레임에 지지되고, 본딩부를 갖춘 일단이 상기 다이패드의 각 변에 소정의 거리를 두어 대향배치되어 있으면서 타단에 외부접속단자를 갖춘 복수의 내부리드를 구비하고, 상기 내부리드의 외부접속단자를 갖춘 타단부 이외의 부분은 디프레스 되어 있으며, 이 디프레스된 부분은 상기 프레임으로 둘러싸여진 영역이 형성하는 면과는 떨어져 있고, 상기 갈고리핀의 일단의 상기 외부접속단자와 상기 내부리드의 상기 타단의 상기 외부접속단자는 상기 프레임으로 둘러싸여진 영역이 형성하는 면과 동일 면에 있는 것을 특징으로 하는 리드프레임.
  15. 제14항에 있어서, 상기 갈고리핀의 상기 외부접속단자를 갖춘 상기 일단부 이외의 부분 및 상기 다이패드는 각각 디프레스 되어 있으며, 이들 부분은 각각 상기 프레임으로 둘러싸여진 영역이 형성하는 면과는 떨어져 있는 것을 특징으로 하는 리드프레임.
  16. 제15항에 있어서, 상기 내부리드의 상기 외부접속단자를 구비한 선단부 이외의 부분이 구성하는 면 및 상기 다이패드를 포함하는 부분이 구성하는 면은 서로 이격하고 있는 것을 특징으로 하는 리드프레임.
KR1019990015162A 1998-04-28 1999-04-28 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 KR100294719B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-118607 1998-04-28
JP11860798A JP3420057B2 (ja) 1998-04-28 1998-04-28 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
KR19990083550A true KR19990083550A (ko) 1999-11-25
KR100294719B1 KR100294719B1 (ko) 2001-07-12

Family

ID=14740756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015162A KR100294719B1 (ko) 1998-04-28 1999-04-28 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임

Country Status (4)

Country Link
US (1) US6177718B1 (ko)
JP (1) JP3420057B2 (ko)
KR (1) KR100294719B1 (ko)
TW (1) TW425644B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6610924B1 (en) * 2000-07-25 2003-08-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US6611048B1 (en) * 2000-08-25 2003-08-26 Skyworks Solutions, Inc. Exposed paddle leadframe for semiconductor die packaging
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
DE10137956A1 (de) * 2001-08-07 2002-10-31 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Systemträger für mehrere elektronische Bauteile, sowie Verfahren zur Herstellung derselben
DE10144468A1 (de) * 2001-09-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8022512B2 (en) * 2006-02-28 2011-09-20 Unisem (Mauritus) Holdings Limited No lead package with heat spreader
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5378643B2 (ja) * 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US20100126764A1 (en) * 2008-11-24 2010-05-27 Seagate Technology, Llc die ground lead
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
JP1603175S (ko) * 2017-10-19 2018-05-07
US11569152B2 (en) * 2019-01-23 2023-01-31 Texas Instruments Incorporated Electronic device with lead pitch gap
JP7242342B2 (ja) * 2019-02-22 2023-03-20 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
GB8811698D0 (en) * 1988-05-18 1988-10-05 Dowty Defence & Air Systems Lt Hydraulic actuator system
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5585670A (en) * 1995-09-05 1996-12-17 Mitsubishi Electric Semiconductor Software Co. Semiconductor device package
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
JPH10116861A (ja) * 1996-10-09 1998-05-06 Texas Instr Japan Ltd キャリアテープ、及びキャリアテープ製造方法
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US5834837A (en) * 1997-01-03 1998-11-10 Lg Semicon Co., Ltd. Semiconductor package having leads with step-shaped dimples
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
JP2000133761A (ja) * 1998-08-20 2000-05-12 Fujitsu Ltd 半導体装置及びその製造方法
TW395038B (en) * 1998-11-20 2000-06-21 Walsin Advanced Electronics Lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
KR100294719B1 (ko) 2001-07-12
TW425644B (en) 2001-03-11
JPH11312706A (ja) 1999-11-09
JP3420057B2 (ja) 2003-06-23
US6177718B1 (en) 2001-01-23

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR960004562B1 (ko) 반도체 장치 패키지
JP3526788B2 (ja) 半導体装置の製造方法
US6911353B2 (en) Semiconductor device and method of manufacturing same
KR100241205B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP2001313363A (ja) 樹脂封止型半導体装置
CN209785926U (zh) 半导体器件
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP4159348B2 (ja) 回路装置の製造方法
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3529507B2 (ja) 半導体装置
JP2000286376A (ja) 半導体装置の製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP3398556B2 (ja) 半導体装置の製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2568057B2 (ja) 集積回路装置
JP2002164496A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee