JP2000133761A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000133761A
JP2000133761A JP11024307A JP2430799A JP2000133761A JP 2000133761 A JP2000133761 A JP 2000133761A JP 11024307 A JP11024307 A JP 11024307A JP 2430799 A JP2430799 A JP 2430799A JP 2000133761 A JP2000133761 A JP 2000133761A
Authority
JP
Japan
Prior art keywords
resin package
semiconductor device
lead portion
outer lead
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11024307A
Other languages
English (en)
Inventor
Yosuke Hirumuta
要介 蛭牟田
Yuji Akashi
裕二 明石
Susumu Kida
進 貴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP11024307A priority Critical patent/JP2000133761A/ja
Priority to TW088108931A priority patent/TWI231970B/zh
Priority to US09/324,167 priority patent/US6111312A/en
Priority to KR1019990020962A priority patent/KR100316448B1/ko
Publication of JP2000133761A publication Critical patent/JP2000133761A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Abstract

(57)【要約】 【課題】本発明は外部接続端子としてリードを用いた半
導体装置に関し、小型化及び低背化を図ると共にアウタ
ーリード部の変形発生を抑制することを課題とする。 【解決手段】樹脂パッケージ13と、半導体チップ12と、
インナーリード部15とアウターリード部16とにより構成
されるリード14とを具備してなる半導体装置において、
半導体チップ背面19とインナーリード部15が略同一平面
上にあるよう構成する。また、樹脂パッケージ13の実装
面22に、切り込み部24を形成する。更に、アウターリー
ド部16を樹脂パッケージ13の外面に沿って内側に折り曲
げることにより実装面22に引出し、その先端部が前記切
り込み部24内に係合するよう構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に外部接続端子としてリードを用い
た半導体装置及びその製造方法に関する。近年、例えば
携帯電話，携帯用パーソナルコンピュータ等に見られる
ように、電子機器の小型・薄型化が急速に進んでいる。
これに伴い、これらの電子機器に搭載される半導体装置
に対しても、小型・薄型化が強く要求されるようになっ
てきている。
【０００２】
【従来の技術】図１乃至図３は、従来の半導体装置を示
す図である。図１及び図２に示す半導体装置１Ａは表面
実装タイプの半導体装置であり、ＳＯＰ(Small Outline
Package) と呼ばれるパッケージ構造を有している。こ
の半導体装置１Ａは、大略すると半導体チップ２，樹脂
パッケージ３，リード４等により構成されている。
【０００３】半導体チップ２はステージ７上に搭載され
ており、またこの半導体チップ２を封止するよう樹脂パ
ッケージ３が設けられている。リード４は、半導体チッ
プ２とワイヤ８により電気的に接続されると共に樹脂パ
ッケージ３に封止されるインナーリード部５と、樹脂パ
ッケージ３の外側に延出したアウターリード部６Ａとに
より構成されている。アウターリード部６Ａは、表面実
装に対応するようガルウイング状に形成されている。
【０００４】また、半導体装置１Ａのバランスを良好に
保つためには、半導体チップ２は樹脂パッケージ３の中
央に位置することが望ましい。このため、ステージ７
は、インナーリード部５に対し、図２に矢印Ｈ０で示す
寸法だけ段差を有するよう形成されており、これにより
半導体チップ２を樹脂パッケージ３の中央に位置させた
構成とされている。
【０００５】また、図３に示す半導体装置１Ｂは、ＳＯ
Ｊ(Small Outline J-Lead Package)と呼ばれるパッケー
ジ構造を有しており、図１及び図２に示した半導体装置
１Ａと同様に表面実装タイプの半導体装置である。尚、
半導体装置１Ｂの内部構造は、図２に示した構造と略同
一であるため、その図示及び説明は省略する。このＳＯ
Ｊタイプの半導体装置１Ｂは、アウターリード部６Ｂを
内側に向けＪ字形状に成形した構成としたことを特徴と
している。
【０００６】
【発明が解決しようとする課題】しかるに、図１に示す
ＳＯＰタイプの半導体装置１Ａは、アウターリード部６
Ａが樹脂パッケージ３より外側に向け延出した構成であ
るため、樹脂パッケージ３の幅寸法Ｗ１に対し、半導体
装置１Ａの全体幅寸法Ｗ２はかなり大きくなってしまう
（Ｗ２＞Ｗ１）。このように、ＳＯＰタイプの半導体装
置１Ａでは、アウターリード部６Ａの延出分だけ半導体
装置１Ａが大型化してしまい、近年半導体装置に要求さ
れている小型化に対応することができないという問題点
があった。
【０００７】また、半導体装置１Ａの内部構造に注目す
ると、前記のように半導体装置１Ａは装置バランスを良
好とするために、ステージ７はインナーリード部５に対
し寸法Ｈ０だけ段差を有するよう構成されている（図２
参照）。しかるに、このようにステージ７とインナーリ
ード部５との間に段差を設けると、この段差の寸法Ｈ０
だけ半導体装置１Ａの高さＨ１が高くなってしまい、近
年半導体装置に要求されている低背化に対応することが
できないという問題点があった。
【０００８】また、アウターリード部６Ａが樹脂パッケ
ージ３から外側に向け延出する構成では、外力によりア
ウターリード部６Ａが変形し易く、半導体装置１Ａの信
頼性が低下するという問題点もあった。この際、樹脂パ
ッケージ３の四隅位置に配設されたアウターリード部６
Ａが最も変形し易い。一方、図３に示したＳＯＪタイプ
の半導体装置１Ａは、アウターリード部６Ｂが内側に向
けＪ字形状に成形されているため、ＳＯＰタイプの半導
体装置１Ａに比べて幅寸法Ｗ３を小さくすることが可能
となる。
【０００９】しかるに、Ｊ字形状に成形されたアウター
リード部６Ｂでは、樹脂パッケージ３の底面からアウタ
ーリード部６Ｂが突出する突出量が大きくなり、半導体
装置１Ｂの高さＨ２が大きくなってしまう。よって、Ｓ
ＯＪタイプの半導体装置１Ａでは、平面的に見た状態で
の小型化は図れるものの、低背化に対しては対応するこ
とができないという問題点があった。また、ＳＯＪタイ
プの半導体装置１Ａでは、アウターリード部６Ｂを内側
に向けＪ字形状に大きく曲げて成形する必要があり、精
度出しが困難であるという問題点があった。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、小型化及び低背化を共に図ることができ、かつア
ウターリード部の変形発生を抑制しうる半導体装置を提
供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明は、樹脂パッケ
ージと、該樹脂パッケージ内に封止された半導体チップ
と、前記半導体チップに電気的に接続されたインナーリ
ード部と、前記樹脂パッケージの外側に延出し実装基板
に接合されるアウターリード部とを有する複数のリード
とを具備してなる半導体装置において、前記半導体チッ
プの背面と前記インナーリード部が略同一平面上にある
よう構成し、前記樹脂パッケージの前記実装基板と対向
する実装面に切り込み部を形成し、かつ、前記アウター
リード部を前記樹脂パッケージの外面に沿って内側に折
り曲げることにより前記実装面に引出し、その先端部が
前記切り込み部内に係合するよう構成したことを特徴と
するものである。
【００１２】また、請求項２記載の発明は、前記請求項
１記載の半導体装置において、前記アウターリード部が
前記切り込み部内に位置した状態で、前記アウターリー
ド部と前記実装面とが略同一平面上にあるよう構成した
ことを特徴とするものである。
【００１３】また、請求項３記載の発明は、前記請求項
１または２記載の半導体装置において、前記切り込み部
は、前記樹脂パッケージの外縁から内側に向かうにつれ
て、漸次その深さが大きくなる形状とされていることを
特徴とするものである。また、請求項４記載の発明は、
前記請求項１乃至３のいずれかに記載の半導体装置にお
いて、前記樹脂パッケージの四隅位置に形成される切り
込み部の切り込み長さを、四隅位置以外に形成される切
り込み部の切り込み長さに比べて長く形成し、かつ、前
記四隅位置に形成される切り込み部の切り込み長さに対
応するよう、前記樹脂パッケージの四隅位置に配設され
るアウターリード部の長さを、四隅位置以外に配設され
るアウターリード部の長さに比べて長くしたことを特徴
とするものである。
【００１４】また、請求項５記載の発明は、前記請求項
１乃至５のいずれかに記載の半導体装置において、前記
半導体チップをステージに搭載すると共に、該ステージ
と前記インナーリード部が略同一平面上にあるよう構成
したことを特徴とするものである。また、請求項６記載
の発明は、前記請求項１乃至５のいずれかに記載の半導
体装置において、前記半導体チップと前記リードとを電
気的に接続する手段としてワイヤを用いると共に、前記
樹脂パッケージにインデックスを設け、かつ、このイン
デックスの配設位置と前記ワイヤの配設位置とを離間さ
せた構成としたことを特徴とするものである。
【００１５】また、請求項７記載の発明は、前記請求項
１乃至６のいずれかに記載の半導体装置において、前記
樹脂パッケージにインデックスを設けると共に、該イン
デックス内に認識文字コードを配設したことを特徴とす
るものである。また、請求項８記載の発明は、前記請求
項１乃至７のいずれかに記載の半導体装置において、前
記樹脂パッケージにインデックスを設けると共に、該イ
ンデックスの光学特性を前記樹脂パッケージ表面の光学
特性に対し異ならせた構成としたことを特徴とするもの
である。
【００１６】また、請求項９記載の発明は、樹脂パッケ
ージと、ステージに搭載された状態で前記樹脂パッケー
ジ内に封止される半導体チップと、前記半導体チップに
電気的に接続されるインナーリード部と前記樹脂パッケ
ージの外側に延出し実装基板に接合されるアウターリー
ド部とよりなるリードとを具備し、前記アウターリード
部を前記樹脂パッケージの外面に沿って内側に折り曲げ
ることにより前記実装基板と対向する実装面に引出す工
程を有する半導体装置の製造方法において、前記リード
を前記樹脂パッケージに沿って折り曲げ加工する際、一
旦前記リードを成形する方向とは逆方向に曲げ、その後
に前記リードを前記樹脂パッケージの外面に沿って成形
方向に折り曲げることを特徴とするものである。
【００１７】更に、請求項１０記載の発明は、前記請求
項９記載の半導体装置を製造する半導体装置の製造方法
において、リードフレームから前記リード及び前記樹脂
パッケージが形成された前記ステージを切断する際、前
記樹脂パッケージの形成時に発生する漏洩樹脂を、前記
リード及び前記ステージの切断と同時に切断し除去する
ことを特徴とするものである。
【００１８】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、半導体チップの背面とイ
ンナーリード部が略同一平面上にあるよう構成したこと
により、従来のような半導体チップの背面とインナーリ
ード部との間に段差を有する構成に比べ、半導体チップ
とインナーリード部とを含めた高さ寸法を小さくするこ
とができ、よって樹脂パッケージ（即ち、半導体装置）
の低背化を図ることができる。
【００１９】また、アウターリード部を樹脂パッケージ
の外面に沿って内側に折り曲げる構成とすることによ
り、樹脂パッケージの外側方向に対するアウターリード
部の延出量を小さくすることができる。よって、平面視
した状態における半導体装置の面積は小さくなり、半導
体装置の小型化を図ることができる。更に、樹脂パッケ
ージの実装基板と対向する実装面に切り込み部を形成
し、折り曲げられたアウターリード部の先端部がこの切
り込み部内に係合するよう構成したことにより、アウタ
ーリード部が実装面から突出することはなく、これによ
っても半導体装置の低背化を図ることができる。
【００２０】また、請求項２記載の発明によれば、アウ
ターリード部が切り込み部内に係合した状態で、アウタ
ーリード部と実装面とが略同一平面上にあるよう構成し
たことにより、半導体装置の低背化を図りつつ、かつ実
装基板とアウターリード部との接合性を維持することが
できる。また、請求項３記載の発明によれば、切り込み
部の形状を、樹脂パッケージの外縁から内側に向かうに
つれて漸次その深さが大きくなる形状としたことによ
り、アウターリード部を折り曲げる際、スプリングバッ
クを考慮して実装面より深く折り曲げても、アウターリ
ード部の先端部が樹脂パッケージと接触するのを防止す
ることができる。よって、アウターリード部を所定形状
に精度よく折り曲げることができると共に、樹脂パッケ
ージに傷が付くことを防止することができる。
【００２１】また、請求項４記載の発明によれば、樹脂
パッケージの四隅位置に形成される切り込み部の切り込
み長さをそれ以外の切り込み部に比べて長く形成したこ
とにより、四隅位置に形成された切り込み部とそれ以外
の切り込み部との間に段差部が形成される。また、上記
の四隅位置に形成される切り込み部に係合するアウター
リード部の長さを、四隅位置に形成される切り込み部の
切り込み長さに対応して長くしたことにより、四隅位置
に配設されたアウターリード部は段差部によりその面方
向の移動が規制される。これにより、特に変形が発生し
易い樹脂パッケージの四隅位置に位置するアウターリー
ド部の変形を防止することができ、半導体装置の信頼性
を向上させることができる。
【００２２】また、請求項５載の発明によれば、半導体
チップをステージに搭載すると共に、このステージとイ
ンナーリード部が略同一平面上にあるよう構成したこと
により、従来のようなステージとインナーリード部との
間に段差を有する構成に比べ、ステージ，半導体チッ
プ，及びインナーリード部を含めた高さ寸法を小さくす
ることができ、よって樹脂パッケージ（即ち、半導体装
置）の低背化を図ることができる。
【００２３】また、請求項６記載の発明によれば、イン
デックスの配設位置とワイヤの配設位置とを離間させた
ことにより、薄型化された樹脂パッケージであっても、
ワイヤがインデックスの形成位置から露出することを防
止することができる。即ち、ワイヤはボンディングされ
た状態でループ形状をなすため、その頂点部分は樹脂パ
ッケージの表面に近い所に位置することとなり、よって
ワイヤ頂部とパッケージ表面との間の肉厚が薄くなる。
また、インデックスは、通常樹脂パッケージに凹部を形
成した構成である。よって、インデックスをワイヤの配
設位置に形成すると、ワイヤがインデックスの凹部から
露出するおそれがある。
【００２４】しかるに、インデックスの配設位置とワイ
ヤの配設位置とを離間させたことにより、ワイヤ頂部と
パッケージ表面との間における樹脂パッケージの肉厚が
薄くても、ワイヤがインデックスの形成位置から露出す
ることを防止することができる。また、請求項７記載の
発明によれば、樹脂パッケージにインデックスを設ける
と共に、このインデックス内に認識文字コードを配設し
たことにより、この認識文字コードの形成を樹脂パッケ
ージの形成と同時に行なうことが可能となる。
【００２５】また、請求項８記載の発明によれば、樹脂
パッケージにインデックスを設けると共に、このインデ
ックスの光学特性を樹脂パッケージ表面の光学特性に対
し異ならせたことにより、インデックスの認識をこの光
学特性差を利用して行なうことが可能となり、インデッ
クスの認識を容易かつ確実に行なうことができる。
【００２６】また、請求項９記載の発明によれば、リー
ドを樹脂パッケージに沿って折り曲げ加工する際、一旦
リードを成形する方向とは逆方向に曲げ、その後にリー
ドを樹脂パッケージの外面に沿って成形方向に折り曲げ
ることにより、アウターリード部の形成精度の向上を図
ることができる。
【００２７】即ち、リードは折曲げ前には水平な状態と
なっており、このリードを樹脂パッケージに沿って直ち
に所定の成形方向（内側）に向け折り曲げ加工すると、
リードは樹脂パッケージの端部を支点として曲がり始め
るため、この樹脂パッケージの端部に過大な負荷が印加
されると共に、外リードの折曲げ位置の精度が低下して
しまう。
【００２８】しかるに、一旦リードを成形する方向とは
逆方向に曲げ、その後にリードを成形方向に折り曲げる
ことにより、成形方向への折り曲がりは樹脂パッケージ
の端部から離間した位置から始まり、よって樹脂パッケ
ージの端部に過大な負荷が印加されることを防止できる
と共に、アウターリード部の形成精度の向上を図ること
ができる。
【００２９】更に、請求項１０記載の発明によれば、樹
脂パッケージの形成時に発生する漏洩樹脂を、リード及
びステージの切断と同時に切断し除去することにより、
従来では二つの工程であったステージの切断工程と漏洩
樹脂の除去工程を一括的に同時に行なうことが可能とな
り、半導体装置の製造工程の簡単化を図ることができ
る。
【００３０】
【発明の実施の形態】次に、本発明の実施形態について
図面と共に説明する。図１及び図２は、本発明の一実施
例である半導体装置１０を示している。図４は半導体装
置１０の断面図であり、図５（Ａ）〜（Ｄ）は半導体装
置１０の平面図，側面図，底面図，正面図を夫々示して
いる。半導体装置１０は、大略すると半導体チップ１
２，樹脂パッケージ１３，及びリード１４等を有した構
成とされている。
【００３１】半導体チップ１２は、例えばフラッシュメ
モリ用のチップであり、図４における下面が回路形成面
２０とされている。この回路形成面２０には、フラッシ
ュメモリとして機能する回路及び電極パッド２１が形成
されている。この半導体チップ１２は、回路形成面２０
と反対側の面（以下、この面をチップ背面１９という）
をステージ１７に接合されることにより、ステージ１７
に搭載された構成となっている。
【００３２】樹脂パッケージ１３は、上記した半導体チ
ップ１２を封止することによりこれを保護する機能を奏
するものである。この樹脂パッケージ１３はエポキシ系
樹脂よりなり、例えば金型を用いたトランスファーモー
ルド法により形成される。この形成処理の際、図４にお
ける樹脂パッケージ１３の下面（以下、この面を実装面
２２という）には切り込み部２４，２４Ａ、及びインデ
ックス２７が形成される。
【００３３】切り込み部２４，２４Ａは、後述するリー
ド１４を構成するアウターリード部１６，１６Ａの先端
部が係合するものであり、図５（Ｃ）に示すように、本
実施例では実装面２２の対向する２辺に形成されてい
る。また、図７に拡大して示すように、樹脂パッケージ
１３の四隅に位置する切り込み部２４Ａ（以下、四隅用
切り込み部２４Ａという）は、四隅位置以外に位置する
切り込み部２４に対してその長さが長くなるよう形成さ
れている。
【００３４】具体的には、切り込み部２４の長さＬ３に
対し、四隅用切り込み部２４Ａの長さＬ４は長くなって
いる（Ｌ４＞Ｌ３）。このように、各切り込み部２４，
２４Ａの長さＬ３，Ｌ４に差を設けることにより、切り
込み部２４と四隅用切り込み部２４Ａとの境界部分に
は、段差部２５が形成される。また、各切り込み部２
４，２４Ａの側面視した形状（側面視形状）に注目する
と、図６に示されるように、各切り込み部２４，２４Ａ
の側面視形状は樹脂パッケージ１３の外縁１３ａから内
側に向かうにつれて、漸次その深さが大きくなる形状と
されている（同図中、最も大きな深さを矢印Ｄで示
す）。
【００３５】尚、この切り込み部２４，２４Ａは、樹脂
パッケージ１３を成形する金型のキャビティに切り込み
部２４，２４Ａに対応した凸部を形成しておくことによ
り、容易に形成することができる。また、インデックス
２７は、複数配設されるリード１４に付されている端子
番号の基準位置を示すものであり、樹脂パッケージ１３
に凹部を形成することにより基準位置を認識しうる構成
となっている。一方、一般に半導体装置の樹脂パッケー
ジ上には、当該半導体装置の種類，形式等を示しトレー
サビリティの為の認識文字コードが刻印されている。
【００３６】本実施例に係る半導体装置１０は、図７及
び図１０に拡大して示すように、認識文字コード３４を
インデックス２７の内部（具体的には、インデックス２
７を構成する凹部の底面２８）に設けた構成としてい
る。このように、インデックス２７の内部に認識文字コ
ード３４を配設することにより、認識文字コード３４の
形成を樹脂パッケージ２７のモールド時に同時に行なう
ことが可能となる。よって、認識文字コード３４の形成
は樹脂パッケージ２７のモールド工程と別個に行なう構
成に比べ、製造工程の簡略化を図ることができる。
【００３７】また、インデックス２７の位置認識は、自
動化することが望ましい。このインデックス２７の自動
認識手段としては、光学的手段を用いることが考えられ
る。しかるに、従来では樹脂パッケージ１３の表面と、
インデックス２７の底面２８は、その表面状態が同一
（双方ともに鏡面状）であったため光学的手段により自
動認識処理を行なうのが困難であった。
【００３８】そこで、本実施例では、樹脂パッケージ１
３の表面とインデックス２７の底面２８の光学特性を異
ならせた構成としている。具体的には、図１０に示すよ
うに、樹脂パッケージ１３の表面を梨地状の艶消し状態
（光を反射しにくい状態）に形成すると共に、インデッ
クス２７の底面２８を鏡面（光を反射しやすい状態）に
形成した構成としている。
【００３９】この構成とすることにより、樹脂パッケー
ジ１３の実装面２２に光（入射光）を照射した場合、図
１０（Ｂ）に示すように、反射率の高い鏡面とされたイ
ンデックス２７の底面２８で反射された反射光の光量は
大となり、逆に反射率の低い梨地状とされた樹脂パッケ
ージ１３の実装面で反射した反射光の光量は少なくな
る。このように、インデックス２７の位置と、その他の
位置における反射光の光量差が大きいため、インデック
ス２７の認識を容易かつ確実に行なうことができる。
【００４０】また、前記のようにインデックス２７の底
面２８は鏡面とされており、認識文字コード３４はこの
鏡面である底面２８に形成されている。この構成とする
ことにより、認識文字コード３４を実装面２２に形成し
た構成に比べ、認識文字コード３４の視認性を向上させ
ることができる。即ち、図１０に示されるように、認識
文字コード３４は底面２８に小突起を所定の文字形状に
形成した構成されている。よって、この小突起よりなる
認識文字コード３４を、微細な凹凸により構成された梨
地状の実装面２２に形成しても視認性が低下してしま
う。視認性を向上させるには、認識文字コード３４によ
る光の反射量と、この認識文字コード３４の外周領域に
おける光の反射量に差を持たせればよい。
【００４１】よって、本実施例のように、反射率の高い
鏡面とされたインデックス２７の底面２８に、小突起
（突起であるため、鏡面に比べ反射率は低い）よりなる
認識文字コード３４を形成することにより、認識文字コ
ード３４の視認性を向上させることができる。尚、前記
したようにインデックス２７の認識精度を向上させるた
めには、底面２８の全てを鏡面とすることが望ましい
が、図７に示されるように底面２８の全面積に対する認
識文字コード３４の形成面積は小さいため、認識文字コ
ード３４を設けることによりインデックス２７の認識精
度が低下してしまうようなことはない。
【００４２】続いて、リード１４について説明する。リ
ード１４は、インナーリード部１５とアウターリード部
１６，１６Ａを一体的に形成した構成とされている。イ
ンナーリード部１５は、半導体チップ１２に形成された
電極パッド２１とワイヤ１８により電気的に接続されて
いる。また、インナーリード部１５は、図４に示される
ように、半導体チップ１２と共に樹脂パッケージ１３に
封止されており、これによりリード１４は樹脂パッケー
ジ１３に保持された構成となっている。
【００４３】このインナーリード部１５は、半導体チッ
プ１２を搭載したステージ１７と略同一平面上にあるよ
う構成されている。これにより、半導体チップ１２のチ
ップ背面１９と、インナーリード部１５（詳細には、イ
ンナーリード部１５のワイヤ１８が接続される面）も略
同一平面上にある構成となる。尚、リード１４及びステ
ージ１７は、リードフレーム状態（成形前の状態）にお
いては一体化されているものであるため、容易にインナ
ーリード部１５とステージ１７とを同一平面上にあるよ
う形成することができる。
【００４４】また、本実施例では、インナーリード部１
５の上部に位置する樹脂パッケージ１３の厚さをＨ３と
し、インナーリード部１５の下部に位置する樹脂パッケ
ージ１３の厚さをＨ４とした場合、各厚さＨ３，Ｈ４の
比が（Ｈ３：Ｈ４≒１：２）となるよう構成されてい
る。一方、アウターリード部１６，１６Ａは、樹脂パッ
ケージ１３の外部に延出するよう構成されている。この
アウターリード部１６，１６Ａは樹脂パッケージ１３の
外面に沿って内側に折り曲げられることにより、その先
端部が樹脂パッケージ１３の実装面２２まで引き出され
た構成となっている。更に、折り曲げられた状態におい
て、アウターリード部１６，１６Ａは、樹脂パッケージ
１３に形成された切り込み部２４，２４Ａに係合するよ
う構成されている。
【００４５】この折り曲げ処理を行なう際、前記のよう
に切り込み部２４，２４Ａの形状は樹脂パッケージ１３
の外縁から内側に向かうにつれて漸次その深さが大きく
なる形状とされているため、スプリングバックを考慮し
てアウターリード部１６，１６Ａを実装面２２より深く
折り曲げても、アウターリード部１６，１６Ａの先端部
が樹脂パッケージ１３と接触するのを防止することがで
きる。
【００４６】よって、アウターリード部１６，１６Ａが
各切り込み部２４，２４Ａに確実に係合するリード形状
に精度よく折り曲げることができ、かつ樹脂パッケージ
１３に傷が付くことを防止することができる。ここで、
樹脂パッケージ１３の四隅に位置するアウターリード部
１６Ａ（以下、四隅用アウターリード部１６Ａという）
に注目すると、図７に拡大して示すように、四隅用アウ
ターリード部１６Ａは四隅位置以外に位置するアウター
リード部１６に対してその長さが長くなるよう形成され
ている。
【００４７】具体的には、アウターリード部１６の長さ
Ｌ１に対し、四隅用アウターリード部１６Ａの長さＬ２
は長くなっている（Ｌ２＞Ｌ１）。更に、アウターリー
ド部１６は前記した切り込み部２４に係合し、四隅用ア
ウターリード部１６Ａは四隅用魔切り込み部２４Ａに係
合した構成とされている。この際、前記したように樹脂
パッケージ１３の四隅位置に形成された四隅用切り込み
部２４Ａとそれ以外の切り込み部２４との間には段差部
２５が形成されており、かつ、四隅用切り込み部２４Ａ
に係合する四隅用アウターリード部１６Ａは四隅用切り
込み部２４Ａの切り込み長さに対応して長く形成されて
いる。
【００４８】このため、図７に示すように、四隅用アウ
ターリード部１６Ａは段差部２５によりその面方向の移
動（同図中、矢印Ｘ１で示す方向の移動）が規制され
る。これにより、特に変形が発生し易い樹脂パッケージ
１３の四隅位置に位置する四隅用アウターリード部１６
Ａの変形を防止することができ、半導体装置１０の信頼
性を向上させることができる。
【００４９】尚、、図７に示した例では、段差部２５が
四隅用アウターリード部１６Ａの内側の側面とのみ対向
する構成を示したが、図８に示すように、四隅用アウタ
ーリード部１６Ａの両側部に夫々段差部２５Ａ，２５Ｂ
が形成されるよう各切り込み部２４，２４Ａを形成した
構成としてもよい。この構成では、段差部２５Ａ，２５
Ｂにより、四隅用アウターリード部１６Ａは図８に矢印
Ｘ１，Ｘ２で示す双方向に対する移動が規制されるた
め、四隅用アウターリード部１６Ａの変形をより確実に
防止することができ、更に半導体装置１０の信頼性を向
上させることができる。
【００５０】次に、半導体チップ１２の配設位置、及び
樹脂パッケージ１３，リード１４の形状に注目する。前
記したように、本実施例ではインナーリード部１５とス
テージ１７は略同一平面上にあるよう構成されており、
よって半導体チップ１２のチップ背面１９とインナーリ
ード部１５が略同一平面上にあるよう構成されている。
【００５１】従って、従来のようなインナーリード部５
とステージ７との間に段差を有し、これにより半導体チ
ップ２の背面とインナーリード部５との間に段差を有す
る構成（図２参照）に比べ、半導体チップ１２とインナ
ーリード部１５とを含めた全体の高さ寸法（図４に矢印
Ｈ５で示す）を小さくすることができる。従って、樹脂
パッケージ１３の薄型化を図ることができ、これに伴い
半導体装置１０の低背化を図ることが可能となる。
【００５２】また、本実施例に係る半導体装置１０で
は、アウターリード部１６，１６Ａを樹脂パッケージ１
３の外面に沿って内側に折り曲げる構成としている。こ
の構成とすることにより、アウターリード部１６，１６
Ａの樹脂パッケージ１３の外側方向に対する延出量（図
５（Ａ）に矢印Ｗ４で示す）を小さくすることができ
る。よって、平面視した状態における半導体装置１０の
面積は小さくなり、半導体装置１０の小型化を図ること
ができる。
【００５３】更に、半導体装置１０は、樹脂パッケージ
１３の実装面２２に切り込み部２２４，２４Ａを形成
し、折り曲げられたアウターリード部１６，１６Ａの先
端部がこの切り込み部２４，２４Ａ内に係合するよう構
成している。この構成とすることにより、図４、図５
（Ｂ），（Ｄ）、及び図６参照に示されるように、アウ
ターリード部１６，１６Ａは実装面２２から突出するこ
とはなく、略同一平面上にある構成となるため、これに
よっても半導体装置１０の低背化を図ることができる。
【００５４】しかるに、図４及び図５（Ｃ）に示される
ように、アウターリード部１６，１６Ａを切り込み部２
４，２４Ａ内に係合させても、アウターリード部１６，
１６Ａは樹脂パッケージ１３から露出した構成となって
いる。よって、アウターリード部１６，１６Ａを切り込
み部２４，２４Ａ内に係合させても、半導体装置１０と
実装基板との接合性を維持することができる。
【００５５】次に、前記したインデックス２７の形成位
置とワイヤ１８の形成位置に注目する。図１１及び図１
２は、インデックス２７の形成位置とワイヤ１８の形成
位置との関係を説明するための図である。各図に示すよ
うに、本実施例に係る半導体装置１０では、インデック
ス２７の配設位置とワイヤ１８の配設位置とを離間させ
たことを特徴としている。このように、インデックス２
７の配設位置とワイヤ１８の配設位置を離間させること
により、薄型化された樹脂パッケージ１３であっても、
ワイヤ１８がインデックス２７の形成位置から露出する
ことを防止することができる。
【００５６】即ち、ワイヤ１８はボンディングされた状
態でループ形状をなすため、その頂点部分は樹脂パッケ
ージ１３の表面（実装面２２）に近い所に位置すること
となり、よってワイヤ１３の頂部と実装面２２との間の
肉厚（図１２に矢印Ｈで示す）が薄くなる。また、前記
したように、インデックス２７は樹脂パッケージ１３に
凹部を形成した構成である。
【００５７】従って、図１３及び図１４に示されるよう
に、インデックス２７をワイヤ１８の配設位置に形成す
ると、ワイヤ１８の一部がインデックス２７の底面２８
から露出するおそれがある（図１３及び図１４に、露出
したワイヤ１８を露出部１８Ａとして示している）。こ
のように、露出部１８Ａが樹脂パッケージ１３の表面に
存在すると、半導体装置１０の信頼性が低下してしま
う。
【００５８】しかるに、本実施例のようにインデックス
２７の配設位置とワイヤ１８の配設位置とを離間させる
ことにより、ワイヤ１８の頂部と実装面２２との間にお
ける樹脂パッケージ１３の肉厚Ｈが薄くても、ワイヤ１
８がインデックス２７の形成位置から露出すること（露
出部１８Ａがインデックス２７内に存在すること）を防
止することができる。これにより、薄型化が図られた半
導体装置１０であっても、高い信頼性を維持することが
できる。
【００５９】図９は、上記した半導体装置１０の変形例
である半導体装置３０を示す図である。図４乃至図８を
用いて説明した半導体装置１０は、半導体チップ１２と
インナーリード１５とを電気的に接続する手段としてワ
イヤ１８を用いた構成とした。これに対し、本実施例に
係る半導体装置３０は、半導体チップ１２とインナーリ
ード１５とを電気的に接続する手段としてフリップチッ
プ接合を用いたことを特徴とするものである。具体的に
は、半導体チップ１２の回路形成面２０にバンプ２６を
形成しておき、これをインナーリード１５にフリップチ
ップ実装することにより、半導体チップ１２とインナー
リード１５と接合する構成としている。
【００６０】図４乃至図８に示したワイヤ１８を用いた
半導体装置１０では、樹脂パッケージ１３内にワイヤル
ープを形成する領域を形成する必要がある。よって、樹
脂パッケージ１３の高さが高くなる傾向がある。しかる
に、半導体チップ１２とインナーリード１５とをフリッ
プチップ接合することにより、樹脂パッケージ１３内に
ワイヤループの領域を形成する必要がなくなり、樹脂パ
ッケージ１３の低背化を図ることができる。よって、本
変形例に係る半導体装置３０によれば、半導体装置１０
に対し更なる低背化を図ることが可能となる。
【００６１】続いて、本発明の一実施例である半導体装
置の製造方法について図１１乃至図１９を用いて説明す
る。本実施例では、先に説明した半導体装置１０の製造
方法を例に挙げて説明するものとする。また、半導体装
置１０は多数の工程を経ることにより製造されるが、本
発明の特徴は半導体製造工程におけるリードフレーム切
断工程及びリード成形工程にあり、他の製造工程におい
ては従来と同様の周知の処理を行なうため、以下の説明
ではリードフレーム切断工程及びリード成形工程につい
てのみ説明し、他の工程の説明については省略するもの
とする。
【００６２】図１５は、リードフレーム切断工程を説明
するための図である。このリードフレーム切断工程で
は、ステージ１７に搭載された半導体チップ１２を封止
する樹脂パッケージ１３が形成されたリードフレーム３
０に対し、プレス打ち抜き加工を行なうことにより、隣
接するリード１４間を繋ぐタイバー３１の切断処理、及
びステージ１７とクレドール３５とを接続するサポート
バー３２の切断処理が行なわれる。
【００６３】ところで、ステージ１７に搭載された半導
体チップ１２に対して樹脂モールドを行い樹脂パッケー
ジ１３を形成する際、樹脂モールド用の金型を構成する
上型と下型はリードフレーム３０をクランプする。この
クランプ位置では、若干の樹脂漏れが発生することが知
られており、このためリードフレーム３０にはタイバー
３１が設けられている。また、サポートバー３２の近傍
に形成されたクレドール３０とステージ１７との間隙部
分にも樹脂漏れが発生する（以下、この漏れた樹脂を漏
洩樹脂３３という）。
【００６４】タイバー３１の内側に形成される漏洩樹脂
３３は、タイバー３１を切断する際に同時に除去され
る。このため、タイバー３１の内側に形成される漏洩樹
脂３３が、リードフレーム切断工程後に問題となるよう
なことはない。しかるに、従来では図１６に示されるよ
うに、サポートバー３２の切断はサポートバー３２のみ
（同図に矢印Ｂ−Ｂ線で示す位置のみ）で行なわれてい
たため、サポートバー３２の切断後にもクレドール３０
とステージ１７との間に漏洩樹脂３３が残存していた。
【００６５】この樹脂パッケージ１３の外周に残存した
漏洩樹脂３３は、リードフレーム切断工程以降の製造工
程において樹脂パッケージ１３から剥離し、これに起因
して各種の不都合が発生する。例えば、半導体装置１０
を実装基板に実装する実装工程において漏洩樹脂３３が
剥離した場合、この剥離した漏洩樹脂３３はリード１４
に付着することが多いため、リード１４と実装基板との
半田付けを良好に行なうことができなくなるという不都
合が発生する。このため、従来ではサポートバー３２の
切断処理を行なった後に、別工程として漏洩樹脂３３を
除去する工程を設けていた。
【００６６】これに対し本実施例では、図１５に示され
るように、サポートバー３２を切断する際、サポートバ
ー３２のみを切断するのではなく、同図中に矢印Ｃ−Ｃ
線で示す位置で、即ち漏洩樹脂３３が形成されている範
囲を含みサポートバー３２を切断するよう構成した。こ
れにより、サポートバー３２を切断する際、合わせて漏
洩樹脂３３を除去することができる。よって、従来では
二つの工程であったステージ１７の切断工程と漏洩樹脂
３３の除去工程を一括的に同時に行なうことが可能とな
り、半導体装置の製造工程の簡単化を図ることができ
る。
【００６７】上記したリードフレーム切断工程が終了す
ると、続いてリード成形工程が実施される。図１７乃至
図１９はリード成形工程を説明するための図である
（尚、以下の説明では、アウターリード部１６と言った
場合、四隅用アウターリード部１６Ａを含むものとす
る）。リード成形工程では、リード１４の樹脂パッケー
ジ１３の外部に延出したリード１４（正確には、アウタ
ーリード部１６）を図４に示す所定形状となるよう樹脂
パッケージ１３の外面に沿って内側に折り曲げる処理を
行なう。
【００６８】このリード成形工程では、先ずアウターリ
ード部１６の先端から所定距離離間した位置を折り曲げ
る処理（第１の折曲げ処理）を行なう。図１７は、この
第１の折曲げ処理が終了した状態を示している。この第
１の折曲げ処理により折り曲げられた部分は、前記した
切り込み部２４に係合される部分である。この第１の折
曲げ処理が終了すると、続いてアウターリード部１６を
逆の方向（図中矢印Ａ１で示す方向）に一旦折り曲げる
第２の折曲げ処理を行なう。ここで、逆方向とは、アウ
ターリード部１６が図４に示す所定形状となるようにす
るために折り曲げる折曲げ方向（図中、矢印Ａ２で示す
方向）に対し、逆の方向（図中矢印Ａ１で示す方向）を
いう。そして、この第２の折曲げ処理を実施した後、図
中矢印Ａ１で示す方向に折曲げ処理を行い（第３の折曲
げ処理）、アウターリード部１６を図４に示す所定形状
に成形する。
【００６９】本実施例のように、図１７に示す状態から
直ちにアウターリード部１６を矢印Ａ２方向に折曲げる
のではなく、図中矢印Ａ１で示す逆方向に一旦アウター
リード部１６を曲げた後に、矢印Ａ１で示す方向に折曲
げ処理を行なうことにより、アウターリード部１６の形
成精度の向上を図ることができる。以下、この理由につ
いて説明する。
【００７０】即ち、第２の折曲げ処理を行なう前では、
アウターリード部１６は樹脂パッケージ１３の端部２９
から水平に延出した状態となっているため、本実施例の
ように逆方向に折り曲げることなく、直ちにアウターリ
ード部１６を図中矢印Ａ２方向に折り曲げ加工を行なう
と、アウターリード部１６は樹脂パッケージ１３の端部
２９を支点として曲がり始める。
【００７１】図１９は、直ちに図中矢印Ａ２方向に折り
曲げ加工したアウターリード部１６を示している。同図
に示すように、この折曲げ方法では、アウターリード部
１６は樹脂パッケージ１３の端部２９から直ちに曲がり
始めた形状に成形される。しかるに、この折曲げ方法で
はアウターリード部１６の曲げが安定せず、図中矢印Ｗ
で示す寸法にバラツキが発生する。これは、樹脂パッケ
ージ１３の端部２９の状態が安定していないこと（例え
ば前記した漏洩樹脂３３の切断位置のバラツキ等）に起
因しているものと推定される。また、この折曲げ方法で
は樹脂パッケージ１３の端部２９に過大な負荷が印加さ
れてしまう。
【００７２】これに対し、本実施例のように一旦アウタ
ーリード部１６を成形する方向とは逆方向（Ａ１方向）
に曲げる第２の折曲げ処理を行い、その後にアウターリ
ード部１６を成形方向（Ａ２方向）に折り曲げる第３の
折曲げ処理を行なうことにより、図４に示されるよう
に、成形方向（Ａ２方向）への折り曲がりは樹脂パッケ
ージ１３の端部２９から離間した位置から始まる。これ
により、樹脂パッケージ１３の端部２９に過大な負荷が
印加されることを防止できると共に、アウターリード部
１６の形成精度の向上を図ることができる。
【００７３】尚、第２の折曲げ処理においてアウターリ
ード部１６を一旦逆方向（Ａ１方向）に曲げた後、第３
の折曲げ処理によりアウターリード部１６を成形方向
（Ａ２方向）へ折り曲げることにより、成形方向（Ａ２
方向）への折り曲がり位置がパッケージ１３の端部２９
から離間する位置から始まるのは、次の理由であると推
定される。
【００７４】即ち、第２の折曲げ処理を行なうことによ
り、図１８に矢印Ｄで示す折曲げ位置に塑性変形が発生
し、これに伴いアウターリード部１６の矢印Ｄで示す位
置に加工硬化が発生すると思われる。よって、この加工
硬化が発生した後に、第３の折曲げ処理によりアウター
リード部１６を成形方向（Ａ２方向）へ折り曲げた場
合、この加工硬化が発生した部位Ｄからは折り曲がりに
くく、これより離間した位置から折り曲がるものと推定
される。本発明者の実験によれば、第３の折曲げ処理に
よりアウターリード部１６に発生する折曲がり位置は、
高い精度をもって一定の位置で発生した。よって、アウ
ターリード部１６の形成精度の向上を図ることができ
る。
【００７５】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、半導体チップとインナーリード部とを含め
た高さ寸法を小さくすることができるため、樹脂パッケ
ージ（即ち、半導体装置）の低背化を図ることができ
る。
【００７６】また、アウターリード部を樹脂パッケージ
の外面に沿って内側に折り曲げる構成とすることによ
り、樹脂パッケージの外側方向に対するアウターリード
部の延出量を小さくすることができ、よって半導体装置
の小型化を図ることができる。更に、折り曲げられたア
ウターリード部の先端部がこの切り込み部内に係合する
よう構成したことにより、アウターリード部が実装面か
ら突出することはなく、よって半導体装置の低背化を図
ることができる。
【００７７】また、請求項２記載の発明によれば、半導
体装置の低背化を図りつつ、かつ実装基板とアウターリ
ード部との接合性を維持することができる。また、請求
項３記載の発明によれば、アウターリード部を所定形状
に精度よく折り曲げることができると共に、樹脂パッケ
ージに傷が付くことを防止することができる。
【００７８】また、請求項４記載の発明によれば、四隅
位置に配設されたアウターリード部は段差部によりその
面方向の移動が規制されるため、特に変形が発生し易い
樹脂パッケージの四隅位置に位置するアウターリード部
の変形を防止することができ、半導体装置の信頼性を向
上させることができる。また、請求項５載の発明によれ
ば、ステージ，半導体チップ，及びインナーリード部を
含めた高さ寸法を小さくすることができ、よって樹脂パ
ッケージ（即ち、半導体装置）の低背化を図ることがで
きる。
【００７９】また、請求項６記載の発明によれば、ワイ
ヤ頂部とパッケージ表面との間における樹脂パッケージ
の肉厚が薄くても、ワイヤがインデックスの形成位置か
ら露出することを防止することができ、半導体装置の信
頼性の向上を図ることができる。また、請求項７記載の
発明によれば、認識文字コードの形成を樹脂パッケージ
の形成と同時に行なうことが可能となり、半導体装置の
製造を簡単化することができる。
【００８０】また、請求項８記載の発明によれば、イン
デックスの光学特性を樹脂パッケージ表面の光学特性に
対し異ならせたことにより、インデックスの識別をこの
光学特性差を利用して行なうことが可能となり、インデ
ックスの識別を容易かつ確実に行なうことができる。ま
た、請求項９記載の発明によれば、リードの成形方向へ
の折り曲がりは樹脂パッケージの端部から離間した位置
から始まり、よって樹脂パッケージの端部に過大な負荷
が印加されることを防止できると共に、アウターリード
部の形成精度の向上を図ることができる。
【００８１】更に、請求項１０記載の発明によれば、従
来では二つの工程であったステージの切断工程と漏洩樹
脂の除去工程を一括的に同時に行なうことが可能とな
り、半導体装置の製造工程の簡単化を図ることができ
る。
【図面の簡単な説明】
【図１】従来の一例である半導体装置（ＳＯＰ）を説明
するための図である。
【図２】図１に示す半導体装置の断面図である。
【図３】従来の一例である半導体装置（ＳＯＪ）を説明
するための図である。
【図４】本発明の一実施例である半導体装置の断面図で
ある。
【図５】本発明の一実施例である半導体装置を示してお
り、（Ａ）は平面図，（Ｂ）は側面図，（Ｃ）は底面
図，（Ｄ）は正面図である。
【図６】本発明の一実施例である半導体装置に形成され
る四隅用切り込み部を説明するための側面拡大図である
（その１）。
【図７】本発明の一実施例である半導体装置に形成され
る四隅用切り込み部を説明するための底面拡大図である
（その１）。
【図８】四隅用切り込み部の変形例を説明するための図
である。
【図９】図４に示した半導体装置の変形例を説明するた
めの図である。
【図１０】インデックスと実装面の光学的特性差を説明
するための図である。
【図１１】本発明におけるインデックス形成位置を説明
するための図である（その１）。
【図１２】本発明におけるインデックス形成位置を説明
するための図である（その２）。
【図１３】従来におけるインデックス形成位置を説明す
るための図である（その１）。
【図１４】従来におけるインデックス形成位置を説明す
るための図である（その２）。
【図１５】本発明の一実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム切断工程
を説明するための図である。
【図１６】従来のリードフレーム切断工程を説明するた
めの図である。
【図１７】本発明の一実施例である半導体装置の製造方
法を説明するための図であり、リード成形工程を説明す
るための図である（その１）。
【図１８】本発明の一実施例である半導体装置の製造方
法を説明するための図であり、リード成形工程を説明す
るための図である（その２）。
【図１９】従来のリード成形工程を説明するための図で
ある。
【符号の説明】
１０，３０ 半導体装置 １２ 半導体チップ １３ 樹脂パッケージ １４ リード １５ インナーリード部 １６ アウターリード部 １６Ａ 四隅用アウターリード部 １７ ステージ １８ ワイヤ １８Ａ 露出部 １９ チップ背面 ２２ 実装面 ２３ パッケージ背面 ２４ 切り込み部 ２４Ａ 四隅用切り込み部 ２５，２５Ａ，２５Ｂ 段差部 ２６ バンプ ２７ インデックス ３０ リードフレーム ３２ サポートバー ３３ 漏洩樹脂 ３４ 認識文字コード
フロントページの続き (72)発明者 明石 裕二 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 貴田 進 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F044 AA01 JJ03 5F067 AA01 AA07 AA08 BC15 BC18 BE09 DB02 DF01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 樹脂パッケージと、 該樹脂パッケージ内に封止された半導体チップと、 前記半導体チップに電気的に接続されたインナーリード
    部と、前記樹脂パッケージの外側に延出し実装基板に接
    合されるアウターリード部とを有するリードとを具備し
    てなる半導体装置において、 前記半導体チップの背面と前記インナーリード部が略同
    一平面上にあるよう構成し、 前記樹脂パッケージの前記実装基板と対向する実装面に
    切り込み部を形成し、かつ、前記アウターリード部を前
    記樹脂パッケージの外面に沿って内側に折り曲げること
    により前記実装面に引出し、その先端部が前記切り込み
    部内に係合するよう構成したことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記アウターリード部が前記切り込み部内に位置した状
    態で、前記アウターリード部と前記実装面とが略同一平
    面上にあるよう構成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記切り込み部は、前記樹脂パッケージの外縁から内側
    に向かうにつれて、漸次その深さが大きくなる形状とさ
    れていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記樹脂パッケージの四隅位置に形成される切り込み部
    の切り込み長さを、四隅位置以外に形成される切り込み
    部の切り込み長さに比べて長く形成し、 かつ、前記四隅位置に形成される切り込み部の切り込み
    長さに対応するよう、前記樹脂パッケージの四隅位置に
    配設されるアウターリード部の長さを、四隅位置以外に
    配設されるアウターリード部の長さに比べて長くしたこ
    とを特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置において、 前記半導体チップをステージに搭載すると共に、該ステ
    ージと前記インナーリード部が略同一平面上にあるよう
    構成したことを特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記半導体チップと前記リードとを電気的に接続する手
    段としてワイヤを用いると共に、前記樹脂パッケージに
    インデックスを設け、 かつ、該インデックスの配設位置と前記ワイヤの配設位
    置とを離間させた構成としたことを特徴とする半導体装
    置。
  7. 【請求項７】 請求項１乃至６のいずれかに記載の半導
    体装置において、 前記樹脂パッケージにインデックスを設けると共に、該
    インデックス内に認識文字コードを配設したことを特徴
    とする半導体装置。
  8. 【請求項８】 請求項１乃至７のいずれかに記載の半導
    体装置において、 前記樹脂パッケージにインデックスを設けると共に、該
    インデックスの光学特性を前記樹脂パッケージ表面の光
    学特性に対し異ならせた構成としたことを特徴とする半
    導体装置。
  9. 【請求項９】 樹脂パッケージと、ステージに搭載され
    た状態で前記樹脂パッケージ内に封止される半導体チッ
    プと、前記半導体チップに電気的に接続されるインナー
    リード部と前記樹脂パッケージの外側に延出し実装基板
    に接合されるアウターリード部とよりなるリードとを具
    備し、 前記アウターリード部を前記樹脂パッケージの外面に沿
    って内側に折り曲げることにより前記実装基板と対向す
    る実装面に引出す工程を有する半導体装置の製造方法に
    おいて、 前記リードを前記樹脂パッケージに沿って折り曲げ加工
    する際、 一旦前記リードを成形する方向とは逆方向に曲げ、 その後に前記リードを前記樹脂パッケージの外面に沿っ
    て成形方向に折り曲げることを特徴とする半導体装置の
    製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置を製造する
    半導体装置の製造方法において、 リードフレームから前記リード及び前記樹脂パッケージ
    が形成された前記ステージを切断する際、 前記樹脂パッケージの形成時に発生する漏洩樹脂を、前
    記リード及び前記ステージの切断と同時に切断し除去す
    ることを特徴とする半導体装置の製造方法。
JP11024307A 1998-08-20 1999-02-01 半導体装置及びその製造方法 Withdrawn JP2000133761A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11024307A JP2000133761A (ja) 1998-08-20 1999-02-01 半導体装置及びその製造方法
TW088108931A TWI231970B (en) 1998-08-20 1999-05-29 Semiconductor device and method of producing the same
US09/324,167 US6111312A (en) 1998-08-20 1999-06-02 Semiconductor device with leads engaged with notches
KR1019990020962A KR100316448B1 (ko) 1998-08-20 1999-06-07 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-234705 1998-08-20
JP23470598 1998-08-20
JP11024307A JP2000133761A (ja) 1998-08-20 1999-02-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000133761A true JP2000133761A (ja) 2000-05-12

Family

ID=26361800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11024307A Withdrawn JP2000133761A (ja) 1998-08-20 1999-02-01 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6111312A (ja)
JP (1) JP2000133761A (ja)
KR (1) KR100316448B1 (ja)
TW (1) TWI231970B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201109A (ja) * 2005-01-24 2006-08-03 Nec Tokin Corp 圧電振動ジャイロ
KR100900235B1 (ko) 2007-11-30 2009-05-29 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
WO2023100759A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2004191734A (ja) * 2002-12-12 2004-07-08 Sharp Corp プラスチック基板およびそれを備える液晶表示装置
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US9818675B2 (en) 2015-03-31 2017-11-14 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
JP2017135230A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
CN114096142A (zh) * 2021-12-07 2022-02-25 华东光电集成器件研究所 一种to-247ac封装形式元器件的批量自动贴片托盘

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574668A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 樹脂封止型半導体装置
US5327104A (en) * 1991-10-21 1994-07-05 Seiko Epson Corporation Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201109A (ja) * 2005-01-24 2006-08-03 Nec Tokin Corp 圧電振動ジャイロ
KR100900235B1 (ko) 2007-11-30 2009-05-29 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
WO2023100759A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US6111312A (en) 2000-08-29
KR100316448B1 (ko) 2001-12-12
KR20000016877A (ko) 2000-03-25
TWI231970B (en) 2005-05-01

Similar Documents

Publication Publication Date Title
JP2000133761A (ja) 半導体装置及びその製造方法
JP3334864B2 (ja) 電子装置
TWI431738B (zh) 半導體裝置之製造方法
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
JP2002237563A (ja) モールドされた電子部品
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001177035A (ja) 半導体装置及び半導体装置の製造方法
JP7136767B2 (ja) 半導体装置および半導体装置の製造方法
WO2014030530A1 (ja) 発光装置用パッケージ及び発光装置
JP2001077424A (ja) 光半導体装置およびその製造方法
KR100338225B1 (ko) 반도체장치
JPH0983013A (ja) 光結合装置及びその製造方法
JP4641762B2 (ja) 光半導体装置
JP4849802B2 (ja) 半導体装置
JP2004104153A (ja) 発光素子および半導体装置
JP3308078B2 (ja) 樹脂封止型半導体装置
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JPH09232637A (ja) リードフレームおよび発光素子の製法
JPH04340265A (ja) 表面実装型半導体装置
JP5614203B2 (ja) 半導体装置及びその製造方法
JP3791751B2 (ja) 光結合素子の製造方法
JPH0722542A (ja) 半導体装置および半導体装置の実装構造
JP2000260908A (ja) 表面実装型半導体装置およびその製造方法
JP2023108390A (ja) 半導体装置及び半導体装置の製造方法
JP2519332B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404