JP2519332B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2519332B2
JP2519332B2 JP1507915A JP50791589A JP2519332B2 JP 2519332 B2 JP2519332 B2 JP 2519332B2 JP 1507915 A JP1507915 A JP 1507915A JP 50791589 A JP50791589 A JP 50791589A JP 2519332 B2 JP2519332 B2 JP 2519332B2
Authority
JP
Japan
Prior art keywords
lead
mounting portion
semiconductor device
element mounting
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1507915A
Other languages
English (en)
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1507915A priority Critical patent/JP2519332B2/ja
Application granted granted Critical
Publication of JP2519332B2 publication Critical patent/JP2519332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、ICカード等に使用される薄型の樹脂封止さ
れた半導体装置に関するものである。
背景技術 従来、腕時計、カメラ、ICカード等に使用される半導
体装置は、例えば厚さ0.5mm〜2mm程度の極めて薄型パッ
ケージ構造のものが要求される。
従来のこの種の半導体装置としては、特開昭55−5664
7号公報(文献1)、及び特開昭62−261498号公報(文
献2)等に記載されるものがあった。以下、その構成を
図を用いて説明する。
第1図(a),第1図(b)及び第2図(a),第2
図(b)は、前記文献1に記載された従来の半導体装置
の構造説明図で、第1図(a),第2図(a)は平面
図、及び第1図(b),第2図(b)はその断面図であ
り、両図面中の共通の要素には共通の符号が付されてそ
る。
第1図(a),第1図(b)に示す半導体装置は、ガ
ラスエポキシ基板等からなるプリント基板(Printed Ci
rcuit Board;P.C.B)1を有し、そのプリント基板1の
両面には金属パターンからなるリード1a,1bが形成され
ている。プリント基板1上には半導体素子2が搭載さ
れ、その半導体素子2がワイヤ3によりリード1aに接続
されている。半導体素子2及びワイヤ3は、エポキシ樹
脂等のモールド材4で封止され、いわゆるチップ・オン
・ボード(Chip On Board;C.O.B)を構成している。プ
リント基板1の裏面のリード1bは、ICカード等において
外部機器との電気的な接続端子の役割を果す。
一方、第2図(a),第2図(b)に示す半導体装置
は、2層構造のプリント基板1−1,1−2を有し、その
下側のプリント基板1−1上に形成された凹状の座ぐり
部1cには、半導体素子2が固定され、それがモールド材
4で封止されている。この半導体装置では、上側のプリ
ント基板1−2の表面とモールド材4の表面とを平坦に
することができ、その上、座ぐり部1cにより、半導体素
子2の位置を下げてパッケージ全体の厚さを減少させる
ことができる。従って、ICカード等の薄型で表面が平坦
な機器に組込むのに好適である。
ところが、第1図及び第2図の半導体装置では、主構
成部品に、製造コストの高いプリント基板1,1−1,1−2
を用いており、特に第2図のような2層構造のプリント
基板1−1,1−2を用いると、より製造コストが高くな
るという問題があった。そこで、前記文献2等におい
て、第3図(a),第3図(b)や第4図(a),第4
図(b)に示すような、リードフレームを用いた半導体
装置が提案されている。
第3図(a),第3図(b)は従来の半導体装置の構
造説明図で、同図(a)は平面図、同図(b)はその断
面図である。
この半導体装置は、素子搭載部10a及び複数のリード1
0bを有するリードフレーム10を備え、その素子搭載部10
a上に半導体素子11が固定され、その半導体素子11がワ
イヤ12によりリード10bに接続されている。リードフレ
ーム10は、その上下より図示しない金型で挟み込まれ、
モールド材13でモールド形成されて封止される。
第4図(a),第4図(b)は従来のICカード用半導
体装置に使用されるリードフレームの構造説明図で、同
図(a)はリードフレームの斜視図、同図(b)はその
リードフレームを用いたICカードの斜面図である。
リードフレーム20の外部接続端子20aは、プレス加工
や、かしめ等の手段により、他の配線部分のリード20b
より20〜300μm程度突出して形成されている。そし
て、カード化の際、カード本体21に貼着されるラミネー
トフィルム22に開けられた貫通孔に、リードフレーム20
の外部接続端子20aを嵌め込むことにより、ICカードの
表面を極めてフラットに形成することができる。
しかしながら、上記第3図及び第4図に示されたリー
ドフレームを用いた半導体装置でも、次のような問題点
があった。
(a) モールド成形時、上下の金型により、リードフ
レームのリード部分を完全に押えることができないた
め、モールド材を注入の際、その注入圧によってリード
表面にまでモールド材が廻り込み、薄ばりとなって実用
上支障をきたす。
(b) リードとモールド材との接着は、そのリードの
表面とモールド材との接着力に依存するところが大きい
ため、使用環境によってはリードの剥離が生じる。
(c) 各リード間におけるモールド材のみの部分は、
機械的強度が弱く、クラック等が発生するおそれがあっ
た。
本発明は、前記従来技術が持っていた問題点として、
リード表面のモールド材の薄ばりの点、リードとモール
ド材間の接着力が小さい点、各リード間におけるモール
ド材のみの部分の機械的強度が小さい点について解決し
た安価な半導体装置を提供するものである。
発明の開示 即ち、本発明は、第1の厚さである素子搭載部と、こ
の素子搭載部上に搭載された半導体素子と、この半導体
素子の周辺に離間して形成された少なくとも一部が第1
の厚さより厚い第2の厚さである導電性を有する複数の
リードと、この半導体素子とこれらリードとを接続する
複数の導電体と、前記リードの一部の表裏面を露出させ
た状態で前記素子搭載部と前記半導体素子と前記リード
と前記導電体とを封止する第2の厚さのモールド材と
を、備えてなることを特徴とする半導体装置である。こ
の半導体装置によれば、上下金型をリードの第2の厚さ
で決められる厚さまで押圧し、モールド材にて封止する
ことができるので、リードの第2厚さ部分におけるモー
ルド材の廻り込みによる薄ばりの発生を防止できる。
又は、本発明は、前記リードの第2の厚さ部分を、リ
ード延在部を折り曲げることによって形成しているの
で、安価な半導体装置を容易に製造できる。さらに、こ
のリード延在部を、他のリードに接することなく他のリ
ードに対してはり出して延在させたので、リードの剥離
を防止できると共に、モールド材部分のクラックを防止
でき、半導体装置の機械的強度が向上する。
又、本発明は、素子搭載部と、この素子搭載部上に搭
載された半導体素子と、この半導体素子の周辺に離間し
て形成された導電性を有する複数のリードと、前記リー
ドと前記半導体素子とを接続する導電体と、複数の前記
リード端子で共通に保持される1又は2以上の絶縁性補
強体と、前記絶縁性補強体を狭持するように折り曲げら
れた前記リードから延在する導電性を有するリード延在
部と、前記リードの一部と前記リード延在部の一部とを
露出させた状態で前記素子搭載部と前記半導体素子と前
記リードと前記リード延在部と前記絶縁性補強体とを封
止するモールド材とを設けた半導体装置である。この発
明によれば、リード延在部を上方に折り曲げ、これでか
かえるような形で、絶縁性補強体を機械的に固定し、こ
のリード延在部を上下金型に密着する様に圧力をかけて
挟み込んだ上で、モールド材で封止成形を行ったので、
リード又はリード延在部の露出面におけるモールド材の
薄ばりの発生を防止できる。さらに、絶縁性補強体によ
り半導体装置の機械的強度が向上すると共に、リードが
この補強体に固定されているために剥離が防止できる。
図面の簡単な説明 第1図(a)〜第4図(a)及び第1図(b)〜第4
図(b)はそれぞれ、従来の半導体装置を示す平面図及
び断面図、第5図(a)は本発明の1実施例を示す樹脂
封止型の半導体装置の平面図、第5図(b)は第5図
(a)に示されるA−A線での断面図であり第6図
(a)〜第6図(d)はその製造方法を説明するための
図、第7図(a)及び第7図(b)は本発明の他の実施
例に用いるためのリードフレームを示す平面図、第8図
(a)及び第8図(b)はそれぞれ他の実施例を示す半
導体装置の平面図及び断面図、第9図(a)〜第9図
(c)はそれぞれ他の実施例を示す半導体装置の上面
図、底面図及び断面図であり第10図(a)〜第10図
(d)はその製造方法を説明するための図、第11図
(a)〜第11図(c)はそれぞれ他の実施例を示す半導
体装置の上面図、底面図及び断面図であり第12図(a)
〜第12図(e)はその製造方法を説明するための図、第
13図(a)及び第13図(b)は他の実施例の半導体装置
に用いる絶縁性補強体の平面図である。
尚、各図において、同一部分には同一符号を付してい
る。
発明を実施するための最良の形態 以下添付図面を用いて、本発明の実施例を詳細に説明
する。
第5図(a)及び第5図(b)において、半導体素子
51は、図示しないAgペースト等の接着剤あるいはAu−Si
共晶等の手段を用いて素子搭載部52の上面に固着されて
いる。
この素子搭載部52は、導電性を有した、例えばCu合金
(Cu;97.8%,Sn;2%,Ni;0.2%)またはFe合金(Fe;58
%,Ni;42%:通称42合金)からなる金属板で、0.1mm〜
0.2mmの厚さを有している。
素子搭載部52の周囲には半導体素子51とAu等のワイヤ
53を介し接続される複数のリード54が、素子搭載部52の
下面延長上に下面を有し配設されている。
このリード54は、素子搭載部52と同じ材質からなり、
ワイヤ53が接続される接続面54aとそれと隣接する突出
部54bとで構成されている。
その接続面54aは、素子搭載部52と等しい厚さで、且
つ素子搭載部52側に位置し、ワイヤ53が接続されてい
る。また半導体素子51、素子搭載部52及びワイヤ53と共
に、モールド材としてエポキシ樹脂(以下単に樹脂と称
し用いる)55で封止されている。
また突出部54bは、樹脂55の上面延長上まで突出して
おり、素子搭載部52側とその反対側の全側面では樹脂55
と密着され、上面では樹脂55に覆われずに露出され、且
つ樹脂55と共に平坦化されている。ここは例えば0.6mm
〜0.7mmの厚さを有している。
尚、突出部54bの素子搭載部52側とは反対側の側面の
下方に有する極小な突起部は、半導体装置を個片分割す
る際にカットされたサポートバー56である。
樹脂55は、半導体素子51,素子搭載部52、ワイヤ53と
リード54を封止し、その上面は突出部54bの上面と同一
平面上に、またその下面は素子搭載部52またはリード54
の下面と同一平面上に構成されている。すなわち素子搭
載部52及びリード54の下面は樹脂55で覆われずに露出さ
れ、他装置との接続部を成している。また、突出部54b
の上面でも他装置との接続部とすることができる。
次に、以上のように構成される半導体装置の製造方法
について、第6図(a)〜第6図(d)を用いて説明す
る。
第6図(a)は、半導体装置の製造に用いられるリー
ドフレームである。
このリードフレームは、例えばCu合金(Cu;97.8%,S
n;2%,Ni;0.2%)またはFe合金(Fe;58%,Ni;42%:通
称42合金)からなり、ほぼ平行に配列された2本の第1
の外枠57と、それを支持する複数の第2の外枠58と、そ
の第2の外枠58間に位置し、サポートバー56で連結し
て、支持されるリード54を有している。更に、その外枠
57には樹脂55が注入される注入ゲート59及び樹脂封止部
の空気が樹脂55の注入によって排出されるエアーベント
60が形成されている。また、複数本のリード54の中の1
本は、素子搭載部52、接続面54aと突出面54bを有してい
る。
そして、素子搭載部52、接続面54a、サポートバー56
並びに注入ゲート59、エアーベント60に相当する部分
(以下単に薄板部と称し用いる)を、従来から用いられ
ているハーフエッチングによって、あらかじめ第1,第2
の外枠57,58の厚さよりかなり薄い状態に形成してお
く。例えば、第1,第2の外枠57,58の厚さが0.7mmなら薄
板部の厚さを0.2mmに形成する。
次に、第6図(b)のように、素子搭載部52上に、半
導体素子51を図示しないAgペースト等の接着剤あるいは
Au−Si共晶等を用いて固着し、次に、その半導体素子51
と接続面54aとの間を、従来から用いていたワイヤボン
ディング方法によって、Au等のワイヤ53で接続する。
その後、このリードフレームを、図示しない狭持面が
平らな上部金型と下部金型とで上下方向から狭持する。
次に、第6図(c)のように、樹脂55、例えばエポキ
シ樹脂を注入ゲート59より注入し、その後硬化する。そ
の際、エアーベント60から樹脂封止部の空気はスムーズ
に排出されるため、樹脂55の成型性は良好となる。ま
た、突出部54bは上・下部金型に密着した状態にあるの
で、樹脂55の突出部54bの上面へのまわり込みによる不
都合は生じないと共に、樹脂55の注入時間及び圧力によ
るリード54のばたつきが抑制され、もって下部金型との
間隙への樹脂55の侵入が防止できている。
その後、図中の一点鎖線に示されている半導体装置の
外形に沿ってプレス打抜き等の手段を用いて個片分割す
ることにより、第5図(a)及び(b)に示されるよう
な半導体装置が得られる。また、図中の一点鎖線に示さ
れている半導体装置の外形を封止成型時に形成できるよ
うな仕様の、上・下金型を用いてもよい。
また、2の実施例においては、リードフレームの第1,
第2の外枠57,58と硬化した樹脂55とはサポートバー56
のみをカットすることで容易に個々の半導体装置を外す
ことができる。よって、第6図(d)に示すようにリー
ドフレームに於て、第6図(c)に示されるプレス打抜
き部分(図中一点鎖線)に沿って第1,第2の外枠57,58
を設けると良い。これにより、半導体装置の個片分割工
程において、例えばそれをプレス打抜きする場合では、
カット部分の減少により、もって刃部への負担が軽減さ
れる。また、サポートバー56を短縮でき、もってリード
フレームのパターン密度も向上できる。
また、第6図(a)に示す素子搭載部52等の薄板部で
あるリードフレームの所定部分を薄い状態に形成する他
の方法として、第7図(a)及び第7図(b)を用いて
説明する。
A,Bはそれぞれリードフレームであり、各々の厚さ
を、リードフレームAは0.2mm、リードフレームBは0.5
mmとする。
このリードフレームAは、外枠57,58、注入ゲート5
9、エアーベント60、素子搭載部52、リード54とサポー
トバー56に相当するパターン以外の部分がプレス打抜き
されている。
またリードフレームBは、突出部54b、サポートバー5
6、外枠57,58に相当するパターン以外の部分がプレス打
抜きされ、素子搭載部52、接合面54a、注入ゲート59及
びエアーベント60に相当するパターンの部分はプレス打
抜きによって除去されているものである。
そして、リードフレームAを下部とし、その上部にリ
ードフレームBを、例えば導電性の接着剤を用いたり、
溶接(スポット溶接)等により重ねることによって、リ
ードフレームの所定部分を薄い応対に形成することがで
きる。
この方法は、前述したハーフエッチングを用いる方法
に対し、すでに平面に於て平坦化された複数のリードフ
レームの貼り合せによるため、素子搭載部52の上面及び
接続面54a上面は平坦率が高く、半導体素子51及びワイ
ヤ53の固着,接続具合も良い。更に、角部には曲面状態
はなく、接続面54a上面を狭くすることも可能であり、
もって半導体装置の縮小化が期待できるものである。
第8図(a)及び第8図(b)は他の実施例を示す半
導体装置であり、それぞれ、その平面図、C−C線での
断面図である。
第5図を用いて説明した実施例では接続面54aの高さ
と、素子搭載部52に固着された半導体素子51の高さが、
前者の方が低い場合を示しているが、これに限らず双方
の高さを同じに形成してもよい。この場合はワイヤ53が
たるみ、素子搭載部52への接触等の不都合を解消するこ
とができる。そして、そのような構造を有するリードフ
レームを形成するには、上記したエッチングを用いて
も、また異なるパターンを有するリードフレームを3枚
重ねる方法等が考えられる。
第9図(a)〜第9図(c)は、他の実施例を示す半
導体装置であり、それぞれ、上面図、底面図及び第9図
(a)のA−A線での断面図である。
第9図(a)〜第9図(c)において、半導体素子51
は、素子搭載部52の上面に固着され、複数のリード54に
ワイヤ53で接続されている。これらは、リード54の底面
及びリード延在部61の表面を露出した状態で樹脂55によ
りモールド成形されている。
次に、第9図(a)〜第9図(c)に示した半導体装
置の製造方法について、第10図(a)〜第10図(d)を
用いて説明する。
第10図(a)は、第9図に示した半導体装置に用いら
れるリードフレームの平面図であり、第10図(a)にお
いてリードフレーム62は、例えば厚さ0.1mm〜0.2mm程度
のCu合金やFe合金等の金属板を用いてプレス加工やエッ
チング加工等により作られるもので、ほぼ平行に配列さ
れた2本のフレーム枠57,57を有している。フレーム枠5
7,57間には、サポート部56により支持された素子搭載部
52を有し、その素子搭載部52の周囲には、サポート部56
によりそれぞれ支持された複数の矩形状の外部端子用リ
ード54が設けられている。各リード54の一部は、近接す
るリード54に対してはり出しており、破線にて示される
位置で90゜上方に折曲げられるリード延在部61が延設さ
れている。さらに各リード延在部61の両側には、折り曲
げが容易となるように凹状の切り欠き部がそれぞれ設け
られている。また、素子搭載部52の一部には、リード54
と同様に、リード延在部61が形成されている。
次に第10図(b)は半導体素子が搭載されたリードフ
レームを示す平面図である。第10図(b)において、リ
ード延在部61が90゜上方に折り曲げられた後、リードフ
レーム62の素子搭載部52上に、Agペースト等の接着剤あ
るいはAu−Si共晶等の固着手段を用いて半導体素子51が
固定され、その半導体素子51の端子がワイヤ53によりリ
ード54の表面に接続される。
半導体素子51が搭載されたリードフレーム62は、第10
図(c)に示すように、モールド成形のために上金型63
と下金型64の間にセットされる。上金型63と下金型64と
で、リードフレーム62を上下方向から挟み込むと、フレ
ーム枠57,57が上,下金型63,64間に固定されると共に、
各リード54及び素子搭載部52のリード延在部61が上金型
63により下方向に押圧されるため、その各リード54及び
素子搭載部52の裏面が下金型64に密着固定される。そし
て、例えば、上金型63に設けられた図示しない注入ゲー
トより溶融樹脂等のモールド材55を注入すれば、第10図
(d)に示すように、素子搭載部52と各リード54、各リ
ード54間、半導体素子51、及びワイヤ53がモールド材55
で封止される。
その後、上,下金型63,64を取り除き、プレス等の手
段を用いてサポート部56を切断し、個片分割すれば、第
9図(a)〜(c)に示すような、モールド成形された
半導体装置が得られる。この半導体装置の表面にはリー
ド延在部61の上面が露出し、底面には素子搭載部52の裏
面及びリード54の裏面がそれぞれ露出している。この半
導体装置をICカード等に組込んだ場合、露出したリード
54の裏面は、外部機器等との接続用の端子として使用さ
れる。
上記実施例のリードフレーム62及びそれを用いた半導
体装置では、次のような利点を有している。
(i) 素子搭載部52及びリード54の一部であるリード
延在部61を上方に折曲げて半導体装置を形成したので、
モールド成形の際に、上金型63でそのリード延在部61を
下方向に押圧すれば、素子搭載部52及びリード54の裏面
が下金型64に密着固定される。そのため、特にリード54
の裏面へのモールド材55の廻り込みによる薄ばりの発生
を防止できる。
(ii) 素子搭載部52及びリード54の一部であるリード
延在部61に切り欠き部を設けたので、この切り欠き部内
にモールド材55が充填される。そのため、アンカー効果
により、特にモールド材底面からのリード54の剥離を防
止でき、半導体装置の信頼性が向上する。
(iii) リード延在部61を、近接するリード54方向へ
はり出すようにしたので、リード54間等のモールド材部
分のクラックを防止できる。その上、リード延在部61が
骨格のような働きをするため、半導体装置の機械的強度
が著しく向上する。従って、半導体装置の信頼性を低下
させることなく、薄型化をより向上させることができ
る。
(iv) リードフレーム62は、従来のような肉厚を厚く
したもの等に比べて、工程数を増やすことなく簡単に製
造でき、生産性にも優れている。
第11図(a)〜第11図(c)はそれぞれ他の実施例の
半導体装置を示す断面図、上面図及び底面図である。
第11図(a)〜第11図(c)において、半導体素子51
は、素子搭載部52の上面に固着され、複数のリード54に
ワイヤ53で接続されている。絶縁性補強体65は、リード
54から延在するリード延在部61を折り曲げることによ
り、複数のリード54及びリード延在部61にて狭持されて
いる。これらは、リード54の底面及びリード延在部61の
表面を露出した状態で、樹脂55によりモールド成形され
ている。以下、第12図(a)〜第12図(e)を用いて、
この半導体装置の製造方法を説明する。
第12図(a)において、リードフレーム62は、素子搭
載部52、リード54、サポート部56、外枠57、リード延在
部61に相当するパターンの部分を残して、選択的にエッ
チングあるいはスタンピングプレス加工等の手段を用い
て成形加工することにより得られたものである。リード
延在部61は破線にて示される位置で約90゜折曲げられ、
絶縁性補強体65を固定する。
第12図(b)において、絶縁性フレーム66は、絶縁性
補強体65をフレーム状に成形したものであり、アルマイ
ト等の金属酸化物あるいは樹脂等の素材で形成され、モ
ールド成形時における樹脂55の注入ゲート59を備えてい
る。
次に第12図(c)において、絶縁性フレーム66をリー
ドフレーム62に重ね合わせ、絶縁性補強体65を複数のリ
ード延在部61でかかえ込むような形で折り曲げることに
より固定する。その後、半導体素子51を素子搭載部52の
上面に固定しワイヤ53により接続する。
次に、第12図(d)において、上・下金型63,64によ
り上下方向よりはさみ込まれ、エポキシ樹脂等により封
止成形されるが、その際リード延在部61及び絶縁性補強
体65が上金型63により押えつけられるため、リード54は
下金型64に完全に密着し、樹脂のリード54下面への廻り
込みはなく、薄ばりの発生を防止することができる。
第12図(e)は、封止成形後の状態を示す平面図であ
り、素子搭載部52及びリード54の底面、リード延在部61
の表面を露出した状態で樹脂55により封止成形されてい
る。
この半導体装置では、絶縁性補強体65により複数のリ
ード54を共通に固定しているので、各リード54間の樹脂
55部におけるクラック発生を防止できると共に、リード
54の剥離を防止することができる。さらに、この半導体
装置の選別を、露出したリード延在部61の表面に直接プ
ローブ針等を接触させて行うことができ、従ってリード
54の底面を外部機器との接続端子として用いることによ
り、針キズ等の外観上の問題点を防止することができ
る。
尚、この実施例においても最終的にはプレス等の手段
を用いて、外枠57及び絶縁性フレーム66より切り離し、
個片分割することにより第11図(a)〜(c)に示され
るようなモールド成形された半導体装置が得られる。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
上記実施例では、ワイヤボンディング型のものにつ
いて説明したが、ワイヤレスボンディング型のものに変
形することも可能である。
例えば、第5図の素子搭載部52を細くするか、あるい
は省略し、それに応じて第5図に示す左右のリード54を
相互に接近させ、バンプ電極付きの半導体素子を、その
バンプ電極を介して直接リード54に接続すれば、ワイヤ
レスボンディング型の半導体装置を得ることができ、そ
れによってより構造の簡単化と薄型化が可能となる。
第11図における、絶縁性補強体65は2本の棒状のも
のについて説明したが、第13図(a)及び第13図(b)
に示すようにU状あるいは枠状のものを用いることもで
きる。
産業上の利用可能性 以上詳細に説明したように、本発明に係る樹脂封止型
の半導体装置は、リードと樹脂との接着力が強くリード
の剥離がなく、リード表面の樹脂による薄ばりがなく、
各リード間における樹脂部の機械的強度が強いという利
点を有し、例えば腕時計、カメラ、ICカード等の薄型で
小型の半導体装置として極めて有効に利用することがで
きる。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】第1の厚さである素子搭載部と、 該素子搭載部上に搭載された半導体素子と、 該半導体素子の周囲に離間して形成された少なくとも一
    部が第1の厚さと該半導体素子の厚さとの和より厚い第
    2の厚さ部分を有する導電性の複数のリードと、該半導
    体素子と該リードとを接続する導電体と、 前記素子搭載部と前記半導体素子と前記リードと前記導
    電体とを封止するモールド材とを備え、 このモールド材は、前記リードの第2の厚さ部分の表裏
    面を露出させた状態で、かつ、その上下面が前記リード
    の第2の厚さ部分の表裏面と略同一面に形成されてい
    る、 ことを特徴とする半導体装置。
  2. 【請求項2】前記素子搭載部が前記リードの1つから延
    在してなる導電性を有する部材であることを特徴とする
    請求の範囲第1項記載の半導体装置。
  3. 【請求項3】第1の厚さである素子搭載部と、 該素子搭載部上に搭載された半導体素子と、 該半導体素子の周辺に離間して形成された導電性を有す
    る複数のリードと、 該リードから第1の厚さと前記半導体素子の厚さとの和
    より厚い第2の厚さをもって上方向に延在する導電性を
    有するリード延在部と、 前記リードと前記半導体素子とを接続する導電体と、 前記素子搭載部と前記半導体素子と前記リードと前記リ
    ード延在部と前記導電体とを封止するモールド材とを備
    え、 このモールド材は、前記リード延在部の上端と、前記リ
    ードの下面とを露出させた状態で、かつ、その上下面が
    前記リードの上端と、前記リードの下面とのそれぞれと
    略同一面に形成されている、 ことを特徴とする半導体装置。
  4. 【請求項4】前記素子搭載部が前記リードの1つから延
    在してなる導電性を有する部材であることを特徴とする
    請求の範囲第3項記載の半導体装置。
  5. 【請求項5】前記リード延在部が他のリードに接するこ
    となく他のリードに対してはり出して延在していること
    を特徴とする請求の範囲第3項記載の半導体装置。
  6. 【請求項6】素子搭載部と、 該素子搭載部上に搭載された半導体素子と、 該半導体素子の周辺に離間して形成された導電性を有す
    る複数のリードと、 前記リードと前記半導体素子とを接続する導電体と、 複数の前記リード端子で共通に保持される1又は2以上
    の絶縁性補強体と、 前記絶縁性補強体を挟持するように折り曲げられた前記
    リードから延在する導電性を有するリード延在部と、 前記素子搭載部と前記半導体素子と前記リードと前記リ
    ード延在部と前記絶縁性補強体とを封止するモールド材
    とを備え、 このモールド材は、前記リード延在部の上端と、前記リ
    ードの下面とを露出させた状態で、かつ、その上下面が
    前記リードの上端と、前記リードの下面とのそれぞれと
    略同一面に形成されている、 ことを特徴とする半導体装置。
  7. 【請求項7】前記素子搭載部が前記リードの1つから延
    在してなる導電性を有する部材であることを特徴とする
    請求の範囲第6項記載の半導体装置。
JP1507915A 1988-07-08 1989-07-06 半導体装置 Expired - Fee Related JP2519332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1507915A JP2519332B2 (ja) 1988-07-08 1989-07-06 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16883488 1988-07-08
JP63-168834 1989-03-20
JP1-68894 1989-03-20
JP6889489 1989-03-20
JP1507915A JP2519332B2 (ja) 1988-07-08 1989-07-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2519332B2 true JP2519332B2 (ja) 1996-07-31

Family

ID=27299897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1507915A Expired - Fee Related JP2519332B2 (ja) 1988-07-08 1989-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2519332B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122559A (en) * 1980-12-08 1982-07-30 Gao Ges Automation Org Integrated circuit module support
JPS59227143A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6214450A (ja) * 1985-07-11 1987-01-23 Nec Corp リ−ドフレ−ム
JPS62158352A (ja) * 1986-01-06 1987-07-14 Mitsubishi Electric Corp 樹脂封止半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122559A (en) * 1980-12-08 1982-07-30 Gao Ges Automation Org Integrated circuit module support
JPS59227143A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6214450A (ja) * 1985-07-11 1987-01-23 Nec Corp リ−ドフレ−ム
JPS62158352A (ja) * 1986-01-06 1987-07-14 Mitsubishi Electric Corp 樹脂封止半導体装置

Similar Documents

Publication Publication Date Title
US5157475A (en) Semiconductor device having a particular conductive lead structure
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
EP0854511B1 (en) Resin sealing type semiconductor device
US6521987B1 (en) Plastic integrated circuit device package and method for making the package
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
US7659634B2 (en) Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
CN112913009B (zh) 半导体装置以及引线框材料
JP2000188366A (ja) 半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP4918391B2 (ja) 半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
US20030124775A1 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic device
JP2519332B2 (ja) 半導体装置
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP3495566B2 (ja) 半導体装置
CN219457613U (zh) 封装结构

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees