JP4353935B2 - リードレスパッケージ型半導体装置 - Google Patents

リードレスパッケージ型半導体装置 Download PDF

Info

Publication number
JP4353935B2
JP4353935B2 JP2005321697A JP2005321697A JP4353935B2 JP 4353935 B2 JP4353935 B2 JP 4353935B2 JP 2005321697 A JP2005321697 A JP 2005321697A JP 2005321697 A JP2005321697 A JP 2005321697A JP 4353935 B2 JP4353935 B2 JP 4353935B2
Authority
JP
Japan
Prior art keywords
lead frame
electrodes
electrode
leadless package
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005321697A
Other languages
English (en)
Other versions
JP2006060255A (ja
Inventor
幸徳 田平
壯和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005321697A priority Critical patent/JP4353935B2/ja
Publication of JP2006060255A publication Critical patent/JP2006060255A/ja
Application granted granted Critical
Publication of JP4353935B2 publication Critical patent/JP4353935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明はリードレスパッケージ型半導体装置に関するものである。
リードレスパッケージ型の半導体装置（以下、リードレスパッケージと称する）は、半導体チップを封止した封止樹脂から外部接続用の電極としてのリードが突出されていないため、パッケージの外形寸法が封止樹脂の外形寸法と同一に構成できるため、半導体装置の小型化、薄型化に有利である。このようなリードレスパッケージとして特許文献１に記載の技術がある。この特許文献１の技術は、図１６（ａ）に示すように、半導体チップ３０１を樹脂パッケージ３０２で封止しており、樹脂パッケージ３０２の底面に設けられた樹脂突起３０３の表面に外部接続用のリードとしての金属膜３０４を形成し、この金属膜３０４と半導体チップ３０１の電極３０５とをボンディングワイヤ３０６により電気接続した構成である。
特許第３０７４２６４号明細書
この特許文献１の技術は、図には表れないがリードフレームを利用して半導体チップ３０１を支持した状態で金属膜３０４に対してボンディングワイヤ３０６の接続、及び樹脂パッケージ３０２の形成を行い、その後にリードフレームを除去する製造技術が採用されているが、リードフレームに半導体チップをマウントし、当該リードフレームを残した構成のリードレスパッケージも提案されている。図１６（ｂ）はその例であり、リードフレーム４０２上に半導体チップ４０１を搭載し、半導体チップ４０１と外部接続用のリード４０３との間をボンディングワイヤ４０４により電気接続した上で半導体チップ４０１及びボンディングワイヤ４０４等を封止樹脂４０５により一括封止し、その後にリードフレーム４０４を切断分離して個々のパッケージを形成するものである。このように図１６（ａ）に示した特許文献１のリードレスパッケージ、あるいは図１６（ｂ）に示したリードレスパッケージでは、外部接続用のリードがパッケージの外形寸法と同一寸法に形成されるためパッケージの小型化、薄型化に有利である。
従来のリードレスパッケージの構成では、半導体チップと外部接続用のリードとをボンディングワイヤで接続しているため、ボンディングヤイヤが半導体チップのエッジ部に短絡しないようなループ形状を必要とするための高さ寸法だけパッケージの高さ寸法が必要であり、パッケージの小型化、特に薄型化を進める上での障害になる。また、半導体チップとリードとを細いボンディングワイヤで接続しているため、複数個の半導体チップに対してそれぞれワイヤボンディングの工程が必要であり、製造工数が多くなるという問題もある。さらに、ボンディングワイヤの電気抵抗が大きく、リードレスパッケージの高速動作の点で好ましくないという問題もある。
これらの問題のうち、電気抵抗の問題に対しては、従来では、図１６（ｂ）の構成に対し、図１７（ａ）のように、ボンディングワイヤに代えて金属板片４０６で半導体チップ４０１とリード４０３とを接続するパッケージ形態や、図１７（ｂ）のように、リードフレーム４０２の一部を金属片端子４０７として延長して半導体チップ４０１に接続するパッケージ形態が提案されている。これらの技術では、金属板片や金属片端子をボンディングワイヤよりも低抵抗化できるためパッケージにおける電気抵抗を低減し、高速動作を実現する上では有利である。しかしながら、これらの改善された技術においても、金属板片や金属片端子によってパッケージの薄型化を図ることは困難であり、また、個々の半導体チップに対して金属板片や金属片端子を接続するための工程が必要であり、製造工数を低減することは困難である。
本発明の目的は、パッケージの小型化、薄型化を図るとともに半導体チップとリードとの電気抵抗を低減し、しかも製造工数を削減することが可能なリードレスパッケージ型半導体装置を提供するものである。
本発明は、一方の面に１つの電極が設けられ、他方の面に複数の電極が設けられた複数の半導体チップと、一方の面に設けられた全ての電極が直接接続された１つの共通外部電極と、他方の面に設けられた全ての電極の各々に独立して直接接続された複数の個別外部電極と、共通外部電極と個別外部電極とで挟まれる領域に充填されて複数の半導体チップを封止する封止樹脂とを備えることを特徴とする。
また、個別外部電極は、封止樹脂から露呈された電極部と、当該電極部の面積よりも大きい面積を有する電極配線部とを有し、当該電極配線部が他方の面に設けられた電極に直接接続される。この電極配線部は封止樹脂によって被覆される。
本発明の半導体装置によれば、複数の半導体チップの一方の面の１つの電極を共通外部電極に直接接続し、各半導体チップの他方の面の各複数の電極をそれぞれ個別外部電極に直接接続し、これら外部電極の間に封止樹脂を充填して半導体チップを封止した構成としているので、半導体チップの電極と各外部電極とを電気接続するためのボンディングワイヤ等が不要になり、リードレスパッケージの高さ寸法を低減し、小型化、薄型化が可能になる。また、ボンディングワイヤ等が不要になることで、半導体チップとリードフレームとの間の電気抵抗を低減し、高速動作を実現する上で有利になる。また、個々の半導体チップに対するボンディングワイヤ等の接続工程が不要になり、製造工数を低減することが可能になる。
さらに、個別外部電極は当該個別外部電極の面積よりも大きな面積の電極配線部を一体的に接続しており、この電極配線部を介して半導体チップの電極が接続されるので、個別外部電極に対する半導体チップの電極のボンディングが容易になるとともに、複数の個別外部電極の各面積を必要最小限の面積にすることができ、リードレスパッケージを回路基板等に実装する際に隣接する個別外部電極が実装用半田等によって短絡するようなこともない。
次に、本発明の実施例を図面を参照して説明する。図１は本発明をＭＯＳＦＥＴ素子からなる半導体チップ（以下、ＭＯＳチップと称する）を一体的にパッケージしたリードレスパッケージ型半導体装置（以下、リードレスパッケージＬＬＰと称する）の実施例１の概略構成斜視図であり、同図（ａ）は上面側から見た図、（ｂ）は下面側から見た図である。図２は封止樹脂を除いた部分分解斜視図、図３は図１（ａ）のＡＡ線に沿う縦断面図である。この実施例１のリードレスパッケージＬＬＰは２つのＭＯＳチップをパッケージした構成例であり、第１のリードフレームＬ１上に同一構成をした第１及び第２の２つのＭＯＳチップＭＣ１，ＭＣ２が平面配置され、各ＭＯＳチップＭＣ１，ＭＣ２の各裏面のドレイン電極において共通外部ドレイン電極ＴＤとしての前記第１のリードフレームＬ１上に固定されている。また、前記２つのＭＯＳチップＭＣ１，ＭＣ２の表面上には第１及び第２の外部ゲート電極ＴＧ１，ＴＧ２と、第１及び第２の外部ソース電極ＴＳ１，ＴＳ２を構成している第２のリードフレームＬ２が載置され、各ＭＯＳチップＭＣ１，ＭＣ２の表面に形成された複数の電極に接続されている。前記第１及び第２のリードフレームＬ１，Ｌ２は前記２つのＭＯＳチップＭＣ１，ＭＣ２を挟み込むのに必要な最小面積の寸法に形成されており、これら第１及び第２のリードフレームＬ１，Ｌ２の間に樹脂Ｒが充填され、前記２つのＭＯＳチップＭＣ１，ＭＣ２を樹脂封止してリードレスパッケージＬＬＰを構成している。
前記第１及び第２の２つのＭＯＳチップＭＣ１，ＭＣ２はそれぞれ図４に断面構造を示すように、パワーＭＯＳＦＥＴとして形成されている。ここでは、ｎ+ 型基板１０１上にｎ- 型エピタキシャル層１０２が形成されており、このｎ- 型エピタキシャル層１０２の主面にｐ型ベース層１０３が形成され、このｐ型ベース層１０３にｎ+ 型ソース層１０４が形成されている。前記ｎ- 型エピタキシャル層１０２の表面にはゲート絶縁膜１０５が形成され、前記ｎ+ 型ソース層１０４で挟まれた領域にはポリシリコンゲート１０６が形成される。また、ポリシリコンゲート１０６を覆う層間絶縁膜１０７には前記ｐ型ベース層１０３ないしｎ+ 型ソース領域１０４を含む領域にソースコンタクトホール１０８が開口され、このソースコンタクトホール１０８には金属膜からなるソース電極１０９（図２のＳ１，Ｓ２）が形成される。また、前記ポリシリコンゲート１０６の上層には金属膜からなるゲート電極１１０（図２のＧ１，Ｇ２）が形成され、これらのゲート電極１１０及びソース電極１０９にはそれぞれ図２に示したような金バンプ（あるいは半田ボール）Ｂが形成される。また、ｎ+ 型基板１０１の裏面には金属膜からなるドレイン電極１１１（図２のＤ１，Ｄ２）が形成される。
前記２つのＭＯＳチップＭＣ１，ＭＣ２は、図５に等価回路を示すように、それぞれのドレイン電極Ｄ１，Ｄ２が相互に電気接続され、リードレスパッケージとしての共通外部ドレイン電極ＴＤとして構成されている。また、前記第１及び第２の各ＭＯＳチップＭＣ１，ＭＣ２の各ゲート電極Ｇ１，Ｇ２、ソース電極Ｓ１，Ｓ２はそれぞれ独立してパッケージの第１外部ゲート電極ＴＧ１、第２外部ゲート電極ＴＧ２、並びに第１外部ソース電極ＴＳ１、第２外部ソース電極ＴＳ２として構成されている。そして、前記第１のリードフレームＬ１によって前記共通外部ドレイン電極ＴＤが構成され、前記第２のリードフレームＬ２によって前記第１及び第２の各外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２が構成されている。
前記第１のリードフレームＬ１は平坦な金属板で形成されており、前述のように２つのＭＯＳチップＭＣ１，ＭＣ２の各ドレイン電極Ｄ１，Ｄ２が共通に接続され、共通外部ドレイン電極ＴＤとして構成されている。前記第２のリードフレームＬ２は平坦な金属板を所要のパターンにエッチング形成してゲート電極配線部ＨＧ１，ＨＧ２とソース電極配線部ＨＳ１，ＨＳ２が形成されている。そして、前記ゲート電極配線部ＨＧ１，ＨＧ２、ソース電極配線部ＨＳ１，ＨＳ２にそれぞれ各ＭＯＳチップＭＣ１，ＭＣ２の各ゲート電極Ｇ１，Ｇ２、ソース電極Ｓ１，Ｓ２が前記金バンプＢによって接続されている。また、前記ゲート電極配線部ＨＧ１，ＨＧ２とソース電極配線部ＨＳ１，ＨＳ２の一部領域は第２のリードフレームＬ２の外面から突出されており、この突出された領域が前記外部ゲート電極ＴＧ１，ＴＧ２、及び外部ソース電極ＴＳ１，ＴＳ２として形成されている。そして、前記封止樹脂Ｒは前記第１及び第２のリードフレームＬ１，Ｌ２の間に充填されて前記ＭＯＳチップＭＣ１，ＭＣ２を封止しているが、封止樹脂Ｒの一部は前記外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２を除く領域において第２のリードフレームＬ２の外面を覆うように形成されている。
ここで、実施例１でのリードレスパッケージＬＬＰにおける共通ドレイン電極ＴＤは必ずしも外部に対して電気接続を行うことが必要とされるものではないが、この実施例１では第１のリードフレームＬ１は封止樹脂Ｒの外面に露出しているので、図５に示すように、外部に電気接続を行うことが可能な共通外部ドレイン電極ＴＤとして構成されているものである。なお、共通ドレイン電極に対する外部接続が不要な場合には、第１のリードフレームを封止樹脂によって被覆するように構成してもよい。あるいは、第１のリードフレームは絶縁基板の内面にドレイン電極を短絡することが可能な導電膜を形成した構成としてもよい。
実施例１のリードレスパッケージＬＬＰでは、ＭＯＳチップＭＣ１，ＭＣ２のドレイン電極Ｄ１，Ｄ２を第１のリードフレームＬ１に直接接続し、ゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２を第２のリードフレームＬ２に直接接続した構成としているので、ＭＯＳチップＭＣ１，ＭＣ２のゲート電極やソース電極を電気接続するためのボンディングワイヤ、金属板片、金属片端子等が不要になり、ＭＯＳチップＭＣ１，ＭＣ２の上面と第２のリードフレームＬ２との間の高さ寸法を低減し、リードレスパッケージの小型化、薄型化が可能になる。また、ボンディングワイヤ、金属板片、金属片端子等が不要になることで、ＭＯＳチップＭＣ１，ＭＣ２と第２のリードフレームＬ２との間の電気抵抗を低減し、高速動作を実現する上で有利になる。また、個々のＭＯＳチップに対するボンディングワイヤ等の接続工程が不要になり、製造工数を低減することが可能になる。
また、このリードレスパッケージＬＬＰでは、特に、個別外部電極ＴＧ，ＴＳは封止樹脂Ｒの外面に露呈された面積よりも大きな面積の電極配線部ＨＧ，ＨＳを有しており、この電極配線部ＨＧ，ＨＳに半導体チップＭＣの電極Ｇ，Ｓが接続されるので、個別外部電極ＴＧ，ＴＳに対する半導体チップＭＣの電極Ｇ，Ｓのボンディングが容易になるとともに、封止樹脂Ｒの外面に露呈される複数の個別外部電極ＴＧ，ＴＳの各面積を必要最小限の面積にすることができ、リードレスパッケージＬＬＰを回路基板等に実装する際に隣接する個別外部電極ＴＧ，ＴＳが実装用半田等によって短絡するようなこともない
図６は実施例１のリードレスパッケージＬＬＰの第１の製造方法を説明するための工程断面図である。図６（ａ）のように、半導体ウェハに形成された複数個のＭＯＳチップはダイシングによって個片に切断分離された後、個々のＭＯＳチップのうち第１のＭＯＳチップＭＣ１と第２のＭＯＳチップＭＣ２はそれぞれ組み合わされた状態で裏面のドレイン電極Ｄ１，Ｄ２を下側に向けて平板の金属材からなる第１のリードフレームＬ１上の所定位置に順次配列され当該ドレイン電極Ｄ１，Ｄ２において銀ペースト等によってチップマウントが行われる。なお、ＭＯＳチップＭＣ１，ＭＣ２が同一種類のものであれば、前記個々のＭＯＳチップを区別することなく第１のリードフレームＬ１上にマウントする。次いで、図６（ｂ）のように、第１のリードフレームＬ１上に第２のリードフレームＬ２が被せられ、個々のＭＯＳチップＭＣ１，ＭＣ２のゲート電極Ｇ１，Ｇ２、ソース電極（図６には表れない）に設けられている金バンプ（或いは半田ボール）Ｂによって第２のリードフレームＬ２に対する接続が行われる。この接続では第２のリードフレームＬ２をＭＯＳチップＭＣ１，ＭＣ２に対して加熱しながら加圧することで金バンプＢによる熱圧着が行われる。
ここで第２のリードフレームＬ２は、図２に示したように、前記ＭＯＳチップＭＣ１，ＭＣ２のゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２に対して電気接続を行うためのゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２に相当するパターン領域を残して金属板を内面側から半分の厚みでハーフエッチング除去し、一方、前記ゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の一部領域、すなわち外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２として構成される領域以外の領域では金属板を外面側から半分の厚みでハーフエッチング除去して形成している。これにより、前記外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２として構成される領域では金属板が全厚みにわたって残され、前記ゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の領域では金属板が半厚みに残され、その他の領域では金属板が全厚みにわたって除去された構成となる。
しかる後、図６（ｃ）のように、モールド樹脂成形法等によって第１のリードフレームＬ１及び第２のリードフレームＬ２の間に封止樹脂Ｒを充填し、ＭＯＳチップＭＣ１，ＭＣ２を樹脂封止する。このとき、第１及び第２のリードフレームＬ１，Ｌ２はそれぞれ表面が露呈された状態で樹脂封止を行うが、図１（ａ）に示したように、封止樹脂Ｒの一部は第２のリードフレームＬ２の全厚みにわたって除去した領域に充填されるとともに、ゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の領域では封止樹脂Ｒによって外面が覆われ、外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２においてのみ露呈された状態となる。しかる後、図６（ｄ）のように、第１及び第２のリードフレームＬ１，Ｌ２、並びに封止樹脂Ｒを全厚さにわたって切断し、個々のパッケージに切断分離する。これにより図１に示したリードレスパッケージＬＬＰが完成される。
この第１の製造方法では、図６（ａ）のＭＯＳチップＭＣ１，ＭＣ２を第１のリードフレームＬ１上にチップマウントする工程では、ＭＯＳチップＭＣ１，ＭＣ２のゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２、すなわち各電極の金バンプＢが上面に露呈されているので、これらの電極を基準にして各ＭＯＳチップＭＣ１，ＭＣ２の位置決めを高い精度で行うことが可能である。また、図６（ｂ）の工程では、上面に露呈されたゲート電極Ｇ１，Ｇ２やソース電極Ｓ１，Ｓ２に対して第２のリードフレームＬ２の位置決めを容易行うことができるため、ＭＯＳチップＭＣ１，ＭＣ２に対する第２のリードフレームＬ２の位置決めを高い精度で行うことが可能である。これにより、特にゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２に対する第２のリードフレームＬ２のゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の電気接続の信頼性を高めることが可能になる。
図７は実施例１のリードレスパッケージの第２の製造方法を説明するための工程断面図である。図７（ａ）のように、半導体ウェハに形成された複数個のＭＯＳチップＭＣ１，ＭＣ２はダイシングによって個片に切断分離された後、個々のＭＯＳチップＭＣ１，ＭＣ２は表面を下側に向けて第２のリードフレームＬ２上に位置決めされながら載置され、ＭＯＳチップの上側の裏面側から加圧されながらゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２が各金バンプＢによって第２のリードフレームＬ２にフリップチップマウントされる。第２のリードフレームＬ２は外部ゲート電極ＴＧ１，ＴＧ２及び外部ソース電極ＴＳ１，ＴＳ２が全厚みで残され、ゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の各領域が半厚みで残されるようにエッチング形成され、その他の領域が全厚みわたってエッチング除去されていることは第１の製造方法の第２のリードフレームと同じである。次いで、図７（ｂ）のように、各ＭＯＳチップＭＣ１，ＭＣ２上に平坦な金属板からなる第１のリードフレームＬ１が被せられ、各ＭＯＳチップＭＣ１，ＭＣ２の裏面のドレイン電極Ｄ１，Ｄ２が銀ペースト等によって共通外部ドレイン電極ＴＤとしての第１のリードフレームＬ１にマウントが行われる。次いで、図７（ｃ）のように、モールド樹脂成形法等によって第１のリードフレームＬ１及び第２のリードフレームＬ２の間に封止樹脂Ｒを充填し、ＭＯＳチップＭＣ１，ＭＣ２を樹脂封止する。このとき、第１及び第２のリードフレームＬ１，Ｌ２はそれぞれ表面が露呈される状態に樹脂封止を行う。また、封止樹脂Ｒの一部はゲート電極配線部ＨＧ１，ＨＧ２及びソース電極配線部ＨＳ１，ＨＳ２の表面を覆うように形成される。しかる後、図７（ｄ）のように、第１及び第２のリードフレームＬ１，Ｌ２、並びに封止樹脂Ｒを全厚みにわたって切断し、個々のパッケージに切断分離する。
第２の製造方法によっても第１の製造方法と同様に実施例１のリードレスパッケージＬＬＰが製造できる。第２の製造方法では、ＭＯＳチップＭＣ１，ＭＣ２の表面を下側に向けて第２のリードフレームＬ２にチップマウントしているため、ＭＯＳチップＭＣ１，ＭＣ２のゲート電極Ｇ１，Ｇ２及びソース電極Ｓ１，Ｓ２を上方から確認することが難しいため、第２のリードフレームＬ２に対するＭＯＳチップＭＣ１，ＭＣ２の各電極の位置決め精度を高めるためには第１の製造方法の方が有利である。その一方で、第２の製造方法では個々のＭＯＳチップＭＣ１，ＭＣ２をハンドリングした状態で第２のリードフレームＬ２に対して加圧しながら加熱してチップマウントを行うことができ、その後は銀ペーストによって第１のリードフレームＬ１に対してドレイン電極Ｄ１，Ｄ２をマウントするだけでよいため、第１の製造方法のように複数のＭＯＳチップに対して第２のリードフレームを一括して金バンプによる接続を行う場合に比較してＭＯＳチップの各面の各電極に対するマウント作業は第１の製造方法よりも容易である。
図８は本発明の実施例２のリードレスパッケージＬＬＰの概略斜視図、図９は封止樹脂を除いた部分分解斜視図、図１０はその縦断面図である。なお、実施例２において実施例１と等価な部分には同一符号を付してある。実施例２では、第１のリードフレームＬ１と第２のリードフレームＬ２との間に２つの半導体チップを挟んだ状態で実装している構成は実施例１と同じであるが、一方の半導体チップはＭＯＳチップＭＣであり、他方の半導体チップはダイオードチップＤＣで構成されている。また、第１及び第２のリードフレームＬ１，Ｌ２はいずれも所要のパターンをした各電極配線部が構成されている。ここでは、第１のリードフレームＬ１にはドレイン電極配線部ＨＤ及びアノード電極配線部ＨＡが一体に形成されている。また、第２のリードフレームＬ２にはゲート電極配線部ＨＧ、ソース電極配線部ＨＳ、カソード電極配線部ＨＫが形成されている。これらの各配線部の製造は実施例１の第２のリードフレームＬ２と同様に、各リードフレームＬ１，Ｌ２の表面側と裏面側からそれぞれ所要のパターンでハーフエッチングすることで、各電極配線部ＨＤ，ＨＡ，ＨＧ，ＨＳ，ＨＫを半厚みの構成とし、ゲート、ソース、ドレイン、カソードの各外部電極ＴＧ，ＴＳ，ＴＤ，ＴＫを全厚みの構成とし、その他の領域を全厚みにわたって除去した構成としている。
そして、ＭＯＳチップＭＣは第１のリードフレームＬ１のドレイン電極配線部ＨＤに対してはドレイン電極を接続し、第２のリードフレームＬ２のゲート電極配線部ＨＧ及びソース電極配線部ＨＳに対してはゲート電極Ｇとソース電極Ｓを接続している。一方、ダイオードチップＤＣは第１のリードフレームＬ１のアノード電極配線部ＨＡに対してはアノード電極Ａを接続し、第２のリードフレームＬ２のカソード電極配線部ＨＫに対してはカソード電極Ｋを接続している。また、第１のリードフレームＬ１と第２のリードフレームＬ２との間に封止樹脂Ｒを充填してＭＯＳチップＭＣとダイオードチップＤＣを封止していること、並びに封止樹脂Ｒの一部は各リードフレームＬ１，Ｌ２の各電極配線部ＨＧ，ＨＳ，ＨＫ，ＨＤ，ＨＡを覆うように形成され、各外部電極ＴＧ，ＴＳ，ＴＫ，ＴＤのみが露出されていることは実施例１のリードレスパッケージと同じである。また、各リードレスパッケージは個片に切断分離して形成されていることも実施例１と同じである。
なお、実施例２のリードレスパッケージＬＬＰの等価回路は図１１の通りであり、ＭＯＳチップＭＣのドレイン電極ＤとダイオードチップＤＣのアノード電極Ａが第１のリードフレームＬ１に設けられたドレイン電極配線部ＨＤとアノード電極配線部ＨＡを介して外部ドレイン電極ＴＤに接続されており、ＭＯＳチップＭＣのゲート電極Ｇ及びソース電極ＳとダイオードチップＤＣのカソード電極Ｋが第２のリードフレームＬ２に設けられた外部ゲート電極ＴＧ、外部ソース電極ＴＳ、外部カソード電極ＴＫに接続され、各外部の電極がリードレスパッケージの外部電極として構成されている。
この実施例２のリードレスパッケージＬＬＰにおいては、ＭＯＳチップＭＣのゲート、ソース、ドレインＧ，Ｓ，Ｄの各電極を第１及び第２の各リードフレームＬ１，Ｌ２に直接接続し、またダイオードチップＤＣのアノード電極Ａとカソード電極Ｋを第１及び第２のリードフレームＬ１，Ｌ２に直接接続しているので、ＭＯＳチップＭＣやダイオードチップＤＣの各電極と各外部電極とを接続するためのボンディングワイヤ、クリップ、ビームリード等が不要になり、第１と第２のリードフレームＬ１，Ｌ２の間の高さ寸法を低減し、リードレスパッケージの小型化、薄型化が可能になる。また、同時にＭＯＳチップＭＣ及びダイオードチップＤＣと第１及び第２のリードフレームＬ１，Ｌ２との間の電気抵抗を低減し、高速動作を実現する上で有利になる。また、個々のチップに対するボンディングワイヤ等の接続工程が不要となり、製造工数を低減することが可能になる。
実施例２のリードレスパッケージＬＬＰの製造方法、すなわち本発明の第３の製造方法は、図１２（ａ）のように、第１及び第２のリードフレームＬ１，Ｌ２をそれぞれ表面側及び裏面側からハーフエッチングして第１のリードフレームＬ１ではドレイン電極配線部ＨＤとアノード電極配線部ＨＡを形成し、第２のリードフレームＬ２ではゲート電極配線部ＨＧ、ソース電極配線部ＨＳ、及びカソード電極配線部ＨＫを形成する。しかる後、ＭＯＳチップＭＣを第１のリードフレームＬ１のドレイン電極配線部ＨＤに対してドレイン電極Ｄをチップマウントする。また、図１２（ｂ）のように、ダイオードチップＤＣを第２のリードフレームＬ２のカソード電極配線部ＨＫに対してカソード電極Ｋをチップマウントする。次いで、図１２（ｃ）のように、第２のリードフレームＬ２上に第１のリードフレームＬ１を上下反転した状態で被せ、第１のリードフレームＬ１にマウントしてあるＭＯＳチップＭＣのゲート電極Ｇ及びソース電極Ｓ（図１２には図示せず）を第２のリードフレームＬ２のゲート電極配線部ＨＧに対して位置決めし、同時に第２のリードフレームＬ２にマウントしてあるダイオードチップＤＣのアノード電極Ａに対して第１のリードフレームＬ１のアノード電極配線部ＨＡを位置決めする。そして、ＭＯＳチップＭＣのゲート電極Ｇ及びソース電極Ｓを第２のリードフレームＬ２に、同時にダイオードチップＤＣのアノード電極Ａを第１のリードフレームＬ１にそれぞれマウントを行う。しかる後、前記第１及び第２の製造方法と同様に第１及び第２のリードフレームＬ１，Ｌ２間に封止樹脂Ｒを充填してＭＯＳチップＭＣ及びダイオードチップＤＣの樹脂封止を行い、さらに図１２（ｄ）のように、第１及び第２のリードフレームＬ１，Ｌ２さらに封止樹脂Ｒを全厚みにわたって切断分離することで個々のリードレスパッケージが形成される。
以上のように構成された実施例１，２のリードレスパッケージＬＬＰを実装する形態について説明する。ここでは前記実施例１のリードレスパッケージＬＬＰを実装する例について説明する。図１３は実施例１のリードレスパッケージの第１の実装構造例を示す断面図である。第１の実装構造例では、実装基板２０１は絶縁基板２０２の表面に銅等の金属膜を所要のパターンに形成した回路配線２０３が形成されており、この実装基板２０１にリードレスパッケージＬＬＰの第２のリードフレームＬ２側を対面させ、第２のリードフレームで構成されている外部ゲート電極ＴＧ１，ＴＧ２と外部ソース電極ＴＳ１，ＴＳ２（図１３では図示されていない）をそれぞれ実装基板２０１の回路配線２０３のパッド部に銀ペーストや半田等のろう材を用いてフェースダウンボンディングによって接続する。また、上側に配置されるリードレスパッケージＬＬＰの第１のリードフレームＬ１に対しては、共通外部ドレイン電極ＴＤに対して電気的な接続が必要な場合に同図のように金属板を細片に加工した金属片端子２０４によって実装基板２０１と共通外部ドレイン電極ＴＤとを電気接続する。
この第１の実装構造例は、一般に提供されている実装基板に対して本発明のリードレスパッケージを実装する場合に好適な構造例であり、従来のフェースダウン法によるリードレスパッケージの実装技術と、金属片端子による接続技術とを利用して容易に実装を行うことが可能である。
図１４は実施例１のリードレスパッケージＬＬＰの第２の実装構造例を示す断面図である。第２の実装構造例では、第１及び第２の実装基板２１１，２２１を用いているが、これらの実装基板２１１，２２１はそれぞれ第１の実装構造例の実装基板と同様に絶縁基板２１２，２２２に回路配線２１３，２２３を形成したものである。そして、第１の実装基板２１２にリードレスパッケージＬＬＰの第１のリードフレームＬ１を対面させ、共通外部ドレイン電極ＴＤを第１の実装基板２１１の回路配線２１３のパッド部に銀ペーストや半田等のろう材を用いて電気接続する。同様に、第２の実装基板２２１に対して第２のリードフレームＬ２を対面させ、外部ゲート電極ＴＧ１，ＴＧ２と外部ソース電極ＴＳ１，ＴＳ２（図１４では図示されていない）をそれぞれ第２の実装基板２２１の回路配線２２３のパッド部に銀ペーストや半田等のろう材によって接続する。なお、図示は省略するが、第１及び第２の実装基板２１１，２２１は両実装基板の縁部等においてフレキシブル配線基板によって相互に電気接続するようにしてもよい。あるいは、第１及び第２の実装基板２１１，２２１は一枚のフレキシブル基板を折り曲げた構成としてもよい。
この第２の実装構造例は、第１の実装構造例のような金属片端子等による接続技術が不要であり、また実装構造全体の高さ寸法がリードレスパッケージの厚み寸法にほぼ等しい高さに構成でき、薄型の実装構造を実現する上で有効である。
図１５は実施例１のリードレスパッケージＬＬＰの第３の実装構造例を示す図である。第３の実装構造例では、第１の実装基板２３１に第１のリードフレームＬ１を対面させて実装し、第２の実装基板２４１に第２のリードフレームＬ２を対面させて実装する。ここで、第１及び第２の実装基板２３１，２４１は互いに対向する面がリードレスパッケージを内装可能な凹所を有する絶縁基板２３２，２４２として形成されており、両実装基板２３１，２４１にリードレスパッケージＬＬＰを実装したときに両実装基板２３１，２４１でリードレスパッケージＬＬＰを収納するケースを構成するように構成されている。第１の実装基板２３１への実装では第１のリードフレームＬ１、すなわち共通外部ドレイン電極ＴＤを第１の実装基板２３１の凹所に設けられた回路配線２３３に対して銀ペーストや半田等のろう材によって電気接続する。第２の実装基板２４１への実装では、第２のリードフレームＬ２に形成されている外部ゲート電極ＴＧ１，ＴＧ２と外部ソース電極ＴＳ１，ＴＳ２（図１５では図示されていない）をそれぞれ第２の実装基板２４１に形成された回路配線２４３の各パッド部に銀ペーストや半田等のろう材によって接続する。そして、両実装基板２３１，２４１を凹所の周縁において互いに一体的に接合すると同時に両実装基板２３１，２４１の回路配線２３３，２４３を互いに電気接続することで、リードレスパッケージＬＬＰを含む所要の回路構体が構成される。
この第３の実装構造例は、一対の実装基板によってリードレスパッケージを含んだ回路構体として構成されるため、小型で薄型の回路構体を実現することが可能である。また、実装基板によってリードレスパッケージを封止することも可能であり、環境変化に対しても安定した特性の回路構体を得ることが可能になる。
以上の説明では本発明のリードレスパッケージは第１及び第２のリードフレーム間に２つの半導体チップをマウント及び接続して樹脂封止した実施形態を説明したが、３つの以上の半導体チップをマウント及び接続して樹脂封止することも可能である。また、前記各実施例では同一のＭＯＳチップのように同一種類の半導体チップをパッケージした構成例と、ＭＯＳチップとダイオードチップのように異なる種類の半導体チップをパッケージした構成例について説明したが、同一種類と異なる種類の半導体チップを混在させてパッケージすることも可能である。ただし、本発明においてはマウントする複数の半導体チップは表面側及び裏面側のそれぞれにおいて第１及び第２のリードフレームに直接的にマウント及び接続されることが必要であるので、各半導体チップの厚みは等しいことが好ましい。
また、本発明のリードレスパッケージは前記各実施例に示したような等価回路を構成する場合に限定されるものではなく、任意の等価回路を構成するとともに、外部電極を任意に配列したパッケージとして構成することが可能であることは言うまでもない。特に、第１及び第２のリードフレームの各電極配線部のパターンを任意に設計することにより、パッケージを任意の等価回路のリードレスパッケージとして構成することが可能になる。
本発明の実施例１のリードレスパッケージの上面側、下面側の各外観斜視図である。 実施例１の封止樹脂を除いた部分分解斜視図である。 図１（ａ）のＡＡ線に沿う縦断面図である。 ＭＯＳチップの断面図である。 実施例１の等価回路図である。 実施例１のリードレスパッケージの第１の製造方法を説明する工程断面図である。 実施例１のリードレスパッケージの第２の製造方法を説明する工程断面図である。 本発明の実施例２のリードレスパッケージの外観斜視図である。 実施例２の封止樹脂を除いた部分分解斜視図である。 実施例２の縦断面図である。 実施例２の等価回路図である。 実施例２のリードレスパッケージの製造方法を説明する工程断面図である。 実施例１のリードレスパッケージの第１の実装構造を示す断面図である。 実施例１のリードレスパッケージの第２の実装構造を示す断面図である。 実施例１のリードレスパッケージの第３の実装構造を示す断面図である。 従来のリードレスパッケージの２つの例の断面図である。 従来の改善されたリードレスパッケージの２つの例の断面図である。
符号の説明
ＬＬＰ リードレスパッケージ
ＭＣ（ＭＣ１，ＭＣ２） ＭＯＳチップ（半導体チップ）
ＤＣ ダイオードチップ（半導体チップ）
Ｌ１ 第１のリードフレーム
Ｌ２ 第２のリードフレーム
ＴＧ，ＴＳ，ＴＤ，ＴＫ 外部電極
ＨＧ，ＨＳ，ＨＤ，ＨＫ，ＨＡ 電極配線部
Ｒ 封止樹脂
２０１，２１１，２２１，２３１，２４１ 実装基板

Claims (3)

  1. 一方の面に１つの電極が設けられ、他方の面に複数の電極が設けられた複数の半導体チップと、前記一方の面に設けられた全ての電極が直接接続された１つの共通外部電極と、前記他方の面に設けられた全ての電極の各々に独立して直接接続された複数の個別外部電極と、前記共通外部電極と前記個別外部電極とで挟まれる領域に充填されて、前記複数の半導体チップを封止する封止樹脂とを備えることを特徴とするリードレスパッケージ型半導体装置。
  2. 前記個別外部電極は、前記封止樹脂から露呈された電極部と、当該電極部の面積よりも大きい面積を有する電極配線部とを有し、当該電極配線部が前記他方の面に設けられた電極に直接接続されていることを特徴とする請求項１に記載のリードレスパッケージ型半導体装置。
  3. 前記電極配線部は前記封止樹脂によって被覆されていることを特徴とする請求項２に記載のリードレスパッケージ型半導体装置。
JP2005321697A 2005-11-07 2005-11-07 リードレスパッケージ型半導体装置 Expired - Fee Related JP4353935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321697A JP4353935B2 (ja) 2005-11-07 2005-11-07 リードレスパッケージ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321697A JP4353935B2 (ja) 2005-11-07 2005-11-07 リードレスパッケージ型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003283264A Division JP3759131B2 (ja) 2003-07-31 2003-07-31 リードレスパッケージ型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2006060255A JP2006060255A (ja) 2006-03-02
JP4353935B2 true JP4353935B2 (ja) 2009-10-28

Family

ID=36107406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321697A Expired - Fee Related JP4353935B2 (ja) 2005-11-07 2005-11-07 リードレスパッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JP4353935B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749181B2 (ja) * 2006-03-06 2011-08-17 パナソニック株式会社 半導体装置とその製造方法
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143348A (ja) * 1983-02-07 1984-08-16 Hitachi Ltd 電子部品
JPS59211252A (ja) * 1983-05-17 1984-11-30 Nec Corp 半導体装置
JPH04129233A (ja) * 1990-09-19 1992-04-30 Fujitsu Ltd 半導体ｈブリッジ回路
JP2911265B2 (ja) * 1991-09-27 1999-06-23 三洋電機株式会社 表面実装型半導体装置
JP4651153B2 (ja) * 1999-10-28 2011-03-16 ローム株式会社 半導体装置
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2001313362A (ja) * 2000-04-28 2001-11-09 Mitsui High Tec Inc 半導体装置

Also Published As

Publication number Publication date
JP2006060255A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
JP3521758B2 (ja) 半導体装置の製造方法
JP3877401B2 (ja) 半導体装置の製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
JP4173751B2 (ja) 半導体装置
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US8184453B1 (en) Increased capacity semiconductor package
US8436429B2 (en) Stacked power semiconductor device using dual lead frame and manufacturing method
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20100193922A1 (en) Semiconductor chip package
KR20050103234A (ko) 멀티-다이 반도체 패키지
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP2004079760A (ja) 半導体装置及びその組立方法
JP2005317998A5 (ja)
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP4804497B2 (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
US9281265B2 (en) Packaging structure of a semiconductor device
JP4918391B2 (ja) 半導体装置
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2016515306A (ja) スタックダイパッケージ
JP2007141947A (ja) 半導体装置およびその製造方法
JP2006032871A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees