JP3420153B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3420153B2
JP3420153B2 JP2000013794A JP2000013794A JP3420153B2 JP 3420153 B2 JP3420153 B2 JP 3420153B2 JP 2000013794 A JP2000013794 A JP 2000013794A JP 2000013794 A JP2000013794 A JP 2000013794A JP 3420153 B2 JP3420153 B2 JP 3420153B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
semiconductor
divided pieces
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000013794A
Other languages
English (en)
Other versions
JP2001210743A (ja
Inventor
浩介 吾妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000013794A priority Critical patent/JP3420153B2/ja
Priority to KR10-2001-0003310A priority patent/KR100399560B1/ko
Priority to US09/767,761 priority patent/US6498392B2/en
Publication of JP2001210743A publication Critical patent/JP2001210743A/ja
Priority to US10/234,019 priority patent/US6855577B2/en
Application granted granted Critical
Publication of JP3420153B2 publication Critical patent/JP3420153B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装型のリー
ドレス構造の半導体装置に関し、特に異なるパッケージ
サイズの半導体装置間での部品の共用化を図った半導体
装置とその製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路やトランジスタ、ダイオ
ード等の個別部品のパッケージの小型化、薄型化が図ら
れており、特にパッケージサイズに与える影響が大きな
リードを無くしたいわゆるリードレス構造の表面実装型
の半導体装置が提案されている。特に半導体集積回路で
は、多ピン化を実現するためにはリードフレームのリー
ドピッチを微細化することが要求されるため、これに伴
ってリード幅が低減されてその強度が低下され、リード
曲がりによる短絡が生じ、あるいはリードピッチを確保
するためにパッケージサイズを大型化することが余儀な
くされる。このようになリードレス構造の半導体装置と
して、例えば、特開平９−１６２３４８号公報の技術
は、図３６にその断面構造を示すように、素子固定樹脂
板３０１上に半導体素子（素子チップ）３０３が固定さ
れ、その上側及び周囲領域はパッケージ樹脂３０５によ
り封止されている。また、前記パッケージ樹脂３０５の
底面には複数の突起部分３０７が設けられ、これらの突
起部分３０７の表面に金属膜３０９が形成される。前記
金属膜３０９は、前記パッケージ樹脂３０５内において
半導体素子３０３に対してボンディングワイヤ３１１に
より電気接続され、実装用電極として構成されている。
このように、図３６の半導体装置では、パッケージの底
面に直接的に実装用電極が形成されているため、リード
フレームは不要であり、前記したリードフレームが要因
となる不具合を未然に防止し、パッケージを小型にかつ
薄型に形成する上で有効となる。
【０００３】また、この種の半導体装置としては、他に
特開平９−２５２０１４号公報の技術があり、これは図
３７に示すように、金属箔を所要のパターンに形成して
ダイパッド部４０１と複数の電極部４０３を形成し、ダ
イパッド部４０１にマウント材４０７により半導体素子
４０５を搭載して各電極部４０３に対してボンディング
ワイヤ４０９での電気接続を行い、その上で半導体素子
４０５及びボンディングワイヤ４０９を含んでパッケー
ジ樹脂４１１で封止したものである。この半導体装置で
は、電極部４０３はパッケージ樹脂４１１の底面に露呈
されており、これによりリードレス構造でかつ表面実装
型の半導体装置が構成でき、パッケージの小型化、薄型
化が実現できる。なお、この技術では、金属箔をパター
ン形成する前に半導体素子を搭載し、ボンディングワイ
ヤを接続した後に金属箔を所要のパターンに形成する技
術も提案されている。なお、この技術に近いものとし
て、特開平１０−２２４４０号公報に記載の技術もあ
る。
【０００４】さらに、特開平８−１１５９８９号公報、
及び特開平８−１１５９９１号公報には、図３８に断面
構造を示すように、板状をした枠状端子部５０１の内部
に樹脂５０５により絶縁支持された複数の柱状端子部５
０３を有しており、前記枠状端子部５０１及び柱状端子
部５０３上にパターン層５０７を介して半導体素子５０
９が搭載され、この半導体素子５０９を前記パターン層
５０７に対してボンディングワイヤ５１１で接続するこ
とにより、前記パターン層５０７に設けられている導電
パターンによって半導体素子５０９を各柱状端子部５０
３に電気接続し、その上で半導体素子５０９やボンディ
ングワイヤ５１１等を樹脂５１３で封止した半導体装置
が提案されている。この半導体装置では、半導体素子５
０９の直下の領域に実装用電極としての柱状端子部５０
３が配置されるため、グリッドアレイ構造の半導体装置
が実現できる。
【０００５】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、いずれも組立工数が多く、かつコスト高
になるという問題がある。すなわち、図３６に示した半
導体装置では、パッケージ樹脂３０５の底面に突起部３
０７を設け、かつこの突起部３０７の表面に金属膜３０
９を形成する必要があるが、当該公報に記載の製造方法
では、予め突起部３０７に対応する箇所に凹部を設けた
金属基材を形成し、その凹部に金属膜３０９を選択的に
形成した上で、半導体素子３０３の搭載、ボンディング
ワイヤ３１１による半導体素子３０３と金属膜３０９と
の電気接続を行い、しかる上でパッケージ樹脂３０５に
よる封止を行っており、最後に金属基材を除去すること
で半導体装置を製造するものである。このため、金属膜
を選択的に形成するための工程数が多く、また製造後に
不要になる金属基材が必要であり、コスト高になる。
【０００６】また、図３７に示した半導体装置では、ダ
イパッド部４０１と電極部４０３を形成する際に金属箔
を所要のパターンに形成するためのエッチング工程が必
要であり、製造工程が複雑なものになる。また、金属箔
をパターン形成する際に金属箔を支持しておく基材が必
要であり、この基材は半導体装置の製造後には不要にな
ることからみれば、図３６の半導体装置と同様に半導体
装置のコスト高の要因になる。また、パッケージ後に金
属箔をパターン形成する場合には前記基材は不要になる
が、エッチングはウェットで行われるため、エッチング
に際してのパッケージを耐水保護する必要があり、製造
工程がさらに複雑なものになり、この面でのコスト高の
要因となる。
【０００７】さらに、図３８に示した半導体装置では、
枠状端子部５０１及び柱状端子部５３０と、その上に搭
載される半導体素子５０９との間に、ボンディングワイ
ヤ５１１と柱状端子部５０３を選択的に電気接続するた
めのパターン層５０７が必要とされるために構成部品点
数が多く、したがってコスト高になるとともに製造工数
が多くなり、製造が複雑なものになる。
【０００８】また、前記各半導体装置に共通する問題と
して、特に実装用端子としての金属膜３０９、金属箔か
らなる電極部４０３、柱状端子部５０３及びパターン層
５０７等は、搭載する半導体素子の種類やサイズに合わ
せて予め固有の電極配列パターンやサイズに設計、製造
する必要がある。そのため、異なる種類やサイズの半導
体素子を搭載する際には、電極配列パターンやサイズの
設計、製造を最初からやり直し、また予め部品として製
造しておく場合には、各半導体素子に適用される複数種
類の部品を用意しておく必要があり、そのための製造、
及び管理が煩雑なものになるという問題もある。
【０００９】本発明の目的は、構造の簡易化を図るとと
もに製造工程の簡略化、さらには異なる種類やサイズの
半導体装置に対して部品の共用化を可能にしたリードレ
ス構造の表面実装型の半導体装置とその製造方法を提供
するものである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、導電板を厚さ方向に沿う断面形状がクラ
ンク状となるように分割して形成した複数個の分割片
と、前記半導体素子を封止するとともに前記分割片を前
記半導体素子と一体的に支持するパッケージ樹脂とを備
え、前記複数個の分割片のうち少なくとも１つの分割片
は前記半導体素子の電極に電気接続されていることを特
徴とする。
【００１１】例えば、第１の形態として、前記複数個の
分割片のうち、一部の分割片はその上に前記半導体素子
を搭載するダイパッド部として構成され、前記半導体素
子の電極に電気接続される他の分割片は実装用電極とし
てのリードパッド部として構成される。この場合、前記
分割片のうち、搭載される前記半導体素子の直下に位置
される分割片が前記ダイパッド部として構成され、前記
ダイパッド部の周囲に配置されて前記半導体素子の電極
にボンディングワイヤで電気接続される分割片が前記リ
ードパッド部として構成される。あるいは、第２の形態
として、前記分割片のうち、搭載される前記半導体素子
の直下に位置される分割片の一部が前記ダイパッド部と
して構成され、前記分割片の他の一部は前記半導体素子
の電極にバンプで電気接続されて前記リードパッド部と
して構成される。
【００１２】ここで、本発明の半導体装置として、前記
分割片は、前記導電板を枡目状に分割して形成されるこ
とが好ましい。
【００１３】また、本発明の第３の形態として、前記分
割片は前記半導体素子の周囲にのみ配置され、前記半導
体素子の電極にボンディングワイヤで電気接続されて前
記リードパッド部として構成されていることを特徴とす
る。
【００１４】本発明が適用される半導体装置として、前
記した半導体素子は半導体集積回路チップであり、前記
半導体集積回路チップに設けられた複数の電極と、前記
リードパッド部としての複数の分割片とがそれぞれ電気
接続されている。あるいは、前記半導体素子はダイオー
ドチップまたはトランジスタチップであり、ダイパッド
部としての１つの分割片に前記ダイオードチップまたは
トランジスタチップが搭載され、これに隣接する１つま
たは２つの分割片がリードパッド部として前記ダイオー
ドチップまたはトランジスタチップの電極が電気接続さ
れている。
【００１５】また、以上の本発明の半導体装置におい
て、次の形態とすることも可能である。リードパッド部
としての分割片の裏面にはボール状の電極が接続されて
いること、前記バンプは、半田、銅、メッキ等で構成さ
れるバンプまたは金ボールバンプ、すなわちスタッドバ
ンプであること、前記ダイパッド部を構成する分割片の
裏面にはレジスト膜が形成されていること、前記半導体
素子は、前記ダイパッド部及びリードパッド部の外形寸
法よりも小さい外形寸法に形成されていること、前記半
導体素子は、前記ダイパッド部及びリードパッド部の外
形寸法と等しい外形寸法に形成されていることである。
【００１６】一方、本発明の半導体装置の製造方法は、
第１の製造方法として、導電板の表面に凹溝を形成して
複数の区画された分割片を形成する工程と、前記分割片
の一部の表面上に半導体素子を搭載する工程と、前記半
導体素子の電極と前記分割片の他の一部とをボンディン
グワイヤにより電気接続する工程と、前記導電板の表面
上に樹脂を成形して前記半導体素子及びボンディングワ
イヤを封止する工程と、前記導電板の裏面を前記凹溝に
達するまで研磨して前記分割片を個々の片に分離する工
程とを含むことを特徴とする。
【００１７】第２の製造方法として、導電板の表面に凹
溝を形成して複数の区画された分割片を形成する工程
と、電極にバンプが形成された半導体素子を前記分割片
の一部の表面上に搭載しかつ前記バンプと前記一部の分
割片とを電気接続する工程と、前記導電板の表面上に樹
脂を成形して前記半導体素子を封止する工程と、前記導
電板の裏面を前記凹溝に達するまで除去して前記分割片
を個々の片に分離する工程とを含むことを特徴とする。
【００１８】第３の製造方法として、導電板の表面に枡
目状の第１の凹溝を形成する工程と、前記導電板の裏面
に前記第１の凹溝と平面方向にずれた位置に枡目状の第
２の凹溝を形成する工程と、電極にバンプが形成された
半導体素子を前記第１及び第２の凹溝によって区画され
た複数の分割片の一部の表面上に搭載しかつ前記バンプ
と前記一部の分割片とを電気接続する工程と、前記導電
板の表面上に樹脂を成形して前記半導体素子を封止する
工程と、前記導電板を前記第１及び第２の凹溝とは平面
方向にずれた位置で切断して前記分割片を個々の片に分
離する工程とを含むことを特徴とする。
【００１９】第４の製造方法として、導電板を保持シー
ト上に貼りつけた状態で前記導電板を切断して複数の分
割片を形成する工程と、前記分割片の一部の表面上に半
導体素子を搭載する工程と、前記半導体素子の電極と前
記分割片の他の一部とをボンディングワイヤにより電気
接続する工程と、前記導電板の表面上に樹脂を成形して
前記半導体素子及びボンディングワイヤを封止する工程
と、前記保持シートを前記導電板から剥離する工程とを
含むことを特徴とする。
【００２０】第５の製造方法として、導電板を保持シー
ト上に貼りつけた状態で前記導電板を切断して複数の分
割片を形成する工程と、電極にバンプが形成された半導
体素子を前記分割片の一部の表面上に搭載しかつ前記バ
ンプと前記一部の分割片とを電気接続する工程と、前記
導電板の表面上に樹脂を成形して前記半導体素子を封止
する工程と、前記保持シートを前記導電板から剥離する
工程とを含むことを特徴とする。
【００２１】第６の製造方法として、導電板の表面に凹
溝を形成して複数の区画された分割片を形成する工程
と、前記導電板の一部領域を裏面側に変形して表面側に
凹部を形成する工程と、前記導電板の前記凹部上にマウ
ント材により半導体素子を搭載する工程と、前記半導体
素子の電極と前記凹部の周辺部の分割片とをボンディン
グワイヤにより電気接続する工程と、前記導電板の表面
上に樹脂を成形して前記半導体素子及びボンディングワ
イヤを封止する工程と、前記導電板の前記凹部の領域を
裏面側から除去するとともに前記周辺部の前記分割片を
個々の片に分離する工程とを含むことを特徴とする。
【００２２】また、本発明の製造方法として、次の形態
での製造が採用される。すなわち、前記導電板に複数の
前記半導体素子を搭載し、かつ前記半導体素子と分割片
との電気接続の工程、パッケージ樹脂の成形工程、及び
分割片の分割工程の後に、前記パッケージ樹脂を切断し
て個々の半導体装置に分離する工程を含むことを特徴と
する。また、前記導電板に複数の半導体素子が形成され
ている半導体ウェハを搭載し、かつ前記半導体素子と分
割片との電気接続の工程、前記パッケージ樹脂の工程、
及び前記分割片の分離工程を終了した後に、前記半導体
ウェハを切断して個々の半導体装置に分離する工程を含
むことを特徴とする。
【００２３】以上の製造方法において、前記凹溝または
第１及び第２の凹溝はハーフカットダイシング、ハーフ
エッチングまたはプレス加工のいずれかにより形成す
る。また、前記導電板の裏面を研磨またはエッチングに
より除去する。さらに、前記半導体素子の搭載は銀ペー
ストで代表されるマウント材またはテープ状接着剤を用
いる。また、前記分割片は枡目状に形成する。さらに、
前記パッケージ樹脂の成形工程は、樹脂の金型成形、コ
ーティングまたはポッティングによる工程とする。
【００２４】本発明の半導体装置では、導電板から複数
の分割片を形成し、この分割片に対して半導体素子の電
極を電気接続してリードパッド部を構成しているので、
半導体素子のサイズ、種類に応じてリードパッド部とし
ての分割片を適宜に設定することで、異なるサイズ、種
類の半導体素子に対して分割片を汎用的に使用してパッ
ケージを構成することが可能になる。また、分割片の一
部でダイパッド部を構成して半導体素子を搭載し、分割
片の他の一部をリードパッド部としてボンディングワイ
ヤにより電気接続した構成とし、あるいは半導体素子の
電極に設けたバンプを分割片に対して電気接続してリー
ドパッド部を構成することにより、半導体素子をフェー
スアップ、あるいはフェースダウンの状態で搭載でき、
また、リードパッドをパッケージの周辺部に配置し、あ
るいは底面部に格子状に配置する等、同一の導電板を用
いて異なるサイズ及び種類のリードレス構造の表面実装
型の半導体装置を構成することが可能となる。さらに、
分割片の厚さ方向の断面形状をクランク形状とすること
で、本発明の半導体装置を実装基板に実装した際に半導
体装置と実装基板との間に生じる熱応力を緩和し、実装
状態の信頼性を高めることが可能になる。
【００２５】また、本発明の半導体装置の製造方法で
は、導電板に凹溝を形成して分割片を区画し、その分割
片上に半導体素子を搭載し、かつ半導体素子と分割片と
を電気接続し、しかる上で導電板の裏面側を除去して分
割片を分離しているので、半導体素子の搭載、及び半導
体素子と分割片との電気接続、さらにパッケージ樹脂工
程をそれぞれ容易に行うことができる一方で、最終的に
絶縁分離された複数の分割片で構成されるリードパッド
部を有する半導体装置が製造できるので、部品点数や製
造工数がいたずらに増大することがなく、製造工程を簡
略化することが可能になる。
【００２６】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明を半導体集積回路に適
用した第１の実施形態の一部を破断した外観斜視図、図
２（ａ），（ｂ）はその内部構成の平面図と中心位置で
の縦断面図である。この半導体装置１は、導電性板材、
ここでは金属板１０１で構成されるダイパッド部１０３
及びリードパッド部１０５と、前記ダイパッド部１０３
に銀ペースト等のマウント材１０９により搭載されてい
る半導体素子（半導体集積回路チップ）１０７と、前記
半導体素子１０７の電極パッド１０７ａと前記リードパ
ッド部１０５とを電気接続するボンディングワイヤ１１
１と、前記半導体素子１０７及びボンディングワイヤ１
１１を覆ってこれらを封止し、かつその一部が前記ダイ
パッド部１０３とリードパッド部１０５との間に侵入し
てダイパッド部１０３とリードパッド部１０５、ないし
前記半導体素子１０７を一体化したパッケージ樹脂１１
３とを備えて構成されている。ここで、前記ダイパッド
部１０３とリードパッド部１０５は、後述するように、
一つの板状の金属板１０１を枡目状に分割した構成とな
っており、前記金属板１０１から分割された個々の分割
片のうち、中央領域の複数の分割片によって前記ダイパ
ッド部１０３が形成され、またその周囲に配置される複
数の分割片によって前記リードパッド部１０５が形成さ
れている。また、この実施形態では、前記ダイパッド部
１０３の裏面には絶縁性材料からなるレジスト膜１１５
が形成されており、前記ダイパッド部１０３を構成する
分割片がパッケージの底面に露呈しないように構成され
ている。
【００２７】このような半導体装置１を実装基板に実装
する際には、図３（ａ）に示すように、所要のパターン
に形成された導電膜からなる配線回路１２３を表面に有
する実装基板１２１上に前記半導体装置１を載置し、前
記配線回路１２３上に印刷法等により設けられている半
田１２５を加熱によりリフローして前記半導体装置１の
実装用電極としてのリードパッド部１０５を配線回路１
２３に半田付けすることにより行われる。あるいは、図
３（ｂ）に示すように、前記半導体装置１のリードパッ
ド部の底面に半田ボール１２７を接続しておき、当該半
田ボール１２７を実装基板１２１の配線回路１２３に押
圧かつ加熱して半田ボール１２７により接合することに
より行われる。なお、この半田ボール１２７を使用する
際には、ダイパッド部１０３の底面が配線回路１２３に
接触するおそれが少ないので前記したレジスト膜１１５
を省略することが可能である。
【００２８】図４ないし図９は前記第１の実施形態の半
導体装置の製造方法を工程順に示す図である。先ず、図
４において、（ａ）は平面図、（ｂ）は中央部分の縦断
面図であり、平面形状が矩形、ここでは厚さが０．１〜
２ｍｍ程度の正方形をした銅、あるいは４２アロイ等の
金属板１０１を用意し、前記金属板１０１の表面にＸ方
向、Ｙ方向にそれぞれ複数本の凹溝１３１を形成する。
この凹溝１３１は、例えば半導体ウェハを個々のチップ
に切断する際に用いられるダイシングソー等を用いて前
記金属板１０１の厚さのほぼ１／２の深さにまで凹溝を
形成するハーフカットダイシングにより行われる。これ
により、前記金属板１０１の表面側の部分は前記Ｘ方向
及びＹ方向の複数本の凹溝１３１によって枡目状（マト
リクス状）に区画された状態となる。なお、前記凹溝１
３１の形成は、金型を用いて金属板１０１の表面に溝状
の凹部を形成するプレス加工、あるいはフォトリソグラ
フィ技術を利用したエッチング法によって形成すること
も可能である。ここで、前記凹溝１３１の幅寸法は半導
体装置によっても異なるが、端子間の絶縁性を維持する
幅にすることが好ましい。また、前記凹溝間の領域、す
なわち凹溝１３１によりマトリクス状に区画された個々
の片（以下、この区画された個々の片は最終的にはそれ
ぞれ分割されるため、ここでは分割片と称する）１３３
の縦横寸法は構成する半導体装置のボンディング寸法
と、外部端子寸法によって決定される。
【００２９】次いで、図５において、（ａ）は平面図、
（ｂ）は中央部分の縦断面図であり、前記金属板１０１
の表面上に半導体素子１０７を搭載する。この搭載では
銀ペースト等の金属ろう材、あるいは導電性樹脂等をマ
ウント材１０９とし、半導体素子１０７の電極１０７ａ
面を上方に向けた姿勢で、半導体素子１０７の裏面を前
記金属板１０１の表面の、前記凹溝１３１によって区画
された複数の分割片１３１の上面に接続する。なお、こ
のとき、前記マウント材１０９は搭載した半導体素子１
０７の直下の領域においては前記凹溝１３１内にまで侵
入して凹溝１３１内に埋設されるため、当該半導体素子
１０７の直下の領域の分割片１３３はマウント材１０９
により一体化され、これらの分割片１３３は前記ダイパ
ッド部１０３を構成することになる。
【００３０】次いで、図６において、（ａ）は平面図、
（ｂ）は中央部分の縦断面図であり、前記半導体素子１
０７の電極１０７ａと、前記半導体素子１０７の周辺に
配置される分割片１３３の上面とをそれぞれボンディン
グワイヤ１１１により接続する。このとき、ボンディン
グワイヤ１１１が接続される分割片１３３は、前記マウ
ント材１０９によって一体化されていない分割片が選定
される。すなわち、前記マウント材に１０９よって一体
化されてダイパッド部１０３を構成する分割片の外側に
配置される全て、あるいは選択された一部の分割片１３
３が選定され、これらの分割片１３３は前記リードパッ
ド部１０５を構成することになる。
【００３１】次いで、図７において、（ａ）は平面図、
（ｂ）は中央部分の縦断面図であり、前記金属板１０１
を図外の樹脂成形用金型装置にセットし、前記金属板１
０１の表面上に樹脂をモールド成形する。あるいは、金
属板１０１の表面上に樹脂を所要の厚さに塗布する。こ
れにより、前記パッケージ樹脂１１３が形成され、この
パッケージ樹脂１１３によって前記金属板１０１上の半
導体素子１０７及びボンディングワイヤ１１１は樹脂封
止される。このとき、半導体素子１０７の直下の前記ダ
イパッド部１０３としての分割片１３３と、周辺部の前
記リードパッド部１０５としての分割片１３３とを区画
している凹溝１３１内に前記パッケージ樹脂１１３の一
部が充填されるため、当該パッケージ樹脂１１３によっ
てリードパッド部１０５としての分割片１３３は、隣接
する分割片１３３が相互に、及びダイパッド部１０３と
しての分割片１３３にそれぞれ絶縁を保った状態で一体
化されることになる。
【００３２】次いで、図８において、（ａ）は底面図、
（ｂ）は中央部分の縦断面図であり、前記金属板１０１
の裏面側を少なくとも１／２の厚さ以上に研磨する。こ
の研磨には機械的な研磨方法、あるいはエッチング等に
よる化学的な研磨方法を採用することが可能である。そ
して、この研磨により、前記金属板１０１の前記凹溝１
３１の底面部が露呈されることになり、結果として前記
各分割片１３１は前記凹溝１３１によって完全に切断分
離された分割片として構成されることになる。ただし、
前記したように、各分割片１３１は、前記マウント材１
０９、あるいはパッケージ樹脂１１３によって相互に一
体化された状態に保持されており、各分割片１３３が分
離されることはない。その後、図２に示したように、半
導体装置１の底面の、前記ダイパッド部１０３を構成す
る分割片１３３が延在する領域にわたって絶縁性のレジ
スト膜１１５を選択的に塗布し、あるいは印刷法により
形成し、ダイパッド部１０３の底面を絶縁被覆する。な
お、パッケージ分割後、絶縁性のレジスト膜１１５を塗
布してもかまわない。
【００３３】次いで、図９において、（ａ）は底面図、
（ｂ）は中央部分の縦断面図であり、前記パッケージ樹
脂１１３を前記リードパッド部１０５としての周辺の分
割片１３３の外側の凹溝１３１に沿ってフルカットダイ
シングにより切断する。これにより、外形が矩形で、か
つその底面の周辺に沿って配列される複数の分割片１３
３で構成されるリードパッド部１０５を有する前記半導
体装置１が形成される。これにより、底面の周辺部に前
記リードパッド部１０５としての分割片１３３の導電性
面がそれぞれ露呈された状態で残され、これらの分割片
１３３が実装用電極として機能することになり、図１に
示した半導体装置１が完成される。なお、パワー半導体
素子を搭載した半導体装置のように、ダイパッド部１０
３での放熱性を高めることが要求される場合には、前記
レジスト膜１１５は形成しない構成とする。
【００３４】このように第１の実施形態の半導体装置で
は、枡目状に凹溝１３１を形成した金属板１０１に半導
体素子１０７をマウント材１０９により搭載し、しかる
上で半導体素子１０７の周囲に配置されていてマウント
材１０９により一体化されていない分割片１３３に対し
て半導体素子１０７の電極１０７ａをボンディングワイ
ヤ１１１により接続を行ない、その上でパッケージ樹脂
１１３による封止を行うことで半導体装置１を製造する
ことが可能である。このとき、金属板１０１はハーフカ
ットダイシングしたものを用い、その後に金属板１０１
を個々の分割片１３３として分割しているため、従来技
術で用いていたように複数のパッド部を支持しておくた
めの基材が不要となり、部品点数を削減できる。また、
パッケージ樹脂１１３での封止後における金属板１０１
の研磨では、機械的な研磨が採用できるため、製造工程
が煩雑化することはない。さらに、リードパッド部１０
５と半導体素子１０７の電極１０７ａとを電気接続する
ためのパターン層も不要であり、構成が簡易であるとと
もに、製造工程も簡略かできることになる。
【００３５】また、金属板１０１に形成した凹溝１３１
によって分割される複数の分割片１３３をダイパッド部
１０３として構成し、あるいはリードパッド部１０５と
して構成することについては、任意の分割片１３３を自
由に選択することが可能である。したがって、例えば、
サイズ（外形寸法）が異なる半導体素子、あるいは電極
数が異なる半導体素子についても同一の金属板を用いて
半導体装置を製造することが可能になる。図１０はその
一例を示す図であり、同図（ａ）は図１に示した半導体
素子１０７を搭載した半導体装置１の縦断面図、同図
（ｂ）はそれよりもサイズの大きな半導体素子１０７Ａ
を搭載した半導体装置１Ａの縦断面図である。両者は共
に同じ工程で各半導体素子１０７，１０７Ａをそれぞれ
同じ凹溝１３１が形成された金属板１０１の表面上に搭
載しているが、半導体素子１０７，１０７Ａのサイズの
違いによりマウント材１０９により一体化される分割片
１３３の数、すなわちダイパッド部１０３の平面領域が
相違している。また、これに伴い、半導体素子１０７，
１０７Ａの周辺部に配置される分割片１３３、すなわち
リードパッド部１０５が相違している。したがって、こ
の状態でパッケージ樹脂１１３による封止を行ない、か
つリードパッド部１０５の外側でパッケージ樹脂１１３
を切断することで、それぞれ異なるパッケージ寸法の半
導体装置１，１Ａが製造されることになる。そして、こ
の場合においても、前記したように金属板１０１は同一
のものを使用しているのであり、このことから同一の金
属板１０１を用いて異なるサイズの半導体素子１０７，
１０７Ａを搭載した異なるサイズの半導体装置１，１Ａ
を製造することが可能であることになる。また、図示は
省略するが、電極数や電極配置が異なる半導体素子を搭
載した場合には、リードパッド部として利用する分割片
の個数や、各分割片に対するボンディングワイヤの接続
を相違することにより各半導体素子を用いた半導体装置
を容易に実現することが可能である。
【００３６】次に、前記第１の実施形態の変形例につい
て説明する。図１１（ａ），（ｂ）は第１の変形例の平
面図と縦断面図である。ここでは前記図５の工程におい
て半導体素子１０７を金属板に搭載する際に、マウント
材としてマウントテープ１１７を用いている。このマウ
ントテープ１１７は両面接着構造のテープであり、マウ
ントテープ１１７の下面を金属板１０１に形成されてい
る分割片１３３の表面に接着し、上面に半導体素子１０
７の裏面を接着している。その後の工程は前記した図６
以降の工程と同様である。したがって、この構成では、
半導体素子１０７を金属板に搭載する工程は単にマウン
トテープ１１７を金属板１０１の表面に貼り付け、その
上に半導体素子１０７を載置するだけでよく、マウント
材を塗布する工程に比較して組立を容易に行うことが可
能となる。ただ、この構成では半導体素子１０７の直下
のダイパッド部１０３を構成する複数の分割片１３３は
マウントテープ１１７によって相互に一体化されること
になるが、その一体化強度を高めるためには、たとえば
後工程でのパッケージ樹脂１１３により封止を行う工程
時に、図１２（ａ），（ｂ）に示すように、パッケージ
樹脂１１３の一部をダイパッド部１０３の分割片１３３
間の凹溝１３１内にまで進入させ、パッケージ樹脂１１
３により一体化強度を高めることが好ましい。
【００３７】また、第２の変形例を図１３（ａ），
（ｂ）の平面図と縦断面図に示す。この変形例では、図
７のパッケージ樹脂１１３により封止を行う工程におい
て、パッケージ樹脂１１３を半導体素子１０７の直上か
らポッティング（滴下）してパッケージ封止を行ってい
る。その後の工程は前記したと同様である。この構成で
は、パッケージ樹脂１１３の表面は表面張力によってそ
の表面形状を円弧面状、あるいはこれに近い面形状にす
ることができるため、特にパッケージ樹脂１１３を切断
して個々の半導体装置に分割する際に、切断箇所の樹脂
の厚さが小さくなるため樹脂部分を切断する必要が殆ど
なく、切断工程が容易になる。なお、ポッティング用樹
脂は比較的硬度の低いものも存在するため、金型によっ
て個々の半導体装置に切断できるので、切断コストを低
減できる。また、完成された半導体装置は上面に角部が
生じることがなく、パッケージ樹脂１１３の割れや欠け
が発生する確率が少なくなる。
【００３８】次に本発明の第２の実施形態を製造工程順
に説明する。第１の実施形態の図４の工程のように、金
属板をハーフカットダイシングして枡目状の凹溝を形成
し、分割片を形成した後、図１４（ａ），（ｂ）の平面
図、縦断面図のように、半導体素子１０７Ｂをフェース
ダウン状態で金属板１０１上に搭載する。図１５は前記
半導体素子１０７Ｂの表面側の平面図であり、半導体素
子１０７Ｂの表面には周辺領域に沿って電極１０７ａが
配置されている。前記電極１０７ａの配置位置は、前記
金属板１０１に形成されている個々の分割片１３３に対
応する位置とされる。なお、この実施形態では、電極１
０７ａは分割片１３３に対応したピッチ寸法で半導体素
子１０７Ｂの周辺に沿って配置されている。そして、各
電極１０７ａには半田あるいは金等の金属からなるボー
ル状をした、あるいは選択的にメッキ形成したバンプ１
１９が形成されている。したがって、前記半導体素子１
０７Ｂを、その表面を金属板１０１に向けて加熱、圧着
することでバンプ１１９を対応する分割片１３３の表面
に接合させ、半導体素子１０７Ｂの各電極１０７ａをそ
れぞれ分割片１３３に電気接続することが可能である。
【００３９】その後、図１６（ａ），（ｂ）に平面図と
縦断面図を示すように、前記第１の実施形態の第１の変
形例と同様に、半導体素子１０７Ｂの直下の金属板１０
１と半導体素子１０７Ｂとの間、ないし各分割片１３３
間の凹溝１３１内にまでパッケージ樹脂１１３が進入す
るようにパッケージ樹脂１１３による封止を行った後、
図１７（ａ），（ｂ）に底面図と縦断面図を示すよう
に、金属板１０１の裏面側を前記凹溝１３１の底面部に
達するまで研磨する。この研磨により、前記金属板１０
１の前記凹溝１３１の底面部が露呈されることになり、
結果として前記分割片１３３は前記凹溝１３１によって
完全に切断分割された分割片として構成されることにな
る。このとき、各分割片１３３は、前記パッケージ樹脂
１１３によって相互に一体化された状態に保持されてお
り、各分割片１３３が分離されることはない。そして、
前記各分割片１３３のうち、半導体素子１０７Ｂのバン
プ１１９に接合された分割片１３３はリードパッド部１
０５を構成し、実装用電極となる。また、バンプ１１９
が接合されていない分割片１３３は、前記リードパッド
部１０５とは絶縁を保った状態で半導体素子１０７Ｂを
保持するためのダイパッド部１０３として構成されるこ
とになる。なお、その後は図示は省略するが、第１の実
施形態と同様にパッケージ樹脂１１３をリードパッド部
１０５の外側に沿って切断することで、半導体装置が完
成される。
【００４０】なお、この実施形態において、図１８
（ａ），（ｂ）に底面図と縦断面図を示すように、リー
ドパッド部１０５としての分割片１３３の裏面に半田ボ
ール１２７を形成してもよい。このように構成すれば、
図３（ｂ）に示したと同様に、半田ボール１２７を利用
して半導体装置を実装基板に実装することが可能にな
る。
【００４１】ここで、前記第２の実施形態では、金属板
にそれぞれチップ化された半導体素子を搭載して半導体
装置を構成した例を示しているが、チップ化される前の
ウェハ状態の半導体素子を用いて製造することも可能で
ある。この技術を第３の実施形態として説明する。図１
９及び図２０は第３の実施形態を製造工程順に示す図で
ある。先ず、図１９に示すように、円板状をした半導体
ウェハ、例えばシリコンウェハ２０１に枡目状に半導体
素子２０３を配列形成し、かつ各半導体素子２０３の周
辺部にそれぞれ前記第２の実施形態と同様にバンプ２０
５を配列形成する。なお、このシリコンウェハ２０１に
おける前記半導体素子２０３の製造技術については、周
知の技術がそのまま適用できるため、ここではその説明
は省略する。一方、前記シリコンウェハ２０１の外径に
ほぼ等しい辺寸法をした正方形の金属板１０１に対して
前記実施形態と同様にハーフダイシングにより枡目状の
凹溝１３１を形成し、分割片１３３を形成する。また、
このとき各分割片１３３の配列ピッチ寸法は、前記半導
体素子２０３に形成したバンプ２０５の周辺に沿ったピ
ッチ寸法、あるいは格子状配列のピッチ寸法に等しくす
る。
【００４２】次いで、図２０（ａ）のように、前記シリ
コンウェハ２０１の表面を金属板１０１に向けて加熱押
圧し、シリコンウェハ２０１のバンプ２０５を金属板１
０１の各分割片１３３にフェースダウンにより接合す
る。次いで、図２０（ｂ）のように、前記シリコンウェ
ハ２０１と金属板１０１との間の空間、すなわち金属板
の凹溝１３１内とシリコンウェハ２０１のスタッドバン
プ２０５間に樹脂１３５を充填し、前記空間を封止す
る。次いで、図２０（ｃ）のように、前記金属板１０１
を前記凹溝１３１の底面部が露出するまで、すなわち前
記凹溝１３１内に充填した樹脂１３５が露出するまで裏
面側を研磨する。この研磨により、個々の分割片１３３
は分離されるが、凹溝１３１内に充填されている樹脂１
３５によって各分割片１３３は相互に絶縁を保ったまま
一体化された状態となる。また、これにより、前記バン
プ２０５が接合されている分割片１３３はリードパッド
部１０５としての実装用電極となる。なお、同図にはダ
イパッド部１０３は図示されていない。しかる後、図２
０（ｄ）のように、図外のダイシングソーを用いて、前
記シリコンウェハ２０１及び金属板１０１を半導体素子
２０３のダイシングライン（スクライブライン）に沿っ
てフルカットダイシングする。これにより、シリコンウ
ェハ２０１は個々の半導体素子２０３に分割され、かつ
これと共に金属板１０１も樹脂１３５の部分において分
割され、半導体装置２が製造される。また、前記分割の
前、あるいは後に前記リードパッド部１０５の表面に半
田ボール１３７を形成する。
【００４３】この第３の実施形態の半導体装置２の構成
は前記第１の実施形態の半導体装置１の変形例の構成と
同様であるが、この半導体装置２では、半導体素子２０
３とリードパッド部１０５とが同一外形寸法に形成さ
れ、かつ半導体素子を被覆して封止するためのパッケー
ジ樹脂が半導体素子を覆う状態で存在していないため、
半導体装置をより小型にかつ薄型に製造することが可能
である。また、パッケージ樹脂は不要であり、シリコン
基板２０１と金属板１０１との空間を充填する樹脂１３
５を用いるだけであるので樹脂の量が低減でき、低コス
ト化にも有利である。さらに、その製造工程において
は、シリコンウェハ２０１を半導体素子２０３に分割す
る際のダイシングと、金属板１０１における樹脂１３５
のダイシングとを同時に行うことが可能であり、しかも
複数のチップ状の半導体素子を金属板に個々に搭載する
工程が省略できるため、製造工程全体を簡略化すること
が可能である。
【００４４】前記第３の実施形態の変形例を図２１〜図
２３に示す。この実施形態では、リードパッド部１０５
及びダイパッド部１０３を構成する分割片の断面形状を
クランク状に形成し、半導体装置を実装基板に実装した
際に半導体装置と実装基板との間に生じる熱応力をリー
ドパッド部１０５において緩和し、実装状態の信頼性を
高めるようにした半導体装置の例である。シリコンウェ
ハは前記第３の実施形態と同じに形成されているが、金
属板１０１は、図２１に一部を拡大して示すように、正
方形をした金属板１０１には、その表面側から厚さの約
４０〜５０％の深さまでそれぞれＸＹ方向に延びる枡目
状の凹溝１３１を形成する。また、前記金属板１０１の
裏面側にも厚さの約４０〜５０％の深さまでＸＹ方向に
延びる枡目状の凹溝１３１Ａを形成する。ここで、図２
２（ａ）に示すように、表面側の凹溝（同図実線）１３
１と裏面側の凹溝（同図破線）１３１Ａは溝幅寸法と溝
ピッチ寸法が同一であるが、両者の溝位置は、ＸＹ方向
に対して４５度の角度方向で、かつほぼ各凹溝１３１，
１３１Ａの溝幅寸法だけずらした配置となっている。
【００４５】そして、図２３（ａ）のように、前記第３
の実施形態と同様に、前記シリコンウェハ２０１のバン
プ２０５を前記金属板１０１の表面側の分割片１３３に
接合し、かつ図２３（ｂ）のように、シリコンウェハ２
０１と金属板１０１との間に樹脂１３５を充填する。し
かる上で、図２３（ｃ）のように、前記金属板１０１の
裏面にレジストマスク１３９を形成する。このレジスト
マスク１３９は、前記金属板１０１のリードパッド部１
０５及びダイパッド部１０３として残す領域を覆うもの
であり、図２２（ｂ）のように、前記表面側の凹溝１３
１と裏面側の凹溝１３１Ａと同じピッチでＸＹ方向に規
則的に配置された微小な矩形の瓢箪型のパターンとして
形成され、前記金属板１０１の裏面側から前記表面側の
凹溝１３１と裏面側の凹溝１３１Ａを透視したときに、
両凹溝１３１，１３１Ａの各一部を覆う位置に設定され
る。そして、前記レジストマスク１３９を用いて前記金
属板１０１を全厚さにわたってエッチングすることで、
それぞれ独立した分割片１３３が形成される。したがっ
て、分割された各分割片１３３は、その厚さ方向の断面
形状が、図２３（ｄ）のように、クランク状に形成され
ることになる。また、分割された各分割片１３３のう
ち、前記シリコンウェハ２０１のバンプ２０５に接合さ
れている分割片はリードパッド部１０５として構成さ
れ、当該バンプ２０５による接合と前記樹脂１３５によ
ってシリコンウェハ２０１に一体化される。
【００４６】しかる後、図２３（ｅ）のように、ダイシ
ングソーによってシリコンウェハ２０１及び金属板１０
１を所要のサイズに切断して分割することで、個々の半
導体装置２Ａが形成されることになる。なお、この場
合、金属板１０１は前工程のエッチングにより既に分離
されているため、実際にはシリコンウェハ２０１を切断
分離するだけでよい。この半導体装置２Ａでは、リード
パッド部１０５がクランク状に曲げ形成されているた
め、半導体装置２Ａを図３のように実装基板に実装した
ときに、実装基板と半導体装置（半導体素子）との間の
熱膨張率の違いによりリードパッド部１０５に応力が加
えられたような場合でも、リードパッド部１０５のクラ
ンク状の曲げ部において当該応力を吸収することがで
き、リードパッド部１０５と実装基板との接続が破損さ
れるようなことがなく、実装の信頼性を向上することが
可能となる。なお、図示は省略するが、前記分割片の間
に樹脂を充填して裏面側を平坦化した後、各リードパッ
ド部の裏面に半田ボールを接続し、あるいは半田メッキ
等を施した構成としてもよく、このようにしてもリード
パッド部における応力の緩和機能が損なわれることはな
い。
【００４７】次に前記第３の実施形態の第２の変形例を
説明する。前記第１の変形例は、前記金属板１０１裏面
にレジストマスク１３９を形成し、選択的にエッチング
を行うことによって半導体装置を完成していたが、枡目
状に形成する凹溝の幅を拡大することによってエッチン
グによる金属板の選択的な除去が不要となる。これを第
１の変形例の図２３を再度参照して説明する。第２の変
形例の半導体装置は、第３の実施形態で示した図１９と
同様に円板状をした半導体ウェハ、例えばシリコンウェ
ハ２０１に枡目状に半導体素子を配列形成し、かつ各半
導体素子の周辺部にそれぞれ前記第２の実施形態と同様
にバンプ２０５を配列形成する。一方、前記シリコンウ
ェハの外径にほぼ等しい辺寸法をした正方形の金属板１
０１に対して、その表面側に枡目状に凹溝１３１を厚さ
の約５０％の深さまで形成し、分割片１３３を形成す
る。また、このとき各分割片１３３の配列ピッチ寸法
は、前記半導体素子に形成したバンプ２０５の周辺に沿
ったピッチ寸法、あるいは格子状配列のピッチ寸法に等
しくする。
【００４８】次いで、前記シリコンウェハ２０１の裏面
を金属板１０１に向けて加熱押圧し、シリコンウェハ２
０１のバンプ２０５を金属板１０１の各分割片１３３に
フェースダウンにより接合する。次いで、前記シリコン
ウェハ２０１と金属板１０１との間の空間、すなわち金
属板１０１の凹溝１３１内とシリコンウェハ２０１のバ
ンプ２０５間に樹脂１３５を充填し、前記空間を封止す
る。次いで、金属板１０１の裏面側に金属板の厚さの約
５０％の深さまでＸＹ方向に延びる枡目状の凹溝１３１
Ａを形成する。ここで、図２２と同様に、表面側の凹溝
１３１と裏面側の凹溝１３１Ａは溝幅寸法と溝ピッチ寸
法が同一であるが、両者の溝位置はＸＹ方向に対して４
５度の角度方向で、かつ各凹溝の溝幅寸法よりも小さい
寸法でずらした配置となっている。このように裏面側か
ら凹溝１３１Ａを形成することによって、それぞれ独立
した分割片が形成される。したがって、分割された各分
割片は、その厚さ方向の断面形状がクランク状に形成さ
れることになる。しかる後、ダイシングソーによってシ
リコンウェハ及び金属板を所要のサイズに切断して分割
することで、個々の半導体装置が形成されることにな
る。なお、この場合、金属板は前工程の裏面側の凹溝形
成字に分離されているので、実際にはシリコンウェハを
切達分離するだけでよい。
【００４９】次に、図２４〜図２６を用いて本発明の第
４の実施形態を説明する。この実施形態では、金属板を
最初からフルカットダイシングして分割片を形成し、当
該分割片によってダイパッド部とリードパッド部を構成
するものである。図２４（ａ），（ｂ）の平面図、縦断
面図に示すように、所要の寸法の金属板１０１の裏面に
粘着シート１４１を貼り付ける。この粘着シート１４１
は後工程において分割される分割片を保持するとともに
その平坦性を確保できる程度の厚さ、剛性を有するもの
である。その上で、図２５（ａ），（ｂ）の平面図、縦
断面図に示すように、前記金属板１０１を表面側からフ
ルカットダイシングし、金属板にＸＹ方向に延びる溝１
３１Ｂを形成して枡目状の分割片１３３を形成する。こ
れらの分割片１３３はそれぞれ完全に分離されている
が、前記粘着シート１４１によって最初の配列状態が保
たれている。
【００５０】次いで、以降は第１の実施形態の図６から
図９の工程と同様であるので、図２６に断面図のみを示
すように、先ず図２６（ａ）のように、マウント材１０
９により半導体素子１０７を前記金属板１０１の表面に
搭載する。そして、図２６（ｂ）のように、半導体素子
１０７の電極と、半導体素子１０７の外周に位置される
リードパッド部となる分割片１３３に対してボンディン
グワイヤ１１１での電気接続を行い、その上で図２６
（ｃ）のように、金属板１０１の表面上に樹脂１１３を
モールドあるいは塗布し、前記半導体素子１０７及びボ
ンディングワイヤ１１１を封止するパッケージ樹脂１１
３を形成する。しかる後、図２６（ｄ）のように、金属
板１０１の裏面に貼り付けてある粘着シート１４１を剥
がすことにより、前記各実施形態のような金属板１０１
の裏面側の研磨を行うことなく、既に溝１３１Ｂによっ
て分割された状態にある分割片１３３を分離した状態に
することができ、第１の実施形態と同様な半導体装置が
形成できる。なお、図示は省略するが、複数個の半導体
素子を一括してパッケージ樹脂で封止している場合に
は、パッケージ樹脂を切断分離することで、個々の半導
体装置の製造が実現されることになる。なお、金属板１
０１の裏面のダイパッド部１０３を構成する分割片１３
３の裏面に、図２に示したようなレジスト膜を形成し、
あるいは形成しないことは言うまでもない。
【００５１】前記第４の実施形態では、半導体装置の構
成に直接必要とされることがない粘着シートを用いてい
る点で、部品点数を削減する上では不利な点が存在する
ことは否めないが、このような不要な部品を無くして前
記第４の実施形態と同様に半導体装置を製造する方法を
第４の実施形態の変形例として説明する。図２７及び図
２８はそのような変形例の製造方法を示す断面図であ
る。先ず、図２７（ａ）のように、金属板１０１の裏面
にレジストシート１４３を接着する。前記レジストシー
ト１４３は、半田等との密着性が無い耐熱性、耐湿性の
高い材料で形成されており、図２８（ａ）のように、最
終的に形成される半導体装置の実装用電極が配置される
箇所に対応する部分に開口１４３ａが形成されている。
そして、図２７（ｂ）のように、前記第４の実施形態と
同様に前記金属板１０１をフルカットダイシングしてＸ
Ｙ方向に延びる溝１３１Ｂを形成し、枡目状の分割片１
３３を形成する。このとき、図２８（ｂ）のように、各
分割片１３３の一部が前記レジストシート１４３の開口
１４３ａに対応位置されるように、前記溝１３１Ｂを所
要のピッチ寸法で形成する。また、この場合でも分割さ
れた各分割片１３３は、開口１４３ａが形成されていて
も連結状態にあるレジストシート１４３によって一体状
態に保持されている。
【００５２】以降の工程は、前記第４の実施形態と同様
であり、図２７（ｃ）のように、マウント材１０９によ
って半導体素子１０７を前記金属板１０１の表面に搭載
し、その後、図２７（ｄ）のように、ボンディングワイ
ヤ１１１で半導体素子１０７の電極と、半導体素子の外
周に位置されるリードパッド部となる分割片１３３とを
電気接続する。さらに、図２７（ｅ）のように、金属板
１０１上に樹脂１１３をモールドまたは塗布して半導体
素子１０７及びボンディングワイヤ１１１を封止するパ
ッケージ樹脂１１３を形成する。その後、前記パッケー
ジ樹脂１１３を切断し、さらに金属板１０１の裏面のレ
ジストシート１４３を切断することで個々の半導体装置
が形成される。そして、図２７（ｆ）のように、前記金
属板１０１の裏面側の前記レジストシート１４３の開口
１４３ａから露呈されているリードパッド部１０５とし
ての分割片１３３の裏面に半田ボール１３７を接続す
る。このとき、レジストシート１４３は半田との密着性
が無いため、隣接する開口１４３ａの分割片１３３が半
田によって相互に短絡するようなことはなく、結果とし
てレジストシート１４３は、第１の実施形態におけるレ
ジスト膜１１５と同様に機能することになる。この変形
例では、金属板１０１をフルカットダイシングして分割
したときの支持となるレジストシート１４３をそのまま
半導体装置の裏面のレジスト膜として利用することが可
能になり、部品が無駄になることはない。
【００５３】ここで、前記第４の実施形態及びその変形
例では、半導体素子の電極が形成されている表面を上側
に向けて金属板に搭載し、ボンディングワイヤによって
分割片に電気接続する構成例を示しているが、これらの
構成においても、第２の実施形態と同様に、半導体装置
の表面にバンプを形成しておき、このバンプを金属板の
分割片に接続するようにフェースダウンによって搭載す
る構成としてもよい。また、この場合には、第３の実施
形態のように、ウェハ構成での半導体素子を金属板に搭
載し、かつパッケージ樹脂により封止を行った後に、ウ
ェハを切断して個々の半導体装置を形成するようにして
もよい。
【００５４】以上の各実施形態の半導体装置では、金属
板を分割した分割片によってリードパッド部とダイパッ
ド部を形成しているが、ダイパッド部に相当する領域の
金属板、すなわち分割片を最終的に除去し、ダイパッド
部をマウント材で構成するようにしてもよい。すなわ
ち、これを第５の実施形態として説明する。図２９〜図
３２は第５の実施形態を説明するための図である。先
ず、第１の実施形態の図４（ａ），（ｂ）の平面図、縦
断面図に示したように、正方形をした金属板１０１にＸ
Ｙ方向に延びる複数本の凹溝１３１を形成して枡目状の
分割片１３３を形成する。しかる後、図２９（ａ），
（ｂ）の平面図、縦断面図に示すように、前記金属板１
０１の中央領域をプレス加工によって金属板１０１の裏
面方向に曲げ変形し、前記中央領域に凹状部１５１を形
成する。このとき、前記凹状部１５１の表面は前記金属
板１０１の周辺部においてそのままの状態で残されてい
る分割片１３３の底面よりも低い位置まで曲げ形成され
る。
【００５５】次いで、図３０（ａ），（ｂ）の平面図、
縦断面図のように、前記金属板の中央領域の凹状部１５
１にマウント材１０９を用いて半導体素子１０７を搭載
する。このとき、マウント材１０９の量を調整し、搭載
された半導体素子１０７の裏面が少なくとも周辺に配置
されている分割片１３３における凹溝１３１の底面部よ
りも高い位置となるようにする。また、前記マウント材
１０９は銀ペースト等の耐湿性、耐熱性に優れ、しかも
ある程度の機械的な強度を有する材料で構成される。し
かる上で、前記半導体素子１０７の電極１０７ａと、周
辺に配置されている前記分割片１３３の表面とをボンデ
ィングワイヤ１１１により電気接続する。次いで、図３
１（ａ），（ｂ）の平面図、縦断面図に示すように、前
記金属板１０１の表面上に樹脂１１３をモールドし、あ
るいは塗布し、前記半導体素子１０７とボンディングワ
イヤ１１１を封止するパッケージ樹脂１１３を形成す
る。このとき、パッケージ樹脂１１３の一部は周辺に配
置されている前記分割片１３３と、その内側に位置され
る分割片１３３との凹溝１３１内にまで進入され、これ
らの分割片１３３は一体化される。
【００５６】次いで、図３２（ａ），（ｂ）の底面図、
縦断面図に示すように、前記金属板１０１を裏面側から
前記凹溝１３１の底面部に達するまで平坦に研磨する。
この研磨により、前記凹状部１５１を構成していた金属
板１０１の中央領域が除去され、前記半導体素子１０７
を金属板１０１に搭載しているマウント材１０９が露出
される。これにより、半導体素子１０７はマウント材１
０９によって搭載支持された状態となり、またマウント
材１０９の周辺部にのみ前記分割片１３３が残されてリ
ードパッド部１０５が構成されることになる。したがっ
て、リードパッド部１０５を構成する分割片１３３の裏
面側での研磨量を調整し、当該分割片１３３の高さ寸法
を低減することで、極めて薄型の半導体装置を構成する
ことが可能となる。なお、この第５の実施形態では、ダ
イパッド部１０３は金属板の分割片１３３からマウント
材１０９に置き換えられることになる。
【００５７】以上説明した第１ないし第５の実施形態お
よびこれらの変形例の半導体装置は、半導体素子として
半導体集積回路を用いた半導体装置に本発明を適用した
例であるが、本発明はダイオードやトランジスタ等の個
別部品として構成することも可能である。例えば、第６
の実施形態として、ダイオードに適用した場合には、図
３３（ａ），（ｂ）に平面図、断面図を示すように、１
つの分割片１３３をダイパッド部１０３（あるいはカソ
ード側リードパッド部）としてその表面上にダイオード
チップ１０７Ｃを搭載し、隣接する他の１つの分割片１
３３をアノード側リードパッド部１０５として前記ダイ
オードチップ１０７Ｃに対してボンディングワイヤ１１
１で電気接続し、これらの分割片１３３及びダイオード
チップ１０７Ｃ等をパッケージ樹脂１１３によって封止
することで、個別ダイオードが構成される。また、図３
４（ａ），（ｂ）に平面図、断面図を示すように、複数
個の分割片１３３をダイパッド部１０３として各表面上
にそれぞれダイオードチップ１０７Ｃを搭載し、これら
のダイオードチップ１０７Ｃを各分割片１３３にそれぞ
れ隣接する分割片１３３にボンディングワイヤ１１１に
より電気接続した上で、各分割片１３３及びダイオード
チップ１０７Ｃ等をパッケージ樹脂１１３により一体に
封止することで、複数個のダイオードチップを搭載した
半導体装置、すなわちダイオードアレイが構成されるこ
とになる。なお、図示は省略するが、トランジスタチッ
プを搭載した個別トランジスタ、あるいはトランジスタ
アレイを構成することも可能であり、この場合にはトラ
ンジスタチップを搭載した１つの分割片がコレクタ側リ
ードパッド部を兼ねたダイパッド部として構成され、他
の２つの分割片がそれぞれベース、エミッタの各リード
パッド部として構成されることになる。もちろん、電界
効果トランジスタの場合には、ゲート、ソース、ドレイ
ンの各リードパッド部として構成されることになる。
【００５８】図３５は個別ダイオードに本発明を適用し
た第６の実施形態の製造工程を示す図である。先ず、前
記第１の実施形態の図４と同様に、金属板１０１の表面
にＸＹ方向に延びる複数本の凹溝１３１を形成し、枡目
状の分割片１３１を形成する。しかる上で、図３５
（ａ）のように、前記分割片１３３のうち、一つ置きの
分割片１３３のそれぞれの表面上にマウント材１０９に
よりダイオードチップ１０７Ｃを搭載する。このダイオ
ードチップ１０７Ｃは基板がＮ型半導体で構成されてお
り、ダイオードのカソードとして構成され、当該カソー
ドが前記分割片１３３に対して同時に電気接続されるこ
とになる。次いで、図３５（ｂ）のように、前記ダイオ
ードチップ１０７Ｃの表面に設けられている図外のアノ
ード電極と、前記分割片１３３のそれぞれ隣の分割片１
３３とをボンディングワイヤ１１１により電気接続す
る。次いで、前記金属板１０１の表面上に樹脂１１３を
モールドし、あるいは塗布したパッケージ樹脂１１３に
よりダイオードチップ１０７Ｃ及びボンディングワイヤ
１１１を封止する。このとき、パッケージ樹脂１１３の
一部は前記凹溝１３１内にまで進入される。
【００５９】次いで、図３５（ｃ）のように、前記金属
板１０１を裏面側から前記凹溝１３１の底面部が露出す
るまで平坦に研磨し、あるいはエッチングする。これに
より、各分割片１３３はそれぞれ分離された状態とな
り、かつその一方で前記パッケージ樹脂１１３により各
分割片１３３は絶縁を保った状態で一体化状態が保持さ
れる。次いで、図３５（ｄ）のように、前記パッケージ
樹脂１１３を図外のダイシングソーによって切断する。
このとき、前記ダイパッド部１０３としての分割片１３
３と、リードパッド部１０５としての分割片１３３を１
つの組として、両分割片を含む単位で切断する。これに
より、切断箇所を適宜に設定することで、図３３に示し
たように、１つのダイオードチップを含む個別ダイオー
ドとして形成することができ、あるいは図３４に示した
ように、複数個のダイオードチップを含むダイオードア
レイとして形成することが可能になる。
【００６０】この第６の実施形態では、個別ダイオー
ド、あるいは異なる数のダイオードチップを含む種々の
ダイオードアレイを形成する場合でも、金属板は規格化
された単一のものを使用し、この金属板にダイオードチ
ップを搭載し、パッケージ樹脂で封止した後に、最終的
に切断する箇所を変更するだけで、その要求に応えるこ
とが可能である。したがって、異なる種類のダイオード
アレイに対応して複数のリード部材を形成し、あるいは
パッケージ樹脂用の異なるモールド金型を用意する必要
がなく、製造工程を簡略化し、かつ半導体装置の低コス
ト化を図る上で有利なのものとなる。
【００６１】以上説明した第１ないし第６の実施形態と
これらの変形例は、本発明の代表的な実施形態を説明し
たものであり、各実施形態を適宜組み合わせることによ
り、さらに多様化された半導体装置とその製造方法を実
現することが可能である。また、前記実施形態で説明し
た、各工程のそれぞれにおける手法についても、従来か
ら提案されている種々の手法に置き換えることも可能で
あり、そのような置き換えを行った場合においても本発
明により得られる利益が失われるものではない。
【００６２】
【発明の効果】以上説明したように本発明の半導体装置
では、導電板から複数の分割片を形成し、この分割片に
対して半導体素子の電極を電気接続してリードパッド部
を構成しているので、半導体素子のサイズ、種類に応じ
てリードパッド部としての分割片を適宜に設定すること
で、異なるサイズ、種類の半導体素子に対して分割片を
汎用的に使用してパッケージを構成することが可能にな
る。また、分割片の一部でダイパッド部を構成して半導
体素子を搭載し、分割片の他の一部をリードパッド部と
してボンディングワイヤにより電気接続した構成とし、
あるいは半導体素子の電極に設けたバンプを分割片に対
して電気接続してリードパッド部を構成することによ
り、半導体素子をフェースアップ、あるいはフェースダ
ウンの状態で搭載でき、また、リードパッドをパッケー
ジの周辺部に配置し、あるいは底面部に格子状に配置す
る等、同一の導電板を用いて異なるサイズ及び種類のリ
ードレス構造の表面実装型の半導体装置を構成すること
が可能となる。さらに、分割片の厚さ方向の断面形状を
クランク形状とすることで、本発明の半導体装置を実装
基板に実装した際に半導体装置と実装基板との間に生じ
る熱応力を緩和し、実装状態の信頼性を高めることが可
能になる。
【００６３】また、本発明の半導体装置の製造方法で
は、導電板に凹溝を形成して分割片を区画し、その分割
片上に半導体素子を搭載し、かつ半導体素子と分割片と
を電気接続し、しかる上で導電板の裏面側を除去して分
割片を分離しているので、半導体素子の搭載、及び半導
体素子と分割片との電気接続、さらにパッケージ樹脂工
程をそれぞれ容易に行うことができる一方で、最終的に
絶縁分離された複数の分割片で構成されるリードパッド
部を有する半導体装置が製造できるので、部品点数や製
造工数がいたずらに増大することがなく、製造工程を簡
略化することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の一部を
破断した斜視図である。
【図２】図１の半導体装置の内部構成の平面図と縦断面
図である。
【図３】図１の半導体装置の実装状態の縦断面図であ
る。
【図４】第１の実施形態の製造工程１の平面図と縦断面
図である。
【図５】第１の実施形態の製造工程２の平面図と縦断面
図である。
【図６】第１の実施形態の製造工程３の平面図と縦断面
図である。
【図７】第１の実施形態の製造工程４の平面図と縦断面
図である。
【図８】第１の実施形態の製造工程５の底面図と縦断面
図である。
【図９】第１の実施形態の製造工程６の底面図と縦断面
図である。
【図１０】第１の実施形態の応用例の縦断面図である。
【図１１】第１の実施形態の第１の変形例の製造途中で
のる平面図と縦断面図である。
【図１２】第１の実施形態の第２の変形例の製造途中で
の平面図と縦断面図である。
【図１３】第１の実施形態の第３の変形例の製造途中で
の平面図と縦断面図である。
【図１４】本発明の第２の実施形態の製造工程１の平面
図と縦断面図である。
【図１５】図１４で用いる半導体素子の平面図である。
【図１６】第２の実施形態の製造工程２の平面図と縦断
面図である。
【図１７】第２の実施形態の製造工程３の底面図と縦断
面図である。
【図１８】第２の実施形態の製造工程４の底面図と縦断
面図である。
【図１９】第３の実施形態の半導体ウェハと金属板の斜
視図である。
【図２０】第３の実施形態の製造工程の縦断面図であ
る。
【図２１】第３の実施形態の変形例の金属板の一部の斜
視図である。
【図２２】第３の実施形態の変形例の金属板における凹
溝とマスクのパターンを説明するための平面図である。
【図２３】第３の実施形態の変形例の製造工程の縦断面
図である。
【図２４】第４の実施形態の製造工程１の平面図と縦断
面図である。
【図２５】第４の実施形態の製造工程２の平面図と縦断
面図である。
【図２６】第４の実施形態の以降の製造工程の縦断面図
である。
【図２７】第４の実施形態の変形例の製造工程の縦断面
図である。
【図２８】第４の実施形態のレジストシートと溝のパタ
ーンを説明するための底面図である。
【図２９】第５の実施形態の製造工程１の平面図と縦断
面図である。
【図３０】第５の実施形態の製造工程２の平面図と縦断
面図である。
【図３１】第５の実施形態の製造工程３の平面図と縦断
面図である。
【図３２】第５の実施形態の製造工程４の底面図と縦断
面図である。
【図３３】第６の実施形態の内部構成の平面図と縦断面
図である。
【図３４】第６の実施形態の変形例の内部構成の平面図
と縦断面図である。
【図３５】第６の実施形態の製造工程の縦断面図であ
る。
【図３６】第１の従来の半導体装置の断面図である。
【図３７】第２の従来の半導体装置の断面図である。
【図３８】第３の従来の半導体装置の断面図である。
【符号の説明】
１，１Ａ，２，２Ａ 半導体装置 １０１ 金属板 １０３ ダイパッド部 １０５ リードパッド部 １０７ 半導体素子 １０７Ｃ ダイオードチップ １０９ マウント材 １１１ ボンディングワイヤ １１３ パッケージ樹脂 １１５ レジスト膜 １１７ マウントテープ １１９ バンプ １２１ 実装基板 １２３ 配線回路 １２５ 半田 １２７ 半田ボール １３１，１３１Ａ 凹溝（ハーフカットダイシング） １３１Ｂ 溝（フルカットダイシング） １３３ 分割片 １３５ 樹脂 ２０１ シリコンウェハ ２０３ 半導体素子 ２０５ バンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−129473（ＪＰ，Ａ) 特開 平１−106456（ＪＰ，Ａ) 特開 平10−256460（ＪＰ，Ａ) 特開 平７−22474（ＪＰ，Ａ) 特開 平11−121646（ＪＰ，Ａ) 特開 平11−312749（ＪＰ，Ａ) 特開2000−124382（ＪＰ，Ａ) 特開2000−150760（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15 H01L 23/50

Claims (29)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子と、導電板を厚さ方向に沿う
    断面形状がクランク状となるように分割して形成した複
    数個の分割片と、前記半導体素子を封止するとともに前
    記分割片を前記半導体素子と一体的に支持するパッケー
    ジ樹脂とを備え、前記複数個の分割片のうち少なくとも
    １つの分割片は前記半導体素子の電極に電気接続されて
    いることを特徴とする半導体装置。
  2. 【請求項２】 前記複数個の分割片のうち、一部の分割
    片はその上に前記半導体素子を搭載するダイパッド部と
    して構成され、前記半導体素子の電極に電気接続される
    他の分割片は実装用電極としてのリードパッド部として
    構成されることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記分割片のうち、搭載される前記半導
    体素子の直下に位置される分割片が前記ダイパッド部と
    して構成され、前記ダイパッド部の周囲に配置されて前
    記半導体素子の電極にボンディングワイヤで電気接続さ
    れる分割片が前記リードパッド部として構成される請求
    項２に記載の半導体装置。
  4. 【請求項４】 前記半導体素子はマウント材、またはテ
    ープ状接着剤により前記ダイパッド部に搭載されている
    ことを特徴とする請求項２または３に記載の半導体装
    置。
  5. 【請求項５】 前記分割片のうち、搭載される前記半導
    体素子の直下に位置される分割片の一部が前記ダイパッ
    ド部として構成され、前記分割片の他の一部は前記半導
    体素子の電極にバンプで電気接続されて前記リードパッ
    ド部として構成される請求項２に記載の半導体装置。
  6. 【請求項６】 前記バンプは、半田バンプまたはスタッ
    ドバンプである請求項５に記載の半導体装置。
  7. 【請求項７】 前記分割片は、前記導電板を枡目状に分
    割して形成されていることを特徴とする請求項１ないし
    ６のいずれかに記載の半導体装置。
  8. 【請求項８】 前記分割片は前記半導体素子の周囲にの
    み配置され、前記半導体素子の電極にボンディングワイ
    ヤで電気接続されて実装用電極としてのリードパッド部
    として構成されていることを特徴とする請求項１に記載
    の半導体装置。
  9. 【請求項９】 前記半導体素子は半導体集積回路チップ
    であり、前記半導体集積回路チップに設けられた複数の
    電極と、前記リードパッド部としての複数の分割片とが
    それぞれ電気接続されていることを特徴とする請求項２
    ないし８のいずれかに記載の半導体装置。
  10. 【請求項１０】 前記半導体素子はダイオードチップま
    たはトランジスタチップであり、ダイパッド部としての
    １つの分割片に前記ダイオードチップまたはトランジス
    タチップが搭載され、これに隣接する１つまたは２つの
    分割片がリードパッド部として前記ダイオードチップま
    たはトランジスタチップの電極が電気接続されているこ
    とを特徴とする請求項２ないし８のいずれかに記載の半
    導体装置。
  11. 【請求項１１】 前記リードパッド部としての分割片の
    裏面にはボール状の電極が接続されていることを特徴と
    する請求項２ないし１０のいずれかに記載の半導体装
    置。
  12. 【請求項１２】 前記ダイパッド部を構成する分割片の
    裏面にはレジスト膜が形成されていることを特徴とする
    請求項２ないし１１のいずれかに記載の半導体装置。
  13. 【請求項１３】 前記半導体素子は、前記ダイパッド部
    及びリードパッド部の外形寸法よりも小さい外形寸法に
    形成されていることを特徴とする請求項２ないし１２の
    いずれかに記載の半導体装置。
  14. 【請求項１４】 前記半導体素子は、前記ダイパッド部
    及びリードパッド部の外形寸法と等しい外形寸法に形成
    されていることを特徴とする請求項５，６，７，９，１
    ０，１１または１３に記載の半導体装置。
  15. 【請求項１５】 導電板の表面に凹溝を形成して複数の
    区画された分割片を形成する工程と、前記分割片の一部
    の表面上に半導体素子を搭載する工程と、前記半導体素
    子の電極と前記分割片の他の一部とをボンディングワイ
    ヤにより電気接続する工程と、前記導電板の表面上に樹
    脂を成形して前記半導体素子及びボンディングワイヤを
    封止する工程と、前記導電板の裏面を前記凹溝に達する
    まで研磨して前記分割片を個々の片に分離する工程とを
    含むことを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 導電板の表面に凹溝を形成して複数の
    区画された分割片を形成する工程と、電極にバンプが形
    成された半導体素子を前記分割片の一部の表面上に搭載
    しかつ前記バンプと前記一部の分割片とを電気接続する
    工程と、前記導電板の表面上に樹脂を成形して前記半導
    体素子を封止する工程と、前記導電板の裏面を前記凹溝
    に達するまで除去して前記分割片を個々の片に分離する
    工程とを含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 導電板の表面に枡目状の第１の凹溝を
    形成する工程と、前記導電板の裏面に前記第１の凹溝と
    平面方向にずれた位置に枡目状の第２の凹溝を形成する
    工程と、電極にバンプが形成された半導体素子を前記第
    １及び第２の凹溝によって区画された複数の分割片の一
    部の表面上に搭載しかつ前記バンプと前記一部の分割片
    とを電気接続する工程と、前記導電板の表面上に樹脂を
    成形して前記半導体素子を封止する工程と、前記導電板
    を前記第１及び第２の凹溝とは平面方向にずれた位置で
    切断して前記分割片を個々の片に分離する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 導電板を保持シート上に貼りつけた状
    態で前記導電板を切断して複数の分割片を形成する工程
    と、前記分割片の一部の表面上に半導体素子を搭載する
    工程と、前記半導体素子の電極と前記分割片の他の一部
    とをボンディングワイヤにより電気接続する工程と、前
    記導電板の表面上に樹脂を成形して前記半導体素子及び
    ボンディングワイヤを封止する工程と、前記保持シート
    を前記導電板から剥離する工程とを含むことを特徴とす
    る半導体装置の製造方法。
  19. 【請求項１９】 導電板を保持シート上に貼りつけた状
    態で前記導電板を切断して複数の分割片を形成する工程
    と、電極にバンプが形成された半導体素子を前記分割片
    の一部の表面上に搭載しかつ前記バンプと前記一部の分
    割片とを電気接続する工程と、前記導電板の表面上に樹
    脂を成形して前記半導体素子を封止する工程と、前記保
    持シートを前記導電板から剥離する工程とを含むことを
    特徴とする半導体装置の製造方法。
  20. 【請求項２０】 導電板の表面に凹溝を形成して複数の
    区画された分割片を形成する工程と、前記導電板の一部
    領域を裏面側に変形して表面側に凹部を形成する工程
    と、前記導電板の前記凹部上にマウント材により半導体
    素子を搭載する工程と、前記半導体素子の電極と前記凹
    部の周辺部の分割片とをボンディングワイヤにより電気
    接続する工程と、前記導電板の表面上に樹脂を成形して
    前記半導体素子及びボンディングワイヤを封止する工程
    と、前記導電板の前記凹部の領域を裏面側から除去する
    とともに前記周辺部の前記分割片を個々の片に分離する
    工程とを含むことを特徴とする半導体装置の製造方法。
  21. 【請求項２１】 前記半導体素子として半導体集積回路
    チップを用いることを特徴とする請求項１５ないし２０
    のいずれかに記載の半導体装置の製造方法。
  22. 【請求項２２】 前記半導体素子としてダイオードチッ
    プまたはトランジスタチップを用い、前記ダイオードチ
    ップまたはトランジスタチップを前記分割片の１つに搭
    載し、他の分割片と前記ダイオードチップまたはトラン
    ジスタチップの電極とをボンディングワイヤで接続する
    ことを特徴とする請求項１５ないし２０のいずれかに記
    載の半導体装置の製造方法。
  23. 【請求項２３】 前記導電板に複数の前記半導体素子を
    搭載し、かつ前記半導体素子と分割片との電気接続の工
    程、パッケージ樹脂の成形工程、及び分割片の分割工程
    の後に、前記パッケージ樹脂を切断して個々の半導体装
    置に分離する工程を含むことを特徴とする請求項１５な
    いし２２のいずれかに記載の半導体装置の製造方法。
  24. 【請求項２４】 前記導電板に複数の半導体素子が形成
    されている半導体ウェハを搭載し、かつ前記半導体素子
    と分割片との電気接続の工程、前記パッケージ樹脂の成
    形工程、及び前記分割片の分離工程を終了した後に、前
    記半導体ウェハを切断して個々の半導体装置に分離する
    工程を含むことを特徴とする請求項１６，１７，１０，
    または２１に記載の半導体装置の製造方法。
  25. 【請求項２５】 前記凹溝または第１及び第２の凹溝は
    ハーフカットダイシング、ハーフエッチングまたはプレ
    ス加工のいずれかにより形成することを特徴とする請求
    項１５ないし２４のいずれかに記載の半導体装置の製造
    方法。
  26. 【請求項２６】 前記導電板の裏面を研磨またはエッチ
    ングにより除去することを特徴とする請求項１５ないし
    ２４のいずれかに記載の半導体装置の製造方法。
  27. 【請求項２７】 前記半導体素子の搭載はマウント材ま
    たはテープ状接着剤を用いることを特徴とする請求項１
    ５，１８，２０，２１，２２，２３，２５または２６に
    記載の半導体装置の製造方法。
  28. 【請求項２８】 前記分割片は枡目状に形成することを
    特徴とする請求項１５ないし２７のいずれかに記載の半
    導体装置の製造方法。
  29. 【請求項２９】 前記パッケージ樹脂の成形工程は、樹
    脂の金型成形、コーティングまたはポッティングによる
    工程であることを特徴とする請求項１５ないし２３、２
    ５ないし２８のいずれかに記載の半導体装置の製造方
    法。
JP2000013794A 2000-01-24 2000-01-24 半導体装置及びその製造方法 Expired - Fee Related JP3420153B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000013794A JP3420153B2 (ja) 2000-01-24 2000-01-24 半導体装置及びその製造方法
KR10-2001-0003310A KR100399560B1 (ko) 2000-01-24 2001-01-19 공통부품들을 사용하여 만든 다른 패키지크기들을 갖는반도체장치들
US09/767,761 US6498392B2 (en) 2000-01-24 2001-01-23 Semiconductor devices having different package sizes made by using common parts
US10/234,019 US6855577B2 (en) 2000-01-24 2002-09-03 Semiconductor devices having different package sizes made by using common parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013794A JP3420153B2 (ja) 2000-01-24 2000-01-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001210743A JP2001210743A (ja) 2001-08-03
JP3420153B2 true JP3420153B2 (ja) 2003-06-23

Family

ID=18541335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013794A Expired - Fee Related JP3420153B2 (ja) 2000-01-24 2000-01-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US6498392B2 (ja)
JP (1) JP3420153B2 (ja)
KR (1) KR100399560B1 (ja)

Families Citing this family (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4679000B2 (ja) * 2001-07-31 2011-04-27 三洋電機株式会社 板状体
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
DE10148042B4 (de) * 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7001798B2 (en) 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP3938525B2 (ja) * 2002-07-24 2007-06-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004063615A (ja) 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
JP4328520B2 (ja) * 2002-12-06 2009-09-09 日本電気株式会社 半導体装置及びその製造方法
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP3666749B2 (ja) 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP3952963B2 (ja) 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6683370B1 (en) * 2003-04-15 2004-01-27 Motorola, Inc. Semiconductor component and method of manufacturing same
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7049683B1 (en) 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4397653B2 (ja) 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP2005109225A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 回路装置
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
CN100466237C (zh) * 2004-07-15 2009-03-04 大日本印刷株式会社 半导体装置与半导体装置制造用基板及该基板的制造方法
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
JP4574624B2 (ja) * 2004-12-01 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2006132130A1 (ja) 2005-06-06 2006-12-14 Rohm Co., Ltd. 半導体装置、基板および半導体装置の製造方法
JP4679991B2 (ja) * 2005-07-26 2011-05-11 ルネサスエレクトロニクス株式会社 半導体装置
US7274089B2 (en) * 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
JP4270282B2 (ja) 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
TWI337387B (en) * 2007-04-20 2011-02-11 Chipmos Technologies Inc Leadframe for leadless package, package structure and manufacturing method using the same
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
DE102007044620A1 (de) * 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
US7915716B2 (en) * 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US8957515B2 (en) 2007-11-07 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with array of external interconnects
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7732901B2 (en) * 2008-03-18 2010-06-08 Stats Chippac Ltd. Integrated circuit package system with isloated leads
JP4483969B2 (ja) * 2008-03-31 2010-06-16 セイコーエプソン株式会社 基板及びその製造方法、半導体装置の製造方法
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7517726B1 (en) * 2008-04-25 2009-04-14 Shanghai Kaihong Technology Co., Ltd Wire bonded chip scale package fabrication methods
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP4821803B2 (ja) * 2008-05-23 2011-11-24 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US7964448B2 (en) * 2008-09-18 2011-06-21 Infineon Technologies Ag Electronic device and method of manufacturing same
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
JP5131206B2 (ja) * 2009-01-13 2013-01-30 セイコーエプソン株式会社 半導体装置
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP2010238693A (ja) 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2010283147A (ja) * 2009-06-04 2010-12-16 Seiko Epson Corp 半導体装置の製造方法、基板の製造方法及び基板
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
TWI381467B (zh) * 2009-10-27 2013-01-01 力成科技股份有限公司 高腳數晶片封裝結構之製造方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8907477B2 (en) 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
JP5432045B2 (ja) 2010-04-13 2014-03-05 シチズン電子株式会社 半導体発光装置の製造方法
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8766100B2 (en) * 2011-03-02 2014-07-01 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
US9236278B2 (en) * 2011-09-23 2016-01-12 Stats Chippac Ltd. Integrated circuit packaging system with a substrate embedded dummy-die paddle and method of manufacture thereof
US9287191B2 (en) * 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
CN102376671A (zh) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 引线框架以及应用其的倒装芯片式半导体封装结构
US20130200503A1 (en) * 2012-02-08 2013-08-08 Carsem (M) Sdn, Bhd. Protective layers in semiconductor packaging
US8836104B2 (en) * 2012-03-03 2014-09-16 Ho-Yuan Yu Apparatus for chip thermal stress relief
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US8723338B2 (en) * 2012-08-15 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with array contacts and method of manufacture thereof
US8853840B2 (en) * 2013-02-21 2014-10-07 Freescale Semiconductor, Inc. Semiconductor package with inner and outer leads
KR20140115021A (ko) * 2013-03-20 2014-09-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN103280540A (zh) * 2013-05-09 2013-09-04 深圳市华星光电技术有限公司 显示装置及其制造方法
CN103490001A (zh) * 2013-07-01 2014-01-01 宁波康强电子股份有限公司 一种离散型emc封装的led引线框架
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP6072667B2 (ja) * 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
US10586771B2 (en) * 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
DE102014001069A1 (de) * 2014-01-28 2015-07-30 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Chipmoduls
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
JP6662002B2 (ja) * 2015-11-27 2020-03-11 富士電機株式会社 半導体装置
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
EP3787019A4 (en) * 2018-04-25 2021-05-05 Mitsubishi Electric Corporation Shared base plate and semiconductor module provided with same
CN112420532B (zh) * 2019-02-22 2022-07-19 西安航思半导体有限公司 无引脚dfn封装器件的封装工艺
CN113394118B (zh) * 2020-03-13 2022-03-18 长鑫存储技术有限公司 封装结构及其形成方法
KR102840204B1 (ko) 2020-08-19 2025-08-01 삼성전자주식회사 반도체 패키지
US12068228B2 (en) * 2021-12-15 2024-08-20 Nxp Usa, Inc. Leadless semiconductor package with shielded die-to-pad contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124382A (ja) 1998-10-21 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2000150760A (ja) 1998-11-11 2000-05-30 Matsushita Electronics Industry Corp ターミナルランドフレームおよびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPS6422474A (en) 1987-07-15 1989-01-25 Plasma Uerudoshiya Kk Seam welding machine
JPH01106456A (ja) 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5225373A (en) * 1990-03-07 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor pressure sensor device with two semiconductor pressure sensor chips
DE69227937T2 (de) * 1991-02-12 1999-05-12 Matsushita Electronics Corp., Kadoma, Osaka Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür
JPH05129473A (ja) 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
EP0602298B1 (en) * 1992-12-15 1998-06-10 STMicroelectronics S.r.l. Support for a semiconductor package
JP3522403B2 (ja) * 1994-08-24 2004-04-26 富士通株式会社 半導体装置
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP2899956B2 (ja) 1996-05-01 1999-06-02 東洋精密工業株式会社 半導体装置及びその製造方法
JP3292082B2 (ja) 1997-03-10 2002-06-17 松下電器産業株式会社 ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11121646A (ja) 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124382A (ja) 1998-10-21 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2000150760A (ja) 1998-11-11 2000-05-30 Matsushita Electronics Industry Corp ターミナルランドフレームおよびその製造方法

Also Published As

Publication number Publication date
KR100399560B1 (ko) 2003-09-26
US6855577B2 (en) 2005-02-15
JP2001210743A (ja) 2001-08-03
US20030001260A1 (en) 2003-01-02
KR20010083129A (ko) 2001-08-31
US6498392B2 (en) 2002-12-24
US20010009301A1 (en) 2001-07-26

Similar Documents

Publication Publication Date Title
JP3420153B2 (ja) 半導体装置及びその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP3521758B2 (ja) 半導体装置の製造方法
US7298045B2 (en) Stacked semiconductor device
US6803254B2 (en) Wire bonding method for a semiconductor package
JP3420057B2 (ja) 樹脂封止型半導体装置
KR101037246B1 (ko) 멀티 칩 리드 프레임 패키지
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
US6677219B2 (en) Method of forming a ball grid array package
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US20020027297A1 (en) Semiconductor package
JP2006287235A (ja) 積層されたダイのパッケージ
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
KR101160694B1 (ko) 반도체장치의 제조 방법
JP2005276890A (ja) 半導体装置及びその製造方法
JP2000243887A (ja) 半導体装置とその製造方法
US7002251B2 (en) Semiconductor device
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000243880A (ja) 半導体装置とその製造方法
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US20220059438A1 (en) Semiconductor device
JP2004048074A (ja) 半導体装置
JP2002184910A (ja) 放熱板、放熱板の製造方法、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees