JP4574624B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4574624B2
JP4574624B2 JP2006546547A JP2006546547A JP4574624B2 JP 4574624 B2 JP4574624 B2 JP 4574624B2 JP 2006546547 A JP2006546547 A JP 2006546547A JP 2006546547 A JP2006546547 A JP 2006546547A JP 4574624 B2 JP4574624 B2 JP 4574624B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
chip
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006546547A
Other languages
English (en)
Other versions
JPWO2006059381A1 (ja
Inventor
政貴 乙黒
昌仁 三井
武雄 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2006059381A1 publication Critical patent/JPWO2006059381A1/ja
Application granted granted Critical
Publication of JP4574624B2 publication Critical patent/JP4574624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造技術に関し、特に、ダイオード素子チップなどを封止した半導体装置およびその製造技術に適用して有効な技術に関するものである。
導電体からなるタブとポスト部とが対向して配置されたリードフレームのタブ上にダイオード素子チップをダイボンディングしてから、ダイオード素子チップの電極とポスト部をワイヤボンディングで接続し、それらを樹脂封止することで、ダイオードパッケージを製造することができる。
日本特開平８−２３６６７２号公報（特許文献１）には、リードフレームを用いて面実装パッケージ半導体電子部品を製造する技術が記載されている。
米国特許出願公開第２００３／００７６６６６号明細書（特許文献２）および独国特許出願公開第１０１４８０４２号明細書（特許文献３）には、チップアイランド上に半導体チップを搭載し、半導体チップの電極とコンタクトアイランドをワイヤボンディングする技術が記載されている。
特開平８−２３６６７２号公報 米国特許出願公開第２００３／００７６６６６号明細書 独国特許出願公開第１０１４８０４２号明細書
導電体からなる複数のタブと複数のポスト部とが対向して配置されたリードフレームを用い、複数のタブ上にダイオード素子チップのような複数の半導体チップをダイボンディングし、各半導体チップの電極とポスト部をワイヤボンディングで接続し、半導体チップを複数含むように封止樹脂を形成することで、複数の半導体チップが同じパッケージ内に封止された、いわゆるアレイ型の半導体パッケージを製造することができる。しかしながら、タブ上に半導体チップを搭載し、ポスト上にボンディングワイヤのセカンドボンディングを行う単純な構成の半導体パッケージを製造するのは容易であるが、複雑な回路構成の半導体パッケージを製造することは容易ではない。
また、日本特開平８−２３６６７２号公報の技術では、半導体チップを搭載するタブとワイヤボンディングするポスト部はリードフレームを切断することで決定してしまう。そのため、実装基板の回路構成を確認してからリードフレームを切断し、半導体チップを搭載するタブとワイヤボンディングするポスト部を形成した後に、ダイボンディング工程に移るため、半導体装置の製造（ＴＡＴ）が遅くなる。また、半導体パッケージの所望の回路ごとに、使用するリードフレームを変更することは、製造コストの増大を招いてしまう。
また、米国特許出願公開第２００３／００７６６６６号明細書および独国特許出願公開第１０１４８０４２号明細書の技術では、チップアイランドやコンタクトアイランドが一部相互に連結された構成となっており、製造する半導体装置毎にリードフレームの設計が必要となる。このため、リードフレームに汎用性がなく、半導体パッケージの所望の回路ごとに、使用するリードフレームの設計を変更することになるので、製造コストの増大を招いてしまう。
また、ダイオード素子チップと抵抗素子など異種の素子を組み合わせてパッケージ化する場合、ダイオード素子と抵抗素子の構造の違いなどにより、製造工程が複雑化し、製造コストが増大する可能性がある。
本発明の目的は、複雑な回路構成を有する半導体装置を容易に製造できる技術を提供することにある。
また、本発明の他の目的は、所望の回路構成を有する半導体装置を容易に製造できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体基板を用いて製造され、その表面に形成された第１表面電極とその裏面に形成された第１裏面電極とを有するダイオード素子チップと、半導体基板を用いて製造され、その表面に形成された第２表面電極とその裏面に形成された第２裏面電極とを有する抵抗素子チップとを、同じパッケージ内に樹脂封止したものである。
また、本発明は、同一形状を有し、第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置されている複数の導体部と、前記複数の導体部上に搭載された複数の半導体チップと、前記半導体チップの表面電極と前記導体部との間または前記導体部間を電気的に接続する複数のボンディングワイヤと、それらを封止する封止樹脂とを有するものである。
また、本発明は、複数の導体部を有する基板の前記複数の導体部上に複数の半導体チップを搭載する工程と、前記各半導体チップの表面電極と前記半導体チップを搭載していない前記導体部との間、または前記導体部間をボンディングワイヤを介して電気的に接続する工程と、前記複数の導体部、前記複数の半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程と、その後、前記封止樹脂を切断する工程とを有し、所望の回路に応じて、前記封止樹脂の切断位置を変更するものである。
また、本発明は、複数の導体部を有する基板またはフレームの前記複数の導体部上に複数の半導体チップを搭載する工程と、所望の回路に応じて、前記各半導体チップの表面電極と前記半導体チップを搭載していない前記導体部との間、または前記導体部間をボンディングワイヤを介して電気的に接続する工程と、前記複数の導体部、前記複数の半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程とを有するものである。
また、本発明は、複数の導体部を有する基板またはフレームの前記複数の導体部上に複数の半導体チップを搭載する工程と、前記各半導体チップの表面電極と前記半導体チップを搭載していない前記導体部との間、または前記導体部間をボンディングワイヤを介して電気的に接続する工程と、前記複数の導体部、前記複数の半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程とを有し、前記基板またはフレームでは、前記複数の導体部は同一形状を有し、第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
複雑な回路構成を有する半導体装置（半導体パッケージ）を容易に製造できる。また、所望の回路構成を有する半導体装置（半導体パッケージ）を容易に製造できる。
アンテナスイッチモジュール回路を示す回路図である。 ダイオード素子チップの製造工程中の要部断面図である。 図２に続くダイオード素子チップの製造工程中の要部断面図である。 図３に続くダイオード素子チップの製造工程中の要部断面図である。 図４に続くダイオード素子チップの製造工程中の要部断面図である。 抵抗素子チップの製造工程中の要部断面図である。 図６に続く抵抗素子チップの製造工程中の要部断面図である。 図７に続く抵抗素子チップの製造工程中の要部断面図である。 図８に続く抵抗素子チップの製造工程中の要部断面図である。 図９に続く抵抗素子チップの製造工程中の要部断面図である。 図１０に続く抵抗素子チップの製造工程中の要部断面図である。 本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態の半導体装置の製造工程中の要部平面図である。 図１８に続く半導体装置の製造工程中の要部平面図である。 図１９に続く半導体装置の製造工程中の要部平面図である。 図２０に続く半導体装置の製造工程中の要部平面図である。 図２１に続く半導体装置の製造工程中の要部平面図である。 図２２に続く半導体装置の製造工程中の要部平面図である。 図２３に続く半導体装置の製造工程中の要部平面図である。 図２４の平面透視図である。 図２５に続く半導体装置の製造工程中の要部平面図である。 本発明の一実施の形態の半導体装置の上面図である。 図２７の半導体装置の下面図である。 図２７の半導体装置の側面図である。 図２７の半導体装置の断面図である。 図２７の半導体装置の断面図である。 図２７の半導体装置の断面図である。 図２７の半導体装置の上面透視図である。 図２７の半導体装置を用いたアンテナスイッチモジュール回路の要部回路図である。 封止体のダイシングラインを示す要部平面図である。 ダイシングラインを変更した場合の半導体装置の上面透視図である。 図３６の半導体装置の断面図である。 本発明の他の実施の形態の半導体装置の製造工程中の要部平面図である。 図３８に続く半導体装置の製造工程中の要部平面図である。 図３９に続く半導体装置の製造工程中の要部平面図である。 図４０に続く半導体装置の製造工程中の要部平面図である。 本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。 図４２に続く半導体装置の製造工程中の要部断面図である。 図４３に続く半導体装置の製造工程中の要部断面図である。 図４４に続く半導体装置の製造工程中の要部断面図である。 本発明の他の実施の形態の半導体装置の上面図である。 図４６の半導体装置の下面図である。 図４６の半導体装置の上面透視図である。 図４６の半導体装置の断面図である。 本発明の他の実施の形態の半導体装置の上面透視図である。 図５０の半導体装置の断面図である。 本発明の他の実施の形態の半導体装置の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用されるアンテナスイッチモジュールに搭載される半導体装置である。すなわち、本実施の形態は、携帯電話（移動体通信装置）などの送受信切換（切替）用のアンテナスイッチ回路（アンテナスイッチモジュール回路）に用いられる半導体装置（半導体パッケージ）である。
ここで、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。本実施の形態の半導体装置（半導体パッケージ）１は、例えば、デジタル携帯電話（移動体通信装置）において、これらの周波数帯（高周波帯）の送受信を切換えるためのアンテナスイッチモジュール（アンテナスイッチモジュール回路）で使用される半導体装置である。
図１は、本発明の一実施の形態である半導体装置１が用いられるアンテナスイッチモジュール回路を示す回路図（説明図）である。
図１に示されるアンテナスイッチモジュール回路は、３つのアンテナスイッチ回路（スイッチ回路）２１ａ，２１ｂ，２１ｃとデュプレクサ（duplexer、分波器、周波数分配器）２２とアンテナ２３とを有している。デュプレクサ２２は、ＧＳＭ９００帯の信号と、ＤＣＳ１８００帯の信号とを分波する回路である。スイッチ回路２１ａ，２１ｂ，２１ｃは、送受信切換え用のスイッチ回路であり、それぞれ、２つのダイオード素子１１（１１ａ，１１ｂ）、抵抗素子１２、マイクロストリップライン１３およびスイッチ素子１４などから構成されている。スイッチ回路２１ａは、ＧＳＭ９００帯の送信と受信とを切換えるスイッチ回路であり、スイッチ回路２１ｂは、ＤＣＳ１８００帯の送信と受信とを切換えるスイッチ回路であり、スイッチ回路２１ｃは、ＤＣＳ１８００帯の受信とＤＣＳ１９００帯の受信とを切換えるスイッチ回路である。
アンテナスイッチ回路２１ａの切換えについて説明すると、ＧＳＭ９００用の送信信号の送信時には、スイッチ素子１４がオン状態になることで、ダイオード素子１１ａのアノード側に電源１５から固定電位（バイアス電圧）が抵抗１２を介して印加されてダイオード素子１１ａがオン状態になり、入力端子（ＧＳＭ９００用の送信信号の入力端子）１６ａから入力されたＧＳＭ９００用の送信信号が、ダイオード素子１１ａを介してデュプレクサ２２に入力され、アンテナ２３から電波として送信される。ダイオード素子１１ｂは、何らかの影響で誤ってマイクロストリップライン１３に入力された信号を基準電位に落とすことで、送信電力を受信側に流れてしまうのを抑制または防止するように機能することができる。ＧＳＭ９００用の受信信号の受信時には、アンテナ２３から受信したＧＳＭ９００用の受信信号は、スイッチ素子１４がオフ状態になることで、デュプレクサ２２およびマイクロストリップライン１３を介して出力端子（ＧＳＭ９００用の受信信号の出力端子）１６ｂから出力される。
アンテナスイッチ回路２１ｂの切換えも、アンテナスイッチ回路２１ａとほぼ同様であり、入力端子（ＤＣＳ１８００用の送信信号の入力端子）１７ａから入力されたＤＣＳ１８００用の送信信号が、アンテナスイッチ回路２１ｂのダイオード素子１１ａを介してデュプレクサ２２に入力され、アンテナ２３から電波として送信され、ＤＣＳ１８００用の受信信号の受信時には、アンテナ２３から受信したＧＳＭ９００用の受信信号は、デュプレクサ２２およびアンテナスイッチ回路２１ｂのマイクロストリップライン１３を介して出力端子（ＤＣＳ１８００用の受信信号の出力端子）１７ｂから出力される。
また、アンテナ２３から受信したＤＣＳ１８００用の受信信号は、アンテナスイッチ回路２１ｃの切換えにより、出力端子（ＤＣＳ１８００用の受信信号の出力端子）１８ａまたは出力端子（ＤＣＳ１９００用の受信信号の出力端子）１８ｂから出力される。
このようなアンテナスイッチモジュール回路では、図１にも示されるように、６個のダイオード素子１１と３個の抵抗素子１２が使用されており、このダイオード素子１１が後述するダイオード素子チップ２により構成され、抵抗素子１２が後述する抵抗素子チップ３により構成され、それら６個のダイオード素子１１（ダイオード素子チップ２）と３個の抵抗素子１２（抵抗素子チップ３）をパッケージ化（１パッケージ化）して半導体装置１が形成される。
次に、本実施の形態の半導体装置１の製造に用いられるダイオード素子チップ２の製造工程および構造について説明する。
図２〜図５は、本発明の一実施の形態で用いられるダイオード素子チップ（半導体チップ、ダイオード素子が形成された半導体チップ）２、例えばＰＩＮ（Positive Intrinsic Negative）ダイオード素子チップの製造工程中の要部断面図である。
ＰＩＮ（Positive Intrinsic Negative）ダイオード素子チップであるダイオード素子チップ２は、例えば次のようにして製造される。
まず、図２に示されるように、ｎ型の導電型を有する不純物（例えばＰ（リン）またはＡｓ（ヒ素））が高濃度（例えば不純物濃度１０１９〜１０２０ｃｍ−３程度）に導入（ドーピング）されたｎ型単結晶シリコンからなる半導体基板（半導体ウエハ）３１を用意する。半導体基板３１はＰＩＮダイオード素子のＮ層として機能する。
次に、半導体基板３１の表面上に、エピタキシャル法により、ｎ型のシリコン単結晶膜を成長させて、Ｉ（Intrinsic）層３２（エピタキシャル層、エピタキシャルシリコン層）を形成する。Ｉ層３２の不純物濃度は半導体基板３１の不純物濃度よりも相対的に低い（例えば不純物濃度１０１３ｃｍ−３程度）。Ｉ層３２はＰＩＮダイオード素子のＰＮ接合の中間に存在し、キャリアが少なく抵抗の大きい真性半導体の層である。
次に、Ｉ層３２の表面に、例えば酸化シリコン膜などからなる絶縁膜３３を形成する。絶縁膜３３は、例えば熱酸化処理などにより形成することができる。
次に、図３に示されるように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示省略）をエッチングマスクとして絶縁膜３３をエッチングし、Ｉ層３２に達する開口部３３ａを絶縁膜３３に形成する。
次に、上記フォトレジスト膜を除去した後、開口部３３ａから露出したＩ層３２に、ｐ型の導電型を有する不純物（例えばＢ（ボロン））をイオン注入し、必要に応じて熱処理を行うことで、相対的に高い不純物濃度（例えば不純物濃度１０１９〜１０２０ｃｍ−３程度）を有するｐ型半導体領域（ｐ型不純物拡散領域）３４をＩ層３２の表面側に形成する。ｐ型半導体領域３４はＰＩＮダイオードのＰ層として機能する。
次に、図４に示されるように、開口部３３ａ内を含む絶縁膜３３上に、例えばＡｌ（アルミニウム）またはＡｌ合金などからなる金属膜を、例えばスパッタリング法などによって形成し、この金属膜をフォトリソグラフィ技術およびエッチング技術を用いてパターン化して、ｐ型半導体領域３４に接続する第１電極（表面電極、アノード電極、パッド電極、ボンディングパッド）３５を形成する。その後、必要に応じて半導体基板３１の裏面を研削するなどして薄くした後、半導体基板３１の裏面の全面に例えば金などからなる金属膜を例えばスパッタリング法などにより堆積して、Ｎ層としての半導体基板３１（の裏面）に接続する第２電極（裏面電極、カソード電極）３６を形成する。その後、ダイシングにより半導体基板３１を単位ＰＩＮダイオード素子毎に切断、分離して、図５に示されるように、個片化（チップ化）されたダイオード素子チップ２が得られる（製造される）。ダイオード素子チップ２の第１電極３５と第２電極３６との間には、半導体基板３１（Ｎ層）、Ｉ層３２およびｐ型半導体領域３４（Ｐ層）によってＰＩＮダイオードが形成され、第１電極３５と第２電極３６との間に所定の電圧を印加することで、ＰＩＮダイオードを作動させることができる。
なお、本実施の形態では、ダイオード素子チップ２として、ＰＩＮダイオード素子チップ（ＰＩＮダイオードが形成された半導体チップ）を用いる場合について説明したが、これに限定されるものではなく、ダイオード素子チップ２として、ショットキダイオード素子チップ（ショットキダイオード素子が形成された半導体チップ）や、ツェナーダイオード素子チップ（ツェナーダイオード素子が形成された半導体チップ）など、種々のダイオード素子チップを用いることができる。
次に、本実施の形態の半導体装置１の製造に用いられる抵抗素子チップ３の製造工程および構造について説明する。
図６〜図１１は、本発明の一実施の形態で用いられる抵抗素子チップ（半導体チップ、抵抗素子が形成された半導体チップ）３の製造工程中の要部断面図である。
抵抗素子チップ３は、例えば次のようにして製造される。
まず、図６に示されるように、ｎ型の導電型を有する不純物（例えばＰ（リン）またはＡｓ（ヒ素））が高濃度に導入（ドーピング）されたｎ型単結晶シリコンからなる半導体基板（半導体ウエハ）４１を用意する。
次に、半導体基板４１の表面上に、エピタキシャル法により、ｎ型のシリコン単結晶膜を成長させて、エピタキシャル層（エピタキシャルシリコン層）４２を形成する。エピタキシャル層４２の不純物濃度は半導体基板４１の不純物濃度よりも相対的に低い。
次に、エピタキシャル層４２の表面に、例えば酸化シリコン膜などからなる絶縁膜４３を形成する。絶縁膜４３は、例えば熱酸化処理などにより形成することができる。
次に、図７に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜４３をパターニングする。それから、パターニングされた絶縁膜４３をマスクとして、エピタキシャル層４２にｐ型の導電型を有する不純物（例えばＢ（ボロン））をイオン注入し、必要に応じて熱処理を行うことで、相対的に高い不純物濃度を有するｐ型半導体領域（ｐ型不純物拡散領域）４４を形成する。パターニングされた絶縁膜４３の下方にはｐ型不純物が導入されないので、ｐ型半導体領域４４は、パターニングされた絶縁膜４３にほぼ相当する平面形状の開口部４４ａを、パターニングされた絶縁膜４３の下方に有している。すなわち、各チップ領域（チップ領域は、そこから１つの抵抗素子チップ３が製造される領域に対応する）において、エピタキシャル層４２の表面側における中心付近には、ｐ型不純物が導入されていない。
次に、残存する絶縁膜４３（上記パターニングされた絶縁膜４３）を除去した後、図８に示されるように、ｐ型半導体領域４４を含むエピタキシャル層４２上の表面側に絶縁膜４５を形成する。絶縁膜４５は、例えば、酸化シリコン膜、窒化シリコン膜、あるいはそれらの積層膜などからなる。
次に、図９に示されるように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示省略）をエッチングマスクとして絶縁膜４５をエッチングし、絶縁膜４５に開口部４５ａを形成する。開口部４５ａの形成領域は、開口部４４ａの形成領域を平面的に含み、開口部４４ａの形成領域より大きいものである。ここで、開口部４４ａは、その平面形状が四角形でも円形でもよい。但し、開口部４４ａの平面形状が四角形の場合、円形に比べ設計が容易であるため、製造コストが低減できる。また、開口部４４ａの平面形状が円形の場合、開口部４４ａに角部が生じないため、四角形に比べ抵抗値のばらつきを低減できる。
次に、上記フォトレジスト膜を除去した後、絶縁膜４５の開口部４５ａから露出したｐ型半導体領域４４を含むエピタキシャル層４２に、ｎ型の導電型を有する不純物（例えばＰ（リン）またはＡｓ（ヒ素））をイオン注入し、必要に応じて熱処理を行うことで、相対的にエピタキシャル層４２よりも高い不純物濃度を有するｎ型半導体領域（ｎ型不純物拡散領域）４６を形成する。このイオン注入工程では、絶縁膜４５の下方にはｎ型不純物が導入されず、開口部４５ａの下方にｎ型不純物が導入される。上記のように、開口部４５ａの形成領域は、開口部４４ａの形成領域を平面的に含んでいるので、ｎ型半導体領域４６は、開口部４４ａの上部のエピタキシャル層４２と、その周囲のｐ型半導体領域４４に（オーバーラップするように）形成される。
次に、図１０に示されるように、開口部４５ａ内を含む絶縁膜４５上に、例えばＡｌ（アルミニウム）またはＡｌ合金などからなる金属膜を、例えばスパッタリング法などによって形成し、この金属膜をフォトリソグラフィ法およびエッチング法を用いてパターン化して、ｎ型半導体領域４６に接続する第１電極（表面電極、パッド電極、ボンディングパッド）４７を形成する。ｎ型不純物が低いエピタキシャル層４２に第１電極を接続すると、接触抵抗が高くなるため、相対的にエピタキシャル層４２よりも高い不純物濃度を有するｎ型半導体領域４６を形成した後、前記ｎ型半導体領域４６に第１電極を接続する。その後、必要に応じて半導体基板４１の裏面を研削するなどして薄くした後、半導体基板４１の裏面の全面に例えば金などからなる金属膜を例えばスパッタリング法などにより堆積して、半導体基板４１（の裏面）に接続する第２電極（裏面電極）４８を形成する。その後、ダイシングにより半導体基板４１を単位抵抗素子毎に切断、分離して、図１１に示されるように、個片化（チップ化）された抵抗素子チップ３が得られる（製造される）。
抵抗素子チップ３の第１電極４７と第２電極４８との間には、半導体基板４１、エピタキシャル層４２およびｎ型半導体領域４６により抵抗素子（バルク抵抗、不純物拡散抵抗）が形成される。本実施の形態では、例えば１００〜１０００Ωの抵抗値が得られる。抵抗素子チップ３においては、第１電極（表面電極、パッド電極、ボンディングパッド）４７と第２電極（裏面電極）４８との間に所定の電圧が印加されると（例えば第１電極４７に正電位が供給され第２電極４８に負電位が供給されると）、第１電極４７から、ｎ型半導体領域４６、エピタキシャル層４２および半導体基板４１を経て第２電極４８に電流が流れる。
抵抗素子チップ３においては、ｐ型半導体領域４４は、エピタキシャル層４２の表面側に形成され、かつエピタキシャル層４２の表面側における中心付近以外に形成されており、ｎ型半導体領域４６は、エピタキシャル層４２の表面側に形成され、かつエピタキシャル層４２の表面側における中心付近に形成されている。すなわち、ｐ型半導体領域４４は、ｎ型半導体領域４６を平面的に囲むように形成されており、その拡散厚さ（深さ）は例えば５〜６μｍである。このｐ型半導体領域４４が形成されていないと、エピタキシャル層４２において抵抗成分が低い表面から側面へと電流が流れてしまう。すなわち、電流経路が多数生じることから抵抗成分は分散され、期待の抵抗値に至らない。また、ｐ型半導体領域４４の拡散厚さ（深さ）が薄すぎても、ｐ型半導体領域４４とエピタキシャル層４２の間を電流が流れ、やはり抵抗素子チップ３の側面に向って電流が流れてしまう。そのため、表面リーク電流を防止するガードリング（ガードリング層）としてｐ型半導体領域４４を形成することで、第1電極４７から第２電極４８に向ってほぼ垂直方向に電流を流すことができる。ここで、ｐ型半導体領域４４が半導体基板４１まで厚く形成されると、ｐ型半導体領域４４の水平方向へのオーバーハングが促進され、開口部４４ａが狭くなってしまい、電流経路が遮断される可能性がある。更には、ｐ型半導体領域４４が抵抗素子チップ３の側面まで形成されていないと、第１電極４７から入力される電流がｐ型半導体領域４４を乗り越えて、抵抗素子チップ３の側面まで到達する可能性がある。このため、電流経路のばらつきを完全に防止するために、本実施の形態のようにｐ型半導体領域４４は抵抗素子チップ３の側面まで形成することが好ましい。
抵抗素子チップ３の抵抗値は、主として、エピタキシャル層４２の不純物濃度と、ｐ型半導体領域４４の開口部４４ａの面積と、半導体基板４１（の上面）からｎ型半導体領域４６（の下面）までの距離Ｌ０とを調節することによって、所望の値に制御することができる。例えば、エピタキシャル層４２の不純物濃度を高くすることで抵抗値（抵抗素子チップ３の抵抗値、以下同様）を低くし、エピタキシャル層４２の不純物濃度を低くすることで抵抗値を高くし、ｐ型半導体領域４４の開口部４４ａの面積を大きくすることで抵抗値を低くし、ｐ型半導体領域４４の開口部４４ａの面積を小さくすることで抵抗値を高くし、半導体基板４１からｎ型半導体領域４６までの距離Ｌ０を短くすることで抵抗値を低くし、半導体基板４１からｎ型半導体領域４６までの距離Ｌ０を長くすることで抵抗値を高くすることができる。
次に、上記のようなダイオード素子チップ２や抵抗素子チップ３を用いて本実施の形態の半導体装置１を製造する工程について説明する。
図１２〜図１７は、本発明の一実施の形態の半導体装置１の製造工程中の要部断面図である。図１８〜図２６は、本発明の一実施の形態の半導体装置１の製造工程中の要部平面図である。なお、図１２と図１８とが同じ工程段階に対応し、図１３と図２０（図１９および図２０）とが同じ工程段階に対応し、図１４と図２３（図２１〜図２３）とが同じ工程段階に対応し、図１５と図２４とが同じ工程段階に対応し、図１７と図２６とが同じ工程段階に対応する。また、図２５は、図２４において封止樹脂５９を透視したときの要部平面図（平面透視図）に対応する。また、図２６においても、封止樹脂５９（封止樹脂６３）を透視した要部平面図（平面透視図）が示されている。また、図１２は図１８のＡ−Ａ線の断面図にほぼ対応し、図１３〜図１７も、図１２と同じ領域の断面図が示されている。また、図１９〜図２３、図２５および図２６は、平面図であるが、図面を見易くするために半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）にハッチングを付してある。
本実施の形態の半導体装置１は、例えば次のようにして製造される。
まず、図１２および図１８に示されるように、半導体装置１製造用の基板５０を準備する。例えば、金属板などからなる板状部材（保持部材）５１の主面（上面）５１ａ上に、複数のタブ（チップ搭載部、アイランド部、導電体部材、導体部）５２を接着材（図示せず）などを介して接合（接着、接続、搭載、配置、保持）することにより、主面５１ａ上に複数のタブ（導体部）５２がアレイ状に配置された板状部材５１からなる基板５０を準備する。各タブ５２は、上面５２ａと上面５２ａとは逆側の下面５２ｂとを有しており、各タブ５２の下面５２ｂが板状部材５１の主面５１ａに接合されている。タブ５２は、導電体材料（導体）からなり、金属材料により形成されていればより好ましい。基板５０の板状部材５１の主面５１ａ上に配置（接合）された複数のタブ５２は、実質的に同じ寸法および形状を有している。すなわち、基板５０の複数のタブ５２は、同一形状（同形状）を有している。なお、本実施の形態において、タブ５２が同一形状（同形状）を有しているというときには、各タブ５２の寸法および形状が、実質的に（設計上は）同じ（同程度）であるが、製造ばらつき程度変動している場合も含むものとする。
各タブ５２は、平面形状（タブ５２の上面５２ａおよび下面５２ｂの形状）が長方形または正方形状の金属板（金属平板、板状部材）などからなり、各タブ５２の平面形状が正方形状であればより好ましい。その理由として、各タブ５２の平面形状を正方形で形成することにより、長方形で形成する場合に比べて、半導体装置１のパッケージサイズ（外形寸法）を小型化することができる。また、各タブ５２の平面形状が長方形で形成されていると、短辺側と同一方向にワイヤボンディングした場合と、長辺側と同一方向にワイヤボンディングした場合とでは、インダクタンス成分に差が生じる（ばらつく）。
また、板状部材５１の主面５１ａ上に接合された複数のタブ５２は、板状部材５１の主面５１ａ上において、第１の方向（縦方向）５３ａと第１の方向５３ａに交差する第２の方向（横方向）５３ｂとに均一に（等間隔に）アレイ状に配置される。更に説明すると、図１８に示すように、複数のタブ５２は互いに電気的に分離（独立）されており、それぞれが独立した状態（電気的に独立した状態）で板状部材５１上に配置される。第１の方向５３ａおよび第２の方向５３ｂは板状部材５１の主面５１ａに平行な方向であるが、第１の方向５３ａと第２の方向５３ｂとが互いに直交した方向であることが好ましい。
このため、第１の方向５３ａに隣り合うタブ５２の間隔Ｌ１は、いずれのタブ５２に対しても同じ（等間隔）であり（すなわち全ての間隔Ｌ１が等しくなり）、第２の方向５３ｂに隣り合うタブ５２の間隔Ｌ２は、いずれのタブ５２に対しても同じ（等間隔）である（すなわち全ての距離Ｌ２が等しくなる）。従って、第１の方向５３ａに隣り合うタブ５２同士の中心間の距離Ｌ３は、いずれのタブ５２に対しても同じ（等距離）であり（すなわち全ての距離Ｌ３が等しくなり）、第２の方向５３ｂに隣り合うタブ５２同士の中心間の距離Ｌ４は、いずれのタブ５２に対しても同じ（等距離）である（すなわち全ての距離Ｌ４が等しくなる）。また、第１の方向５３ａに隣り合うタブ５２の間隔Ｌ１と、第２の方向５３ｂに隣り合うタブ５２の間隔Ｌ２とが等しい（Ｌ１＝Ｌ２）ことが、より好ましい。従って、第１の方向５３ａに隣り合うタブ５２同士の中心間の距離Ｌ３と、第２の方向５３ｂに隣り合うタブ５２同士の中心間の距離Ｌ４とが等しい（Ｌ３＝Ｌ４）ことが、より好ましい。なお、本実施の形態において、等間隔または等距離というときには、間隔または距離が、実質的に（設計上は）同じ（同程度）であるが、製造ばらつき程度変動している場合も含むものとする。
このように、半導体装置１製造用の基板５０は、第１の方向５３ａ（縦方向）と第１の方向５３ａに交差（直交）する第２の方向５３ｂ（横方向）とに均一に（等間隔に）アレイ状に配置され、互いに同一形状を有する複数の導体部（タブ５２）と、これら複数の導体部（タブ５２）を保持する保持部材（板状部材５１）とを有している。
次に、図１３に示されるように、ダイボンディング工程を行って、半導体チップ５４を基板５０のタブ５２の上面５２ａ上に接合（接着、接続、搭載、配置、ダイボンディング）する。半導体チップ５４は、上記ダイオード素子チップ２または抵抗素子チップ３に対応する。半導体チップ５４は、その表面に表面電極５４ａを有し、その裏面（表面とは逆側の主面）に裏面電極５４ｂを有している。半導体チップ５４がダイオード素子チップ２の場合は、表面電極５４ａは上記ダイオード素子チップ２の第１電極３５に対応し、裏面電極５４ｂは上記ダイオード素子チップ２の第２電極３６に対応する。また、半導体チップ５４が抵抗素子チップ３の場合は、表面電極５４ａは上記抵抗素子チップ３の第１電極４７に対応し、裏面電極５４ｂは上記抵抗素子チップ３の第２電極４８に対応する。
タブ５２への半導体チップ５４のダイボンディング工程では、半導体チップ５４の表面（表面電極５４ａ形成側の主面）が上方を向き、半導体チップ５４の裏面に形成された裏面電極５４ｂがタブ５２の上面５２ａに対向して接するように、半導体チップ５４をタブ５２上に接合する。このタブ５２への半導体チップ５４のダイボンディング工程では、板状部材５１を加熱することでその主面５１ａ上の複数のタブ５２を加熱し、タブ５２を加熱しながらタブ５２上に半導体チップ５４を搭載することで、半導体チップ５４の裏面電極５４ｂと金属材料などからなるタブ５２とが溶着され、半導体チップ５４の裏面がタブ５２に接合される。例えば、板状部材５１およびその上のタブ５２を４００℃程度に加熱しながら、タブ５２上に半導体チップ５４を搭載することで、半導体チップ５４の裏面電極５４ｂをタブ５２に溶着することができる。半導体チップ５４の裏面電極５４ｂをタブ５２に溶着することで、半導体チップ５４をタブ５２に固定するとともに、半導体チップ５４の裏面電極５４ｂを、その半導体チップ５４を搭載するタブ５２に電気的に接続することができる。
また、ダイオード素子チップ２や抵抗素子チップ３のような半導体チップ５４は、チップサイズが比較的小さい（例えば平面寸法が０．２ｍｍ×０．２ｍｍ程度）ので、銀ペーストなどの塗布系の接着材で半導体チップ５４をタブ５２に接合するのは容易ではないが、本実施の形態では、半導体チップ５４の裏面電極５４ｂをタブ５２に加熱により溶着するので、半導体チップ５４をタブ５２に容易かつ的確に接合することができる。また、板状部材５１を加熱してその主面５１ａのタブ５２を加熱するので、板状部材５１は耐熱性と高熱伝導性を有していることが好ましく、板状部材５１が金属材料からなればより好ましい。
タブ５２への半導体チップ５４のダイボンディング工程で、複数種類の半導体チップ５４をタブ５２上に接合する場合は、まず、ある同じ種類の複数の半導体チップ５４の全てを複数のタブ５２上に接合した後に、それとは別の（他の）種類の複数の半導体チップ５４を複数のタブ５２上に接合するようにする。例えば、図１９に示されるように、先に複数の抵抗素子チップ３の全てを複数のタブ５２上に接合し、それから、図２０に示されるように、複数のダイオード素子チップ２の全てを複数のタブ５２上に接合する。あるいは、先に複数のダイオード素子チップ２の全てを複数のタブ５２上に接合し、それから、複数の抵抗素子チップ３の全てを複数のタブ５２上に接合してもよい。３種類の半導体チップ５４（すなわち第１、第２および第３の種類の半導体チップ５４）をタブ５２上に接合する場合は、まず第１の種類の半導体チップ５４の全てをタブ５２上に接合してから、第２の種類の半導体チップ５４の全てをタブ５２上に接合し、その後第３の種類の半導体チップ５４の全てをタブ５２上に接合する。４種類以上の半導体チップ５４をタブ５２上に接合する場合は、更にこのような動作を繰り返す。この結果、複数種類の半導体チップを交互にダイボンディングする場合に比べて、ダイボンディング工程の簡素化（単純化）が実現できる。
次に、図１４に示されるように、ワイヤボンディング工程を行って、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ５２（ここで、チップ非搭載のタブ５２は、半導体チップ５４が搭載されていないタブ５２に対応する）とをボンディングワイヤ５５を介して電気的に接続し、また必要に応じてタブ５２同士（チップ非搭載のタブ５２同士）を、ボンディングワイヤ５５を介して電気的に接続する。ボンディングワイヤ５５は、例えば金線などの金属細線からなる。
複数の半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）を複数のタブ５２上にダイボンディングした後に、ワイヤボンディング工程を行うが、本実施の形態では、単純に一方向のみのワイヤボンディングを行うのではなく、所望の回路に応じて複数の方向にワイヤボンディングを行い、半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）の表面電極５４ａをタブ５２（チップ非搭載のタブ５２）にボンディングワイヤ５５を介して電気的に接続する。更に必要に応じてタブ５２間（チップ非搭載のタブ５２間）を、ボンディングワイヤ５５を介して電気的に接続することで、半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）、ボンディングワイヤ５５およびタブ５２により、所望の回路（ここでは上記アンテナスイッチ回路２１ａ，２１ｂ，２１ｃの一部）を形成している。
このため、本実施の形態では、ボンディングワイヤ５５の形成方向（ワイヤボンディングの方向）は複数種類あり、第１の方向５３ａに平行な方向（方向５７ａ，５７ｂ）のワイヤボンディングと、第２の方向５３ｂに平行な方向（方向５７ｃ）のワイヤボンディングとが行われる。第１の方向５３ａに平行な方向（方向５７ａ，５７ｂ）のワイヤボンディングにより、第１の方向５３ａに平行な方向に延在するボンディングワイヤ５５（後述するボンディングワイヤ５５ａ，５５ｂ）が形成され、第２の方向５３ｂに平行な方向（方向５７ｃ）のワイヤボンディングにより、第２の方向５３ｂに平行な方向に延在するボンディングワイヤ５５（後述するボンディングワイヤ５５ｃ）が形成される。このようなワイヤボンディング工程では、まず、ある同じ方向のワイヤボンディングを全て行い、それから、他の方向のワイヤボンディングを行うようにする。なぜなら、図２０に示すように、複数のタブ５２にそれぞれ配置された複数の半導体チップ５４が板状部材５１に並べて配置されているのに対して、例えば端から順番にワイヤボンディング工程を行うと、ワイヤボンディングの方向が異なる半導体チップ５４をワイヤボンディングする度に、ワイヤボンディング装置が方向を認識し、対応しなければならないため、ワイヤボンディング装置の動作が複雑化し、ワイヤボンディング工程に要する時間が短縮できない。
そこで、例えば、方向（第１の方向５３ａと平行な方向、縦方向）５７ａ、方向（第１の方向５３ａと平行でかつ方向５７ａと逆向きの方向）５７ｂ、および方向（第２の方向５３ｂと平行な方向、横方向）５７ｃの３種類の方向にワイヤボンディングが行われる場合は、まず、図２１に示されるように、方向５７ａのワイヤボンディングを全て行ってから、図２２に示されるように、方向５７ｂのワイヤボンディングを全て行い、その後、図２３に示されるように、方向５７ｃのワイヤボンディングを全て行う。これにより、ボンディングワイヤ５５の形成方向（ワイヤボンディングの方向）が複数ある場合でも、ワイヤボンディング工程に要する時間を短縮することができる。また、ワイヤボンディング装置の動作を簡素化することができる。ワイヤボンディングの方向については、ワイヤボンディング装置自体が複数の方向にワイヤボンディングすることが可能であるか、板状部材５１が支持する支持台（テーブル）自体が複数の方向に合わせて回転してもよい。
すなわち、まず、図２１に示されるように、方向５７ａのワイヤボンディングを行うことにより、抵抗素子チップ３の表面電極５４ａと、その抵抗素子チップ３が搭載されたタブ５２に第１の方向５３ａ（縦方向）に隣り合うタブ５２（チップ非搭載のタブ５２）とが、ボンディングワイヤ５５ａにより電気的に接続され、また、ダイオード素子チップ２の表面電極５４ａと、そのダイオード素子チップ２が搭載されたタブ５２に第１の方向５３ａに隣り合うタブ５２（チップ非搭載のタブ５２）とが、ボンディングワイヤ５５ａにより電気的に接続される。それから、図２２に示されるように、方向５７ｂのワイヤボンディングを行うことにより、ダイオード素子チップ２の表面電極５４ａと、そのダイオード素子チップ２が搭載されたタブ５２に第１の方向５３ａに隣り合うタブ５２（チップ非搭載のタブ５２）とが、ボンディングワイヤ５５ｂにより電気的に接続される。その後、図２３に示されるように、方向５７ｃのワイヤボンディングを行うことにより、ボンディングワイヤ５５ａが接続されたタブ５２（チップ非搭載のタブ５２）が、第２の方向５３ｂに隣り合いかつボンディングワイヤ５５ａが接続されたタブ５２（チップ非搭載のタブ５２）とが、ボンディングワイヤ５５ｃにより電気的に接続される。このように、半導体チップ５４の表面電極５４ａが、その半導体チップ５４ａを搭載するタブ５２に第１の方向５３ａまたは第２の方向５３ｂに隣り合うタブ５２（チップ非搭載のタブ５２）に、ボンディングワイヤ５５を介して電気的に接続され、また、第１の方向５３ａまたは第２の方向５３ｂに隣り合うタブ５２（チップ非搭載のタブ５２）同士がボンディングワイヤ５５を介して電気的に接続される。図１４および図２３では、抵抗素子チップ３の表面電極５４ａ（第１電極４７）は、ボンディングワイヤ５５ａ、タブ５２、ボンディングワイヤ５５ｃ、タブ５２およびボンディングワイヤ５５ａを介して、ダイオード素子チップ２の表面電極５４ａ（第１電極３５）に電気的に接続される。所望の回路に応じてワイヤボンディングを行い、複数方向のワイヤボンディングを行うことで、すなわち第１の方向５３ａに平行な方向と第２の方向５３ｂに平行な方向とにワイヤボンディングを行うことで、所望の回路（ここではアンテナスイッチ回路２１ａ，２１ｂ，２１ｃの一部）を形成することができる。
また、半導体チップ５４をパッケージ化したもの（半導体装置）を実装する実装基板の回路パターンにおける複数のアノード及びカソードの方向は必ずしも全て同一方向ではない。しかしながら、本実施の形態のように、タブ５２が全て同じ寸法および形状であれば、半導体チップ５４の配置場所が限定されず、また実装基板の回路パターンに合わせてワイヤボンディングの向きが決められるため、タブ５２の大きさが同じ形状ではない場合に比べて半導体装置１の組立自由度を向上できる。
次に、図１５および図２４に示されるように、一括モールド工程を行って、板状部材５１の主面５１ａ上に、複数のタブ５２、複数の半導体チップ５４および複数のボンディングワイヤ５５を覆うように、封止樹脂（封止部、封止樹脂部）５９を形成する。封止樹脂５９は、例えばエポキシ樹脂またはシリコーン樹脂などの樹脂材料などからなり、フィラーなどを含有することもできる。封止樹脂５９を形成する際には、板状部材５１の主面５１ａの全体を一括して封止樹脂５９で樹脂封止する一括モールド工程を行う。なお、図２５は、図２４において封止樹脂５９を透視した平面図であり、図２４および図２５には、理解を簡単にするために、後述するダイシング工程のダイシングライン６１が一点鎖線で示されている。
次に、図１６に示されるように、板状部材５１を除去する。タブ５２を板状部材５１に接合した接着材として、タブ５２と板状部材５１とを剥離可能とする接着材を選択しておくことで、タブ５２、半導体チップ５４およびボンディングワイヤ５５を封止樹脂５９で封止した封止体６０から板状部材５１を剥離して除去することができる。封止体６０から板状部材５１を除去することで、封止樹脂５９の下面（裏面）５９ｂでは、タブ５２の一部（すなわちタブ５２の下面５２ｂ）が露出される。封止樹脂５９の下面５９ｂで露出したタブ５２の下面５２ｂは、半導体装置１の外部端子（端子、外部接続端子）となる。板状部材５１は、アレイ状に配置された複数のタブ５２を保持する機能を有していたが、封止樹脂５９形成後は、封止樹脂５９によって複数のタブ５９が封止されて保持されるので、板状部材５１を除去することができる。
次に、必要に応じて封止樹脂５９の上面（表面）５９ａに、製品番号などのマーキングを施す。
次に、図１７および図２６に示されるように、ダイシングブレード６２などを用いたダイシングなどにより、封止樹脂５９（封止体６０）を切断して個片に分割する。すなわち、アレイ状に配列した複数のタブ５２と、複数のタブ５２上に搭載された複数の半導体チップ５４と、複数の半導体チップ５４の表面電極５４ａと複数のタブ５２との間やタブ５２同士の間を電気的に接続する複数のボンディングワイヤ５５とを封止樹脂５９で一括封止した封止体６０を、ダイシングにより切断して個片化する。これにより、個片化された半導体装置１が得られる。このダイシング（切断、個片化）工程では、図２４および図２５に一点鎖線で示されているダイシングライン（切断線、切断位置）６１に沿って、ダイシングが行われる。なお、図２６は、封止樹脂５９を透視した平面図である。
このようにして、本実施の形態の半導体装置１が製造される。
図２７は、上記のようにして製造された本実施の形態の半導体装置１の上面図、図２８は半導体装置１の下面図、図２９は半導体装置１の側面図、図３０〜図３２は半導体装置１の断面図、図３３は半導体装置１の上面透視図（平面図）である。図３４は半導体装置１を用いたアンテナスイッチモジュール回路の要部回路図である。図３３は、封止樹脂６３を透視したときの半導体装置１の上面図が示されている。また、図３０は、図２７のＢ−Ｂ線の断面図にほぼ対応し、図３１は、図２７のＣ−Ｃ線の断面図にほぼ対応し、図３２は、図２７のＤ−Ｄ線の断面図にほぼ対応する。また、図３３は、平面図であるが、図面を見易くするために半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）にハッチングを付してある。
本実施の形態の半導体装置（半導体パッケージ）１は、複数のタブ５２と、複数のタブ５２上に搭載された複数の半導体チップ５４と、半導体チップ５４の表面電極５４ａとタブ５２（半導体チップ５４が搭載されていないタブ５２、すなわちチップ非搭載のタブ５２）との間またはタブ５２（チップ非搭載のタブ５２）同士の間を電気的に接続する複数のボンディングワイヤ５５と、これら（複数のタブ５２、複数の半導体チップ５４および複数のボンディングワイヤ５５）を覆う封止樹脂６３とを有している。封止樹脂６３は、切断工程（ダイシング工程）により個片化された上記封止樹脂５９からなる。
半導体装置１を構成する複数のタブ５２は、上記のように、金属材料などの導電体材料からなり、複数のタブ５２のそれぞれは、実質的に同じ寸法および形状、すなわち同一形状を有している。例えば、各タブ５２は、平面形状（上面５２ａおよび下面５２ｂの形状）が長方形または正方形状の金属板（金属平板）からなり、各タブ５２の平面形状が正方形状であればより好ましい。また、半導体装置１を構成する複数のタブ５２は、上記のように、第１の方向（縦方向）５３ａおよび第１の方向５３ａに交差（好ましくは直交）する第２の方向（横方向）に均一に（等間隔に）アレイ状に配置（配列）されている。図２７〜図３３の半導体装置１では、６×３（６行３列）の合計１８個のタブ５２が第１の方向５３ａ（６行）および第２の方向５３ｂ（３列）に均一に（等間隔に）アレイ状に配置されている。
このため、半導体装置１においても、上記のように、第１の方向５３ａに隣り合うタブ５２の間隔Ｌ１は、いずれのタブ５２に対しても同じ（等間隔）であり（すなわち全ての間隔Ｌ１が等しくなり）、第２の方向５３ｂに隣り合うタブ５２の間隔Ｌ２は、いずれのタブ５２に対しても同じ（等間隔）である（すなわち全ての距離Ｌ２が等しくなる）。従って、第１の方向５３ａに隣り合うタブ５２同士の中心間の距離Ｌ３は、いずれのタブ５２に対しても同じ（等距離）であり（すなわち全ての距離Ｌ３が等しくなり）、第２の方向５３ｂに隣り合うタブ５２同士の中心間の距離Ｌ４は、いずれのタブ５２に対しても同じ（等距離）である（すなわち全ての距離Ｌ４が等しくなる）。また、第１の方向５３ａに隣り合うタブ５２の間隔Ｌ１と、第２の方向５３ｂに隣り合うタブ５２の間隔Ｌ２とが等しい（Ｌ１＝Ｌ２）ことが、より好ましく、従って、第１の方向５３ａに隣り合うタブ５２同士の中心間の距離Ｌ３と、第２の方向５３ｂに隣り合うタブ５２同士の中心間の距離Ｌ４とが等しい（Ｌ３＝Ｌ４）ことが、より好ましい。
半導体装置１では、９つの半導体チップ５４、すなわち６つのダイオード素子チップ２と３つの抵抗素子チップ３とが、タブ５２上に搭載されて封止樹脂６３内に封止されている。タブ５２の上面５２ａ上に搭載された半導体チップ５４（すなわちダイオード素子チップ２および抵抗素子チップ３）は裏面電極５４ｂを有しており、その裏面電極５４ｂは、タブ５２に溶着されている。このため、半導体チップ５４の裏面電極５４ｂは、その半導体チップ５４を搭載するタブ５２に電気的に接続されている。半導体チップ５４の表面電極５４ａは、ボンディングワイヤ５５を介して、その半導体チップ５４を搭載したタブ５２以外のタブ５２（チップ非搭載のタブ５２）に電気的に接続されている。また、必要に応じてタブ５２（チップ非搭載のタブ５２）同士もボンディングワイヤ５５を介して電気的に接続されている。なお、半導体チップ５４がダイオード素子チップ２の場合は、表面電極５４ａはダイオード素子チップ２の上記第１電極３５に対応し、裏面電極５４ｂはダイオード素子チップ２の上記第２電極３６に対応する。また、半導体チップ５４が抵抗素子チップ３の場合は、表面電極５４ａは抵抗素子チップ３の上記第１電極４７に対応し、裏面電極５４ｂは抵抗素子チップ３の上記第２電極４８に対応する。
半導体装置１においては、タブ５２の上面５２ａおよび側面は封止樹脂６３で封止されて覆われているが、タブ５２の下面５２ｂは、封止樹脂６３から露出している。すなわち、封止樹脂６３の下面６３ｂ（半導体装置１の下面）では、タブ５２の下面５２ｂが露出している。封止樹脂６３の下面６３ｂ（半導体装置１の下面）で露出するタブ５２の下面５２ｂは、半導体装置１の外部端子（端子、外部接続端子）として機能することができる。従って、半導体装置１は、面実装型の半導体パッケージである。
半導体装置１は、図３４に示されるアンテナスイッチモジュール回路の一部を構成（形成）する半導体装置（半導体パッケージ）である。なお、図３４に示されるアンテナスイッチモジュール回路の回路構成は、図１と同様であるので、ここではその詳細な説明は省略する。半導体装置１内に樹脂封止された６つのダイオード素子チップ２が、図３４に示されるアンテナスイッチモジュール回路のうちの６つのダイオード素子１１に対応し、半導体装置１内に樹脂封止された３つの抵抗素子チップ３が、図３４に示されるアンテナスイッチモジュール回路のうちの３つの抵抗素子１２に対応する。また、半導体装置１の１８個のタブ５２が、図３４に示されるアンテナスイッチモジュール回路の１８箇所の端子部２０ａ〜２０ｓに対応する。このため、本実施の形態では、半導体装置１をアンテナスイッチモジュール用の配線基板（実装基板）に実装するなどしてアンテナスイッチモジュール（回路）を形成することができ、６つのダイオード素子１１および３つの抵抗素子１２を個別部品として配線基板（実装基板）に実装する場合に比較して、部品点数および実装面積を低減でき、アンテナスイッチモジュールなどの電子装置の小型化（小面積化）が可能になる。
また、上記半導体装置１を用いて３つのアンテナスイッチ回路２１ａ，２１ｂ，２１ｃを形成することが可能であり、この半導体装置１は、６×３（６行３列）の合計１８個のタブ５２と、９つの半導体チップ５４、すなわち６つのダイオード素子チップ２と３つの抵抗素子チップ３とを有しているが、半導体装置の所望の回路に応じて、封止樹脂５９（封止体６０）の切断工程での切断位置を変更することができる。図３５は、封止体６０のダイシングライン６１ａを示す要部平面図（平面透視図）であり、上記図２５に対応する。なお、図３５では、上記図２５と同様に、封止樹脂５９を透視したときの封止体６０の要部平面図が示されている。また、図３５は、平面図であるが、図面を見易くするために半導体チップ５４にハッチングを付してある。
半導体装置１の製造工程と同様にしてダイボンディング工程、ワイヤボンディング工程、一括モールド（一括封止）工程および板状部材５１の剥離工程により封止体６０を得た後、半導体装置１を製造する場合は図２４および図２５のダイシングライン６１で封止体６０（封止樹脂５９）を切断していたが、半導体装置の所望の回路に応じて、封止樹脂５９の切断工程での切断位置を変更することができ、例えば後述する半導体装置１ａを製造する場合は、図３５に示されるダイシングライン６１ａで封止体６０（封止樹脂５９）を切断する。図３６は、ダイシングライン６１ａで封止体６０（封止樹脂５９）を切断した場合に製造される半導体装置１ａの上面透視図（平面図）、図３７は半導体装置１ａの断面図である。なお、図３６は、封止樹脂６３を透視したときの半導体装置１の上面図が示されている。また、図３６は、平面図であるが、図面を見易くするために半導体チップ５４にハッチングを付してある。また、図３７は、図３６のＥ−Ｅ線の断面図にほぼ対応する。半導体装置１ａは、図３０および図３２と同様の断面も有している。半導体装置１ａを３つ組み合わせたものが、半導体装置１に対応する。１つの半導体装置１を使用して３つのアンテナスイッチ回路（２１ａ，２１ｂ，２１ｃ）を形成することが可能であったが、１つのアンテナスイッチ回路（２１ａ，２１ｂ，２１ｃ）毎に１つの半導体装置１ａを使用することも可能である。従って、３つのアンテナスイッチ回路２１ａ，２１ｂ，２１ｃを有する図１または図３４のアンテナスイッチモジュール回路を形成するのに、１つの半導体装置１を用いるか、あるいは３つの半導体装置１ａを用いるかを必要に応じて選択することができる。
次に、本実施の形態で得られる効果について、より詳細に説明する。
本実施の形態では、ダイオード素子と抵抗素子とを同じ半導体装置１（半導体パッケージ）内に内蔵させているが、半導体装置１（半導体パッケージ）内のダイオード素子および抵抗素子として、半導体基板（同材料（単結晶シリコン）からなる半導体基板）を用いて製造したダイオード素子チップ２および抵抗素子チップ３を用いている。すなわち、単結晶シリコン基板のような半導体基板３１を用いて製造したダイオード素子チップ２と、単結晶シリコン基板のような半導体基板４１を用いて製造した抵抗素子チップ３とをタブ５２上に搭載し、ワイヤボンディング工程およびモールド工程を行って半導体装置１を製造している。
本実施の形態とは異なり、ダイオード素子と抵抗素子とを別の部品（実装部品）として形成し、それらを配線基板（実装基板）などに実装した場合は、部品点数および部品の実装面積が増大し、電子装置の大型化を招く可能性がある。それに対して、本実施の形態では、ダイオード素子と抵抗素子とを同じ半導体装置１（半導体パッケージ）内に内蔵させているので、部品点数を低減し、また、配線基板（実装基板）などへの実装面積を低減することができる。
しかしながら、ダイオード素子と抵抗素子とを内蔵するパッケージを製造する場合に、本実施の形態とは異なり、単結晶シリコン基板のような半導体基板３１を用いて製造したダイオード素子チップ２と、半導体基板を用いることなく製造した抵抗素子（抵抗素子チップ３以外の抵抗素子）、例えばチップ抵抗などを用いることも考えられる。この場合、次のような不具合が生じる可能性がある。ダイオード素子チップ２と抵抗素子との構造が異なると、同一パッケージに内蔵させることは容易ではない。例えば、抵抗素子チップ３は上下両面に電極（第１電極４７および第２電極４８）を有しているが、半導体基板を用いることなく製造した抵抗素子を上下両面に電極を有する構造にすることは容易ではない。従って、タブ５２上に抵抗素子を搭載した場合に、抵抗素子の下のタブと抵抗素子の一方の電極とを電気的に接続しかつ他のタブと抵抗素子の他方の電極とを電気的に接続するのは容易ではない。また、ダイオード素子と抵抗素子とを封止樹脂で封止した場合に、封止樹脂の熱膨張率を、ダイオード素子および抵抗素子の一方にしか合わせることができないので、封止樹脂とダイオード素子との間の密着性と、封止樹脂と抵抗素子との間の密着性の両方を高めることは容易ではない。また、半導体基板を用いて製造したダイオード素子に比較して、半導体基板を用いずに製造した抵抗素子（チップ抵抗など）の寸法は大きくなるので、タブ上へのダイオード素子の搭載工程とタブ上への抵抗素子の搭載工程とを、同じ装置を用いて行うことは困難である。
それに対して、本実施の形態では、半導体基板を用いて製造したダイオード素子チップ２と半導体基板を用いて製造した抵抗素子チップ３とを用いて半導体装置１を製造している。このため、本実施の形態では、半導体基板３１にダイオード素子を形成し、半導体基板３１の表面に第１電極３５を形成し、半導体基板３１の裏面の全面に第２電極３６を形成してから、半導体基板３１を切断して個々のダイオード素子チップ２に分割できるので、製造されたダイオード素子チップ２は、その表面に第１電極３５を有し、その裏面に第２電極３６を有する構造とすることが容易にでき、同様に、半導体基板４１に抵抗素子（拡散抵抗、バルク抵抗）を形成し、半導体基板４１の表面に第１電極４７を形成し、半導体基板４１の裏面の全面に第２電極４８を形成してから、半導体基板４１を切断して個々の抵抗素子チップ３に分割できるので、製造された抵抗素子チップ３は、その表面に第１電極４７を有し、その裏面に第２電極４８を有する構造とすることが容易にできる。すなわち、ダイオード素子チップ２と抵抗素子チップ３とを、上下両面（表裏両面）に電極を有する同じ構造とすることが容易である。
本実施の形態では、ダイオード素子チップ２および抵抗素子チップ３の両方とも、表面側と裏面側とにそれぞれ電極（表面電極５４ａおよび裏面電極５４ｂ）を有する構造にすることが容易にできるので、ダイオード素子チップ２と抵抗素子チップ３とをタブ５２上に搭載（溶着）することにより、ダイオード素子チップ２と抵抗素子チップ３との裏面電極５４ｂをタブ５２に電気的に接続することができ、ダイオード素子チップ２と抵抗素子チップ３との表面電極５４ａをワイヤボンディング工程により他のタブ５２に電気的に接続することができる。このため、ダイオード素子チップ２のダイボンディング条件と抵抗素子チップ３のダイボンディング条件とをほぼ同じにすることができ、ダイオード素子チップ２のワイヤボンディング条件と抵抗素子チップ３のワイヤボンディング条件とをほぼ同じにすることができる。従って、半導体装置の製造が容易になり、また半導体装置の製造コストを低減できる。また、ダイオード素子チップ２と抵抗素子チップ３とに、ボンディングワイヤ５５接続用のボンディングパッド（第１電極３５，４７に対応）を形成するのが容易であり、ダイオード素子チップ２および抵抗素子チップ３の表面電極５４ａ（第１電極３５，４７）をワイヤボンディング工程により他のタブ５２に電気的に接続することを、容易にかつ的確に行うことができる。
また、本実施の形態では、ダイオード素子チップ２と抵抗素子チップ３とを同材料の半導体基板（単結晶シリコン基板）を用いて製造しているので、ダイオード素子チップ２と抵抗素子チップ３との熱膨張率が同程度となり、封止樹脂６３の熱膨張率を、ダイオード素子チップ２および抵抗素子チップ３の両方に合わせることができる。このため、封止樹脂６３とダイオード素子チップ２との間の密着性（接着強度）と、封止樹脂と抵抗素子チップ３との間の密着性（接着強度）の両方を高めることができ、封止樹脂６３とダイオード素子チップ２および抵抗素子チップ３との間に剥離などが生じるのを的確に防止することができる。
また、本実施の形態では、ダイオード素子チップ２と抵抗素子チップ３とを半導体基板（同材料（単結晶シリコン）からなる半導体基板）を用いて製造しているので、ダイオード素子チップ２と抵抗素子チップ３とを、同様の半導体製造設備などを用いて製造することが可能になる。このため、半導体装置１の製造コストを低減できる。また、ダイオード素子チップ２と抵抗素子チップ３とを、同程度の形状（寸法）に製造することもできる。このため、タブ５２上へのダイオード素子チップ２工程とタブ５２上への抵抗素子チップ３の搭載工程とを、同じ装置を用いて容易に行うことができる。
このように、本実施の形態では、製造工程を複雑化することなく、ダイオード素子チップと抵抗素子など異種の素子を組み合わせてパッケージ化することができる。従って、同じパッケージ内に異種の素子（ダイオード素子および抵抗素子）を内蔵した半導体装置（半導体パッケージ）１を、容易かつ低コストで実現することができる。
また、本実施の形態では、半導体装置１内に同一形状（同形状）のタブ５２が複数アレイ状に配置されており、第１の方向５３ａおよび第２の方向５３ｂに、すなわち縦方向および横方向に、等間隔で配列（配置）している。このため、半導体装置１においては、第１の方向５３ａ（縦方向）に隣り合うタブ５２同士の中心間の距離Ｌ３が等距離であり、第２の方向５３ｂ（横方向）に隣り合うタブ５２同士の中心間の距離Ｌ４が等距離であり、更に、第１の方向（縦方向）に隣り合うタブ５２同士の中心間の距離Ｌ３と第２の方向５３ｂ（横方向）に隣り合うタブ５２同士の中心間の距離Ｌ４とが等しくなる（すなわち、全ての距離Ｌ３，Ｌ４が等しくなる）。そして、これら複数のタブ５２上に複数の半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）を搭載し、半導体チップ５４の表面電極５４ａと、その半導体チップ５４が搭載されたタブ５２に第１の方向５３ａまたは第２の方向５３ｂに隣り合うタブ５２（チップ非搭載のタブ５２）とをボンディングワイヤ５５を介して電気的に接続し、また、第１の方向５３ａまたは第２の方向５３ｂに隣り合うタブ５２（チップ非搭載のタブ５２）同士をボンディングワイヤ５５を介して電気的に接続している。
本実施の形態とは異なり、複数のタブ５２が非等間隔で配列している場合、タブ５２間の間隔が異なることから、半導体装置内のタブ５２間の容量成分が変動してしまう可能性がある。また、複数のタブ５２が非等間隔で配列している場合、半導体装置内の複数のボンディングワイヤ５５の長さがそれぞれ異なるものになるので、ボンディングワイヤ５５のインダクタンス成分が変動してしまう可能性がある。
また、本実施の形態とは異なり、複数のタブ５２が非同一形状の場合（例えば半導体チップ５４を搭載する側のタブ５２の面積がボンディングワイヤにより接続されるチップ非搭載のタブ５２の面積よりも大きい場合）、半導体チップ５４を搭載する位置（タブ）が任意に決定できないため、配設の自由度がない。更には、予めアプリケーション（所望の回路、実装基板の回路パターン設計）が決まった後に、タブの配置を決定しないといけないため、半導体装置の製造（ＴＡＴ）が遅くなる。
それに対して、本実施の形態では、半導体装置１内に同一形状（同形状）の複数のタブ５２を、第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に等間隔でアレイ状に配列（配置）させているので、半導体装置１内のタブ５２間の容量成分を均一化することができる。また、半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）の表面電極５４ａとチップ非搭載のタブ５２とを接続するボンディングワイヤ５５や、チップ非搭載のタブ５２間を接続するボンディングワイヤ５５など、半導体装置１内の複数のボンディングワイヤ５５の全ての長さを実質的に同じ（一定）にすることができる。また、第１の方向５３ａに隣り合うタブ５２の間隔Ｌ１と、第２の方向５３ｂに隣り合うタブ５２の間隔Ｌ２とが等しい（Ｌ１＝Ｌ２）、すなわち、第１の方向５３ａに隣り合うタブ５２同士の中心間の距離Ｌ３と、第２の方向５３ｂに隣り合うタブ５２同士の中心間の距離Ｌ４とが等しい（Ｌ３＝Ｌ４）ので、第１の方向５３ａに平行な方向（縦方向）に形成されたボンディングワイヤ５５（５５ａおよび５５ｂ）と、第２の方向５３ｂに平行な方向（横方向）に形成されたボンディングワイヤ５５（５５ｃ）とで、ボンディングワイヤ５５の長さを同じ（一定）にすることができる。このように、本実施の形態では、ボンディングワイヤ５５の長さを一定にすることができるので、半導体装置１内の各ボンディングワイヤ５５のインダクタンス成分を均一化することができる。また、導電体材料からなる全てのタブ５２が同一形状で構成されているため、タブ５２自体が持っているインダクタンス成分のばらつきを抑制できる。このため、高周波的に同一特性を有した複数の半導体チップ５４を、同一パッケージ（半導体装置）内で得ることができる。従って、半導体装置１内の特性（高周波特性）を均一化し、半導体装置１の性能（高周波性能）を向上することができる。また、半導体装置１の回路設計が容易になる。
また、本実施の形態では、同一形状の複数のタブ５２が、第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に、均一（等間隔）にアレイ状に配置された基板５０を用いて半導体装置１を製造している。このため、基板５０のタブ５２上の任意の位置に自由に半導体チップ５４を搭載させ、ボンディングワイヤ５５も自由に配設することができる。従って、アプリケーション（所望の回路）に応じた半導体チップ５４およびボンディングワイヤ５５の位置を設定でき、半導体装置の設計や構造の自由度を高めることができる。そのため、ダイボンディング工程前まで完了しておき、アプリケーションが決定してからダイボンディング工程にすぐ移れるため、急なアプリケーション変更があってもすぐ半導体装置の製品化が可能である。また、半導体装置１の配線基板（実装基板）への実装条件（実装回路条件）に合わせて、基板５０のタブ５２上の任意の位置に半導体チップ５４およびボンディングワイヤ５５を配設することができる。このため、所望の回路および端子を有する半導体装置を容易に実現することができる。また、基板５０のタブ５２に搭載する半導体チップ５４の種類、ボンディングワイヤ５５の接続関係、および封止樹脂５９のダイシング位置などを変更することで、共通の基板５０を用いて種々の半導体装置を製造することが可能である。このため、共通の基板５０を用いて複数種類の半導体装置を製造することが可能になるので、半導体装置の製造コストを低減できる。このように、複雑な回路構成を有する半導体装置１を容易に製造でき、所望の回路構成を有する半導体装置１を容易に製造することができる。
また、本実施の形態では、複数の半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）を複数のタブ５２上に搭載した後、所望の回路に応じてワイヤボンディングを行い、半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）の表面電極５４ａとチップ非搭載のタブ５２との間、またはチップ非搭載のタブ５２間を、ボンディングワイヤ５５を介して電気的に接続している。このため、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ５２との間を一方向のワイヤボンディングだけで接続するのではなく、複数方向のワイヤボンディングを行い、例えば、上記のように、方向５７ａ、方向５７ｂおよび方向５７ｃの３種類の方向にワイヤボンディングを行い、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ５２との間、またはチップ非搭載のタブ５２間を、ボンディングワイヤ５５を介して電気的に接続する。更に、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ５２との間のワイヤボンディングだけでなく、チップ非搭載のタブ５２間もワイヤボンディングする。これにより、単純な回路構成の半導体装置はもちろん、上記半導体装置１のような複数の半導体チップ５４を含みかつより複雑な回路構成を有する半導体装置を容易に得る（製造する）ことが可能になる。また、本実施の形態では、上記のように同一形状の複数のタブ５２が第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に均一（等間隔）にアレイ状に配置された基板５０を用いて半導体装置１を製造しているので、上記のように所望の回路に応じてワイヤボンディングを行うことが容易であり、複数方向のワイヤボンディングを行っても、ボンディングワイヤ５５の長さを一定にし、各ボンディングワイヤ５５のインダクタンス成分を均一化することができる。
また、本実施の形態では、複数の半導体チップ５４（複数のダイオード素子チップ２または抵抗素子チップ３）を複数のタブ５２上に搭載し、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ５２との間やチップ非搭載のタブ５２間をボンディングワイヤ５５を介して電気的に接続し、複数のタブ５２、複数の半導体チップ５４およびボンディングワイヤ５５を封止樹脂５９で一括封止（一括モールド）した後、封止樹脂５９を切断するが、所望の回路に応じて、この封止樹脂５９の切断位置を変更することができる。例えば、図２４および図２５のダイシングライン６１で封止樹脂５９（封止体６０）を切断して３つのアンテナスイッチ回路形成用の半導体装置１を得ることができ、また、封止樹脂５９の切断位置を変更して、図３５に示されるダイシングライン６１ａで封止樹脂５９（封止体６０）を切断し、１つのアンテナスイッチ回路形成用の半導体装置１ａを得ることができる。このように、半導体装置の所望の回路に応じて封止樹脂５９（封止体６０）の切断位置を変更することで、比較的単純な回路構成の半導体装置はもちろん、上記半導体装置１のような複数の半導体チップ５４を含みかつより複雑な回路構成を有する半導体装置を容易に得る（製造する）ことが可能になる。また、本実施の形態では、上記のように同一形状の複数のタブ５２が第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に均一（等間隔）にアレイ状に配置された基板５０を用いて半導体装置１を製造しているので、封止樹脂５９（封止体６０）の切断位置を変更するだけで、半導体装置の回路構成を容易に変更することができる。また、共通の基板５０を用いて同種または異種の半導体装置を多数製造することができる。
また、同一形状の複数のタブ５２が第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に均一（等間隔）にアレイ状に配置された基板５０を用いて半導体装置１を製造しているので、封止樹脂５９（封止体６０）の切断位置を変更するだけで、必要な半導体チップ５４の取得数（一つの半導体装置１内の半導体チップ５４の数）を容易に変更することができる。
また、本実施の形態では、例えばアンテナスイッチモジュール回路用として９つの半導体チップ５４が必要である。このため、９つの半導体装置に個別に分けて製造したものを実装基板にそれぞれ一つずつ配置する場合に比べ、本実施の形態のように、９つの半導体チップ５４が１つの半導体装置１で構成されていれば、半導体装置１の実装工程は１回で済むため実装が容易である。更には、９つ分の半導体装置が１つの半導体装置１で構成できるため、実装面積が低減できる。
また、本実施の形態では、同一形状の複数のタブ５２が、第１の方向５３ａ（縦方向）および第２の方向５３ｂ（横方向）に、均一（等間隔）にアレイ状に配置された基板５０を用いて半導体装置１を製造している。このため、半導体装置１の外部端子となるタブ５２の下面５２ｂが、封止樹脂６３の下面６３ｂからのみ露出している。言い換えると、平面的に外部端子が封止樹脂６３の形成領域よりも外側にはみ出して配設されないため、半導体装置１の小型化が実現できる。
また、本実施の形態では、同一形状の複数のタブ５２が互いに電気的に分離されており、それぞれが独立した状態で板状部材５１上に配置される。このため、半導体チップ５４をタブ５２に搭載した後、ボンディングワイヤ５５によりチップ非搭載のタブ５２に電気的に接続するため、アプリケーション（所望の回路）に対応した配置設計が可能である。
（実施の形態２）
上記実施の形態１では、基板５０を用いて半導体装置を製造していたが、本実施の形態では、リードフレームを用いて半導体装置を製造する。
図３８〜図４１は、本発明の一実施の形態の半導体装置１ｂの製造工程中の要部平面図である。図４２〜図４５は、本発明の一実施の形態の半導体装置１ｂの製造工程中の要部断面図である。なお、図３８と図４２とが同じ工程段階に対応し、図３９と図４３とが同じ工程段階に対応し、図４０と図４４とが同じ工程段階に対応し、図４１と図４５とが同じ工程段階に対応する。図４２は図３８のＦ−Ｆ線の断面図にほぼ対応し、図４３〜図４５も、図４２と同じ領域の断面図が示されている。また、図３９および図４０は、平面図であるが、図面を見易くするために半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）にハッチングを付してある。
本実施の形態の半導体装置１ｂは、例えば次のようにして製造される。
まず、図３８および図４２に示されるように、半導体装置１製造用のリードフレーム７０を準備する。リードフレーム７０は、金属材料などからなる。リードフレーム７０は、２本の枠部７１ａ，７１ｂと、各枠部７１a，７１ｂに複数のリード部７２を介して保持または接続された複数のタブ（チップ搭載部、導電体部材、導体部）７３とを有している。この複数のタブ（導体部）７３は、上記実施の形態１の複数のタブ（導体部）５２に相当（対応）するものである。上記実施の形態１の基板５０の複数のタブ５２と同様に、リードフレーム７０の複数のタブ７３は、実質的に同じ寸法および形状を有している（すなわち同一形状を有している）。なお、本実施の形態においても、タブ７３が同一形状（同形状）を有しているというときには、各タブ７３の寸法および形状が、実質的に（設計上は）同じ（同程度）であるが、製造ばらつき程度変動している場合も含むものとする。
各タブ７３は、平面形状（タブ７３の上面７３ａおよび下面７３ｂの形状）が長方形または正方形状の金属の板状部材などからなり、各タブ７３の平面形状が正方形状であればより好ましい。また、リードフレーム７０の複数のタブ７３は、リードフレーム７０（の枠部７１ａ，７１ｂ）の延在方向に平行な第１の方向７４ａに均一に（等間隔に）配置される。また、枠部７１ａにリード部７２を介して保持されたタブ７３と枠部７１ｂにリード部７２を介して保持されたタブ７３とは、第１の方向７４ａに交差する第２の方向７４ｂで互いに対向している。第１の方向７４ａは、リードフレーム７０の延在方向に平行な方向で、第２の方向７４ｂが第１の方向７４ａに直交する方向であることが好ましい。そこから１つの半導体装置１ｂを形成する領域において第１の方向７４ａに隣り合うタブ７３の間隔Ｌ５は、いずれのタブ７３に対しても同じ（等間隔）であり（すなわち全ての間隔Ｌ５が等しくなり）、第２の方向７４ｂに隣り合うタブ７３の間隔Ｌ６は、いずれのタブ７２に対しても同じ（等間隔）である（すなわち全ての距離Ｌ６が等しくなる）。従って、そこから１つの半導体装置１ｂを形成する領域において第１の方向７４ａに隣り合うタブ７３同士の中心間の距離Ｌ７は、いずれのタブ７３に対しても同じ（等距離）であり（すなわち全ての距離Ｌ７が等しくなり）、第２の方向７４ｂに隣り合うタブ７３同士の中心間の距離Ｌ８は、いずれのタブ７３に対しても同じ（等距離）である（すなわち全ての距離Ｌ８が等しくなる）。また、第１の方向７４ａに隣り合うタブ７３の間隔Ｌ５と、第２の方向７４ｂに隣り合うタブ７３の間隔Ｌ６とが等しい（Ｌ５＝Ｌ６）ことが、より好ましい。従って、第１の方向７４ａに隣り合うタブ７３同士の中心間の距離Ｌ７と、第２の方向７４ｂに隣り合うタブ７３同士の中心間の距離Ｌ８とが等しい（Ｌ７＝Ｌ８）ことが、より好ましい。なお、本実施の形態においても、等間隔または等距離というときには、間隔または距離が、実質的に（設計上は）同じ（同程度）であるが、製造ばらつき程度変動している場合も含むものとする。
このように、半導体装置１ｂ製造用のリードフレーム７０は、互いに同一形状を有する複数のタブ７２（導体部）を有し、これら複数のタブ７２は、第１の方向７４ａに均一に（等間隔に）２列に配置され、その２列の間隔（第１の方向７４ａに交差（直交）する第２の方向５３ｂに対向または隣り合うタブ７３の間隔）も、第１の方向７４ａのタブ７３の間隔と同じ間隔となっている。なお、本実施の形態では、後述するように、一括モールドではなく、そこから１つの半導体装置１ｂを形成する領域毎に個別に封止樹脂７６を形成するので、前記領域間の間隔は、比較的広くなっている。
次に、図３９および図４３に示されるように、ダイボンディング工程を行って、半導体チップ５４をリードフレーム７０のタブ７３の上面７３ａ上に接合（接着、接続、搭載、配置、ダイボンディング）する。半導体チップ５４は、上記のように、例えばダイオード素子チップ２または抵抗素子チップ３に対応する。タブ７３上への半導体チップ５４のダイボンディング工程については、上記実施の形態１とほぼ同様にして行うことができるので、ここではその詳しい説明を省略する。
次に、図４０および図４４に示されるように、ワイヤボンディング工程を行って、半導体チップ５４の表面電極５４ａとチップ非搭載のタブ７３（ここで、チップ非搭載のタブ７３は、半導体チップ５４が搭載されていないタブ７３に対応する）とをボンディングワイヤ５５を介して電気的に接続し、また必要に応じてタブ７３同士（チップ非搭載のタブ７３同士）をボンディングワイヤ５５を介して電気的に接続する。上記実施の形態１と同様に、本実施の形態においても、単純に一方向のみのワイヤボンディングを行うのではなく、所望の回路に応じてワイヤボンディングを行い、半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）の表面電極５４ａをタブ７３にボンディングワイヤ５５を介して電気的に接続し、更に必要に応じてチップ非搭載のタブ７３間をボンディングワイヤ５５を介して電気的に接続することで、半導体チップ５４（ダイオード素子チップ２および抵抗素子チップ３）、ボンディングワイヤ５５およびタブ７３により、所望の回路を形成することができる。このため、上記実施の形態１と同様に、本実施の形態においても、ボンディングワイヤ５５の形成方向（ワイヤボンディングの方向）は複数種類ある。このワイヤボンディング工程については、上記実施の形態１とほぼ同様にして行うことができるので、ここではその詳しい説明を省略する。
次に、図４１および図４５に示されるように、モールド工程を行って、タブ７３、半導体チップ５４およびボンディングワイヤ５５を覆うように、封止樹脂（封止部、封止樹脂部）７６を形成する。封止樹脂７６は、例えばエポキシ樹脂またはシリコーン樹脂などの樹脂材料などからなり、フィラーなどを含有することもできる。上記実施の形態１では、一括モールドを行ったが、本実施の形態では、そこから一つの半導体装置を形成する領域毎に、個別に封止樹脂７６を形成する。
次に、必要に応じて封止樹脂７６の上面７６ａに、製品番号などのマーキングを施す。
次に、リードフレーム７０（のリード部７２）を切断して個片に分割する。ここでは、図４１の切断ライン７７に沿ってリードフレーム７０（のリード部７２）を切断する。これにより、個片化された半導体装置１ｂが得られる。このようにして、本実施の形態の半導体装置１ｂが製造される。また、リードフレーム７０の切断後または切断前に、封止樹脂７６から露出するリード部７２に、必要に応じてめっき処理を施すこともできる。
図４６は、上記のようにして製造された本実施の形態の半導体装置１ｂの上面図、図４７は半導体装置１ｂの下面図、図４８は半導体装置１ｂの上面透視図（平面図）、図４９は半導体装置１ｂの断面図である。図４８は、封止樹脂７６を透視したときの半導体装置１ｂの上面図が示されている。また、図４８は、平面図であるが、図面を見易くするために半導体チップ５４にハッチングを付してある。また、図４９は、図４８のＧ−Ｇ線の断面図にほぼ対応する。
本実施の形態の半導体装置１ｂは、複数のタブ７３と、複数のタブ７３上に搭載された複数の半導体チップ５４と、半導体チップ５４の表面電極５４ａとタブ７３（チップ非搭載の７３）との間またはタブ７３（チップ非搭載のタブ７３）同士の間を電気的に接続する複数のボンディングワイヤ５５と、各タブ７３に接続されたリード部７２と、これら（複数のタブ７３、複数の半導体チップ５４、複数のボンディングワイヤ５５および複数のリード部７２）を覆う封止樹脂７６とを有している。リード部７２の下面７２ａは、封止樹脂７６の下面７６ｂ（半導体装置１ｂの下面）で露出し、リード部７２の端部（タブ７３に接続している側とは逆側の端部）７２ｂは、封止樹脂７６の側面（半導体装置１ｂの側面）で露出している。封止樹脂７６から露出するリード部７２は、半導体装置１ｂの外部端子（端子、外部接続端子）として機能することができ、半導体装置１ｂは面実装型の半導体パッケージである。
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。
例えば、上記実施の形態１と同様に、本実施の形態においても、半導体基板を用いて製造したダイオード素子チップ２と半導体基板を用いて製造した抵抗素子チップ３とを用いて半導体装置１を製造しているので、ダイオード素子チップ２のダイボンディング条件と抵抗素子チップ３のダイボンディング条件とをほぼ同じにすることができ、ダイオード素子チップ２のワイヤボンディング条件と抵抗素子チップ３のワイヤボンディング条件とをほぼ同じにすることができる。従って、半導体装置の製造が容易になり、また半導体装置の製造コストを低減できる。また、ダイオード素子チップ２と抵抗素子チップ３とを同材料の半導体基板（単結晶シリコン基板）を用いて製造しているので、ダイオード素子チップ２と抵抗素子チップ３との熱膨張率が同程度となり、封止樹脂７６の熱膨張率を、ダイオード素子チップ２および抵抗素子チップ３の両方に合わせることができ、封止樹脂７６とダイオード素子チップ２との間の密着性（接着強度）と、封止樹脂と抵抗素子チップ３との間の密着性（接着強度）の両方を高めることができ、封止樹脂７６とダイオード素子チップ２および抵抗素子チップ３との間に剥離などが生じるのを的確に防止することができる。
また、本実施の形態においても、上記実施の形態１と同様に、半導体装置１ｂ内に同一形状の複数のタブ７３を、第１の方向７４ａおよび第１の方向７４ａに交差（直交）する第２の方向７４ｂに等間隔で配列（配置）させているので、半導体装置１ｂ内のタブ７３間の容量成分を均一化することができ、また、半導体装置１ｂ内の複数のボンディングワイヤ５５の全ての長さを実質的に同じ（一定）にすることができ、各ボンディングワイヤ５５のインダクタンス成分を均一化することができる。このため、高周波的に同一特性を有した複数の半導体チップ５４を、同一パッケージ（半導体装置）内で得ることができる。従って、半導体装置１ｂ内の特性（高周波特性）を均一化し、半導体装置１ｂの性能（高周波性能）を向上することができる。また、半導体装置１ｂの回路設計が容易になる。
また、本実施の形態では、同一形状の複数のタブ７３が、均一（等間隔）に配置されたリードフレーム７０を用いて半導体装置１ｂを製造していので、アプリケーション（所望の回路）に応じた半導体チップ５４およびボンディングワイヤ５５の位置を設定でき、半導体装置の設計や構造の自由度を高めることができ、所望の回路および端子を有する半導体装置を容易に実現することができる。
また、上記実施の形態１と同様に、本実施の形態においても、複数の半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）を複数のタブ７３上に搭載した後、所望の回路に応じてワイヤボンディングを行い、半導体チップ５４（ダイオード素子チップ２または抵抗素子チップ３）の表面電極５４ａとチップ非搭載のタブ７３との間、またはチップ非搭載のタブ７３間を、ボンディングワイヤ５５を介して電気的に接続している。このため、単純な回路構成の半導体装置はもちろん、半導体装置１ｂのような複数の半導体チップ５４を含みかつより複雑な回路構成を有する半導体装置を容易に得る（製造）することが可能になる。
また、本実施の形態では、リードフレーム７０を用いて半導体装置１ｂを製造している。このため、リード部７２の端部７２ｂは、封止樹脂７６の側面で露出している。封止樹脂７６から露出するリード部７２は、半導体装置１ｂの外部端子として機能する。言い換えると、封止樹脂７６の側面から外部端子が露出しているため、実装基板（半導体装置１ｂを実装する配線基板）との接続が目視できるため、実施の形態１に比べ半導体装置１ｂの実装信頼度が向上できる。
（実施の形態３）
上記実施の形態１および２では、半導体装置に内蔵された半導体チップ５４として、ダイオード素子チップ２および抵抗素子チップ３を用いていたが、本実施の形態では、半導体装置１ｃに内蔵された半導体チップ５４は、３端子のトランジスタ素子チップ８０を含んでいる。
図５０は、本実施の形態の半導体装置１ｃの上面透視図（平面図）、図５１は半導体装置１ｃの断面図である。図５０は、封止樹脂６３を透視したときの半導体装置１ｃの上面図が示されている。また、図５１は、図５０のＨ−Ｈ線の断面図にほぼ対応する。また、図５０は、平面図であるが、図面を見易くするために半導体チップ５４（ダイオード素子チップ２、抵抗素子チップ３またはトランジスタ素子チップ８０）にハッチングを付してある。
本実施の形態の半導体装置１ｃは、上記実施の形態１の半導体装置１と同様に、複数のタブ５２と、タブ５２上に搭載された半導体チップ５４と、半導体チップ５４の表面電極５４ａとタブ５２（チップ非搭載のタブ５２）との間またはタブ５２（チップ非搭載のタブ５２）同士の間を電気的に接続する複数のボンディングワイヤ５５と、これらを覆う封止樹脂６３とを有している。複数のタブ５２が第１の方向（縦方向）５３ａおよび第１の方向５３ａに交差（好ましくは直交）する第２の方向（横方向）に均一に（等間隔に）アレイ状に配置（配列）されているのは、上記実施の形態１と同様である。
本実施の形態では、半導体チップ５４として、ダイオード素子チップ２と抵抗素子チップ３とトランジスタ素子チップ８０とが、タブ５２上にダイボンディングされている。トランジスタ素子チップ８０は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）にＭＩＳＦＥＴなどのトランジスタ素子などを形成した後、必要に応じて半導体基板の裏面研削を行ってから、裏面全面に裏面電極を形成し、ダイシングなどにより半導体基板を各トランジスタ素子チップ８０に分離したものである。
トランジスタ素子チップ８０は、その表面に、ソースまたはドレインの一方のパッド電極に対応する第１の表面電極８０ａと、ゲートのパッド電極に対応する第２の表面電極８０ｂとを有しており、その裏面に、ソースまたはドレインの他方の電極に対応する裏面電極８０ｃとを有している。トランジスタ素子チップ８０は、ダイオード素子チップ２や抵抗素子チップ３と同様にしてタブ５２にダイボンディングされ、トランジスタ素子チップ８０の裏面電極８０ｃは、タブ５２に溶着され、電気的に接続される。トランジスタ素子チップ８０の第１の表面電極８０ａと第２の表面電極８０ｂとは、それぞれボンディングワイヤ５５を介して、チップ非搭載のタブ５２に電気的に接続される。この際、トランジスタ素子チップ８０の第１の表面電極８０ａと第２の表面電極８０ｂとは、それぞれ異なるタブ５２にボンディングワイヤ５５を介して接続される。従って、トランジスタ素子チップ８０の第１の表面電極８０ａに接続されるボンディングワイヤ５５の向きと、第２の表面電極８０ｂに接続されるボンディングワイヤ５５の向きとは、異なるものとなる。他の構成および製造工程は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
本実施の形態においても、上記実施の形態１および２と、ほぼ同様の効果を得ることができる。
（実施の形態４）
図５２は、本実施の形態の半導体装置１ｄの要部断面図である。
上記実施の形態１〜３では、半導体装置（１，１ａ，１ｂ，１ｃ）に内蔵された半導体チップ５４のワイヤボンディング工程として、先に半導体チップ５４の表面電極５４ａにボンディングワイヤ５５の一端を接続（ファーストボンディング）してから、チップ非搭載のタブ５２にボンディングワイヤ５５の他端を接続（セカンドボンディング）している。これに対し、本実施の形態では、図５２に示すように、先にチップ非搭載のタブ５２にボンディングワイヤ５５の一端を接続（ファーストボンディング）してから、半導体チップ５４の表面電極５４ａにボンディングワイヤ５５の他端を接続（セカンドボンディング）している。半導体装置１ｄの他の構成および製造方法は、上記実施の形態１〜３の半導体装置１，１ａ，１ｂ，１ｃと同様とすることができるので、ここではその説明は省略する。
ワイヤボンディング工程では、熱圧着により超音波を印加しながらキャピラリの先端を接続面に押し付けて接続する（ファーストボンディング）。その後、キャピラリを上方に引き上げてから横方向に移動させ、ボンディングワイヤをセカンドボンディング側にこすりつけて接続し、ボンディングワイヤを切断する。このため、ファーストボンディング側のワイヤループ高さが生じるため、封止樹脂の表面からワイヤが露出しないように、封止樹脂を厚く形成しなくてはならない。
しかしながら、図５２に示すように、先にチップ非搭載のタブ５２にボンディングワイヤ５５の一端を接続（ファーストボンディング）してから、半導体チップ５４の表面電極５４ａにボンディングワイヤ５５の他端を接続（セカンドボンディング）することで、ワイヤループ高さは半導体チップ５４の厚さとほぼ等しく形成できるため、封止樹脂６３の厚さを薄く形成することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ダイオード素子チップなどを封止した半導体装置およびその製造技術に適用して有効である。

Claims (26)

  1. 複数の導体部と、
    半導体基板を用いて製造され、その表面に形成された第１表面電極とその裏面に形成された第１裏面電極とを有し、前記導体部上に前記第１裏面電極を対向させて前記第１裏面電極と前記導体部を溶着して搭載されたダイオード素子チップと、
    半導体基板を用いて製造され、その表面に形成された第２表面電極とその裏面に形成された第２裏面電極とを有し、前記導体部上に前記第２裏面電極を対向させて前記第２裏面電極と前記導体部を溶着して搭載された抵抗素子チップと、
    前記ダイオード素子チップの前記第１表面電極と前記導体部との間、前記抵抗素子チップの前記第２表面電極と前記導体部との間、または前記導体部間を電気的に接続する複数のボンディングワイヤと、
    前記複数の前記導体部、前記ダイオード素子チップ、前記抵抗素子チップおよび前記複数のボンディングワイヤを封止する封止樹脂と、
    を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記ダイオード素子チップの前記第１裏面電極は、前記ダイオード素子チップを搭載する前記導体部と電気的に接続され、
    前記抵抗素子チップの前記第２裏面電極は、前記抵抗素子チップを搭載する前記導体部と電気的に接続され、
    前記ダイオード素子チップの前記第１表面電極は、前記ダイオード素子チップおよび前記抵抗素子チップを搭載していない前記導体部と前記ボンディングワイヤを介して電気的に接続され、
    前記抵抗素子チップの前記第２表面電極は、前記ダイオード素子チップおよび前記抵抗素子チップを搭載していない前記導体部と前記ボンディングワイヤを介して電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記複数の導体部は、同一形状を有し、第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、
    前記ダイオード素子チップの前記第１裏面電極は、Ａｕを含む金属膜で形成され前記ダイオード素子チップを搭載する前記導体部に溶着され、
    前記抵抗素子チップの前記第２裏面電極は、Ａｕを含む金属膜で形成され前記抵抗素子チップを搭載する前記導体部に溶着されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、
    前記ダイオード素子チップ製造用の半導体基板と、前記抵抗素子チップ製造用の半導体基板とは、同じ材料の半導体基板からなることを特徴とする半導体装置。
  6. 同一形状を有し、第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置されている複数の導体部と、
    その表面に形成された表面電極とその裏面に形成された裏面電極とを有し、前記複数の導体部上に前記裏面電極を対向させて前記裏面電極と前記導体部を溶着して搭載された複数の半導体チップと、
    前記半導体チップの前記表面電極と前記導体部との間または前記導体部間を電気的に接続する複数のボンディングワイヤと、
    前記複数の前記導体部、前記複数の半導体チップおよび前記複数のボンディングワイヤを封止する封止樹脂と、
    を有することを特徴とする半導体装置。
  7. 請求項６記載の半導体装置であって、
    前記半導体チップの前記裏面電極は、前記半導体チップを搭載する前記導体部と電気的に接続され、
    前記半導体チップの前記表面電極は、前記半導体チップを搭載していない前記導体部と前記ボンディングワイヤを介して電気的に接続されていることを特徴とする半導体装置。
  8. 請求項６記載の半導体装置であって、
    前記複数の半導体チップは、半導体基板にダイオード素子が形成されたダイオード素子チップと、半導体基板に抵抗素子が形成された抵抗素子チップとを含むことを特徴とする半導体装置。
  9. 請求項６記載の半導体装置であって、
    前記複数のボンディングワイヤは、前記第１の方向に平行な方向に形成されたボンディングワイヤと、前記第２の方向に平行な方向に形成されたボンディングワイヤとを含むことを特徴とする半導体装置。
  10. （ａ）複数の導体部を有する基板またはフレームを準備する工程、
    （ｂ）前記基板の前記複数の導体部上に、その表面に形成された表面電極とその裏面に形成された裏面電極とを有する複数の半導体チップを前記裏面電極と前記導体部を溶着して搭載する工程、
    （ｃ）前記各半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間、または前記導体部間をボンディングワイヤを介して電気的に接続する工程、
    （ｄ）前記複数の導体部、前記複数の半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程、
    を有し、
    前記（ａ）工程で準備された前記基板またはフレームでは、前記複数の導体部は同一形状を有し、第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置されていることを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法であって、
    前記（ａ）工程では、板状部材上に前記複数の導体部がアレイ状に配列した構造の前記基板またはフレームが準備され、
    前記（ｄ）工程の後、更に、
    （ｄ１）前記板状部材を、前記封止樹脂で封止された前記複数の導体部から除去する工程、
    （ｅ）前記（ｄ１）工程後に、前記封止樹脂を切断する工程、
    を有することを特徴とする半導体装置の製造方法。
  12. 請求項１０記載の半導体装置の製造方法であって、
    前記（ｄ）工程の後、更に、
    （ｅ）前記封止樹脂を切断する工程、
    を有し、
    前記（ｅ）工程では、所望の回路に応じて、切断する位置を変更することを特徴とする半導体装置の製造方法。
  13. 請求項１０記載の半導体装置の製造方法であって、
    前記複数の半導体チップは、半導体基板にダイオード素子が形成されたダイオード素子チップと、半導体基板に抵抗素子が形成された抵抗素子チップとを含むことを特徴とする半導体装置の製造方法。
  14. 請求項１０記載の半導体装置の製造方法であって、
    前記（ｃ）工程では、所望の回路に応じて、前記各半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間、または前記導体部間をボンディングワイヤを介して電気的に接続することを特徴とする半導体装置の製造方法。
  15. 請求項１０記載の半導体装置の製造方法であって、
    前記（ｂ）工程では、前記半導体チップの前記裏面電極がＡｕを含む金属膜で形成され前記導体部と溶着されることを特徴とする半導体装置の製造方法。
  16. 請求項１０記載の半導体装置の製造方法であって、
    前記（ｃ）工程では、第１の方向および前記第１の方向に交差する第２の方向にワイヤボンディングが行われることを特徴とする半導体装置の製造方法。
  17. （ａ）主面を有する板状部材を準備する工程、
    （ｂ）互いに同一形状であり、かつ、互いに電気的に独立する複数の導体部を準備する工程、
    （ｃ）互いに対向する表面および裏面と、前記表面に形成された第１電極と、前記裏面に形成された第２電極とを有する複数の半導体チップを準備する工程、
    （ｄ）前記板状部材の主面上に、前記複数の導体部を第１の方向および前記第１の方向に交差する第２の方向に等間隔で配置する工程、
    （ｅ）前記導体部上に、前記半導体チップを前記第２電極と前記導体部を溶着して搭載する工程、
    （ｆ）前記複数の導体部において前記半導体チップが搭載されていない前記導体部と前記半導体チップの前記第１電極とをボンディングワイヤを介して電気的に接続する工程、
    （ｇ）前記複数の導体部、前記複数の半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程、
  18. 請求項１７記載の半導体装置の製造方法であって、
    前記封止樹脂は互いに対向する表面及び裏面を有し、
    前記（ｈ）工程の後、前記複数の導体部の一部が前記封止樹脂の裏面から露出することを特徴とする半導体装置の製造方法。
  19. 請求項１７記載の半導体装置の製造方法であって、
    前記（ｆ）工程は、
    （ｆ１）前記複数の導体部において前記半導体チップが搭載されていない前記導体部に前記ボンディングワイヤの一端を接続する工程、
    （ｆ２）前記（ｆ１）工程の後、前記半導体チップの前記第１電極に前記ボンディングワイヤの他端を接続する工程、
    を有することを特徴とする半導体装置の製造方法。
  20. 請求項１７記載の半導体装置の製造方法であって、
    前記複数の半導体チップは、
    表面および前記表面に対向する裏面を有するｎ型の半導体基板と、
    前記半導体基板の表面上に形成され、かつ、前記半導体基板のｎ型の不純物濃度よりも低いｎ型の不純物濃度を有するエピタキシャル層と、
    前記エピタキシャル層の表面側に形成されたｐ型の半導体領域と、
    前記半導体領域上に形成された前記第１電極と、
    前記半導体基板の裏面に形成された前記第２電極と、
    を有する半導体チップを含むことを特徴とする半導体装置の製造方法。
  21. 請求項１７記載の半導体装置の製造方法であって、
    前記複数の半導体チップは、
    表面および前記表面に対向する裏面を有するｎ型の半導体基板と、
    前記半導体基板の表面上に形成され、かつ、前記半導体基板のｎ型の不純物濃度よりも低いｎ型の不純物濃度を有するエピタキシャル層と、
    前記エピタキシャル層の表面側であり、かつ、前記エピタキシャル層の前記表面側における中心付近以外に形成されたｐ型の半導体領域と、
    前記エピタキシャル層の表面側であり、かつ、前記エピタキシャル層の前記表面側における前記中心付近に形成されたｎ型の半導体領域と、
    前記ｎ型の半導体領域上に形成された前記第１電極と、
    前記半導体基板の裏面に形成された前記第２電極と、
    を有する半導体チップを含むことを特徴とする半導体装置の製造方法。
  22. 請求項１７記載の半導体装置の製造方法であって、
    前記（ｅ）工程では、前記半導体チップの第２電極がＡｕを含む金属膜で形成され前記導体部と溶着されることを特徴とする半導体装置の製造方法。
  23. 請求項１７記載の半導体装置の製造方法であって、
    前記（ｆ）工程は、
    （ｆ１）前記第１の方向と平行な方向に前記ボンディングワイヤを接続する工程、
    （ｆ２）前記（ｆ１）工程の後、前記第２の方向と平行な方向に前記ボンディングワイヤを接続する工程、
    を有することを特徴とする半導体装置の製造方法。
  24. 請求項１７記載の半導体装置の製造方法であって、
    前記複数の導体部の平面形状は、正方形であることを特徴とする半導体装置の製造方法。
  25. 請求項１７記載の半導体装置の製造方法であって、
    前記板状部材は、金属板からなることを特徴とする半導体装置の製造方法。
  26. 請求項１７記載の半導体装置の製造方法であって、
    前記複数の半導体チップは、複数種類の半導体チップを有し、
    前記（ｅ）工程は、
    （ｅ１）前記導体部上に、第１種類の複数の半導体チップを搭載する工程、
    （ｅ２）前記（ｅ１）工程の後、前記第１種類とは異なる種類の複数の半導体チップを搭載する工程、
    を有することを特徴とする半導体装置の製造方法。
JP2006546547A 2004-12-01 2004-12-01 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4574624B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/017861 WO2006059381A1 (ja) 2004-12-01 2004-12-01 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006059381A1 JPWO2006059381A1 (ja) 2008-08-07
JP4574624B2 true JP4574624B2 (ja) 2010-11-04

Family

ID=36564825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006546547A Expired - Fee Related JP4574624B2 (ja) 2004-12-01 2004-12-01 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP4574624B2 (ja)
WO (1) WO2006059381A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188294A (ja) * 1986-02-13 1987-08-17 Nec Corp レ−ザダイオ−ドの製造方法
JPS6434133A (en) * 1987-07-28 1989-02-03 Mitsubishi Electric Corp Input protective circuit
JP2000286102A (ja) * 1999-03-30 2000-10-13 Sony Corp 受動部品および固定抵抗器
JP2001210743A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置及びその製造方法
JP2001217338A (ja) * 2000-01-31 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188294A (ja) * 1986-02-13 1987-08-17 Nec Corp レ−ザダイオ−ドの製造方法
JPS6434133A (en) * 1987-07-28 1989-02-03 Mitsubishi Electric Corp Input protective circuit
JP2000286102A (ja) * 1999-03-30 2000-10-13 Sony Corp 受動部品および固定抵抗器
JP2001210743A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置及びその製造方法
JP2001217338A (ja) * 2000-01-31 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
WO2006059381A1 (ja) 2006-06-08
JPWO2006059381A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5407667B2 (ja) 半導体装置
JP5845152B2 (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
US7843044B2 (en) Semiconductor device
KR100737204B1 (ko) 반도체 장치의 제조 방법
JP2001210743A (ja) 半導体装置及びその製造方法
JP5924110B2 (ja) 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US9966322B2 (en) Semiconductor device
JP2007073611A (ja) 電子装置およびその製造方法
US10658277B2 (en) Semiconductor package with a heat spreader and method of manufacturing thereof
US9653619B2 (en) Chip diode and method for manufacturing same
US20050205986A1 (en) Module with integrated active substrate and passive substrate
JP2006505955A (ja) チップスケールのショットキーデバイス
JP2013026249A (ja) 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
JP2007207796A (ja) 半導体装置の製造方法
JP3462806B2 (ja) 半導体装置およびその製造方法
JP2007115904A (ja) 半導体装置の製造方法
JP2003124222A (ja) 半導体装置
JP4574624B2 (ja) 半導体装置および半導体装置の製造方法
WO2013051599A1 (ja) 半導体装置およびその製造方法
JP2007149930A (ja) 電子装置およびその製造方法
JP2006013070A (ja) 半導体装置およびその製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2001319995A (ja) 半導体装置の製造方法
JP4839107B2 (ja) 半導体装置の製造方法
JP2004146488A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees