JP2007115904A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007115904A
JP2007115904A JP2005305960A JP2005305960A JP2007115904A JP 2007115904 A JP2007115904 A JP 2007115904A JP 2005305960 A JP2005305960 A JP 2005305960A JP 2005305960 A JP2005305960 A JP 2005305960A JP 2007115904 A JP2007115904 A JP 2007115904A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
manufacturing
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005305960A
Other languages
English (en)
Inventor
Kenji Hanada
賢次 花田
Kunio Shigemura
邦雄 重村
Yusuke Ota
祐介 太田
Takafumi Nishida
隆文 西田
Masaki Nakanishi
正樹 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005305960A priority Critical patent/JP2007115904A/ja
Publication of JP2007115904A publication Critical patent/JP2007115904A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】複数の基板側端子１２ａを有する配線基板３の半導体チップ２搭載予定領域に、フィラーを３０〜５０重量％含有しフラックス活性機能を有する樹脂２２を供給してから、複数の半田バンプ２ａを有する半導体チップ２を配線基板３上に配置した後、熱処理を行う。この熱処理により半田リフローと樹脂２２の硬化が行われ、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａとが接続される。この熱処理の際には、半田バンプ２ａが溶融している間、棒状の部材２４で半導体チップ２の裏面２ｂを押すことによって半導体チップ２に荷重を印加する。
【選択図】図１１

Description

本発明は、半導体装置の製造方法に関し、特に、半導体チップを半田バンプを介して配線基板に接続した半導体装置の製造技術に適用して有効な技術に関する。
半田バンプを有する半導体チップを配線基板上にフリップチップ接続し、半導体チップと配線基板の間にアンダーフィルを充填して、半導体パッケージ形態の半導体装置が製造される。
特開平１１−２１４４４１号公報（特許文献１）には、電極が形成された基板上にフィラー粒子を含有した樹脂接着材を塗布し、バンプ付の電子部品を基板上に搭載して電子部品のバンプを基板の電極に押圧することにより、半田バンプ等の表面の酸化膜を半田バンプの下端部と電極の表面の隙間に介在するフィラー粒子により破壊して半田を露出させる技術が記載されている。
また、特開２００２−３４３８２９号公報（特許文献２）には、配線基板上に熱硬化性樹脂を塗布した後、半導体装置を配線基板上に搭載するに際し、半導体装置のバンプと熱硬化性樹脂とが接触する前に、半導体装置を少なくとも配線基板より高い温度で加熱して、半導体装置側に熱硬化性樹脂を濡れやすくすることにより、熱硬化性樹脂内に発生しやすいボイドを未然に防止し、接続信頼性の高い実装品を得る技術が記載されている。
また、特開２００３−１００８１０号公報（特許文献３）には、はんだパンプには酸化膜還元能力の高い第１の封止樹脂を被覆し、半導体素子と基板との間は所定の物性値を備えた第２の封止樹脂を充填させる技術が記載されている。
また、特開２００２−２３２１２３号公報（特許文献４）には、半田バンプ電極の形成された第１の回路基体の配線面上に、エポキシ樹脂およびフェノール硬化剤を含んだ樹脂層を形成し、この樹脂層に半田バンプ電極の形成した第２の回路基体を積層し、第１の回路基体の配線面と第２の回路基体の配線面とを樹脂封止するとともに、半田バンプ電極と半田バンプ電極とを介して電気的に接続する技術が記載されている。
また、特開２００５−２６５７９号公報（特許文献５）には、電極が形成された基板の表面に、フラックスの作用とアンダーフィル樹脂の作用とを有するフラックスフィルを塗布し、電子部品に形成されたハンダバンプと前記電極とを各々接合するとともに、前記フラックスフィルによりアンダーフィル部を充填して、前記基板に電子部品を実装するハンダバンプ付き電子部品の実装方法において、前記電子部品に形成されたハンダバンプを前記電極に接触させ、ハンダバンプと電極との接触部分に超音波振動エネルギーを作用させることによってハンダバンプを電極に接合させる技術が記載されている。
特開平１１−２１４４４１号公報 特開２００２−３４３８２９号公報 特開２００３−１００８１０号公報 特開２００２−２３２１２３号公報 特開２００５−２６５７９号公報
本発明者の検討によれば、次のことが分かった。
配線基板上に半導体チップをフリップチップ接続した後に、半導体チップと配線基板の間にアンダーフィル樹脂を充填する場合、半導体チップと配線基板との間の狭い空間に樹脂材料を充填する必要があることから、アンダーフィル樹脂の充填不良が生じて半導体装置の製造歩留まりを低下させる可能性がある。
このため、配線基板の半導体チップ搭載予定領域上にアンダーフィル樹脂となる樹脂材料を供給した後に、この樹脂材料を介して配線基板上に半導体チップを搭載することが考えられる。これにより、半導体チップと配線基板との間が樹脂材料で確実に充填された状態とすることができ、充填不良を生じることなくアンダーフィル樹脂を形成でき、半導体装置の製造歩留まりを向上させることができる。
しかしながら、本発明者が、上記のようにして半導体チップと配線基板の間にアンダーフィル樹脂を形成した半導体装置について信頼性試験（高温負荷試験や高温高湿負荷試験など）を行ったところ、アンダーフィル樹脂にクラックが発生する可能性があることが分かった。これは、半導体装置の信頼性を低下させる可能性がある。
また、半導体チップの半田バンプと配線基板の端子とがしっかりと接続されていないと、半導体チップと配線基板との電気的接続の信頼性が低下し、半導体装置の信頼性が低下する可能性がある。
本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、複数の電極を有する配線基板上にフィラーを含有する樹脂を供給してから、複数の半田バンプを有する半導体チップを配線基板上に配置し、熱処理により半田リフローを行って半導体チップの半田バンプと配線基板の電極とを接続するものである。
また、本発明は、複数の電極を有する配線基板上にフィラーを含有する樹脂を供給してから、複数の半田バンプを有する半導体チップを配線基板上に配置した後、半導体チップに荷重を印加しながら熱処理を行い、この熱処理により半田リフローと樹脂の硬化が行われて半導体チップの半田バンプと配線基板の電極とが接続されるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用（搭載）されるＲＦ（Radio Frequency）パワーモジュールなどの電力増幅モジュール（半導体装置）である。
ここで、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。本実施の形態の半導体装置であるＲＦパワーモジュール１は、例えばこれらの周波数帯（高周波帯）で使用されるＲＦパワーモジュールである。
図１は、本実施の形態のＲＦパワーモジュール（高周波電力増幅器、高周波電力増幅装置、高周波電力増幅モジュール、電力増幅モジュール、電力増幅器モジュール、ＲＦモジュール、半導体装置、ＨＰＡ（High Power Amplifier）、電子装置）１を構成する増幅回路の回路ブロック図を示している。この図には、例えばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能なＲＦパワーモジュールの回路ブロック図（増幅回路）が示されている。なお、ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
図１に示されるように、ＲＦパワーモジュール１の回路構成は、３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３からなるＧＳＭ９００（８２４〜９１５ＭＨｚ）用の電力増幅回路１０２Ａと、３つの増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３からなるＤＣＳ１８００（１７１０〜１９１０ＭＨｚ）用の電力増幅回路１０２Ｂと、それら電力増幅回路１０２Ａ，１０２Ｂの増幅動作の制御や補佐などを行う周辺回路１０３とを有している。ＲＦパワーモジュール１の回路構成は、更に、ＧＳＭ９００用の入力端子１０４ａおよび電力増幅回路１０２Ａ間の整合回路（入力整合回路）１０５Ａと、ＤＣＳ１８００用の入力端子１０４ｂおよび電力増幅回路１０２Ｂ間の整合回路（入力整合回路）１０５Ｂとを有している。ＲＦパワーモジュール１の回路構成は、更に、ＧＳＭ９００用の出力端子１０６ａおよび電力増幅回路１０２Ａ間の整合回路（出力整合回路）１０７Ａおよびローパスフィルタ１０８Ａと、ＤＣＳ１８００用の出力端子１０６ｂおよび電力増幅回路１０２Ｂ間の整合回路（出力整合回路）１０７Ｂおよびローパスフィルタ１０８Ｂとを有している。また、ＧＳＭ９００用の電力増幅回路１０２Ａの増幅段１０２Ａ１と増幅段１０２Ａ２の間には段間用の整合回路（段間整合回路）１０２ＡＭ１が設けられ、増幅段１０２Ａ２と増幅段１０２Ａ３の間には段間用の整合回路（段間整合回路）１０２ＡＭ２が設けられている。また、ＤＣＳ１８００用の電力増幅回路１０２Ｂの増幅段１０２Ｂ１と増幅段１０２Ｂ２の間には段間用の整合回路（段間整合回路）１０２ＢＭ１が設けられ、増幅段１０２Ｂ２と増幅段１０２Ｂ３の間には段間用の整合回路（段間整合回路）１０２ＢＭ２が設けられている。
このうち、ＧＳＭ９００用の電力増幅回路１０２Ａと、ＤＣＳ１８００用の電力増幅回路１０２Ｂと、周辺回路１０３とは、１つの半導体チップ２内に形成されている。他の形態として、ＧＳＭ９００用の電力増幅回路１０２Ａ、ＤＣＳ１８００用の電力増幅回路１０２Ｂおよび周辺回路１０３を、複数の半導体チップにより形成することもでき、例えば、増幅段１０２Ａ１，１０２Ｂ１が形成された半導体チップと、増幅段１０２Ａ２，１０２Ｂ２が形成された半導体チップと、増幅段１０２Ａ３，１０２Ｂ３が形成された半導体チップとを個別に形成することもできる。
周辺回路１０３は、制御回路１０３Ａと、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３にバイアス電圧を印加するバイアス回路１０３Ｂなどを有している。制御回路１０３Ａは、上記電力増幅回路１０２Ａ，１０２Ｂに印加する所望の電圧を発生する回路であり、電源制御回路１０３Ａ１およびバイアス電圧生成回路１０３Ａ２を有している。電源制御回路１０３Ａ１は、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３の各々の出力用の増幅素子（例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor））のドレイン端子に印加される第１電源電圧を生成する回路である。また、上記バイアス電圧生成回路１０３Ａ２は、上記バイアス回路１０３Ｂを制御するための第１制御電圧を生成する回路である。ここでは、電源制御回路１０３Ａ１が外部のベースバンド回路から供給される出力レベル指定信号に基づいて上記第１電源電圧を生成すると、バイアス電圧生成回路１０３Ａ２が電源制御回路１０３Ａ１で生成された上記第１電源電圧に基づいて、上記第１制御電圧を生成するようになっている。上記ベースバンド回路は、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路１０２Ａ、１０２Ｂの出力レベルを指定する信号で、携帯電話と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。
ＲＦパワーモジュール１のＧＳＭ９００用の入力端子１０４ａに入力されたＲＦ（高周波）入力信号は、整合回路１０５Ａを経て半導体チップ２に入力され、半導体チップ２内の電力増幅回路１０２Ａ、すなわち３つの増幅段１０２Ａ１〜１０２Ａ３で増幅されて半導体チップ２から出力され、整合回路１０７Ａおよびローパスフィルタ１０８Ａを経てＧＳＭ９００用の出力端子１０６ａからＲＦ（高周波）出力信号として出力される。また、ＲＦパワーモジュール１のＤＣＳ１８００用の入力端子１０４ｂに入力されたＲＦ入力信号は、整合回路１０５Ｂを経て半導体チップ２に入力され、半導体チップ２内の電力増幅回路１０２Ｂ、すなわち３つの増幅段１０２Ｂ１〜１０２Ｂ３で増幅されて半導体チップ２から出力され、整合回路１０７Ｂおよびローパスフィルタ１０８Ｂを経てＤＣＳ１８００用の出力端子１０６ｂからＲＦ出力信号として出力される。各整合回路はインピーダンスの整合を行う回路であり、ローパスフィルタ（ローパスフィルタ回路、バンドパスフィルタ回路）１０８Ａ，１０８Ｂは高調波を減衰させる回路である。
このように、本実施の形態のＲＦパワーモジュール１は２系統（すなわちＧＳＭ９００用およびＤＣＳ１８００用）の電力増幅回路１０２Ａ，１０２Ｂを有し、２系統の電力増幅回路１０２Ａ，１０２Ｂの送信周波数帯は、それぞれ０．９ＧＨｚ帯と１．８ＧＨｚ帯である。
次に、図２は、本実施の形態のＲＦパワーモジュール１を用いたデジタル携帯電話機システムＤＰＳ（電子装置）の一例を示している。図２の符号ＡＮＴは信号電波の送受信用のアンテナ、符号１５１はフロントエンド・モジュール、符号１５２は音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路、符号１５３は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタである。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。ベースバンド回路１５２は、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュール１５１は、スイッチ回路（アンテナスイッチ、アンテナスイッチ回路）１５４ａ，１５４ｂ、コンデンサＣ５，Ｃ６および分波器１５６を有している。スイッチ回路１５４ａ，１５４ｂは送受信切り換え用のスイッチ回路、コンデンサＣ５，Ｃ６は受信信号から直流成分をカットする素子、分波器１５６は、ＧＳＭ９００帯の信号と、ＤＣＳ１８００帯の信号とを分波する回路であり、これら回路および素子は１つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路１５４ａ，１５４ｂの切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路１５２から供給される。図２からも分かるように、電力増幅回路１０２Ａ，１０２Ｂの出力が整合回路１０７Ａ，１０７Ｂを経てローパスフィルタ１０８Ａ，１０８Ｂに接続され、ローパスフィルタ１０８Ａ，１０８Ｂの出力がスイッチ回路（アンテナスイッチ、アンテナスイッチ回路）１５４ａ，１５４ｂに接続されている。
図３は、本実施の形態のＲＦパワーモジュール１の構造を示す概念的な上面図（平面図）であり、図４は本実施の形態のＲＦパワーモジュール１の概念的な断面図（側面断面図）である。なお、図４は断面図に対応するが、ＲＦパワーモジュール１の概念的な構造が示されており、図３の構造を所定の位置で切断した断面とは完全には一致していない。
図３および図４に示される本実施の形態のＲＦパワーモジュール１は、配線基板（多層基板、多層配線基板、モジュール基板）３と、配線基板３上に搭載（実装）された半導体チップ（半導体素子、能動素子）２と、配線基板３上に搭載（実装）された受動部品（受動素子、チップ部品）４と、半導体チップ２と配線基板３との間を満たす樹脂部５とを有している。また、ＲＦパワーモジュール１は、例えば図示しない外部回路基板またはマザーボードなどに実装することもできる。
配線基板（モジュール基板）３は、例えば、複数の絶縁体層（誘電体層）１１と、複数の導体層または配線層（図示せず）とを積層して一体化した多層基板（多層配線基板）である。図３では、４つの絶縁体層１１が積層されて配線基板３が形成されているが、積層される絶縁体層１１の数はこれに限定されるものではなく種々変更可能である。配線基板３の絶縁体層１１を形成する材料としては、例えばアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）などのようなセラミック材料を用いることができる。この場合、配線基板３はセラミック多層基板である。配線基板３の絶縁体層１１の材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。
配線基板３の上面（表面、主面）３ａ上と下面（上面３ａとは逆側の主面、裏面）３ｂ上と絶縁体層１１間とには、配線形成用の導体層（配線層、配線パターン、導体パターン）が形成されている。配線基板３の最上層の導体層によって、配線基板３の上面３ａに導電体からなる基板側端子（電極、端子、配線パターン）１２ａが複数形成され、配線基板３の最下層の導体層によって、配線基板３の下面３ｂに導電体からなる外部接続端子（端子、電極、モジュール電極）１２ｂが複数形成されている。外部接続端子１２ｂは、例えば、図１における入力端子１０４ａ，１０４ｂ、出力端子１０６ａ，１０６ｂなどに対応するものである。配線基板３の内部、すなわち絶縁体層１１の間にも導体層（配線層、配線パターン、導体パターン）が形成されているが、図３では簡略化のために図示を省略している。また、配線基板３の導体層により形成される配線パターンのうち、基準電位供給用の配線パターン（例えば配線基板３の下面３ｂの基準電位供給用端子１２ｃなど）は、絶縁体層１１の配線形成面の大半の領域を覆うような矩形パターンで形成し、伝送線路用の配線パターンは帯状のパターンで形成することができる。
配線基板３を構成する各導体層（配線層）は、必要に応じて絶縁体層１１に形成されたビアホール（図示省略）内の導体または導体膜を通じて電気的に接続されている。従って、配線基板３の上面３ａの基板側端子１２ａは、必要に応じて配線基板３の上面３ａおよび／または内部の配線層やビアホール内の導体膜などを介して結線され、配線基板３の下面３ｂの外部接続端子１２ｂまたは基準電位供給用端子１２ｃに電気的に接続されている。また、半導体チップ２で生じた熱を配線基板３の下面３ｂ側に伝導させるためのサーマルビアとして機能するビアホールを、半導体チップ２の下方の配線基板３に設けることもできる。
半導体チップ２は、図１の回路ブロック図において半導体チップ２を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ２である。従って、半導体チップ２は増幅回路（電力増幅回路）を含んでいる。半導体チップ２内（または表層部分）には、電力増幅回路１０２Ａ，１０２Ｂの各増幅段を構成する半導体増幅素子（例えばＭＩＳＦＥＴ、ヘテロ接合バイポーラトランジスタまたはＨＥＭＴ（High Electron Mobility Transistor）など）、周辺回路１０３を構成する半導体素子、および段間の整合回路１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ１を構成する受動素子などが形成されている。このように、ＲＦパワーモジュール１は電力増幅回路（１０２Ａ，１０２Ｂ）を有し、半導体チップ２はその電力増幅回路（１０２Ａ，１０２Ｂ）を構成する能動素子である。半導体チップ２の表面（素子形成側の主面）には、複数の半田バンプ（半田バンプ電極、半田からなるバンプ電極または突起状電極）２ａが形成されている。各半田バンプ２ａは、半導体チップ２内に形成された半導体集積回路に電気的に接続されている。
図５は、一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)により形成した場合の半導体チップ２の要部断面図である。
図５に示されるように、ｐ＋型単結晶シリコンからなる半導体基板２０１の主面には、ｐ−型単結晶シリコンからなるエピタキシャル層２０２が形成され、エピタキシャル層２０２の主面の一部には、ＬＤＭＯＳＦＥＴのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するｐ型ウエル２０６が形成されている。ｐ型ウエル２０６の表面には、酸化シリコンなどからなるゲート絶縁膜２０７を介してＬＤＭＯＳＦＥＴのゲート電極２０８が形成されている。ゲート電極２０８は、例えばｎ型の多結晶シリコン膜あるいはｎ型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極２０８の側壁には、酸化シリコンなどからなるサイドウォールスペーサ２１１が形成されている。
エピタキシャル層２０２の内部のチャネル形成領域を挟んで互いに離間する領域には、ＬＤＭＯＳＦＥＴのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するｎ−型オフセットドレイン領域２０９と、ｎ−型オフセットドレイン領域２０９に接し、チャネル形成領域から離間して形成されたｎ型オフセットドレイン領域２１２と、ｎ型オフセットドレイン領域２１２に接し、チャネル形成領域からさらに離間して形成されたｎ＋型ドレイン領域２１３とからなる。これらｎ−型オフセットドレイン領域２０９、ｎ型オフセットドレイン領域２１２およびｎ＋型ドレイン領域２１３のうち、ゲート電極２０８に最も近いｎ−型オフセットドレイン領域２０９は不純物濃度が最も低く、ゲート電極２０８から最も離間したｎ＋型ドレイン領域２１３は不純物濃度が最も高い。
ＬＤＭＯＳＦＥＴのソースは、チャネル形成領域に接するｎ−型ソース領域２１０と、ｎ−型ソース領域２１０に接し、チャネル形成領域から離間して形成され、ｎ−型ソース領域２１０よりも不純物濃度が高いｎ＋型ソース領域２１４とからなる。ｎ−型ソース領域２１０の下部には、ｐ型ハロー領域（図示せず）を形成することもできる。
ｎ＋型ソース領域２１４の端部（ｎ−型ソース領域２１０と接する側と反対側の端部）には、ｎ＋型ソース領域２１４と接するｐ型打抜き層２０４が形成されている。ｐ型打抜き層２０４の表面近傍には、ｐ＋型半導体領域２１５が形成されている。ｐ型打抜き層２０４は、ＬＤＭＯＳＦＥＴのソースと半導体基板２０１とを電気的に接続するための導電層であり、例えばエピタキシャル層２０２に形成した溝２０３の内部に埋め込んだｐ型多結晶シリコン膜によって形成される。
ＬＤＭＯＳＦＥＴのｐ型打抜き層２０４（ｐ＋型半導体領域２１５）、ソース（ｎ＋型ソース領域２１４）およびドレイン（ｎ＋型ドレイン領域２１３）のそれぞれの上部には、絶縁膜（層間絶縁膜）２２１に形成されたコンタクトホール２２２内のプラグ２２３が接続されている。ｐ型打抜き層２０４（ｐ＋型半導体領域２１５）およびソース（ｎ＋型ソース領域２１４）には、プラグ２２３を介してソース電極２２４ａ（配線２２４）が接続され、ドレイン（ｎ＋型ドレイン領域２１３）には、プラグ２２３を介してドレイン電極２２４ｂ（配線２２４）が接続されている。
ソース電極２２４ａおよびドレイン電極２２４ｂのそれぞれには、ソース電極２２４ａおよびドレイン電極２２４ｂを覆う絶縁膜（層間絶縁膜）２２５に形成されたスルーホール２２６内のプラグ２２６を介して配線２２８が接続されている。絶縁膜２２５上に、配線２２８を覆うように、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜２２９が形成されている。表面保護膜２２９には、開口部２３０が複数形成され、各開口部２８０から露出する配線２２８上に、金膜などのＵＢＭ（Under Bump Metal、バンプ下地金属層）膜２３１を介して半田バンプ２３２（上記半田バンプ２ａに対応するもの）が形成されている。また、半導体基板２０１の裏面には裏面電極（ソース裏面電極）２３３が形成されている。
図６は、他の一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）により形成した場合の半導体チップ２の要部断面図である。
図６に示されるように、半絶縁性のＧａＡｓ基板（半導体基板）２５１上にｎ＋型ＧａＡｓ層よりなるサブコレクタ層２５２が形成され、サブコレクタ層２５２上にＨＢＴ２５３が形成されている。
各ＨＢＴ２５３は、サブコレクタ層２５２上に形成された金などからなるコレクタ電極２５４と、このコレクタ電極２５４とは所定間隔だけ離間して形成されたコレクタメサ２５５を有している。コレクタメサ２５５は、例えばｎ型ＧａＡｓ層より形成され、コレクタメサ２５５とコレクタ電極２５４はサブコレクタ層２５２を介して電気的に接続されている。
コレクタメサ２５５上には、例えばｐ型ＧａＡｓ層よりなるベースメサ２５６が形成されている。ベースメサ２５６上の周辺領域には金等よりなるベース電極２５７が形成されている。ベースメサ２５６の略中央部上にエミッタ層２５８が形成され、エミッタ層２５８上にエミッタ電極２５９が形成されている。エミッタ層２５８は、例えばｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を積層した層より形成され、エミッタ電極２５９は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(ｐ型ＧａＡｓ層)２５６とエミッタ層（ｎ型ＩｎＧａＰ層）２５８との間には異種半導体接合（ヘテロ接合）が形成されている。
コレクタ電極２５４には、絶縁膜２６１に形成されたコンタクトホール２６２を介してコレクタ配線２６３が接続されている。エミッタ電極２５９には、絶縁膜２６４，２６１に形成されたスルーホール２６５を介してエミッタ配線２６６が接続されている。エミッタ配線２６６よりも上層の構造については、ここでは図示およびその説明を省略するが、この場合も、半導体チップ２の表面には、上記半田バンプ２ａに対応するものが形成されている。
本実施の形態では、図３および図４に示されるように、半導体チップ２が配線基板３の上面３ａにフリップチップ実装されている。すなわち、半導体チップ２は、その裏面（半田バンプ２ａ形成側の主面とは反対側の主面）２ｂ側が上方を向き、その表面（半田バンプ２ａ形成側の主面）が配線基板３の上面３ａに対向する向きで、配線基板３の上面３ａに搭載（実装）されている。従って、半導体チップ２は配線基板３の上面３ａにフェイスダウンボンディングされている。半導体チップ２の表面の複数のバンプ電極２ａは、配線基板３の上面３ａの複数の基板側端子１２ａに、それぞれ接合（実装、接続）され、電気的に接続されている。従って、半導体チップ２に形成された半導体集積回路は、バンプ電極２ａを介して配線基板３の上面３ａの基板側端子１２ａに電気的に接続される。また、半導体チップ２と配線基板３の上面３ａとの間にアンダーフィル樹脂としての樹脂部５が充填されている。樹脂部５により、半導体チップ２と配線基板３との熱膨張率の差によるバンプ電極２ａへの負担を緩衝することができる。樹脂部５は、例えばエポキシ樹脂などの樹脂材料からなり、フィラーを含有している。樹脂部５のフィラーとしては、シリカなどを用いることができる。
受動部品４は、抵抗素子（例えばチップ抵抗）、容量素子（例えばチップコンデンサ）またはインダクタ素子（例えばチップインダクタ）などの受動素子からなり、例えばチップ部品からなる。受動部品４は、例えば整合回路（入力整合回路）１０５Ａ，１０５Ｂや整合回路（出力整合回路）１０７Ａ，１０７Ｂなどを構成する受動部品である。また、整合回路（段間整合回路）１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ１を構成する受動素子は、半導体チップ２内に形成しても、あるいは半導体チップ２内に形成せずに、受動部品４により形成してもよい。受動部品４は、配線基板３の上面３ａの基板側端子１２ａに半田１７などの導電性の良い接合材により実装されている。
半導体チップ２、受動部品４が電気的に接続された配線基板３の上面３ａの基板側端子１２ａ間は、必要に応じて配線基板３の上面３ａまたは内部の配線層やビアホール内の導体膜などを介して結線され、配線基板３の下面３ｂの外部接続端子１２ｂまたは基準電位供給用端子１２ｃに電気的に接続されている。
次に、本実施の形態のＲＦパワーモジュール（半導体装置）１の製造工程（製造方法）を図面を参照して説明する。
図７は、本実施の形態のＲＦパワーモジュール１の製造工程を示す製造プロセスフロー図である。図８〜図１１は、本実施の形態の半導体装置の製造工程中の要部断面図である。
本実施の形態のＲＦパワーモジュール１は、次のようにして製造することができる。
まず、半導体チップ２と配線基板３を準備する（ステップＳ１）。半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に半導体集積回路や半田バンプを形成した後、ダイシングなどにより半導体基板を各半導体チップ２に分離することなどにより、形成することができる。半導体チップ２は、半導体チップ２内に形成された半導体集積回路（半導体素子）に電気的に接続された複数の半田バンプ２ａを、半導体チップ２の表面に有している。半田バンプ２は、鉛（Ｐｂ）を含有しない鉛（Ｐｂ）フリー半田により形成すれば、より好ましい。また、配線基板３は、例えば印刷法、シート積層法またはビルドアップ法などを用いて製造することができる。配線基板３は、半導体チップ２の複数の半田バンプ２ａにそれぞれ接続すべき複数の基板側端子１２ａと、受動素子４の電極にそれぞれ接続すべき複数の基板側端子１２ａとを有している。配線基板３より半導体チップ２を先に製造しても、半導体チップ２より配線基板３を先に製造しても、あるいは、半導体チップ２と配線基板３を同時に製造してもよい。
次に、図８に示されるように、配線基板３（の基板側端子１２ａ）上に半田２１を供給する（ステップＳ２）。このステップＳ２の半田２１供給工程では、配線基板３の受動部品４を搭載（接続）予定の基板側端子１２ａ（すなわち、受動部品４の電極を接続すべき基板側端子１２ａ）上に、印刷法または塗布法などにより半田２１を供給する。基板側端子１２ａ上に供給する半田２１としては、例えば半田ペーストなどを用いることができ、鉛（Ｐｂ）を含有しない鉛（Ｐｂ）フリー半田であれば、より好ましい。
次に、図９に示されるように、配線基板上３の上面３ａの半導体チップ２搭載予定領域に、樹脂（樹脂材料）２２を供給する（ステップＳ３）。このステップＳ３の樹脂２２供給工程では、樹脂２２は、配線基板３の上面３ａの全面ではなく、配線基板３の上面３ａのうちの半導体チップ２搭載予定領域（半導体チップ２を搭載予定の領域）にだけ供給する。このため、ステップＳ３では、半導体チップ２搭載予定領域にある複数の基板側端子１２ａ、すなわち、半導体チップ２の半田バンプ２ａを接続すべき複数の基板側端子１２ａ上を含む配線基板３の上面３ａ上に、樹脂２２が供給される。樹脂２２は、例えばポッティング法などを用いて供給することができる。
樹脂２２は、フィラーを含有する樹脂材料からなる。樹脂２２が含有するフィラーは、例えばシリカなどからなる。樹脂２２のフィラーの含有率（含有量）は、好ましくは３０〜５０重量％である。また、樹脂２２を構成する樹脂材料は、例えばエポキシ樹脂などの熱硬化性樹脂からなることが好ましい。従って、樹脂２２は、樹脂材料（例えばエポキシ樹脂などの熱硬化性樹脂）と、フィラー（例えばシリカなど）とを含んでいる。
また、樹脂２２が、化学的な活性作用を有する添加剤(例えばアミン系フラックス剤やアミンマレイン酸塩など)を含有していれば、より好ましい。従って、樹脂２２が、フラックス活性機能を有する樹脂であれば、より好ましい。
次に、図１０に示されるように、配線基板３の上面３ａ上に受動部品４および半導体チップ２を配置（搭載）する（ステップＳ４）。ステップＳ４では、半導体チップ２を先に配置（搭載）しても、受動部品４を先に配置（搭載）しても、あるいは両者を同時に配置（搭載）してもよい。ステップＳ４では、半導体チップ２は、裏面２ｂ（半田バンプ２ａが形成された側とは反対側の主面）側が上方を向き、表面（半田バンプ２ａが形成された側の主面）側が下方（配線基板３の上面３ａ側）を向くように、フェイスダウンで配線基板３の上面３ａ上に配置され、半導体チップ２の複数の半田バンプ２ａが配線基板３の上面３ａの複数の基板側端子１２ａ（半田バンプ２ａに接続すべき基板側端子）にそれぞれ対向するように位置合わせされる。なお、配線基板３の半導体チップ２搭載予定領域に樹脂２２が供給された状態で半導体チップ２を配置するので、半導体チップ２は樹脂２２を介して配線基板３上に配置され、半導体チップ２と配線基板３の上面３ａとの間は樹脂２２で満たされた状態となる。
次に、熱処理（ステップＳ５）を行う。ステップＳ５の熱処理工程では、配線基板３と配線基板３上の受動部品４、半導体チップ２（半田バンプ２ａを含む）、半田２１および樹脂２２が加熱される。例えば、半導体チップ２および受動部品４を搭載（配置）した配線基板３をヒートブロック２３上に配置（搭載）し、ヒートブロック２３に内蔵されたヒータなどによりヒートブロック２３を加熱することにより、配線基板３、受動部品４、半導体チップ２（半田バンプ２ａを含む）、半田２１および樹脂２２を加熱することができる。
ステップＳ５の熱処理工程により、半導体チップ２の半田バンプ２ａと半田２１がリフロー（半田リフロー、溶融・固化）される。すなわち、ステップＳ５の熱処理工程により半田リフローが行われて、半田バンプ２ａおよび半田２１が一旦溶融してから固化することで、半導体チップ２の複数の半田バンプ２ａと、複数の半田バンプ２ａに接続すべき複数の基板側端子１２ａとが、それぞれ接合（接続、半田接続）されて電気的に接続される。また、受動部品４の電極と、受動部品４の電極に接続すべき基板側端子１２ａとが、接合（接続、半田接続）されて電気的に接続される。換言すれば、半導体チップ２の端子（電極）と配線基板３の基板側端子１２ａとが、半田バンプ２ａを介して接合（接続、半田接続）され、電気的に接続される。なお、溶融後に固化した半田２１が上記半田１７となる。
また、樹脂２２は、フィラーを含有する熱硬化性樹脂からなるので、ステップＳ５の熱処理工程で、樹脂２２が硬化する。硬化した樹脂２２により、上記樹脂部５が形成される。従って、ステップＳ５の熱処理工程により、半田リフローが行われて半導体チップ２の複数の半田バンプ２ａと配線基板３の複数の基板側端子１２ａとが接続（半田接続）されるとともに、樹脂２２の硬化も行われて、硬化した樹脂２２からなる樹脂部５が形成される。
このようにして、本実施の形態の半導体装置であるＲＦパワーモジュール１が製造される。１枚の配線基板３から複数のＲＦパワーモジュール１を製造する場合は、ステップＳ５の熱処理工程により半田接続および樹脂部５の形成（硬化）を行った後、配線基板３を所定の位置で分割（切断）し、各個片としてのＲＦパワーモジュール１を得ることができる。
本実施の形態では、半導体チップ２に荷重（自重以外の荷重、外力）を印加しながらステップＳ５の熱処理を行う。例えば、図１１に示されるように、半導体チップ２の裏面２ｂを棒状の部材２４で押す（押圧する）ことによって、半導体チップ２に荷重（外力）を印加しながら、ステップＳ５の熱処理を行う。半導体チップ２への荷重（外力）は、半導体チップ２の表面（半田バンプ２ａ形成側の主面）が配線基板３の上面３ａに近づくような方向に印加される。このため、配線基板３の上面３ａに対してほぼ垂直な向きで、半導体チップ２の裏面２ｂに対して荷重（外力）を印加するのが、好ましい。半導体チップ２に印加する荷重の一例として、半導体チップ２が、平面寸法が３ｍｍ×３ｍｍ程度で半田バンプの数が１００個程度の場合は、２〜３ｇ（ｇ重）程度の荷重を半導体チップ２に印加すれば、より好ましい。この場合、半田バンプ１つ当たり０．０２〜０．０３ｇ（ｇ重）程度の荷重が印加されることになる。
図１２は、ステップＳ５の熱処理工程における温度と樹脂２２の粘度と半導体チップ２に印加する荷重とを示すグラフである。図１２のグラフの横軸は時間に対応し、図１２のグラフの縦軸は、温度（ヒートブロック２３の温度、すなわち半導体チップ２（半田バンプ２ａを含む）、配線基板３および樹脂２２の温度に対応）、樹脂２２の粘度、または半導体チップ２に印加した荷重に対応する。
図１２には、温度（ヒートブロック２３の温度、すなわち配線基板３、半田２１、受動部品４、樹脂２２および半導体チップ２（半田バンプ２ａを含む）の温度）の時間変化のグラフと、樹脂２２の粘度の時間変化のグラフと、半導体チップ２の裏面２ｂに棒状の部材２４で印加する荷重の時間変化のグラフとが示されている。また、図１２のグラフの縦軸および横軸は、任意単位（arbitrary unit）で示されている。
ステップＳ４で配線基板３の上面３ａ上に受動部品４および半導体チップ２を搭載した後、ステップＳ５の熱処理工程を行うため、図１１に示されるように、ヒートブロック２３上に配線基板３を配置する。そして、図１２のグラフに示されるように、時間（時刻）ｔ１で、ヒートブロック２３の加熱を開始する。ヒートブロック２３上に配置した配線基板３および配線基板３上の半田２１、受動部品４、樹脂２２および半導体チップ２（半田バンプ２ａを含む）の温度は、ヒートブロック２３の温度にほぼ対応するものとなり、ヒートブロック２３の温度変化に応じて変化し、これが熱処理温度となる。
時間ｔ１でヒートブロック２３の加熱を開始してからヒートブロック２３の温度（すなわち熱処理温度）が上昇し、時間（時刻）ｔ２で、樹脂２２中のフラックス機能を活性化できる所定の温度（例えば１５０℃程度）に到達し、そこから昇温速度を低くし、所定の時間（ここでは時間ｔ３まで）、半田２１および半田バンプ２ａの融点（半田融点、半田バンプ２ａの融点）Ｔ１（例えば２２０℃程度）よりも低い温度に維持する。樹脂２２、半田２１および半田バンプ２ａの温度はヒートブロック２３の温度（熱処理温度）にほぼ対応するので、時間ｔ２から時間ｔ３までの間、樹脂２２中に含まれる化学的な活性作用を有する添加剤(例えばアミン系フラックス剤やアミンマレイン酸塩など)が活性化し、半田２１および半田バンプ２ａに対するフラックス活性機能が作用するが、この段階では、半田２１と半田バンプ２ａは溶融しない。
それから、ヒートブロック２３の温度（すなわち熱処理温度）が更に上昇し、時間（時刻）ｔ３で、半田２１および半田バンプ２ａの融点（半田バンプ２ａの融点）Ｔ１に到達する。時間ｔ３から時間（時刻）ｔ４までの間、ヒートブロック２３の温度（すなわち熱処理温度）は、半田２１および半田バンプ２ａの融点Ｔ１以上の温度、例えば２４０〜２６０℃程度に維持される。半田２１および半田バンプ２ａの温度はヒートブロック２３の温度（熱処理温度）にほぼ対応するので、時間ｔ３から時間ｔ４までの間、半田２１および半田バンプ２ａは溶融状態となる。従って、ステップＳ５の熱処理工程による半田リフロー温度は、例えば２４０〜２６０℃程度である。すなわち、ステップＳ５の熱処理工程の熱処理温度（最高温度）は、半田２１および半田バンプ２ａの融点Ｔ１以上で、樹脂２２の硬化温度（硬化反応が進行する温度）以上であり、例えば２４０〜２６０℃程度である。
それから、ヒートブロック２３の温度を低下させて、時間ｔ４以降は融点Ｔ１以下となり、更に温度が低下して、時間（時刻）ｔ５で室温程度になってから、ヒートブロック２３から配線基板３を移動させる。このため、時間ｔ４以降は、半田２１および半田バンプ２ａは固化状態となる。
本実施の形態では、上記のように半導体チップ２に荷重（外力）を印加しながらステップＳ５の熱処理工程を行うが、ステップＳ５の熱処理工程のうち、少なくとも、半田バンプ２ａが溶融状態となっている間は、半導体チップ２へ荷重（外力）を印加していることが好ましい。例えば、図１２のグラフに示されるように、半田が溶融しだす時間ｔ３に半導体チップ２への荷重の印加を開始して、半田バンプ２ａが溶融状態の間は半導体チップ２への荷重の印加を継続し、半田が固化する時間ｔ４で半導体チップ２への荷重の印加を停止（終了）する。半田バンプ２ａが溶融状態から固化状態に変わる時間ｔ４以降は、半田バンプ２ａが固化して半田バンプ２ａと基板側端子１２ａとの接合が完了しているので、半導体チップ２への荷重の印加を行わなくとも差し支えない。
樹脂２２の温度はヒートブロック２３の温度（熱処理温度）にほぼ対応しており、時間ｔ１から開始されるヒートブロック２３の温度の上昇により樹脂２２の粘度は一旦低下し、半田の融点Ｔ１付近で（すなわち時間ｔ３付近で）樹脂２２の粘度は最低（極小）となる。その後（すなわち時間ｔ３以降）も熱処理が継続されるので、樹脂２２の硬化反応が進んで樹脂２２の粘度が上昇（増大）し、時間ｔ５で粘度が所定の値（硬化状態となる粘度）に到達して、樹脂２２の硬化が完了する。硬化した樹脂２２が樹脂部２２となる。
次に、本実施の形態の効果について、より詳細に説明する。
本実施の形態の半導体装置であるＲＦパワーモジュール１では、配線基板３の上面３ａ上に半導体チップ２をフェイスダウンボンディングし、半導体チップ２を半田バンプ２ａを介して配線基板３の基板側端子１２ａに電気的に接続している。そして、半導体チップ２と配線基板３の上面３ａとの間にアンダーフィル樹脂としての樹脂部５が形成（充填）されている。このアンダーフィル樹脂としての樹脂部５により、半導体チップ２と配線基板３との接続部（半田バンプ２ａ）を保護し、また、半導体チップ２と配線基板３との熱膨張率の差によるバンプ電極２ａへの負担を緩衝することができ、半導体チップ２と配線基板３との接続の信頼性を向上し、ＲＦパワーモジュール（半導体装置）１の信頼性を向上させることができる。
本実施の形態とは異なり、配線基板３の上面３ａ上に半導体チップ２を搭載し、半導体チップ２の半田バンプ２ａを配線基板３の上面３ａの基板側端子１２ａに接続した後に、半導体チップ２と配線基板３の上面３ａとの間に樹脂材料を充填し、この樹脂材料を硬化してアンダーフィル樹脂（樹脂部５に対応するもの）を形成することも考えられる。しかしながら、この場合、半導体チップ２と配線基板３の上面３ａとの間の狭い空間に樹脂材料を充填する必要があることから、アンダーフィル樹脂の充填不良が生じてＲＦパワーモジュールの製造歩留まりを低下させる可能性がある。また、半導体チップ２を配線基板３に半田接続した後、洗浄工程、アンダーフィル樹脂の充填工程およびアンダーフィル樹脂の硬化のための熱処理工程が必要なため、製造工程数が多くなり、ＲＦパワーモジュールのスループットの低下や、製造コストの増大を招く可能性がある。また、半導体チップ２と配線基板３との間にアンダーフィル樹脂を注入するノズルを配置するためのスペースを配線基板３上に確保する必要があるため、ＲＦパワーモジュールの小型化（小面積化）に不利となる。
それに対して、本実施の形態では、配線基板３の上面３ａの半導体チップ２搭載予定領域上に樹脂２２を供給した後に、配線基板３上に半導体チップ２を配置している。このため、半導体チップ２と配線基板３の上面３ａとの間が樹脂２２（樹脂部５）で確実に充填された状態とすることができ、アンダーフィル樹脂としての樹脂部５を充填不良を生じることなく的確に形成でき、ＲＦパワーモジュール（半導体装置）の製造歩留まりを向上させることができる。また、半導体チップ２（の半田バンプ２ａ）と配線基板３（の基盤側端子１２ａ）の半田接続工程（すなわち半田リフロー工程）と、樹脂２２の硬化工程をステップＳ５の同じ熱処理工程で行うことができ、半田接続後の洗浄工程、アンダーフィル樹脂の充填工程およびアンダーフィル樹脂の硬化のための熱処理工程が不要となるため、製造工程数を低減でき、ＲＦパワーモジュールのスループットの向上や、製造コストの低減が可能になる。また、半導体チップ２を搭載する前に配線基板３上に樹脂２２を供給するため、アンダーフィル樹脂を注入するノズルを配置するためのスペースを配線基板３上に確保する必要がなくなり、ＲＦパワーモジュールの小型化（小面積化）に有利となる。
また、本実施の形態とは異なり、アンダーフィル用の樹脂材料がフィラーを含有していない場合、フィラーを含有しないアンダーフィル樹脂と半田バンプとの熱膨張係数の差が大きいことから、信頼性試験（高温負荷試験や高温高湿負荷試験など）でアンダーフィル樹脂にクラックが発生する可能性があることが、本発明者の検討により分かった。これは、ＲＦパワーモジュールの信頼性を低下させる可能性がある。このため、アンダーフィル樹脂と半田バンプとの熱膨張係数の差を緩和する（小さくする）必要がある。すなわち、アンダーフィル樹脂の熱膨張係数を小さくする必要がある。
そこで、本実施の形態では、アンダーフィル樹脂としての樹脂部５にフィラー（例えばシリカ）を含有させている。これにより、アンダーフィル樹脂（樹脂部５）と半田バンプ２ａとの熱膨張係数の差を緩和（小さく）することができ、信頼性試験でアンダーフィル樹脂（樹脂部５）にクラックが発生するのを防止することができ、ＲＦパワーモジュール（半導体装置）の信頼性を向上することができる。樹脂部５（樹脂２２）のフィラーの含有率（含有量）は３０〜５０重量％であればより好ましく、これにより、アンダーフィル樹脂としての樹脂部５と半田バンプ２ａとの熱膨張係数の差をより的確に緩和（小さく）することができ、信頼性試験でアンダーフィル樹脂（樹脂部５）にクラックが発生するのをより的確に防止することができる。
ところが、アンダーフィル樹脂（樹脂部５)にフィラーを含有させる場合、硬化前のアンダーフィル樹脂（樹脂２２）もフィラーを含有することになる。この硬化前のアンダーフィル樹脂、すなわち樹脂２２は、フィラーを含有させることにより、粘度（粘性）が増加する。
フィラーを含有したことにより樹脂２２の粘度が高くなると、配線基板３の上面３ａの半導体チップ２搭載予定領域に樹脂２２を供給した後に、配線基板３上に半導体チップ２を配置したときに、半導体チップ２の沈み込みが不足し、半導体チップ２が樹脂２２に浮いた状態となりやすい。
本実施の形態とは異なり、半導体チップ２に荷重（外力）を印加せず、半導体チップ２に自重のみが作用した状態でステップＳ５の熱処理を行った場合、半導体チップ２の沈み込みが不足し（すなわち、半導体チップ２が樹脂２２により若干浮いたような状態となり）、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａとが十分に接触していない状態で半田リフローが行われる可能性がある。これは、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの接触不良（接続不良）を発生させ、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの電気的接続の信頼性が低下する可能性がある。これは、ＲＦパワーモジュールの信頼性を低下させる可能性がある。
そこで、本実施の形態では、配線基板３の上面３ａの半導体チップ２搭載予定領域上に樹脂２２を供給してから、配線基板３上に半導体チップ２を配置した後、半導体チップ２の自重のみではなく、上記のように半導体チップ２に荷重（外力）を印加しながらステップＳ５の熱処理を行う。
ステップＳ５では、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの半田接続を確実にするために半導体チップ２へ荷重を印加するので、半田（半田バンプ２ａ）が溶融状態となっている間（図１２のグラフの時間ｔ３から時間ｔ４までの間）は、半導体チップ２へ荷重を印加しているのが好ましい。半田（半田バンプ２ａ）が固化した状態（図１２のグラフの時間ｔ３までと時間ｔ４以降）では、半導体チップ２へ荷重を印加しなくともよい。
本実施の形態では、配線基板３の上面３ａの半導体チップ２搭載予定領域に樹脂２２を供給してから、配線基板３上に半導体チップ２を配置した後、ステップＳ５で半導体チップ２へ荷重を印加しながら半田リフローを行うので、半導体チップ２が十分に沈み込み、半導体チップ２が樹脂２２により浮いた状態とならず、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａとが十分に接触した状態で半田（半田バンプ２ａ）が溶融する。半田バンプ２ａの溶融中は半導体チップ２へ荷重が印加されているので、半田バンプ２ａが溶融している分、半導体チップ２は更に沈み込むことができ、溶融した半田バンプ２ａは配線基板３の基板側端子２ａと十分に接触した状態となり、その後、温度の低下により半田バンプ２ａが固化したときに、半田バンプ２ａが配線基板３の基板側端子１２ａと十分に接続した状態となる。このため、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの接触不良（接続不良）を防止でき、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの電気的接続の信頼性を向上することができる。従って、ＲＦパワーモジュール（半導体装置）の信頼性を向上することができる。
また、ステップＳ２の配線基板３の基板側端子１２ａ上への半田２１の供給工程およびステップＳ３の配線基板上３の上面３ａ上への樹脂２２の供給工程の前に、配線基板３の上面３ａ（の基板側端子１２ａ）に対してプラズマ洗浄を施しておけば、より好ましい。また、ステップＳ４の配線基板３の上面３ａ上への半導体チップ２の配置工程の前に、半導体チップ２（の半田バンプ２ａ）に対してプラズマ洗浄を施しておけば、より好ましい。これにより、ステップＳ５の熱処理による半導体チップ２（の半田バンプ２ａ)と配線基板３(の基板側端子１２ａ)の半田接続の安定性や信頼性をより向上させることができる。
また、ステップＳ５で半導体チップ２へ印加する荷重（外力）が少なすぎると、半導体チップ２（の半田バンプ２ａ)と配線基板３(の基板側端子１２ａ)の半田接続の信頼性向上の効果を得られない可能性がある。一方、ステップＳ５で半導体チップ２へ印加する荷重（外力）が大きすぎると、半田バンプ２ａがつぶれてしまい、隣り合う半田バンプ２ａ同士が接触してショートしてしまう可能性がある。ステップＳ５で半導体チップ２に印加する最適荷重は、半導体チップ２の面積や半田バンプ２ａの数により変わり得るが、本発明者の実験によれば、半導体チップ２の平面寸法が３ｍｍ×３ｍｍ程度で半田バンプの数が１００個程度の場合は、２〜３ｇ（ｇ重）程度の荷重（外力）を半導体チップ２に印加すれば、より好ましい。すなわち、ステップＳ５では、半田バンプ１つ当たり０．０２〜０．０３ｇ（ｇ重）程度の荷重（外力）を印加すれば、より好ましい。これにより、半田バンプ２ａがつぶれて隣り合う半田バンプ２ａ同士が接触するのを防止するとともに、半導体チップ２（の半田バンプ２ａ)と配線基板３(の基板側端子１２ａ)の半田接続の信頼性向上の効果を的確に得ることができる。
また、ステップＳ５の熱処理工程では、半田リフローと樹脂２２の硬化が行われるが、図１２のグラフのように、ヒートブロック２３の温度が上昇して半田の融点Ｔ１に達したときに（すなわち時間ｔ３で）、樹脂２２の粘度がほぼ最低（極小）となるのが、より好ましい。これにより、時間ｔ３で半田（半田バンプ２ａ）が溶融したときに、樹脂２２の粘度が最低（極小）となるので、半導体チップ２が自重と棒状の部材２４により印加される荷重（外力）とによって沈み込み易くなる。このため、時間ｔ３で半田バンプ２ａが溶融したときに、溶融した半田バンプ２ａが配線基板３の基板側端子２ａと十分に接触した状態とすることができる。これにより、半田バンプ２ａを配線基板３の基板側端子１２ａとより確実に接続でき、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの電気的接続の信頼性をより向上することができる。
また、時間ｔ２以降、時間ｔ３前に、樹脂２２中のフラックス機能を活性化できる所定の温度で所定の時間、フラックス活性化のための熱処理を行っているが、このフラックス活性化の熱処理時間が長すぎると、半田溶融が開始される時間ｔ３の前に樹脂２２の硬化反応が進行して、半田溶融が開始される時間ｔ３での樹脂の２２の粘度が高くなってしまう可能性がある。これを防止するためには、半田が溶融し出す時間ｔ３前の樹脂２２のフラックス活性化のための熱処理の温度や時間を調節することが好ましく、例えば１５０℃程度で２分程度以下とすることができる。
また、半導体チップ２に荷重（外力）を印加するための棒状の部材２４の先端（半導体チップ２に接触する側の端部）が平坦で大きな面積を有していると、ステップＳ５で半導体チップ２に荷重（外力）を印加する際に、棒状の部材２４の角度の変動などが半導体チップ２と配線基板３との平行度に影響を及ぼす可能性がある。このため、半導体チップ２に荷重（外力）を印加するための棒状の部材２４は、半導体チップ２に接する側の先端（端部）が、図１１に示されるように、丸みを帯びているか、あるいは尖った形状（先端が尖った形状、テーパ形状）を有していることが好ましい。これにより、ステップＳ５で半導体チップ２に荷重（外力）を印加する際の、棒状の部材２４と半導体チップ２との接触面積を小さくすることができる。ステップＳ５で半導体チップ２に荷重（外力）を印加する際の、棒状の部材２４と半導体チップ２との接触面積が０．２ｍｍ２以下であれば、より好ましい。このように、棒状の部材２４の先端が丸みを帯びているか、あるいは尖った形状となっていることで、ステップＳ５で半導体チップ２に荷重（外力）を印加する際の、棒状の部材２４と半導体チップ２との接触面積を小さくすることができ、棒状の部材２４により荷重を印加したときに棒状の部材２４の角度が変動したとしても、半導体チップ２が傾いてしまうのを防止できる。このため、半田溶融中の半導体チップ２と配線基板３との平行度を高めることができ、それによって、半田固化後の半導体チップ２と配線基板３との平行度を高めることができ、半導体チップ２の半田バンプ２ａと配線基板３の基板側端子１２ａの電気的接続の信頼性をより向上させることができる。
また、本実施の形態では、樹脂２２として、フラックス活性機能を有する樹脂を用いている。このため、配線基板３フラックス剤を供給する工程や、半導体チップ２を搭載予定の基板側端子１２ａ（すなわち、半導体チップ２の複数の半田バンプ２ａをそれぞれ接続すべき複数の基板側端子１２ａ）上に迎え半田として半田２１を供給する工程などを省略することが可能となる。従って、ＲＦパワーモジュールの製造工程数を低減でき、製造コストを低減できる。
他の形態として、ステップ３（樹脂２２の供給工程）の前に、半導体チップ２を搭載予定の複数の基板側端子１２ａ（すなわち、半導体チップ２の複数の半田バンプ２ａをそれぞれ接続すべき複数の基板側端子１２ａ）上に、迎え半田として半田２１（半田ペースト）を供給することもできる。この場合、たとえ樹脂２２がフラックス活性機能を有さなかったとしても、半導体チップ２の半田バンプ２１と配線基板３の基板側端子の接続を、的確に行うことが可能となる。
また、ステップＳ５の熱処理工程により半田接続および樹脂部５の形成を行った後、放熱用の金属キャップ２７などを、配線基板３の上面３ａに、半導体チップ２を覆うように搭載することもできる。図１３は、他の形態のＲＦパワーモジュール１ａの製造工程中の断面図であり、図１１の工程の後、配線基板３上に金属キャップ２７を搭載した状態が示されている。
図１３に示されるように、金属キャップ２７の底部の一部が配線基板３の基板側端子１２ａに導電性の接合材２８（例えば半田）を介して接合され、金属キャップ２７の天井部の内面に半導体チップ２の裏面２ｂが導電性の接合材２６を介して接合される。これにより、半導体チップ２の熱を、半導体チップ２の裏面２ｂから金属キャップ２７を介して、配線基板３に伝導（放熱）することができる。また、図１３に示されるように半導体チップ２の裏面２ｂに裏面電極２ｃが形成されている場合は、金属キャップ２７を介して、半導体チップ２の裏面電極２ｃに所定の電位を供給することができる。例えば、配線基板３の下面３ｂの基準電位供給用端子１２ｃから供給された基準電位が、配線基板３の上面３ａの基板側端子１２ａおよび金属キャップ２７を介して半導体チップ２の裏面２ｂの裏面電極２ｃに供給される。
（実施の形態２）
図１４は、本実施の形態の半導体装置５１の製造工程を示す製造プロセスフロー図である。図１５〜図２０は、本実施の形態の半導体装置５０の製造工程中の要部断面図である。
本実施の形態の半導体装置５１は、ＣＰＵとメモリのように複数種類の半導体チップが１つ半導体装置にパッケージ化されたＳＩＰ（System In Package）であり、次のようにして製造することができる。
まず、半導体チップ５２と配線基板５３を準備する（ステップＳ１ａ）。
配線基板５３の上面５３ａの基板側端子（電極、パッド電極、導体部、配線）６２ａは、配線基板５３のビアホール（図示せず）内の導体や配線基板５３の内部の配線層などを介して、配線基板２の下面５３ｂの電極（パッド電極、導体部）６２ｂと電気的に接続されている。
半導体チップ５２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。例えば、半導体チップ５２としてＤＲＡＭ（Dynamic Random Access Memory）などを用いることができる。半導体チップ５２の表面（半導体素子形成側の主面）には、半導体チップ５２内に形成された半導体集積回路に電気的に接続された複数の半田バンプ５２ａが形成されている。
次に、図１５に示されるように、配線基板上５３の上面５３ａ上に、樹脂（樹脂材料）７２を供給する（ステップＳ３ａ）。上記実施の形態１のステップＳ３と同様、ステップＳ３ａでは、樹脂７２は、配線基板５３の上面５３ａの半導体チップ５２搭載予定領域（半導体チップ５２を搭載予定の領域）に供給する。このため、半導体チップ５２搭載予定領域にある基板側端子６２ａ、すなわち、半導体チップ５２の半田バンプ５２ａを接続すべき基板側端子６２ａ上にも樹脂７２が供給される。樹脂７２は、上記実施の形態１の樹脂２２と同様の材料により形成することができる。すなわち、樹脂７２は、シリカなどのフィラーを含有する樹脂材料（例えばエポキシ樹脂などの熱硬化性の樹脂材料）からなり、フィラーの含有率（含有量）は、好ましくは３０〜５０重量％である。また、上記実施の形態１の樹脂２２と同様、樹脂７２が、化学的な活性作用を有する添加剤を含有したフラックス活性機能を有する樹脂であれば、より好ましい。樹脂７２が、フラックス活性機能を有する樹脂でない場合は、ステップ３ａの前に、配線基板５３の半導体チップ５２を搭載（接続）予定の基板側端子６２ａ上に、迎え半田として、印刷法または塗布法などにより半田（半田ペースト）を供給することが好ましい。
次に、図１７に示されるように、配線基板５３の上面５３ａ上に半導体チップ５２を配置（搭載）する（ステップＳ４ａ）。上記実施の形態１のステップＳ４と同様、ステップＳ４ａでは、半導体チップ５２は、裏面５２ｂ（半田バンプ５２ａを形成した側とは逆側の主面）側が上方を向き、表面（半田バンプ５２ａを形成した側の主面）側が下方（配線基板５３側）を向くように、フェイスダウンで配線基板５３の上面５３ａ上に配置され、半導体チップ５２の表面に設けられている半田バンプ５２ａが配線基板５３の上面５３ａの基板側端子６２ａに対向するように位置合わせされる。
次に、上記実施の形態１のステップＳ５と同様の熱処理を行う（ステップＳ５ａ）。例えば、図１７に示されるように、半導体チップ５２を搭載した配線基板５３をヒートブロック２３上に配置し、ヒートブロック２３に内蔵されたヒータなどによりヒートブロック２３を加熱することにより、配線基板５３、半導体チップ５２（半田バンプ５２ａを含む）および樹脂７２を加熱することができる。ステップＳ５ａの熱処理により、半導体チップ５２の半田バンプ５２ａがリフロー（半田リフロー）される。すなわち、ステップＳ５ａの熱処理工程により半田リフローが行われて、半田バンプ５２ａが一旦溶融してから固化することで、半導体チップ５２の半田バンプ５２ａと配線基板５３の基板側端子６２ａとが接合（半田接続）され、電気的に接続される。
また、樹脂７２は、フィラーを含有する熱硬化性樹脂からなるので、上記実施の形態１のステップＳ５と同様、ステップＳ５ａの熱処理工程で、樹脂７２が硬化する。従って、ステップＳ５ａの熱処理工程により、半田リフローが行われて半導体チップ５２の複数の半田バンプ５２ａと配線基板５３の複数の基板側端子６２ａとが接続（半田接続）されるとともに、樹脂７２の硬化も行われて、硬化した樹脂７２からなる樹脂部５５が形成される。
本実施の形態においても、上記実施の形態１と同様に、ステップＳ５ａの熱処理において、半導体チップ５２に荷重（外力）を印加する。例えば、図１７に示されるように、半導体チップ５２の裏面５２ｂを棒状の部材２４で押す（押圧する）ことによって、半導体チップ５２に荷重（外力）を印加しながら、ステップＳ５の熱処理を行う。半導体チップ５２への荷重（外力）の大きさや、荷重の印加のタイミングなどは、上記実施の形態１と同様（図１２のグラフと同様）であるので、ここではその説明は省略する。
次に、図１８に示されるように、半導体チップ５４を半導体チップ５２上に配置（搭載、接着）する（ステップＳ６）。半導体チップ５４は、半導体チップ５２の裏面５２ｂ上に、半導体チップ５４の表面（半導体素子形成側の主面）が上方を向き、裏面側が下方（半導体チップ５２側）を向くように、搭載される。従って、半導体チップ５２の裏面５２ｂ上に半導体チップ５４の裏面が接着される。半導体チップ５４は半導体チップ５２の裏面５２ｂ上に、ダイボンドフィルムまたは接着用樹脂（例えばエポキシ樹脂などの熱硬化性樹脂材料）７５などにより接着（固着）される。
半導体チップ５４は、半導体チップ５２と同様に、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。例えば、半導体チップ５４としてＣＰＵ（Central Processing Unit）などを用いることができる。また、半導体チップ５４の表面（半導体素子形成側の主面）に、半導体チップ５４内に形成された半導体素子または半導体集積回路に電気的に接続された複数の電極（パッド電極）５４ａが形成されている。
次に、図１９に示されるように、ワイヤボンディング工程を行って、半導体チップ５４の表面の複数の電極５４ａと配線基板５３の表面の複数の基板側端子６２ａ（半導体チップ５４の複数の電極５４ａにそれぞれ接続すべき複数の基板側端子６２ａ）とを、例えば金（Ａｕ）線などの金属細線などからなる複数のボンディングワイヤ５８を介して電気的に接続する（ステップＳ７）。
次に、モールド工程（例えばトランスファモールド工程）を行って、配線基板５３上に、半導体チップ５２、半導体チップ５４およびボンディングワイヤ５８を覆うように、例えば熱硬化性樹脂材料（例えばエポキシ樹脂であり、フィラーなどを含むこともできる）などからなる封止樹脂５９を形成する（ステップＳ８）。
次に、配線基板５３の下面５３ｂに半田ボール６０を形成する（ステップＳ９）。例えば、配線基板５３の下面５３ｂを上方に向けた状態で、配線基板５３の下面５３ｂに設けられた電極６２ｂ上に半田ボールを搭載し、リフロー処理を行って配線基板５３の下面５３ｂの電極６２ｂに接続する半田ボール（ボール電極）６０を形成する。
その後、必要に応じて配線基板５３を所定の位置で切断して個片に切り離し、図２０の半導体装置（半導体パッケージ）５１が得られる（製造される）。製造された半導体装置５１は、半田ボール６０によって図示しない実装基板（マザーボード）などに実装することができる。
また、他の形態として、モールド工程において、配線基板５２上に搭載された複数の半導体チップ５２および各半導体チップ５２上にそれぞれ搭載された半導体チップ５４全体を熱硬化性樹脂などからなる封止樹脂５９によって封止（一括封止法：Block Molding Method）し、その後、封止樹脂５９および配線基板５３をダイシングして各個片（半導体装置５１）に切断または分離し、半導体装置５１を製造することもできる。
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。
例えば、配線基板５３の上面５３ａの半導体チップ５２搭載予定領域上に樹脂７２を供給した後に、配線基板５３上に半導体チップ５２を配置しているので、アンダーフィル樹脂としての樹脂部５５を充填不良を生じることなく的確に形成でき、半導体装置の製造歩留まりを向上させることができる。また、アンダーフィル樹脂としての樹脂部５５（樹脂７２）がフィラー（例えばシリカ）を含有しているので、信頼性試験などで樹脂部５５にクラックが発生するのを防止することができる。また、半導体チップ５２の自重のみではなく、半導体チップ５２に荷重（外力）を印加しながらステップＳ５ａの熱処理を行うので、半導体チップ５２の半田バンプ５２ａと配線基板５３の基板側端子６２ａの接触不良（接続不良）を防止でき、半導体チップ５２の半田バンプ５２ａと配線基板５３の基板側端子６２ａの電気的接続の信頼性を向上することができる。従って、半導体装置の信頼性を向上することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
上記実施の形態では、ＲＦパワーモジュールやＳＩＰなどに適用した場合について説明したが、これに限定されるものではなく、半導体チップを半田バンプを介して配線基板に接続した種々の半導体装置およびその製造技術に適用できる。
本発明は、半導体チップを半田バンプを介して配線基板に接続した半導体装置の製造技術に適用して好適なものである。
本発明の一実施の形態であるＲＦパワーモジュールを構成する増幅回路の回路ブロック図である。 本発明の一実施の形態であるＲＦパワーモジュールを用いたデジタル携帯電話機システムの一例の説明図である。 ＲＦパワーモジュールの構造を示す上面図である。 ＲＦパワーモジュールの断面図である。 半導体増幅素子をＬＤＭＯＳＦＥＴにより形成した場合の半導体チップの要部断面図である。 半導体増幅素子をヘテロ接合型バイポーラトランジスタにより形成した場合の半導体チップの要部断面図である。 本発明の一実施の形態のＲＦパワーモジュールの製造工程を示す製造プロセスフロー図である。 本発明の一実施の形態であるＲＦパワーモジュールの製造工程中の要部断面図である。 図８に続くＲＦパワーモジュールの製造工程中の要部断面図である。 図９に続くＲＦパワーモジュールの製造工程中の要部断面図である。 図１０に続くＲＦパワーモジュールの製造工程中の要部断面図である。 熱処理工程における温度と樹脂の粘度と半導体チップに印加する荷重を示すグラフである。 図１１に続くＲＦパワーモジュールの製造工程中の要部断面図である。 本発明の他の実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。
符号の説明
１ ＲＦパワーモジュール
１ａ ＲＦパワーモジュール
２ 半導体チップ
２ａ 半田バンプ
２ｂ 裏面
２ｃ 裏面電極
３ 配線基板
３ａ 上面
３ｂ 下面
４ 受動部品
５ 樹脂部
１１ 絶縁体層
１２ａ 基板側端子
１２ｂ 外部接続端子
１２ｃ 基準電位供給用端子
１７ 半田
２１ 半田
２２ 樹脂
２４ 部材
２６ 接合材
２７ 金属キャップ
２８ 接合材
５１ 半導体装置
５２ 半導体チップ
５２ａ 半田バンプ
５２ｂ 裏面
５３ 配線基板
５３ａ 上面
５３ｂ 下面
５４ 半導体チップ
５４ａ 電極
５５ 樹脂部
５８ ボンディングワイヤ
５９ 封止樹脂
６０ 半田ボール
６２ａ 基板側端子
６２ｂ 電極
７２ 樹脂
１０２Ａ，１０２Ｂ 電力増幅回路
１０２Ａ１，１０２Ａ２，１０２Ａ３，１０２Ｂ１，１０２Ｂ２，１０２Ｂ３ 増幅段
１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２ 整合回路
１０３ 周辺回路
１０３Ａ 制御回路
１０３Ａ１ 電源制御回路
１０３Ａ２ バイアス電圧生成回路
１０３Ｂ バイアス回路
１０４ａ，１０４ｂ 入力端子
１０５Ａ，１０５Ｂ 整合回路
１０６ａ，１０６ｂ 出力端子
１０７Ａ，１０７Ｂ 整合回路
１０８Ａ，１０８Ｂ ローパスフィルタ
１５１ フロントエンド・モジュール
１５２ ベースバンド回路
１５３ 変復調用回路
ＦＬＴ１，ＦＬＴ２ フィルタ
１５４ａ スイッチ回路
１５４ｂ スイッチ回路
１５６ 分波器
２０１ 半導体基板
２０２ エピタキシャル層
２０３ 溝
２０４ ｐ型打抜き層
２０５ 素子分離領域
２０６ ｐ型ウエル
２０７ ゲート絶縁膜
２０８ ゲート電極
２０９ ｎ−型オフセットドレイン領域
２１０ ｎ−型ソース領域
２１１ サイドウォールスペーサ
２１２ ｎ型オフセットドレイン領域
２１３ ｎ＋型ドレイン領域
２１４ ｎ＋型ソース領域
２１５ ｐ＋型半導体領域
２２１ 絶縁膜
２２２ コンタクトホール
２２３ プラグ
２２４ 配線
２２４ａ ソース電極
２２４ｂ ドレイン電極
２２５ 絶縁膜
２２６ スルーホール
２２７ プラグ
２２８ 配線
２２９ 絶縁膜
２３０ 開口部
２３１ ＵＢＭ膜
２３２ 半田バンプ
２３３ 裏面電極
２５１ ＧａＡｓ基板
２５２ サブコレクタ層
２５３ ＨＢＴ
２５４ コレクタ電極
２５５ コレクタメサ
２５６ ベースメサ
２５７ ベース電極
２５８ エミッタ層
２５９ エミッタ電極
２６１ 絶縁膜
２６２ コンタクトホール
２６３ コレクタ配線
２６４ 絶縁膜
２６５ スルーホール
２６６ エミッタ配線
Ｃ５，Ｃ６ コンデンサ
ＣＮＴ１，ＣＮＴ２ 切換信号

Claims (17)

  1. （ａ）複数の半田バンプを有する半導体チップと、前記半導体チップの前記複数の半田バンプにそれぞれ接続すべき複数の電極を有する配線基板とを準備する工程、
    （ｂ）前記配線基板の前記半導体チップ搭載予定領域に樹脂を供給する工程、
    （ｃ）前記（ｂ）工程の後で、前記配線基板上に前記半導体チップを配置する工程、
    （ｄ）前記（ｃ）工程の後で、熱処理を行う工程、
    を有し、
    前記（ｂ）工程で前記配線基板上に供給される前記樹脂はフィラーを含有し、
    前記（ｄ）工程の前記熱処理により半田リフローが行われ、前記半導体チップの前記複数の半田バンプと前記配線基板の前記複数の電極とが接続されることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記半導体チップに荷重を印加しながら前記熱処理を行うことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記複数の半田バンプが溶融している間、前記半導体チップに荷重を印加することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記フィラーは、シリカからなることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記熱処理により前記樹脂の硬化も行われることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記樹脂は、エポキシ樹脂を含むことを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程の熱処理温度は、２４０〜２６０℃であることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記樹脂の前記フィラーの含有率は、３０〜５０重量％であることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程で供給される前記樹脂は、フラックス活性機能を有することを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、
    前記半導体装置は、高周波電力増幅モジュールであることを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程の後に、更に、
    （ｅ）前記半導体チップ上に他の半導体チップを搭載する工程、
    を有することを特徴とする半導体装置の製造方法。
  12. （ａ）複数の半田バンプを有する半導体チップと、前記半導体チップの前記複数の半田バンプにそれぞれ接続すべき複数の電極を有する配線基板とを準備する工程、
    （ｂ）前記配線基板の前記半導体チップ搭載予定領域に樹脂を供給する工程、
    （ｃ）前記（ｂ）工程の後で、前記配線基板上に前記半導体チップを配置する工程、
    （ｄ）前記（ｃ）工程の後で、前記半導体チップに荷重を印加しながら熱処理を行う工程、
    を有し、
    前記（ｂ）工程で前記配線基板上に供給される前記樹脂はフィラーを含有し、
    前記（ｄ）工程の前記熱処理により半田リフローと前記樹脂の硬化が行われ、前記半導体チップの前記複数の半田バンプと前記配線基板の前記複数の電極とが接続されることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記樹脂の前記フィラーの含有率は、３０〜５０重量％であることを特徴とする半導体装置の製造方法。
  14. 請求項１２記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記複数の半田バンプが溶融している間、前記半導体チップに荷重を印加することを特徴とする半導体装置の製造方法。
  15. 請求項１２記載の半導体装置の製造方法において、
    前記（ｄ）工程では、棒状の部材で前記半導体チップの裏面を押すことによって前記半導体チップに荷重を印加することを特徴とする半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、
    前記（ｄ）工程で用いられる前記棒状の部材は、前記半導体チップに接する側の先端が丸みを帯びているか、あるいは尖った形状を有していることを特徴とする半導体装置の製造方法。
  17. 請求項１２記載の半導体装置の製造方法において、
    前記（ｄ）工程の前記熱処理により硬化された前記樹脂は、前記半導体チップのアンダーフィル樹脂として機能することを特徴とする半導体装置の製造方法。
JP2005305960A 2005-10-20 2005-10-20 半導体装置の製造方法 Pending JP2007115904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005305960A JP2007115904A (ja) 2005-10-20 2005-10-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005305960A JP2007115904A (ja) 2005-10-20 2005-10-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007115904A true JP2007115904A (ja) 2007-05-10

Family

ID=38097827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005305960A Pending JP2007115904A (ja) 2005-10-20 2005-10-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007115904A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049170A (ja) * 2007-08-20 2009-03-05 Renesas Technology Corp 半導体装置
JP2012253110A (ja) * 2011-06-01 2012-12-20 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
KR101243603B1 (ko) 2011-09-30 2013-03-15 에스티에스반도체통신 주식회사 반도체 패키지의 제조 방법
WO2021117898A1 (ja) * 2019-12-13 2021-06-17 コネクテック・アメリカ・インク 電子部品の製造方法
WO2022195800A1 (ja) * 2021-03-18 2022-09-22 株式会社Fuji 電子部品装着方法、および電子部品装着装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049170A (ja) * 2007-08-20 2009-03-05 Renesas Technology Corp 半導体装置
JP2012253110A (ja) * 2011-06-01 2012-12-20 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
KR101243603B1 (ko) 2011-09-30 2013-03-15 에스티에스반도체통신 주식회사 반도체 패키지의 제조 방법
WO2021117898A1 (ja) * 2019-12-13 2021-06-17 コネクテック・アメリカ・インク 電子部品の製造方法
WO2022195800A1 (ja) * 2021-03-18 2022-09-22 株式会社Fuji 電子部品装着方法、および電子部品装着装置

Similar Documents

Publication Publication Date Title
US7605451B2 (en) RF power transistor having an encapsulated chip package
US8557633B2 (en) Electronic device and manufacturing method of the same
US8742499B2 (en) Semiconductor device and manufacturing method thereof
JP4892253B2 (ja) 電子装置
JP5845152B2 (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
US11296069B2 (en) Substrate interposer on a leaderframe
US20080017998A1 (en) Semiconductor component and method of manufacture
US20140035114A1 (en) Semiconductor package structure and method
JP2007073611A (ja) 電子装置およびその製造方法
JP2008042063A (ja) 半導体装置
JP4828235B2 (ja) 半導体装置
JP2007115904A (ja) 半導体装置の製造方法
JP4866625B2 (ja) 半導体装置
JP2023514838A (ja) 配線用に構成されたデバイスキャリア、配線を有するデバイスキャリアを実装するパッケージ、およびその製作方法
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
JP2007149931A (ja) 半導体装置およびその製造方法
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
JP2008235759A (ja) 電子装置
JP2007149930A (ja) 電子装置およびその製造方法
JP2006310425A (ja) 電子装置およびその製造方法
JP2006165830A (ja) 電子装置、ローパスフィルタ、および電子装置の製造方法
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
JP5280995B2 (ja) 電子装置の製造方法
JP2006324540A (ja) 半導体装置
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same