JP2008235759A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2008235759A
JP2008235759A JP2007076275A JP2007076275A JP2008235759A JP 2008235759 A JP2008235759 A JP 2008235759A JP 2007076275 A JP2007076275 A JP 2007076275A JP 2007076275 A JP2007076275 A JP 2007076275A JP 2008235759 A JP2008235759 A JP 2008235759A
Authority
JP
Japan
Prior art keywords
circuit
chip
electronic device
switch
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007076275A
Other languages
English (en)
Inventor
Yusuke Sato
友祐 佐藤
Satoshi Konishi
聡 小西
Shinji Moriyama
伸治 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007076275A priority Critical patent/JP2008235759A/ja
Publication of JP2008235759A publication Critical patent/JP2008235759A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】デジタル携帯電話用ＲＦパワーモジュールの高調波歪を低減する。
【解決手段】ＲＦパワーモジュール１を構成する電力増幅回路、周辺回路、整合回路、ローパスフィルタおよびスイッチ回路のうち、電力増幅回路および周辺回路は、Ａｕワイヤ１４を介して配線基板３に実装された電力増幅用チップ２内に形成され、スイッチ回路は、バンプ電極４ａを介して配線基板３に実装されたスイッチ用チップ４内に形成されている。これにより、配線基板３上にスイッチ用チップ４と電力増幅用チップ２とを近接して配置した場合でも、電力増幅用チップ２の表面から封止樹脂７中に放射される出力信号の高調波の影響がスイッチ用チップ４に及び難くなるので、高調波歪の少ないＲＦパワーモジュール１を実現することができる。
【選択図】図９

Description

本発明は、電子装置に関し、特に、移動体通信装置に搭載されるＲＦ（Radio Frequency）パワーモジュールなどの電子装置に適用して有効な技術に関するものである。
近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、ＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信装置（例えばデジタル携帯電話）が世界的に普及している。
一般に、この種の移動体通信装置は、電波の発信および受信を行うアンテナと、電力変調された高周波信号を増幅してアンテナへ供給する高周波電力増幅器（電力増幅モジュール）と、アンテナで受信した高周波信号を信号処理する受信部と、これらの制御を行う制御部と、電源（バッテリー）とで構成されている。
特開２００５−０３９３２０号公報（特許文献１）には、初段増幅器および次段増幅器を構成する第１、第２および第３のトランジスタと、入力される切り換え信号によって前記３個のトランジスタから所定の２個のトランジスタを選択するスイッチ素子とを有し、前記スイッチ素子の切り換えによって、前記第２のトランジスタと第３のトランジスタで前記初段増幅器を構成し、前記第１のトランジスタと第２のトランジスタで前記次段増幅器を構成する技術が記載されている。
特開２００４−１２８２８８号公報（特許文献２）には、モジュール基板の表面に搭載された制御用チップおよびチップ部品と、モジュール基板の裏面に形成されたキャビティ部内に配置された出力用チップと、モジュール基板の裏面に設けられた複数のランドと、これら制御用チップと複数のチップ部品とを封止する封止部とからなり、モジュール基板にＧＮＤ電位と電気的に接続された第１ＧＮＤパターンを設けることによって、表面側の制御用チップと裏面側の出力用チップの間の電磁シールドを強化する技術が記載されている。
特開２００４−２９６６２７号公報（特許文献３）には、増幅用のｎチャネル型ＬＤ(Laterally Diffused)ＭＯＳが形成された半導体チップの裏面のソース電極を配線基板の主面の配線パターンに接合し、これを配線基板の主面から裏面に延びるビアホールを通じて配線基板の裏面の基準電位供給用の配線パターンに電気的および熱的に接続する一方、上記ｎチャネル型ＬＤＭＯＳに電源電圧を供給するトレンチゲート構造のｐＭＯＳが形成された半導体チップの裏面のドレイン電極を配線基板の主面の配線パターンに接合し、これを配線基板の主面から配線基板の厚さ途中の位置まで延びるビアホールと電気的および熱的に接続し、さらにそのビアホールの下方に絶縁体板を挟んでビアホールを設ける技術が記載されている。
特開２００３−２４９８６８号公報（特許文献４）には、フロントエンドを構成する回路部品のうち、フィルタ機能を有する回路部品（ダイプレクサ、ＬＰＦ）をセラミック多層基板内に積層したチップ部品と、スイッチ機能を有する回路部品（ＲＦ−Switch）のうちの受動部品を内層に積層した樹脂多層基板とからなり、樹脂多層基板の表面にセラミック多層基板で構成したチップ部品とスイッチを構成する能動素子とが搭載されて一体化されていると共に、セラミック多層基板で構成したチップ部品は、フロントエンドを構成する他の回路部品に対して入出力インピーダンスが整合するように実装する技術が記載されている。
特開２００５−０３９３２０号公報 特開２００４−１２８２８８号公報 特開２００４−２９６６２７号公報 特開２００３−２４９８６８号公報
本発明者は、ＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話用途として、ＲＦ（Radio Frequency）パワーモジュールの開発を進めている。
このＲＦパワーモジュールは、電力増幅回路、電力増幅回路の出力が接続されたスイッチ回路、周辺回路、整合回路およびローパスフィルタなどによって構成されており、上記スイッチ回路には、デジタル携帯電話に設けられた信号電波送受信用のアンテナが接続される。
ＲＦパワーモジュールの上記した回路のうち、電力増幅回路および周辺回路は、第１の半導体チップ（以下、電力増幅用チップと称する）内に形成され、第１の配線基板上に実装されている。電力増幅回路の半導体増幅素子は、例えばＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)で構成されている。
スイッチ回路は、上記電力増幅用チップとは別の第２の半導体チップ（以下、スイッチ用チップと称する）内に形成され、第２の配線基板上に実装されている。スイッチ回路は、例えばＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）によって構成されている。
上記電力増幅用チップは、ワイヤボンディング方式によって第１の配線基板上に実装され、スイッチ用チップは、同じくワイヤボンディング方式によって第２の配線基板上に実装されている。また、整合回路やローパスフィルタなどは、上記第１、第２の配線基板およびこれらの配線基板に搭載された受動部品によって構成されている。
周知のように、デジタル携帯電話は、より一層の薄型化が求められていることから、デジタル携帯電話に内蔵されるＲＦパワーモジュールも、より一層の小型化（小面積化）が求められている。そこで、本発明者は、上記した回路構成を有するＲＦパワーモジュールの小型化を推進するために、電力増幅用チップとスイッチ用チップとを一枚の配線基板上に実装し、その他の回路（整合回路やローパスフィルタなど）を、この配線基板およびこれ配線基板に搭載した受動部品によって構成することを検討した。
ところが、電力増幅用チップとスイッチ用チップとを一枚の配線基板上に実装した場合は、これらのチップを別々の配線基板に実装した場合に比べて、電力増幅回路の出力信号の高調波歪が増加する現象が発生した。
図１９は、電力増幅回路の出力信号に高調波歪が発生する原理を説明するための回路図、図２０は、図１９に示す回路のＩ−Ｖ特性と動作点を示す図である。
図１９の回路図を考えると、電力増幅回路を構成する半導体増幅素子（例えばＬＤＭＯＳＦＥＴ）の出力インピーダンスは複素数であるために、動作点の軌跡は楕円形になる。また、Ｖｉｎが大きいとＩｏｕｔが飽和するために、図２０に示すような動作点の軌跡を描き、Ｖｏｕｔの波形が歪む。そのため、Ｖｏｕｔをフーリエ(Fourier)級数展開すると、基本波（ｆｏ）の整数倍の波（２ｆｏ、３ｆｏ、４ｆｏ、…）として表現される。これが高調波である。
デジタル携帯電話に使用されている無線通信方式の規格の一つであるＧＳＭには、使用する電波の周波数帯が３つ（９００ＭＨｚ帯、１８００ＭＨｚ帯、１９００ＭＨｚ帯）あり、本発明者が開発中の上記ＲＦパワーモジュールは、例えば９００ＭＨｚ帯と１８００ＭＨｚ帯の２つの周波数帯が使用可能なデュアルバンド方式を採用している。そのため、９００ＭＨｚ帯の出力信号に基本波（ｆｏ）の２倍の高調波（２ｆｏ）が発生すると、１８００ＭＨｚ帯の出力信号の基本波（ｆｏ）と重なってしまうため、この高調波（２ｆｏ）が１８００ＭＨｚ帯のノイズとして作用する。従って、高調波（２ｆｏ）のレベルが高くなると、１８００ＭＨｚ帯の信号の受信感度が低下してしまう。
電力増幅用チップとスイッチ用チップとを一枚の配線基板上に実装したときに、電力増幅回路の出力信号の高調波歪が増加する原因は、次のようなものと考えられる。
通常、この種のＲＦパワーモジュールは、電力増幅回路とスイッチ回路との間にローパスフィルタを設け、電力増幅回路で増幅された出力信号に含まれる上記高調波成分を減衰させ、アンテナに出力される信号に高調波成分が含まれないようにしている。
ところが、このローパスフィルタは、電力増幅回路とスイッチ回路との間の導体層を伝わる高調波成分を減衰させることはできるが、電力増幅用チップの表面から空気中（チップが樹脂で封止されている場合は、樹脂中）に放射される高調波成分を減衰させることはできない。そのため、電力増幅用チップとスイッチ用チップとを一枚の配線基板上に近接して実装した場合は、電力増幅用チップの表面から空気中（または、樹脂中）に放射された高調波成分が、スイッチ用チップに接続されたボンディングワイヤによって感知され、ボンディングワイヤを通じてスイッチ回路に入力されてしまうことになる。
その対策として、例えばスイッチ回路をＰＩＮダイオード（P-Intrinsic-N Diode）などのダイオード素子で構成し、このＰＩＮダイオードを面実装方式で配線基板上に実装することにより、ボンディングワイヤによる高調波の影響を避けることができる。しかし、スイッチ回路をダイオード素子で構成した場合は、多数個のダイオード素子が必要となるので、スイッチ回路を１個の半導体チップ内に形成した場合に比べて配線基板上の実装面積が増加し、ＲＦパワーモジュールの小型化（小面積化）が妨げられることになる。
本発明の目的は、移動体通信装置に搭載される電子装置の高調波歪を低減する技術を提供することにある。
本発明の他の目的は、移動体通信装置に搭載される電子装置を小型化する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、第１半導体チップに形成された電力増幅回路と、第２半導体チップに形成され、前記電力増幅回路の出力が接続されたスイッチ回路とを有し、前記第１および第２半導体チップが配線基板上に実装された電子装置であって、前記第１および第２半導体チップの少なくとも一方は、フリップチップ方式によって前記配線基板上にフェイスダウン実装されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
移動体通信装置に搭載される電子装置の高調波歪を低減することができる。また、移動体通信装置に搭載される電子装置を小型化することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は、同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用されるＲＦパワーモジュール（電子装置）である。
ＧＳＭは、デジタル携帯電話に使用されている無線通信方式の規格の一つである。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯（８２４〜９１５ＭＨｚ）をＧＳＭ９００または単にＧＳＭと呼び、１８００ＭＨｚ帯（１７１０〜１９１０ＭＨｚ）をＧＳＭ１８００、ＤＣＳ（Digital Cellular System）１８００またはＰＣＮと呼ぶ。また、１９００ＭＨｚ帯をＧＳＭ１９００、ＤＣＳ１９００またはＰＣＳ（Personal Communication Services）と呼ぶ。なお、ＧＳＭ１９００は、主に北米で使用されている。北米ではその他にも８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合がある。本実施の形態のＲＦパワーモジュール１は、これらの周波数帯（高周波帯）で使用される電子装置である。
図１は、本実施の形態のＲＦパワーモジュール１を構成する増幅回路のブロック図である。この増幅回路は、例えばＧＳＭ９００とＤＣＳ１８００の２つの周波数帯が使用可能（デュアルバンド方式）で、かつそれぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式の２つの通信方式が使用可能な増幅回路を示している。なお、ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で、搬送波の位相を送信データに応じて位相シフトする方式である。他方、ＥＤＧＥ変調方式は、データ通信に用いる方式で、ＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
図１に示すように、ＲＦパワーモジュール１は、３つの増幅段１０２Ａ１、１０２Ａ２、１０２Ａ３からなるＧＳＭ９００用の電力増幅回路１０２Ａと、３つの増幅段１０２Ｂ１、１０２Ｂ２、１０２Ｂ３からなるＤＣＳ１８００用の電力増幅回路１０２Ｂと、周辺回路１０３と、整合回路１０５Ａ、１０５Ｂ、１０７Ａ、１０７Ｂと、ローパスフィルタ１０８Ａ、１０８Ｂと、スイッチ回路１０９Ａ、１０９Ｂとを有している。
整合回路（入力整合回路）１０５Ａは、ＧＳＭ９００用の入力端子１０４ａと電力増幅回路１０２Ａ（１段目の増幅段１０２Ａ１）の間に設けられ、整合回路（入力整合回路）１０５Ｂは、ＤＣＳ１８００用の入力端子１０４ｂと電力増幅回路１０２Ｂ（１段目の増幅段１０２Ｂ１）の間に設けられている。整合回路（出力整合回路）１０７Ａは、ＧＳＭ９００用のスイッチ回路１０９Ａと電力増幅回路１０２Ａ（３段目の増幅段１０２Ａ３）の間に設けられ、整合回路（出力整合回路）１０７Ｂは、ＤＣＳ１８００用のスイッチ回路１０９Ｂと電力増幅回路１０２Ｂ（３段目の増幅段１０２Ｂ３）の間に設けられている。
ＧＳＭ９００用のローパスフィルタ（Low Pass Filter）１０８Ａは、整合回路１０７ＡとＧＳＭ９００用のスイッチ回路１０９Ａとの間に設けられ、電力増幅回路１０２Ａの出力が整合回路１０７Ａを経て入力される。また、ＤＣＳ１８００用のローパスフィルタ１０８Ｂは、整合回路１０７ＢとＤＣＳ１８００用のスイッチ回路１０９Ｂとの間に設けられ、電力増幅回路１０２Ｂの出力が整合回路１０７Ｂを経て入力される。
ＧＳＭ９００用の電力増幅回路１０２Ａの増幅段１０２Ａ１と増幅段１０２Ａ２との間には、段間用の整合回路（段間整合回路）１０２ＡＭ１が設けられ、増幅段１０２Ａ２と増幅段１０２Ａ３との間には、段間用の整合回路（段間整合回路）１０２ＡＭ２が設けられている。また、ＤＣＳ１８００用の電力増幅回路１０２Ｂの増幅段１０２Ｂ１と増幅段１０２Ｂ２との間には、段間用の整合回路（段間整合回路）１０２ＢＭ１が設けられ、増幅段１０２Ｂ２と増幅段１０２Ｂ３との間には、段間用の整合回路（段間整合回路）１０２ＢＭ２が設けられている。
周辺回路１０３は、電力増幅回路１０２Ａ、１０２Ｂの増幅動作の制御や補佐あるいはスイッチ回路１０９Ａ、１０９Ｂの制御などを行う回路であり、制御回路１０３Ａ、１０３Ｃや、上記増幅段１０２Ａ１〜１０２Ａ３、１０２Ｂ１〜１０２Ｂ３にバイアス電圧を印加するバイアス回路１０３Ｂなどを有している。
制御回路１０３Ａは、上記電力増幅回路１０２Ａ、１０２Ｂに印加する所望の電圧を発生する回路であり、電源制御回路１０３Ａ１およびバイアス電圧生成回路１０３Ａ２を有している。電源制御回路１０３Ａ１は、上記増幅段１０２Ａ１〜１０２Ａ３、１０２Ｂ１〜１０２Ｂ３の各々の出力用増幅素子（後述するＭＯＳトランジスタ）のドレイン端子に印加される第１電源電圧を生成する回路である。
上記バイアス電圧生成回路１０３Ａ２は、上記バイアス回路１０３Ｂを制御するための第１制御電圧を生成する回路である。ここでは、電源制御回路１０３Ａ１が外部のベースバンド回路から供給される出力レベル指定信号に基づいて上記第１電源電圧を生成すると、バイアス電圧生成回路１０３Ａ２が電源制御回路１０３Ａ１で生成された上記第１電源電圧に基づいて、上記第１制御電圧を生成する。上記ベースバンド回路は、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路１０２Ａ、１０２Ｂの出力レベルを指定する信号であり、携帯電話と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成される。
制御回路１０３Ｃは、スイッチ回路１０９Ａ、１０９Ｂの制御を行う回路である。ＧＳＭ９００用のスイッチ回路１０９Ａは、制御回路１０３Ｃからの制御信号（切換信号）に応じて、端子１０６をＧＳＭ９００用のローパスフィルタ１０８Ａの出力側に接続するか、あるいは端子１１０ａに接続するかを切り換えるように機能する。また、ＤＣＳ１８００用のスイッチ回路１０９Ｂは、制御回路１０３Ｃからの制御信号（切換信号）に応じて、端子１０６を、ＤＣＳ１８００用のローパスフィルタ１０８Ｂの出力側に接続するか、あるいは端子１１０ｂに接続するかを切り換えるように機能する。
後述するように、上記した回路のうち、ＧＳＭ９００用の電力増幅回路１０２Ａ（増幅段１０２Ａ１〜１０２Ａ３）と、ＤＣＳ１８００用の電力増幅回路１０２Ｂ（１０２Ｂ１〜１０２Ｂ３）と、周辺回路１０３とは、１個の電力増幅用チップ２内に形成されている。他方、ＧＳＭ９００用のスイッチ回路１０９Ａと、ＤＣＳ１８００用のスイッチ回路１０９Ｂとは、１個のスイッチ用チップ４内に形成されている。その他の回路は、上記２個のチップ（電力増幅用チップ２およびスイッチ用チップ４）が搭載された配線基板およびこの配線基板に搭載された受動部品によって構成されている。
ＧＳＭ９００用の入力端子１０４ａに入力されたＲＦ信号は、整合回路１０５Ａを経由して電力増幅用チップ２に入力され、電力増幅回路１０２Ａの３つの増幅段１０２Ａ１〜１０２Ａ３で増幅された後、電力増幅用チップ２から出力される。続いて、このＲＦ信号は、整合回路１０７Ａおよびローパスフィルタ１０８Ａを経由した後、スイッチ用チップ４内に形成されたＧＳＭ９００用のスイッチ回路１０９Ａに入力される。このとき、スイッチ回路１０９Ａが端子１０６をローパスフィルタ１０８Ａの出力側に接続するように切り換えていると、スイッチ回路１０９Ａに入力されたＲＦ信号は、端子１０６からＲＦ出力信号として出力される。
他方、ＤＣＳ１８００用の入力端子１０４ｂに入力されたＲＦ信号は、整合回路１０５Ｂを経由して電力増幅用チップ２に入力され、電力増幅回路１０２Ｂの３つの増幅段１０２Ｂ１〜１０２Ｂ３で増幅された後、電力増幅用チップ２から出力される。続いて、このＲＦ信号は、整合回路１０７Ｂおよびローパスフィルタ１０８Ｂを経由した後、スイッチ用チップ４内に形成されたＤＣＳ１８００用のスイッチ回路１０９Ｂに入力される。このとき、スイッチ回路１０９Ｂが端子１０６をローパスフィルタ１０８Ｂの出力側に接続するように切り換えていると、スイッチ回路１０９Ｂに入力されたＲＦ信号は、端子１０６からＲＦ出力信号として出力される。
後述するように、上記端子１０６は、移動体通信装置（携帯電話機）に設けられた信号電波の送受信用のアンテナに電気的に接続されるので、端子１０６から出力されたＲＦ出力信号は、移動体通信装置（携帯電話機）のアンテナを通じて外部に送信される。また、ＲＦパワーモジュール１の入力端子１０４ｃに入力された入力信号（例えば制御用信号など）が周辺回路１０３に入力されると、、周辺回路１０３は、電力増幅回路１０２Ａ、１０２Ｂの制御やスイッチ回路１０９Ａ、１０９Ｂの制御などを行う。
電力増幅用チップ２内に形成された整合回路（１０２ＡＭ１、１０２ＡＭ２、１０２ＢＭ１、１０２ＢＭ２）はインピーダンスの整合を行う回路であり、ローパスフィルタ１０８Ａ、１０８Ｂは、高調波を減衰させる回路である。電力増幅用チップ２の電力増幅回路１０２Ａ、１０２Ｂからは、増幅されたＲＦ信号と共に、その高調波成分（２倍波成分、３倍波成分、…）が発生する。そこで、電力増幅用チップ２（電力増幅回路１０２Ａ、１０２Ｂ）とスイッチ用チップ４（スイッチ回路１０９Ａ、１０９Ｂ）との間にローパスフィルタ１０８Ａ、１０８Ｂを介在させ、増幅されたＲＦ信号に含まれる上記高調波成分を減衰させ、端子１０６から出力されるＲＦ出力信号に高調波成分が含まれないようにしている。
ＧＳＭ９００用のスイッチ回路１０９ＡとＧＳＭ９００用の電力増幅回路１０２Ａとの間に設けられたＧＳＭ９００用のローパスフィルタ（バンドパスフィルタ）１０８Ａは、８２４〜９１５ＭＨｚの周波数帯の信号は通過させるが、その周波数の２倍帯（１６４８〜１８３０ＭＨｚ）や３倍帯（２４７２〜２７４５ＭＨｚ）はカット（減衰）して通過させない。また、ＤＣＳ１８００用のスイッチ回路１０９ＢとＤＣＳ１８００用の電力増幅回路１０２Ｂとの間に設けられたＤＣＳ１８００用のローパスフィルタ（バンドパスフィルタ）１０８Ｂは、１７１０〜１９１０ＭＨｚの周波数帯の信号は通過させるが、その周波数の２倍帯（３４２０〜３８２０ＭＨｚ）や３倍帯（５１３０〜５７３０ＭＨｚ）はカット（減衰）して通過させない。すなわち、ローパスフィルタ（ローパスフィルタ回路）１０８Ａ、１０８Ｂは、所定の周波数帯のＲＦ信号（基本波）は通過させるが、他の周波数帯のＲＦ信号（高調波）は減衰させるバンドパスフィルタ（バンドパスフィルタ回路）として機能する。
スイッチ用チップ４内に形成された２つのスイッチ回路１０９Ａ、１０９Ｂのうち、スイッチ回路１０９Ａは、ＧＳＭ９００の送受信切り換え用のスイッチ回路である。ＧＳＭ９００の送信時には、このスイッチ回路１０９Ａによって、端子１０６とＧＳＭ９００用のローパスフィルタ１０８Ａの出力側とが電気的に接続され、ＧＳＭ９００の受信時には、このスイッチ回路１０９Ａによって、端子１０６とＧＳＭ９００用の端子１１０ａとが電気的に接続される。
他方、スイッチ回路１０９Ｂは、ＤＣＳ１８００の送受信切り換え用のスイッチ回路である。ＤＣＳ１８００の送信時には、このスイッチ回路１０９Ｂによって、端子１０６とＤＣＳ１８００用のローパスフィルタ１０８Ｂの出力側とが電気的に接続され、ＤＣＳ１８００の受信時には、このスイッチ回路１０９Ｂによって、端子１０６とＤＣＳ１８００用の端子１１０ｂとが電気的に接続される。
図２は、上記ローパスフィルタ１０８Ａ、１０８Ｂの等価回路図である。ローパスフィルタ１０８Ａ、１０８Ｂのそれぞれは、インダクタ素子１１１ａ、１１１ｂ、１１１ｃおよび容量素子１１２ａ、１１２ｂ、１１２ｃによって構成されている。
図２に示すように、ローパスフィルタ１０８Ａ、１０８Ｂのそれぞれは、１つの並列共振回路（ＬＣ並列共振回路、並列共振器）１１３と、２つの直列共振回路（ＬＣ直列共振回路、直列共振器）１１４、１１５とによって構成されている。本実施の形態では、インダクタ素子と容量素子とが並列に接続されたものを並列共振回路（並列共振器）といい、インダクタ素子と容量素子とが直列に接続されたものを直列共振回路（直列共振器）という。電力増幅回路１０２Ａ、１０２Ｂで増幅されたＲＦ信号は、整合回路１０７Ａ、１０７Ｂを経由してローパスフィルタ１０８Ａ、１０８Ｂの入力端子１１６に入力され、高調波成分が減衰された後、ローパスフィルタ１０８Ａ、１０８Ｂの出力端子１１７から出力されてスイッチ回路１０９Ａ、１０９Ｂに送信される。
並列共振回路１１３は、入力端子１１６と出力端子１１７との間に並列に接続されたインダクタ素子１１１ａと容量素子１１２ａとによって構成されている。また、直列共振回路１１４は、入力端子１１６とグランド端子１１８との間に直列に接続されたインダクタ素子１１１ｂと容量素子１１２ｂとによって構成されている。直列共振回路１１５は、出力端子１１７とグランド端子１１９との間に直列に接続されたインダクタ素子１１１ｃと容量素子１１２ｃとによって構成されている。すなわち、入力端子１１６と出力端子１１７との間にインダクタ素子１１１ａと容量素子１１２ａとが並列に接続され、入力端子１１６とグランド端子１１８との間にインダクタ素子１１１ｂと容量素子１１２ｂとが直列に接続され、出力端子１１７とグランド端子１１９との間にインダクタ素子１１１ｃと容量素子１１２ｃとが直列に接続されている。
ローパスフィルタ１０８Ａ、１０８Ｂのそれぞれは、例えば集積受動素子（ＩＰＤ：Integrated Passive Device、後述する集積受動部品６に対応）からなり、上記インダクタ素子１１１ａ、１１１ｂ、１１１ｃおよび容量素子１１２ａ、１１２ｂ、１１２ｃは、この集積受動素子内に形成されている。
なお、ローパスフィルタ１０８Ａとローパスフィルタ１０８Ｂは、同じような回路構成を有しているが、インダクタ素子１１１ａ、１１１ｂ、１１１ｃのインダクタンス値と容量素子１１２ａ、１１２ｂ、１１２ｃの容量値は、互いに異なっている。すなわち、ローパスフィルタ１０８Ａ、１０８Ｂのそれぞれで通過させる周波数帯、減衰させる周波数帯および減衰率などを考慮し、ローパスフィルタ１０８Ａのインダクタ素子１１１ａ、１１１ｂ、１１１ｃのインダクタンス値および容量素子１１２ａ、１１２ｂ、１１２ｃの容量値と、ローパスフィルタ１０８Ｂのインダクタ素子１１１ａ、１１１ｂ、１１１ｃのインダクタンス値および容量素子１１２ａ、１１２ｂ、１１２ｃの容量値とは、互いに独立に設計されている。
図３は、本実施の形態のＲＦパワーモジュール１を用いた移動体通信装置（携帯電話機）の回路を示すブロック図である。図３の符号ＡＮＴは、信号電波の送受信用アンテナである。符号１５２は、音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路と、受信信号をダウンコンバートして復調しベースバンド信号を生成したり、送信信号を変調したりする変復調用回路とを備えた回路部である。この回路部１５２は、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリなどの複数の半導体集積回路によって構成されている。
符号ＦＬＴ１、ＦＬＴ２は、受信信号からノイズや妨害波を除去するフィルタである。フィルタＦＬＴ１はＧＳＭ用であり、フィルタＦＬＴ２はＤＣＳ用である。ＲＦパワーモジュール１のスイッチ回路１０９Ａ、１０９Ｂの切換信号ＣＮＴ１、ＣＮＴ２は、上記回路部１５２（のベースバンド回路）から周辺回路１０３（の制御回路１０３Ｃ）に供給された制御信号などに基づき、周辺回路１０３（の制御回路１０３Ｃ）からスイッチ回路１０９Ａ、１０９Ｂに供給される。
図３からも分かるように、電力増幅回路１０２Ａ、１０２Ｂの出力は、整合回路１０７Ａ、１０７Ｂ、ローパスフィルタ１０８Ａ、１０８Ｂおよびスイッチ回路１０９Ａ、１０９Ｂを経由して端子１０６に接続され、さらに送受信用のアンテナＡＮＴに接続されている。送信時には、ＲＦパワーモジュール１の電力増幅回路１０２Ａ、１０２Ｂで増幅された送信用ＲＦ信号が、ローパスフィルタ回路１０８Ａ、１０８Ｂおよびスイッチ回路１０９Ａ、１０９Ｂを経由してアンテナＡＮＴに送信される。他方、受信時には、スイッチ回路１０９Ａ、１０９Ｂを介してアンテナＡＮＴと端子１１０ａ、１１０ｂとが接続され、アンテナＡＮＴで受信された受信ＲＦ信号が、フィルタＦＬＴ１、ＦＬＴ２を介して回路部１５２に送信される。
図４は、スイッチ用チップ４内に形成されたスイッチ回路１０９Ａ、１０９Ｂの等価回路図である。ＧＳＭ９００用のスイッチ回路１０９ＡとＤＣＳ１８００用のスイッチ回路１０９Ｂとは、ほぼ同じ回路構成を有しており、それぞれ図４に示される回路構成を有している。
図４に示すように、スイッチ回路１０９Ａ、１０９Ｂのそれぞれは、ＨＥＭＴ（高電子移動度トランジスタ）によって構成されている。具体的には、スイッチ回路１０９Ａ、１０９Ｂのそれぞれは、２個のＨＥＭＴＱ１と２個のＨＥＭＴＱ２とで構成されている。ＨＥＭＴＱ１とＨＥＭＴＱ２とは同時にオンとなることはなく、一方がオンの時に他方はオフとなる。
すなわち、２個のＨＥＭＴＱ１のそれぞれのゲートに電圧Ｖｇ１が印加される（ＨＥＭＴＱ１がオンになる）時には、２個のＨＥＭＴＱ２のそれぞれのゲートには電圧が印加されず（ＨＥＭＴＱ２がオフになる）、ＲＦパワーモジュール１から送受信用のアンテナＡＮＴへ送信用のＲＦ信号（電力増幅回路１０２Ａ、１０２Ｂで増幅された送信ＲＦ信号）が送信される。他方、２個のＨＥＭＴＱ２のそれぞれのゲートに電圧Ｖｇ２が印加される（ＨＥＭＴＱ２がオンになる）時には、２個のＨＥＭＴＱ１のそれぞれのゲートには電圧が印加されず（ＨＥＭＴＱ１がオフになる）、送受信用のアンテナＡＮＴから受信信号を増幅するＬＮＡ（Low Noise Amplifier）１５５へ受信用のＲＦ信号が送信される。ＬＮＡ１５５は、前記図３の回路部１５２に形成されている。
図５は、上記ＨＥＭＴＱ１、Ｑ２の等価回路図である。図６は、ＨＥＭＴＱ１、Ｑ２のオン時の等価回路図であり、図７は、オフ時の等価回路図である。
図５のような等価回路で示されるＨＥＭＴＱ１、Ｑ２において、スイッチング動作時におけるドレインバイアスＶｄ、ソースバイアスＶｓおよびゲートバイアスＶｇは、オフ時のゲートバイアスＶｇが負電圧（例えば−２．８Ｖ）である場合を除き、すべてのバイアスを０Ｖとすることができる。これらのバイアス条件下において、ＨＥＭＴＱ１、Ｑ２は、オン時には、図６に示されるような等価回路図で示され、ゲート・ドレイン間、ゲート・ソース間およびソース・ドレイン間には、それぞれ容量Ｃｇｄ、容量Ｃｇｓおよびオン抵抗Ｒｏｎが形成される。他方、オフ時には、図７に示されるような等価回路図で示され、ゲート・ドレイン間、ゲート・ソース間およびソース・ドレイン間には、それぞれ容量Ｃｇｄ、容量Ｃｇｓおよび容量Ｃｄｓが形成される。
次に、本実施の形態のＲＦパワーモジュール１の具体的な構造について説明する。図８は、ＲＦパワーモジュール１の概略平面図、図９は、図８の概略断面図である。なお、断面図（図９）は、平面図（図８）を所定の位置で切断した断面と完全には一致していない。また、平面図（図８）では、配線基板の上面を覆う封止樹脂が省略されている。
ＲＦパワーモジュール１は、配線基板３と、配線基板３上に搭載された半導体チップ（１個の電力増幅用チップ２および１個のスイッチ用チップ４）、多数個の受動部品５および２個の集積受動部品６と、これらの半導体チップ（２、４）、受動部品５および集積受動部品６を含む配線基板３の上面を覆う封止樹脂７とを有している。半導体チップ（２、４）、受動部品５および集積受動部品６は、配線基板３の導体層（伝送線路）に電気的に接続されている。
配線基板３は、複数の絶縁体層（誘電体層）１１と複数の導体層とを交互に積層して一体化した多層配線基板である。絶縁体層１１は、アルミナ（Ａｌ２Ｏ３）などのセラミック、またはガラスエポキシ樹脂などの合成樹脂で構成されており、導体層は、銅（Ｃｕ）などの金属で構成されている。導体層は、配線基板３の上面（表面）に形成された配線層８、内部に形成された内部配線層９および下面（裏面）に形成された裏面配線層１０からなり、ビアホール１２を介して互いに接続されている。裏面配線層１０は、ＲＦパワーモジュール１の外部接続端子１０ａと基準電位供給用端子１０ｂとで構成されている。外部接続端子１０ａは、前記図１に示した入力端子１０４ａ、１０４ｂ、１０４ｃ、端子１０６、１１０ａ、１１０ｂなどに対応している。
前記図１に示す電力増幅回路１０２Ａ、１０２Ｂおよび周辺回路１０３が形成された電力増幅用チップ２は、半田、銀（Ａｇ）ペーストなどの接着層１３ａにより、配線基板３の上面にフェイスアップ方式で実装されている。電力増幅用チップ２の主面（上面）に形成されたボンディングパッド２ａと配線層８は、金（Ａｕ）ワイヤ１４を介して電気的に接続されている。
電力増幅用チップ２の裏面には裏面電極２ｂが形成されている。この裏面電極２ｂは、その下部の接着層１３ａ、配線層８およびビアホール１２を介して基準電位供給用端子１０ｂに電気的に接続されている。電力増幅用チップ２は、例えば単結晶シリコンなどからなる半導体ウエハの主面に集積回路を形成し、必要に応じてウエハの裏面研削を行った後、ウエハをダイシングすることによって得られる。
他方、前記図１に示すスイッチ回路１０９Ａ、１０９Ｂが形成されたスイッチ用チップ４は、配線基板３の上面にフェイスダウン方式（フリップチップ方式）で実装されている。すなわち、スイッチ用チップ４と配線層８は、スイッチ用チップ４の主面（下面）に形成されたバンプ電極４ａを介して電気的に接続されている。バンプ電極４ａは、半田バンプまたは金バンプからなる。スイッチ用チップ４は、例えばガリウムヒ素（ＧａＡｓ）などの化合物半導体からなる半導体ウエハの主面に集積回路およびバンプ電極４ａを形成し、必要に応じてウエハの裏面研削を行った後、ウエハをダイシングすることによって得られる。
受動部品５は、チップ抵抗などの抵抗素子、チップコンデンサなどの容量素子およびチップインダクタなどのインダクタ素子からなり、前記図１に示す整合回路（入力整合回路）１０５Ａ、１０５Ｂや、整合回路（出力整合回路）１０７Ａ、１０７Ｂなどを構成している。受動部品５は、半田などの接着層１３ｂにより、配線層８の上に実装されている。
集積受動部品６は、配線基板３の上面にフェイスダウン方式（フリップチップ方式）で実装されている。すなわち、集積受動部品６は、その主面（下面）に形成されたバンプ電極６ａを介して配線層８の上に電気的に接続されている。バンプ電極６ａは、半田バンプまたは金バンプからなる。配線基板３の上面には、２個の集積受動部品６が実装されており、その一方は、前記図１に示すＧＳＭ９００用のローパスフィルタ１０８Ａを構成する集積受動素子(ＩＰＤ：Integrated Passive Device)であり、他方は、ＤＣＳ１８００用のローパスフィルタ１０８Ｂを構成する集積受動素子である。集積受動部品６のそれぞれの内部には、前記図２に示すインダクタ素子１１１ａ、１１１ｂ、１１１ｃおよび容量素子１１２ａ、１１２ｂ、１１２ｃが形成されている。図示は省略するが、集積受動素子は、基板上の導電体層および／または絶縁体層によって複数の受動素子を形成したものである。集積受動素子を構成する基板は、シリコン単結晶、ＧａＡｓなどの半導体基板、あるいはサファイア、ガラスなどの絶縁性基板からなる。
配線基板３には、整合回路（出力整合回路）１０７Ａ、１０７Ｂに用いられる螺旋状のインダクタ素子８ａが形成されている。インダクタ素子８ａは、配線基板３に形成された配線層８と同層の導体層と内部配線層９と同層の導体層とを使って形成されている。
配線基板３の上面と、この上面に実装された上記電力増幅用チップ２、スイッチ用チップ４、受動部品５および集積受動部品６は、封止樹脂７によって被覆されている。封止樹脂７は、エポキシ樹脂、シリコーン樹脂などの絶縁樹脂材料からなり、フィラーなどを含有することもできる。
図１０は、上記電力増幅回路１０２Ａ、１０２Ｂ（増幅段１０２Ａ１〜１０２Ａ３、１０２Ｂ１〜１０２Ｂ３）の半導体増幅素子をＬＤＭＯＳＦＥＴ（横方向拡散ＭＯＳＦＥＴ)で構成した電力増幅用チップ２の要部断面図である。
図１０に示すように、ｐ＋型単結晶シリコンからなる半導体基板２０１の主面には、ｐ−型単結晶シリコンからなるエピタキシャル層２０２が形成され、エピタキシャル層２０２の主面の一部には、ＬＤＭＯＳＦＥＴのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するｐ型ウエル２０６が形成されている。ｐ型ウエル２０６の表面には、酸化シリコンなどからなるゲート絶縁膜２０７を介してＬＤＭＯＳＦＥＴのゲート電極２０８が形成されている。ゲート電極２０８は、例えばｎ型の多結晶シリコン膜あるいはｎ型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極２０８の側壁には、酸化シリコンなどからなるサイドウォールスペーサ２１１が形成されている。
エピタキシャル層２０２の内部のチャネル形成領域を挟んで互いに離間する領域には、ＬＤＭＯＳＦＥＴのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するｎ−型オフセットドレイン領域２０９と、ｎ−型オフセットドレイン領域２０９に接し、チャネル形成領域から離間して形成されたｎ型オフセットドレイン領域２１２と、ｎ型オフセットドレイン領域２１２に接し、チャネル形成領域からさらに離間して形成されたｎ＋型ドレイン領域２１３とからなる。これらｎ−型オフセットドレイン領域２０９、ｎ型オフセットドレイン領域２１２およびｎ＋型ドレイン領域２１３のうち、ゲート電極２０８に最も近いｎ−型オフセットドレイン領域２０９は不純物濃度が最も低く、ゲート電極２０８から最も離間したｎ＋型ドレイン領域２１３は不純物濃度が最も高い。
ＬＤＭＯＳＦＥＴのソースは、チャネル形成領域に接するｎ−型ソース領域２１０と、ｎ−型ソース領域２１０に接し、チャネル形成領域から離間して形成され、ｎ−型ソース領域２１０よりも不純物濃度が高いｎ＋型ソース領域２１４とからなる。
ｎ＋型ソース領域２１４の端部（ｎ−型ソース領域２１０と接する側と反対側の端部）には、ｎ＋型ソース領域２１４と接するｐ型打抜き層２０４が形成されている。ｐ型打抜き層２０４の表面近傍には、ｐ＋型半導体領域２１５が形成されている。ｐ型打抜き層２０４は、ＬＤＭＯＳＦＥＴのソースと半導体基板２０１とを電気的に接続するための導電層であり、例えばエピタキシャル層２０２に形成した溝２０３の内部に埋め込んだｐ型多結晶シリコン膜によって形成される。
ＬＤＭＯＳＦＥＴのｐ型打抜き層２０４（ｐ＋型半導体領域２１５）、ソース（ｎ＋型ソース領域２１４）およびドレイン（ｎ＋型ドレイン領域２１３）のそれぞれの上部には、絶縁膜２２１（層間絶縁膜）に形成されたコンタクトホール２２２内のプラグ２２３が接続されている。ｐ型打抜き層２０４（ｐ＋型半導体領域２１５）およびソース（ｎ＋型ソース領域２１４）には、プラグ２２３を介してソース電極２２４ａ（配線２２４）が接続され、ドレイン（ｎ＋型ドレイン領域２１３）には、プラグ２２３を介してドレイン電極２２４ｂ（配線２２４）が接続されている。
ソース電極２２４ａおよびドレイン電極２２４ｂのそれぞれには、ソース電極２２４ａおよびドレイン電極２２４ｂを覆う絶縁膜（層間絶縁膜）２２５に形成されたスルーホール２２６内のプラグ２２７を介して配線２２８が接続されている。配線２２８の上部には、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜（絶縁膜）２２９が形成されている。図示はしないが、表面保護膜２２９に形成された開口部から露出する配線２２８により、前記図９に示すボンディングパッド２ａが形成されている。また、半導体基板２０１の裏面には、裏面電極（ソース裏面電極）２３０が形成されている。
図１１は、前記スイッチ回路１０９Ａ、１０９ＢをＨＥＭＴで構成したスイッチ用チップ４の要部平面図、図１２は、図１１のＡ−Ａ線に沿った断面図である。なお、図１１は、ソース電極３１３、ドレイン電極３１４、ゲート電極３１７およびゲートパッド３１７Ａの平面レイアウトが示され、他の構成要素は図示を省略している。また、図面を見易くするために、ゲート電極１７（およびゲートパッド１７Ａ）にハッチングを付してある。
ＧａＡｓからなる半導体基板３０１の主面上には、エピタキシャル成長により、バッファ層３０２、電子供給層３０３、チャネル層３０４、電子供給層３０５、ショットキー層（電子供給層）３０６、層間膜３０７およびキャップ層３０８が下から順に形成されている。
バッファ層３０２は、下から順にノンドープのＧａＡｓ層、ノンドープのＡｌＧａＡｓ層、ノンドープのＧａＡｓ層およびノンドープのＡｌＧａＡｓ層の積層膜からなる。電子供給層３は、ｎ＋型ＡｌＧａＡｓ層からなり、ｎ型の導電型を有する不純物イオン（たとえばシリコンイオン）が導入されている。チャネル層３０４は、下から順にノンドープのＡｌＧａＡｓ層、ノンドープのＧａＡｓ層、ノンドープのＩｎＧａＡｓ層、ノンドープのＧａＡｓ層およびノンドープのＡｌＧａＡｓ層の積層膜からなる。電子供給層３０５は、ｎ＋型ＡｌＧａＡｓ層からなり、ｎ型の導電型を有する不純物イオン（たとえばシリコンイオン）が導入されている。ショットキー層３０６は、ｎ＋型ＡｌＧａＡｓ層からなり、ｎ型の導電型を有する不純物イオン（たとえばシリコンイオン）が導入されている。層間膜３０７は、ｎ＋型ＡｌＧａＡｓ層からなり、ｎ型の導電型を有する不純物イオン（たとえばシリコンイオン）が導入されている。キャップ層３０８は、ｎ＋型ＧａＡｓ層からなり、ｎ型の導電型を有する不純物イオン（たとえばシリコンイオン）が導入されている。
半導体チップの周辺部では、キャップ層３０８、層間膜３０７、ショットキー層３０６、電子供給層３０５、チャネル層３０４および電子供給層３０３はメサエッチング法によって除去されており、素子分離部（素子分離領域）３０９が形成されている。キャップ層３０８、層間膜３０７、ショットキー層３０６、電子供給層３０５、チャネル層３０４および電子供給層３０３の側壁上とキャップ層３０８上に酸化シリコン膜３１０が形成されている。
酸化シリコン膜３１０に形成された開口部から露出するキャップ層３０８上に、キャップ層３０８とオーミック接触するソース電極３１３およびドレイン電極３１４が形成されている。酸化シリコン膜３１０、キャップ層３０８および層間膜３０７に形成された他の開口部から露出するショットキー層３０６上に、ショットキー層３０６とショットキー接続するゲート電極３１７が形成されている。開口部以外の酸化シリコン膜３１０上には、酸化シリコン膜などからなる保護膜３１５が形成されている。
図１１に示すように、ゲート電極３１７は、上層の配線からのコンタクトホールと接続するためのゲートパッド３１７Ａを除いて、素子分離部３０９で囲まれたチップ領域内に入るようにパターニングされている。また、ゲート電極３１７は、チップ領域内において連続した１本となるようにパターニングされ、ソース電極３１３とドレイン電極３１４との間では、図１１の上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングされている。各ソース電極３１３とドレイン電極３１４との間に配置されるゲート電極３１７が、素子分離部３０９で囲まれたチップ領域内において、紙面の上下方向および左右方向に沿って連続的に１本で延在し、その一端でゲートパッド３１７Ａと接続する構造となっているので、ゲートパッ３ド１７Ａの面積を縮小することができ、チップの小型化を実現することが可能となる。
ソース電極３１３およびドレイン電極３１４が形成された開口部と、ゲート電極３１７が形成された開口部内を埋めるように、酸化シリコン膜３１０（保護膜３１５）上にＰＳＧ（Phospho Silicate Glass）膜などの層間絶縁膜３１８が形成され、層間絶縁膜３１８には、ソース電極３１３に達する開口部、ドレイン電極３１４に達する開口部およびゲートパッド３１７Ａに達する開口部（図示省略）が形成されている。層間絶縁膜３１８の開口部から露出するソース電極３１３、ドレイン電極３１４およびゲートパッド３１７Ａの上部には配線３２１が形成されて、ソース電極３１３、ドレイン電極３１４またはゲートパッド３１７Ａ（ゲート電極３１７）に電気的に接続されている。
層間絶縁膜３１８上には、配線３２１を覆うように、酸化シリコンなどからなる層間絶縁膜３２４が形成されており、層間絶縁膜３２４には、配線３２１に達する開口部が形成されている。層間絶縁膜３２４の開口部から露出する配線３２１の上部には、配線３３２が形成され、配線３２１と電気的に接続されている。層間絶縁膜３２４上には、配線３３２を覆うように表面保護膜（ポリイミド膜）３３４が形成されている。図示はしないが、表面保護膜３３４に形成された開口部から露出する配線３３２によって、ボンディングパッドが形成され、このボンディングパッドの表面に前記図９に示すバンプ電極４ａが接続されている。
ここでは、ＧａＡｓ基板にＨＥＭＴ素子を形成してスイッチ用チップ４を形成した場合について説明したが、他の形態として、ＧａＡｓ基板の代わりにＳＯＳ（Silicon On Sapphire）基板を用い、このＳＯＳ基板上にＨＥＭＴ素子またはＦＥＴ素子を形成することによって、スイッチ用チップ４を形成することもできる。
次に、本実施の形態のＲＦパワーモジュール１の製造工程の一例を図１３（フロー図）を参照して説明する。
まず、配線基板３を用意し、受動部品５を実装する領域の配線層８の表面に半田などの接着層１３ｂを塗布する。配線基板３は、例えば印刷法、シート積層法またはビルドアップ法などを用いて製造することができる。接着層１３ｂは、例えば印刷法を用いて塗布する。
次に、上記接着層１３ｂが塗布された配線層８の上に受動部品５を搭載し、続いて、電力増幅用チップ２を実装する領域の配線層８の表面に半田などの接着層１３ａを塗布した後、上記接着層１３ａが塗布された配線層８の上にフェイスアップ方式で電力増幅用チップ２を搭載する。接着層１３ａは、例えば印刷法を用いて塗布する。
２種類の接着層１３ａ、１３ｂを塗布する順序、および受動部品５と電力増幅用チップ２を搭載する順序は、上記と逆であってもよい。
図１４は、配線層８の上に受動部品５および電力増幅用チップ２を搭載した状態を示す配線基板３の断面図である。
次に、配線層８の上にバンプ電極４ａを介してスイッチ用チップ４をフェイスダウン方式（フリップチップ方式）で搭載し、バンプ電極６ａを介して集積受動部品６をフェイスダウン方式（フリップチップ方式）で搭載した後、接着層１３ａ、１３ｂおよびバンプ電極４ａ、６ａをリフローする。図１５は、リフロー工程後の配線基板３の断面図である。
次に、配線基板３を洗浄してリフロー残渣を除去した後、外観検査を行い、続いて、Ａｕワイヤ１４をボンディングする領域の配線層８の表面をプラズマ洗浄する。次に、電力増幅用チップ２のボンディングパッド２ａおよび配線層８にＡｕワイヤ１４をボンディングした後、Ａｕワイヤ１４の接続状態を観察するための外観検査を行う。図１６は、この外観検査工程後の配線基板３の断面図である。
次に、配線基板３の上面と、この上面に実装された電力増幅用チップ２、スイッチ用チップ４、受動部品５、集積受動部品６およびＡｕワイヤ１４を覆うように封止樹脂７を形成した後、配線基板３および封止樹脂７を所定の位置で分割（切断）することにより、図８および図９に示すＲＦパワーモジュール１が得られる。封止樹脂７は、例えばモールド用金型（例えばトランスファモールド）などを用いて形成することができる。
このように、本実施の形態のＲＦパワーモジュール１は、スイッチ回路１０９Ａ、１０９Ｂが形成されたスイッチ用チップ４をフェイスダウン方式（フリップチップ方式）で配線基板３に実装する。これにより、配線基板３上にスイッチ用チップ４と電力増幅用チップ２とを近接して配置した場合でも、電力増幅用チップ２の表面から封止樹脂７中に放射される出力信号の高調波の影響がスイッチ用チップ４に及び難くなるので、高調波歪の少ないＲＦパワーモジュール１を実現することができる。
また、スイッチ用チップ４をフェイスダウン方式（フリップチップ方式）で配線基板３に実装した場合は、ワイヤボンディング方式で実装した場合に比べてスイッチ用チップ４の実装面積を低減できるので、その分、小型のＲＦパワーモジュール１を実現することができ、デジタル携帯電話の薄型化を推進することができる。
（実施の形態２）
図１７は、本実施の形態のＲＦパワーモジュール１の概略断面図である。前記実施の形態のＲＦパワーモジュール１は、電力増幅用チップ２をワイヤボンディング方式で配線基板３に実装し、スイッチ用チップ４をフリップチップ方式で配線基板３に実装したが、本実施の形態では、電力増幅用チップ２をフリップチップ方式で配線基板３に実装し、スイッチ用チップ４をワイヤボンディング方式で配線基板３に実装している。
電力増幅用チップ２の表面から空気中（または樹脂中）に放射される高調波成分の多くは、電力増幅用チップ２に接続されたＡｕワイヤ１４から放射される。従って、電力増幅用チップ２をフリップチップ方式で配線基板３に実装する本実施の形態によれば、電力増幅用チップ２の表面から放射される高調波を低減することができるので、スイッチ用チップ４をワイヤボンディング方式で配線基板３に実装した場合でも、電力増幅用チップ２の表面から封止樹脂７中に放射される出力信号の高調波の影響がスイッチ用チップ４に及び難くなるので、高調波歪の少ないＲＦパワーモジュール１を実現することができる。
また、電力増幅用チップ２をフェイスダウン方式（フリップチップ方式）で配線基板３に実装した場合は、ワイヤボンディング方式で実装した場合に比べて電力増幅用チップ２の実装面積を低減できるので、その分、小型のＲＦパワーモジュール１を実現することができ、デジタル携帯電話の薄型化を推進することができる。
さらに、電力増幅用チップ２およびスイッチ用チップ４をそれぞれフリップチップ方式で配線基板３に実装した場合は、電力増幅用チップ２の表面から封止樹脂７中に放射される出力信号の高調波の影響が、より一層スイッチ用チップ４に及び難くなるので、高調波歪のさらに少ないＲＦパワーモジュール１を実現することができる。また、この場合は、電力増幅用チップ２の実装面積およびスイッチ用チップ４の実装面積をそれぞれ低減できるので、その分、小型のＲＦパワーモジュール１を実現することができ、デジタル携帯電話の薄型化をさらに推進することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態では、電力増幅回路１０２Ａ、１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３、１０２Ｂ１〜１０２Ｂ３）をＬＤＭＯＳＦＥＴ（横方向拡散ＭＯＳＦＥＴ)で構成したが、ＬＤＭＯＳＦＥＴ以外の半導体増幅素子、例えばＨＢＴ（Heterojunction Bipolar Transistor：ヘテロ接合型バイポーラトランジスタ）などによって構成することもできる。
図１８は、ＲＦパワーモジュール１の電力増幅回路１０２Ａ、１０２Ｂに用いるＨＢＴの構造の一例を示す要部断面図である。図中の符号を説明すると、４０１は半絶縁性ＧａＡｓ基板、４０２はｎ＋型ＧａＡｓ層（サブコレクタ層）、４０３はｎ型ＧａＡｓ層（コレクタ層）、４０４はｐ型ＧａＡｓ層（ベース層）、４０５はｎ型ＩｎＧａＰ層（エミッタ層）、４０６はエミッタメサ、４０７はエミッタ電極、４０８はベース電極、４０９はコレクタ電極、４１０〜４１３はそれぞれ絶縁膜、４１４はコレクタ引き出し配線、４１５および４１６はそれぞれエミッタ引き出し配線を示している。
本発明は、移動体通信装置搭載される電子装置に適用して好適なものである。
本発明の一実施の形態であるＲＦパワーモジュールの一部を構成する増幅回路のブロック図である。 本発明の一実施の形態であるＲＦパワーモジュールの一部を構成するローパスフィルタの等価回路図である。 本発明の一実施の形態であるＲＦパワーモジュールを用いたデジタル携帯電話機システムの一例の説明図である。 本発明の一実施の形態であるＲＦパワーモジュールの一部を構成するスイッチ回路の等価回路図である。 図４のスイッチ回路に用いられるＨＥＭＴ素子の回路図である。 図５のＨＥＭＴ素子のオン時の等価回路図である。 図５のＨＥＭＴ素子のオフ時の等価回路図である。 本発明の一実施の形態であるＲＦパワーモジュールの概略平面図である。 本発明の一実施の形態であるＲＦパワーモジュールの概略断面図である。 図１に示す電力増幅回路の半導体増幅素子をＬＤＭＯＳＦＥＴで構成した電力増幅用チップの要部断面図である。 図１に示すスイッチ回路をＨＥＭＴで構成したスイッチ用チップの要部平面図である。 図１１のＡ−Ａ線に沿った断面図である。 本発明の一実施の形態であるＲＦパワーモジュールの製造工程の一例を示すフロー図である。 本発明の一実施の形態のＲＦパワーモジュールの製造工程中の要部断面図である。 図１４に続くＲＦパワーモジュールの製造工程中の要部断面図である。 図１５に続くＲＦパワーモジュールの製造工程中の要部断面図である。 本発明の他の実施の形態であるＲＦパワーモジュールの概略断面図である。 図１に示す電力増幅回路の半導体増幅素子として用いられるＨＢＴの構造の一例を示す要部断面図である。 電力増幅回路の出力信号に高調波歪が発生する原理を説明するための回路図である。 図１９に示す回路のＩ−Ｖ特性と動作点を示す図である。
符号の説明
１ ＲＦパワーモジュール（電子装置）
２ 電力増幅用チップ
２ａ ボンディングパッド
２ｂ 裏面電極
２ｃ バンプ電極
３ 配線基板
４ スイッチ用チップ
４ａ バンプ電極
５ 受動部品
６ 集積受動部品
６ａ バンプ電極
７ 封止樹脂
８ 配線層
８ａ インダクタ素子
９ 内部配線層
１０ 裏面配線層
１０ａ 外部接続端子
１０ｂ 基準電位供給用端子
１１ 絶縁体層
１２ ビアホール
１３ａ、１３ｂ 接着層
１４ Ａｕワイヤ
１０２Ａ、１０２Ｂ 電力増幅回路
１０２Ａ１、１０２Ａ２、１０２Ａ３、１０２Ｂ１、１０２Ｂ２、１０２Ｂ３ 増幅段
１０２ＡＭ１、１０２ＡＭ２、１０２ＢＭ１、１０２ＢＭ２ 整合回路
１０３ 周辺回路
１０３Ａ、１０３Ｃ 制御回路
１０３Ａ１ 電源制御回路
１０３Ａ２ バイアス電圧生成回路
１０３Ｂ バイアス回路
１０４ａ、１０４ｂ、１０４ｃ 入力端子
１０５Ａ、１０５Ｂ 整合回路
１０６、１１０ａ、１１０ｂ 端子
１０７Ａ、１０７Ｂ 整合回路
１０８Ａ、１０８Ｂ ローパスフィルタ
１０９Ａ、１０９Ｂ スイッチ回路
１１１ａ、１１１ｂ、１１１ｃ インダクタ素子
１１２ａ、１１２ｂ、１１２ｃ 容量素子
１１３ 並列共振回路
１１４、１１５ 直列共振回路
１１６ 入力端子
１１７ 出力端子
１１８、１１９ グランド端子
１５２ 回路部
１５５ ＬＮＡ
２０１ 半導体基板
２０２ エピタキシャル層
２０３ 溝
２０４ ｐ型打抜き層
２０６ ｐ型ウエル
２０７ ゲート絶縁膜
２０８ ゲート電極
２０９ ｎ−型オフセットドレイン領域
２１０ ｎ−型ソース領域
２１１ サイドウォールスペーサ
２１２ ｎ型オフセットドレイン領域
２１３ ｎ＋型ドレイン領域
２１４ ｎ＋型ソース領域
２１５ ｐ＋型半導体領域
２２１ 絶縁膜
２２２ コンタクトホール
２２３ プラグ
２２４ 配線
２２４ａ ソース電極
２２４ｂ ドレイン電極
２２５ 絶縁膜
２２６ スルーホール
２２７ プラグ
２２８ 配線
２２９ 表面保護膜
２３０ 裏面電極
３０１ 半導体基板
３０２ バッファ層
３０３ 電子供給層
３０４ チャネル層
３０５ 電子供給層
３０６ ショットキー層
３０７ 層間膜
３０８ キャップ層
ＡＮＴ アンテナ
Ｃｇｄ、Ｃｇｓ 容量
ＣＮＴ１、ＣＮＴ２ 切換信号
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード素子
ＤＰＳ デジタル携帯電話機システム
ＦＬＴ１、ＦＬＴ２ フィルタ
Ｑ１、Ｑ２ ＨＥＭＴ
Ｒｏｎ オン抵抗

Claims (10)

  1. 第１半導体チップに形成された電力増幅回路と、第２半導体チップに形成され、前記電力増幅回路の出力が接続されたスイッチ回路とを有し、前記第１および第２半導体チップが配線基板上に実装された電子装置であって、
    前記第１および第２半導体チップの少なくとも一方は、フリップチップ方式によって前記配線基板上にフェイスダウン実装されていることを特徴とする電子装置。
  2. 前記電力増幅回路が形成された前記第１半導体チップは、ワイヤボンディング方式によって前記配線基板上にフェイスダウン実装され、前記スイッチ回路が形成された前記第２半導体チップは、前記フリップチップ方式によって前記配線基板上にフェイスダウン実装されていることを特徴とする請求項１記載の電子装置。
  3. 前記第１半導体チップに形成された前記電力増幅回路の半導体増幅素子は、横方向拡散ＭＯＳＦＥＴによって構成されていることを特徴とする請求項１記載の電子装置。
  4. 前記第２半導体チップに形成された前記スイッチ回路は、高電子移動度トランジスタによって構成されていることを特徴とする請求項１記載の電子装置。
  5. 前記第１半導体チップには、前記スイッチ回路の制御回路がさらに形成されていることを特徴とする請求項１記載の電子装置。
  6. 前記電子装置は、移動体通信装置に搭載されることを特徴とする請求項１記載の電子装置。
  7. 前記スイッチ回路は、前記移動体通信装置のアンテナスイッチ回路として機能するスイッチ回路であることを特徴とする請求項６記載の電子装置。
  8. 前記電子装置は、第１および第２系統の前記電力増幅回路と、前記第１および第２系統の前記電力増幅回路の出力にそれぞれ電気的に接続された第１および第２系統の前記スイッチ回路と、前記第１および第２系統の前記電力増幅回路と前記第１および第２系統の前記スイッチ回路との間にそれぞれ電気的に接続された第１および第２系統のローパスフィルタ回路とを有し、
    前記第１および第２系統の前記電力増幅回路を構成する半導体増幅素子が、前記第１半導体チップに形成され、
    前記第１および第２系統の前記スイッチ回路が、前記第２半導体チップに形成され、
    前記第１および第２系統のローパスフィルタ回路は、それぞれ前記配線基板の前記主面上に搭載された第１および第２集積受動素子により形成されていることを特徴とする請求項１記載の電子装置。
  9. 前記第１系統の前記電力増幅回路の送信周波数帯は、０．９ＧＨｚ帯であり、前記第２系統の前記電力増幅回路の送信周波数帯は、１．８ＧＨｚ帯であることを特徴とする請求項８記載電子装置。
  10. 前記配線基板の導体パターンにより形成されたインダクタ素子をさらに有し、前記インダクタ素子は、前記電力増幅回路の出力整合回路に用いられていることを特徴とする請求項１記載の電子装置。
JP2007076275A 2007-03-23 2007-03-23 電子装置 Pending JP2008235759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076275A JP2008235759A (ja) 2007-03-23 2007-03-23 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007076275A JP2008235759A (ja) 2007-03-23 2007-03-23 電子装置

Publications (1)

Publication Number Publication Date
JP2008235759A true JP2008235759A (ja) 2008-10-02

Family

ID=39908173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076275A Pending JP2008235759A (ja) 2007-03-23 2007-03-23 電子装置

Country Status (1)

Country Link
JP (1) JP2008235759A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122977A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 フィルタ素子および通信モジュール
US9750138B2 (en) 2012-08-28 2017-08-29 Murata Manufacturing Co., Ltd. Circuit module
US10340863B2 (en) 2017-04-05 2019-07-02 Murata Manufacturing Co., Ltd. Power amplifier module
CN112213620A (zh) * 2020-09-21 2021-01-12 英彼森半导体(珠海)有限公司 一种通信类器件的谐波失真测试电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9750138B2 (en) 2012-08-28 2017-08-29 Murata Manufacturing Co., Ltd. Circuit module
JP2016122977A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 フィルタ素子および通信モジュール
US10340863B2 (en) 2017-04-05 2019-07-02 Murata Manufacturing Co., Ltd. Power amplifier module
US10911008B2 (en) 2017-04-05 2021-02-02 Murata Manufacturing Co., Ltd. Power amplifier module
US11509271B2 (en) 2017-04-05 2022-11-22 Murata Manufacturing Co., Ltd. Power amplifier module
US11881822B2 (en) 2017-04-05 2024-01-23 Murata Manufacturing Co., Ltd. Power amplifier module
CN112213620A (zh) * 2020-09-21 2021-01-12 英彼森半导体(珠海)有限公司 一种通信类器件的谐波失真测试电路
CN112213620B (zh) * 2020-09-21 2024-01-09 英彼森半导体(珠海)有限公司 一种通信类器件的谐波失真测试电路

Similar Documents

Publication Publication Date Title
JP4892253B2 (ja) 電子装置
JP5407667B2 (ja) 半導体装置
US7510941B2 (en) Semiconductor device and manufacturing method of the same
JP4828235B2 (ja) 半導体装置
JP2007073611A (ja) 電子装置およびその製造方法
JP5042492B2 (ja) 半導体装置
US8218328B2 (en) Semiconductor device
JP2023528051A (ja) ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法
JP4866625B2 (ja) 半導体装置
JP2008042038A (ja) 電子装置および半導体装置
JP2008235759A (ja) 電子装置
JP2007115904A (ja) 半導体装置の製造方法
JP2006180151A (ja) 電力増幅モジュールおよびその製造方法
JP2006310425A (ja) 電子装置およびその製造方法
JP2007149931A (ja) 半導体装置およびその製造方法
JP2006165830A (ja) 電子装置、ローパスフィルタ、および電子装置の製造方法
JP2008258369A (ja) 半導体装置およびその製造方法
JP2007149930A (ja) 電子装置およびその製造方法
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
JP2010171037A (ja) 半導体装置
JP2012124506A (ja) 半導体装置
TWI283471B (en) Semiconductor device and electronic apparatus
JP2006086197A (ja) 集積受動素子および電力増幅モジュール
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
JP2006324540A (ja) 半導体装置