JP2008258369A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008258369A
JP2008258369A JP2007098348A JP2007098348A JP2008258369A JP 2008258369 A JP2008258369 A JP 2008258369A JP 2007098348 A JP2007098348 A JP 2007098348A JP 2007098348 A JP2007098348 A JP 2007098348A JP 2008258369 A JP2008258369 A JP 2008258369A
Authority
JP
Japan
Prior art keywords
wiring
source
drain
layers
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007098348A
Other languages
English (en)
Inventor
Kingo Kurotani
欣吾 黒谷
Kenichi Nakura
健一 那倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007098348A priority Critical patent/JP2008258369A/ja
Publication of JP2008258369A publication Critical patent/JP2008258369A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＬＤＭＯＳＦＥＴの出力電力および負荷効率を向上させる。
【解決手段】相対的に上層のソース配線である配線２９Ａは、ＲＦパワーモジュールの電流容量を満たすために厚い膜厚で形成し、１層目のソース配線である配線２４Ａは、配線２９Ａの膜厚の半分以下の膜厚で形成し、相対的に膜厚の厚い配線２９Ａではゲート電極７上を覆わずに、相対的に膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造としてソース、ドレイン間の寄生容量（Ｃｄｓ）を低減する。
【選択図】図１６

Description

本発明は、半導体装置に関し、特に、ＲＦ（Radio Frequency）パワーモジュールに搭載される半導体装置に適用して有効な技術に関するものである。
特開平１０−２７８４６号公報（特許文献１）には、隣り合う配線同士を異なる配線層によって形成することによって、両配線を同一配線層によって形成する場合に比べて実際の配線間距離を大きくとることを可能とし、集積度の向上を図りつつ配線間容量の増大を防止する技術が開示されている。
また、特開２００２−９４０５４号公報（特許文献２）には、ｎ型半導体領域（ドレイン・オフセット層）の上部にソースと同電位でゲート電極よりも薄い膜厚のシールド導電層を設け、このシールド導電層と他の電極配線とを、ドレイン電極、シールド導電膜、ゲート電極、ソース電極、ゲート短絡用配線の順で配置した、出力電力特性および高周波特性が良好な増幅素子用パワーＭＯＳＦＥＴが開示されている。
特開平１０−２７８４６号公報 特開２００２−９４０５４号公報
近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、およびＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信機器が世界的に普及している。一般に、この種の移動体通信機器は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給する高周波電力増幅器（ＲＦパワーモジュール）、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。
移動体通信機器のＲＦパワーモジュールの電力増幅回路に用いられる増幅素子としては、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用されている。また、近年、移動体通信機器の多機能化に伴って、ＲＦパワーモジュールの小型化要求が強くなっており、ＲＦパワーモジュールに含まれる増幅素子についてもチップ面積の縮小が求められている。
本発明者らは、上記ＲＦパワーモジュールの電力増幅回路に用いられるＬＤＭＯＳＦＥＴの電力利得および負荷効率を改善する技術について検討している。その中で、本発明者らは、以下のような課題を見出した。その課題について、図２４および図２５を用いて説明する。
図２４は、本発明者らが検討したＬＤＭＯＳＦＥＴが形成されたチップの要部平面図であり、ＬＤＭＯＳＦＥＴの基本セルを示している。また、図２５は、図２４中のＡ−Ａ線に沿った断面を示したものである。
本発明者らが検討したＬＤＭＯＳＦＥＴは、ソース電極が半導体基板（以下、単に基板と記す）１０１の裏面に形成された金属電極１０２となり、ソース電位を基板１０１の裏面から取得する構造を有している。このような構造は、ソース電極を基板の主面に配置したパッドから形成した場合に比べて、ソースの寄生インダクタンスを低減することができ、電力利得などの高周波特性の面で優れている。ただし、基板１０１の主面のソース領域１０３と金属電極１０２とを電気的に導通させるための打ち抜き層１０４が必要となる。この打ち抜き層１０４は、図２４および図２５中で破線にて示した領域である。基板１０１の主面に形成されたドレイン領域１０５は、上層の配線１０６、１０７、１０８および配線１０８の一部であるドレインパッド１０９と電気的に接続されている。ゲート電極１１０は、配線１０８と同じ配線層に形成されたゲートパッド１１１と電気的に接続されている。
打ち抜き層１０４は、不純物イオンを基板１０１に高濃度かつ高エネルギーで導入することによって形成されている。打ち抜き層１０４をこのような方法で形成した場合には、不純物イオンの注入を行う装置に起因して、不純物イオン導入時のエネルギーおよび濃度には限界がある。そのため、打ち抜き層１０４の寄生抵抗が大きくなってしまう課題が生じる。ＬＤＭＯＳＦＥＴのオン抵抗の増加および相互コンダクタンスの減少といった直流特性の劣化を抑制するためには、打ち抜き層１０４を広く形成して寄生抵抗を低減する手段が考えられる。しかしながら、打ち抜き層１０４が拡大することによってチップ面積の縮小を妨げてしまう課題が生じる。
そこで、ＬＤＭＯＳＦＥＴの基本セルのソース（ソース領域１０３）同士を電気的に接続することによって、打ち抜き層１０４の寄生抵抗を実質的に低減し、打ち抜き層１０４の拡大を抑制する手段が考えられる。すなわち、各ソース領域１０３上に形成され、各ソース領域１０３と電気的に接続する配線１１２、１１３、１１４同士を、配線１１３と同層に形成された配線１１３Ａを介して電気的に接続し、さらに配線１１３Ａ下に配線１１３Ａと電気的に接続する周辺打ち抜き層１０４Ａを形成するものである。ここで、周辺打ち抜き層１０４Ａは、前述の打ち抜き層１０４と同様のものである。
また、ゲート電極１１０は、高さを低くし、基本セル内では複数本が平行に配置されている。さらにこれら複数本のゲート電極１１０と平行し、かつ所定間隔でゲート電極と電気的に接続する配線を上記配線１１２、１１３、１１４と同じ配線層に形成することによって基本セルにおける入力容量×ゲート抵抗の時定数を小さくし、１ＧＨｚを超える高周波数での動作を可能としつつ電力利得および負荷効率の改善を行っている。
また、基準電位が供給されるソース配線のうち、Ａｌ（アルミニウム）を主導電層とする配線の中で最下層となっている配線１１３を平面でドレイン領域１０５に達するまで延在させることにより、平面でゲート電極１１０を配線１１３で覆い、ゲート電極１１０とドレイン電極（配線１０８等）との間にシールドを形成している。それにより、帰還容量を低減することができるので、帰還容量を利得倍して増加する入力容量（ミラー容量）も低減でき、ＬＤＭＯＳＦＥＴの高周波電力増幅における電力利得および負荷効率の改善を可能としている。
しかしながら、チップ面積を縮小する場合には、ゲート、ドレインおよびソースの各領域を縮小することになる。それに伴って、ソースとドレインとの間に形成される寄生容量が増大し、そのうち、ソース配線である配線１１２、１１３、１１４とドレイン配線である配線１０６、１０７、１０８との間に形成される寄生容量は、平行平板型容量と同様のモデル化ができる。すなわち、チップ面積縮小後におけるソース配線とドレイン配線との間の寄生容量は、チップ面積縮小前におけるソース配線とドレイン配線との間の寄生容量より大きくなる。ソース配線とドレイン配線との間の寄生容量が増加すると、ＬＤＭＯＳＦＥＴの出力インピーダンスが低下し、高周波動作時の整合回路損が増大してしまうことから、ＬＤＭＯＳＦＥＴの出力低下および効率低下につながってしまうことになる。
また、チップ面積縮小に伴って、配線１１３については、前述したように平面でゲート電極１１０を覆うまで延在させていることから、同じ配線層の配線１０７との間隔が狭くなる。配線１０７、１１３は、前述のようにＡｌを主導電層としており、その膜厚も厚くなっている。そのため、狭い間隔で配線１０７、１１３を加工することが困難となってしまう課題が存在する。
本発明の目的は、ＬＤＭＯＳＦＥＴの出力電力および負荷効率向上を実現できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、
第１導電型の半導体基板の主面にて、チャネル形成領域を挟んで互いに離間して形成された第２導電型のソース領域およびドレイン領域と、
前記チャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたＬＤＭＯＳＦＥＴを有し、
前記半導体基板の裏面にソース裏面電極が形成され、
前記半導体基板中に、前記ソース領域と前記ソース裏面電極とを電気的に接続する第１導電層が形成され、
前記半導体基板の前記主面上に、前記ドレイン領域と電気的に接続する複数層のドレイン配線、および前記ソース領域と電気的に接続する複数層のソース配線が形成され、
前記複数層のドレイン配線および前記複数層のソース配線は、同じ配線層で形成され、
前記複数層のソース配線のうちの最下層の第１ソース配線および前記複数層のドレイン配線のうちの最下層の第１ドレイン配線の第１膜厚は、前記複数層のソース配線のうちの前記第１ソース配線以外の第２ソース配線および前記複数層のドレイン配線のうちの前記第１ドレイン配線以外の第２ドレイン配線の第２膜厚より薄く、
前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するように延在しているものである。
本発明による半導体装置の製造方法は、第１導電型の半導体基板の主面に形成された第２導電型のソース領域、第２導電型のドレイン領域およびゲート電極からなるＬＤＭＯＳＦＥＴと、前記半導体基板の前記主面上に形成され前記ソース領域と電気的に接続する複数層のソース配線と、前記半導体基板の前記主面上に形成され前記ドレイン領域と電気的に接続する複数層のドレイン配線と、前記半導体基板の前記主面上に形成された下部電極、容量絶縁膜および上部電極を備えた容量素子とを有する半導体装置の製造方法であり、
（ａ）前記半導体基板の前記主面に前記ＬＤＭＯＳＦＥＴを形成する工程、
（ｂ）前記半導体基板の前記主面上に第１層間絶縁膜を形成する工程、
（ｃ）前記第１層間絶縁膜上にタングステンを主成分とする第１導電性膜を形成し、前記第１導電性膜をパターニングして前記複数層のソース配線のうちの最下層の第１ソース配線、前記複数層のドレイン配線のうちの最下層の第１ドレイン配線および前記下部電極を形成する工程、
（ｄ）前記第１ソース配線、前記第１ドレイン配線および前記下部電極上を含む前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程、
（ｅ）前記第２層間絶縁膜に前記下部電極に達する開口部を形成する工程、
（ｆ）前記開口部の底部で前記下部電極と接する前記容量絶縁膜を前記開口部内に選択的に形成する工程、
（ｇ）前記容量絶縁膜上を含む前記第２層間絶縁膜上にアルミニウムを主成分とする第２導電性膜を形成し、前記第２導電性膜をパターニングして前記複数層のソース配線のうちの第２ソース配線、前記複数層のドレイン配線のうちの第２ドレイン配線および前記上部電極を形成する工程、
を含み、
前記第１導電性膜の第１膜厚は、前記第２導電性膜の第２導電性膜の第２膜厚より薄く、
前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するようにパターニングするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＬＤＭＯＳＦＥＴにおいて、出力容量を低減できるので、出力インピーダンスの低下を抑制でき、出力電力および負荷効率を向上できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１の半導体装置は、たとえばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信機器）に使用されるＲＦ（Radio Frequency）パワーモジュールなどに搭載されるチップである。
図１は、本実施の形態１のＲＦパワーモジュールＰＭの回路ブロック図である。図１には、たとえばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能なＲＦパワーモジュールの回路ブロック図（増幅回路）が示されている。
図１に示されるように、ＲＦパワーモジュールＰＭは、電力増幅回路ＡＭＰ１、ＡＭＰ２、バイアス回路ＢＡＣ１、ＢＡＣ２、電源回路ＰＳＣ１、ＰＳＣ２、整合回路ＡＪＣ１、ＡＪＣ２、ＡＪＣ３、ＡＪＣ４、および検出回路ＤＥＣ１、ＤＥＣ２等を含んでいる。
電力増幅回路ＡＭＰ１は、３つの増幅段ＡＭＰ１１、ＡＭＰ１２、ＡＭＰ１３を含むＧＳＭ９００用の電力増幅回路である。
電力増幅回路ＡＭＰ２は、３つの増幅段ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３を含むＤＣＳ１８００用の電力増幅回路である。
バイアス回路ＢＡＣ１は、電力増幅回路ＡＭＰ１の増幅段ＡＭＰ１１〜ＡＭＰ１３にバイアス電圧を印加するバイアス回路である。
バイアス回路ＢＡＣ２は、電力増幅回路ＡＭＰ２の増幅段ＡＭＰ２１〜ＡＭＰ２３にバイアス電圧を印加するバイアス回路である。
電源回路ＰＳＣ１は、電力増幅回路ＡＭＰ１の各増幅段ＡＭＰ１１〜ＡＭＰ１３の出力用のＬＤＭＯＳＦＥＴのドレイン端子に印加される電源電圧を生成する電源回路である。
電源回路ＰＳＣ２は、電力増幅回路ＡＭＰ２の各増幅段ＡＭＰ２１〜ＡＭＰ２３の出力用のＬＤＭＯＳＦＥＴのドレイン端子に印加される電源電圧を生成する電源回路である。
整合回路ＡＪＣ１は、ＧＳＭ９００用の入力端子ＩＰＴ１およびＧＳＭ９００用の電力増幅回路ＡＭＰ１（１段目の増幅段ＡＭＰ１１）間の整合回路である。
整合回路ＡＪＣ３は、ＧＳＭ９００用の出力端子ＯＰＴ１およびＧＳＭ９００用の電力増幅回路ＡＭＰ１（３段目の増幅段ＡＭＰ１３）間の出力整合回路である。
整合回路ＡＪＣ２は、ＤＣＳ１８００用の入力端子ＩＰＴ２およびＤＣＳ１８００用の電力増幅回路ＡＭＰ２（１段目の増幅段ＡＭＰ２１）間の整合回路である。
整合回路ＡＪＣ４は、ＤＣＳ１８００用の出力端子ＯＰＴ２およびＤＣＳ１８００用の電力増幅回路ＡＭＰ２（３段目の増幅段ＡＭＰ２３）間の出力整合回路である。
検出回路ＤＥＣ１は、ＧＳＭ９００用の電力増幅回路ＡＭＰ１からの出力（出力信号、出力電力）を検出するための検出回路である。
検出回路ＤＥＣ２は、ＤＣＳ１８００用の電力増幅回路ＡＭＰ２からの出力（出力信号、出力電力）を検出するための検出回路である。
これらの諸回路のうち、ＧＳＭ９００用の電力増幅回路ＡＭＰ１（増幅段ＡＭＰ１１〜ＡＭＰ１３）、ＤＣＳ１８００用の電力増幅回路ＡＭＰ２（増幅段ＡＭＰ２１〜ＡＭＰ２３）、バイアス回路ＢＡＣ１、ＢＡＣ２、検出回路ＤＥＣ１、ＤＥＣ２は、１つのチップＣＨＰ内に形成されている。
また、図示は省略するが、増幅段ＡＭＰ１１〜ＡＭＰ１３間および増幅段ＡＭＰ２１〜ＡＭＰ２３間に整合回路（段間整合回路）を設けることもできる。
ＲＦパワーモジュールＰＭのＧＳＭ９００用の入力端子ＩＰＴ１に入力されたＲＦ入力信号は、整合回路ＡＪＣ１を経てチップＣＨＰに入力され、チップＣＨＰ内の電力増幅回路ＡＭＰ１、すなわち３つの増幅段ＡＭＰ１１〜ＡＭＰ１３で増幅されてチップＣＨＰから出力され、整合回路ＡＪＣ３を経てＧＳＭ９００用の出力端子ＯＰＴ１からＲＦ出力信号として出力される。
ＲＦパワーモジュールＰＭのＤＣＳ１８００用の入力端子ＩＰＴ２に入力されたＲＦ入力信号は、整合回路ＡＪＣ２を経てチップＣＨＰに入力され、チップＣＨＰ内の電力増幅回路ＡＭＰ２、すなわち３つの増幅段ＡＭＰ２１〜ＡＭＰ２３で増幅されてチップＣＨＰから出力され、整合回路ＡＪＣ４を経てＤＣＳ１８００用の出力端子ＯＰＴ２からＲＦ出力信号として出力される。
ＲＦパワーモジュールＰＭのＧＳＭ９００用のバイアス制御信号入力端子ＢＩＴ１に入力されたバイアス制御信号は、バイアス回路ＢＡＣ１に入力され、このバイアス制御信号に基づいて電力増幅回路ＡＭＰ１の増幅段ＡＭＰ１１〜ＡＭＰ１３に印加するバイアス電圧が制御される。
ＲＦパワーモジュールＰＭのＤＣＳ１８００用のバイアス制御信号入力端子ＢＩＴ２に入力されたバイアス制御信号は、バイアス回路ＢＡＣ２に入力され、このバイアス制御信号に基づいて電力増幅回路ＡＭＰ２の増幅段ＡＭＰ２１〜ＡＭＰ２３に印加するバイアス電圧が制御される。
ＧＳＭ９００用の電力増幅回路ＡＭＰ１からの出力（出力信号、出力電力）は、検出回路ＤＥＣ１で検出され、検出回路ＤＥＣ１で検出された検出信号（出力電力検出信号）は、ＲＦパワーモジュールＰＭのＧＳＭ９００用の出力検出信号の出力端子ＯＰＴ３から出力される。
ＤＣＳ１８００用の電力増幅回路ＡＭＰ２からの出力（出力信号、出力電力）は、検出回路ＤＥＣ２で検出され、検出回路ＤＥＣ２で検出された検出信号（出力電力検出信号）は、ＲＦパワーモジュールＰＭのＤＣＳ１８００用の出力検出信号の出力端子ＯＰＴ４から出力される。
上記電力増幅回路ＡＭＰ１、ＡＭＰ２のそれぞれは、上記３段の増幅段ＡＭＰ１１〜ＡＭＰ１３、ＡＭＰ２１〜ＡＭＰ２３として、３個のｎチャネル型ＬＤＭＯＳＦＥＴを順次従属接続した回路構成を有している。すなわち、各増幅段ＡＭＰ１１、ＡＭＰ１２、ＡＭＰ１３、ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３がｎチャネル型ＬＤＭＯＳＦＥＴにより形成され、３個のｎチャネル型ＬＤＭＯＳＦＥＴが順次接続されて電力増幅回路ＡＭＰ１が形成され、３個のｎチャネル型ＬＤＭＯＳＦＥＴが順次接続されて電力増幅回路ＡＭＰ２が形成される。
ＲＦパワーモジュールの出力電力を検出する方式のひとつとして、ショットキバリアダイオード（Schottky Barrier Diode：ＳＢＤ、ショットキバリアダイオード）を使用したＳＢＤ検波方式がある。図２は、このＳＢＤ検波方式の検出回路を示す回路図である。本実施の形態１では、ＲＦパワーモジュールＰＭの検出回路ＤＥＣ１、ＤＥＣ２は、図２に示すようなＳＢＤ検波方式の検出回路を用いている。
図２に示すようなＳＢＤ検波方式の検出回路ＤＥＣ１、ＤＥＣ２をＲＦパワーモジュールＰＭに内蔵させることにより、ＲＦパワーモジュールＰＭの電力増幅回路ＡＭＰ１、ＡＭＰ２で増幅され出力される出力電力を、この検出回路ＤＥＣ１、ＤＥＣ２によって高感度で検出することができる。また、マイクロ波帯などで動作させることから、ＰＮ接合ダイオードよりもターンオフ特性の良いショットキバリアダイオードを用いることが好ましい。
ＳＢＤ検波方式の検出回路ＤＥＣ１、ＤＥＣ２は、ショットキバリアダイオード素子ＳＤ１、容量素子Ｃ２２および抵抗素子Ｒ２３により構成されている。もし、ＳＢＤ検波方式の検出回路を構成するこれらの素子を、チップ部品（チップダイオード、チップコンデンサおよびチップ抵抗）などにより形成し、ＲＦパワーモジュールを構成する配線基板（モジュール基板）上に搭載したとすると、ＲＦパワーモジュールの平面寸法が大きくなり、ＲＦパワーモジュールが大型化してしまう不具合が生じる。
ここで、本実施の形態１では、電力増幅回路（ＡＭＰ１、ＡＭＰ２）とともに図２に示すようなＳＢＤ検波方式の検出回路（検出回路ＤＥＣ１、ＤＥＣ２）も同じチップＣＨＰ内に形成（集積化）し、このチップＣＨＰを配線基板（モジュール基板）に搭載して、ＲＦパワーモジュールＰＭを得るものである。
ただし、ＲＦパワーモジュールの出力電力を検出する方式は、本実施の形態１で示したＳＢＤ検波方式に限らず、ＭＯＳＦＥＴを使った検波方式など複数存在し、用途に応じて検波方式を選択することが可能である。
図３は本実施の形態１のＲＦパワーモジュールＰＭの構造を示す上面図（平面図）であり、図４は図３中のＡ−Ａ線に沿った断面を示している。
図３および図４に示される本実施の形態のＲＦパワーモジュールＰＭは、配線基板ＭＢ１と、配線基板ＭＢ１上に搭載（実装）されたチップＣＨＰと、配線基板ＭＢ１上に搭載（実装）された受動部品ＰＰ１と、チップＣＨＰおよび受動部品ＰＰ１を含む配線基板ＭＢ１の上面を覆う封止樹脂ＭＲ１とを有している。チップＣＨＰおよび受動部品ＰＰ１は、配線基板ＭＢ１の導体層（伝送線路）に電気的に接続されている。また、ＲＦパワーモジュールＰＭは、たとえば図示しない外部回路基板またはマザーボードなどに実装することもできる。
配線基板ＭＢ１は、たとえば複数の絶縁層（誘電体層）ＩＬ１と、複数の導体層または配線層（図示は省略）とを積層して一体化した多層基板（多層配線基板）である。図４中では、４つの絶縁層ＩＬ１が積層されて配線基板ＭＢ１が形成されているが、積層される絶縁層ＩＬ１の数はこれに限定されるものではなく種々変更可能である。配線基板ＭＢ１の絶縁層ＩＬ１を形成する材料としては、たとえばアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）などのようなセラミック材料を用いることができる。この場合、配線基板ＭＢ１はセラミック多層基板である。配線基板ＭＢ１の絶縁層ＩＬ１の材料は、セラミック材料に限定されるものではなく種々変更可能であり、たとえばガラスエポキシ樹脂などを用いても良い。
配線基板ＭＢ１の上面ＭＢＵ上と下面ＭＢＢ上と絶縁層ＩＬ１間とには、配線形成用の導体層が形成されている。配線基板ＭＢ１の最上層の導体層によって、配線基板ＭＢ１の上面ＭＢＵに導電体からなる基板側端子ＭＢＴが形成され、配線基板ＭＢ１の最下層の導体層によって、配線基板ＭＢ１の下面ＭＢＢに導電体からなる外部接続端子ＯＣＴが形成されている。外部接続端子ＯＣＴは、たとえば図１における入力端子ＩＰＴ１、ＩＰＴ２、出力端子ＯＰＴ１、ＯＰＴ２、バイアス制御信号入力端子ＢＩＴ１、ＢＩＴ２および出力検出信号の出力端子ＯＰＴ３、ＯＰＴ４などに対応するものである。配線基板ＭＢ１の内部、すなわち絶縁層ＩＬ１の間にも導体層が形成されている。また、配線基板ＭＢ１の導体層により形成される配線パターンのうち、基準電位供給用の配線パターン（たとえば配線基板ＭＢ１の下面ＭＢＢの基準電位供給用端子ＧＮＤＴなど）は、絶縁層ＩＬ１の配線形成面の大半の領域を覆うような大きな平面パターンで形成し、伝送線路用の配線パターンは帯状のパターンで形成することができる。
配線基板ＭＢ１を構成する各導体層（配線層）は、必要に応じて絶縁層ＩＬ１に形成されたビアホールＶＨ１内の導体または導体膜を通じて電気的に接続されている。従って、配線基板ＭＢ１の上面ＭＢＵの基板側端子ＭＢＴは、必要に応じて配線基板ＭＢ１の上面ＭＢＵおよび（または）内部の配線層（絶縁層ＩＬ１間の配線層）やビアホールＶＨ１内の導体膜などを介して、配線基板ＭＢ１の下面ＭＢＢの外部接続端子ＯＣＴに電気的に接続されている。なお、ビアホールＶＨ１のうち、チップＣＨＰの下方に設けられたビアホールＶＨＣは、チップＣＨＰで生じた熱を配線基板ＭＢ１の下面ＭＢＢ側に伝導させるためのサーマルビアとして機能させることもできる。
配線基板ＭＢ１のチップＣＨＰ搭載領域には、キャビティと称する平面矩形状の窪みＨＬ１が設けられており、チップＣＨＰは配線基板ＭＢ１の窪みＨＬ１の底面の導体層ＣＮＤ１に、たとえばはんだＳＬＤなどの接合材によりフェイスアップでダイボンディングされている。チップＣＨＰのダイボンディングには、はんだＳＬＤの代わりに銀ペーストなどを用いることもできる。チップＣＨＰの表面（上面）に形成された電極（ボンディングパッド）ＢＰ１は、ボンディングワイヤＢＷ１を介して配線基板ＭＢ１の上面ＭＢＵの基板側端子ＭＢＴに電気的に接続されている。また、チップＣＨＰの裏面には裏面電極ＥＬＢが形成されており、このチップＣＨＰの裏面電極ＥＬＢは、配線基板ＭＢ１の窪みＨＬ１の底面の導体層ＣＮＤ１にはんだＳＬＤなどの接合材により接続（接合）され、さらにビアホールＶＨ１内の導体膜などを介して、配線基板ＭＢ１の下面ＭＢＢの基準電位供給用端子ＧＮＤＴに電気的に接続されている。
受動部品ＰＰ１は、抵抗素子（たとえばチップ抵抗）、容量素子（たとえばチップコンデンサ）またはインダクタ素子（たとえばチップインダクタ）などの受動素子であり、たとえばチップ部品である。受動部品ＰＰ１は、配線基板ＭＢ１の上面ＭＢＵの基板側端子ＭＢＴにはんだＳＬＤ２などの導電性の良い接合材（接着剤）により実装されている。チップＣＨＰまたは受動部品ＰＰ１が電気的に接続された配線基板ＭＢ１の上面ＭＢＵの基板側端子ＭＢＴは、配線基板ＭＢ１の内部の配線層やビアホールＶＨ１内の導体膜などを介して、配線基板ＭＢ１の下面ＭＢＢの外部接続端子ＯＣＴに電気的に接続されている。また、本実施の形態１では、検出回路ＤＥＣ１、ＤＥＣ２用のショットキバリアダイオード素子はチップＣＨＰ内に形成しているので、チップＣＨＰ内に形成されたショットキバリアダイオード以外のショットキバリアダイオード素子は、配線基板ＭＢ１の上面ＭＢＵ上には搭載されていない。
封止樹脂ＭＲ１は、チップＣＨＰ、受動部品ＰＰ１およびボンディングワイヤＢＷ１を覆うように配線基板ＭＢ１上に形成されている。封止樹脂ＭＲ１は、たとえばエポキシ樹脂などの樹脂材料からなり、フィラーなどを含有することもできる。
次に、上記チップＣＨＰ内に形成されたＬＤＭＯＳＦＥＴおよび容量の製造方法を図５〜図２０を用いて工程順に説明する。本実施の形態１のＬＤＭＯＳＦＥＴおよび容量の製造方法を説明する図面のうち、図５、図７、図９、図１１、図１３、図１５、図１７および図１９は、製造工程中の要部平面図であり、図６、図８、図１０、図１２、図１４、図１６、図１８および図２０は、それぞれ図５、図７、図９、図１１、図１３、図１５、図１７および図１９に対応する工程における要部断面図である。また、図６は、図５中のＢ−Ｂ線およびＣ−Ｃ線に沿った断面を示すものであり、他の断面図も対応する工程の平面図中における同じ個所での断面図であるが、紙面スペースの都合上、図７、図９、図１１、図１３、図１５、図１７および図１９中でのＢ−Ｂ線およびＣ−Ｃ線の記載は省略する。また、工程を説明する各平面図においては、本実施の形態１における配線構造をわかりやすくするために、配線層間の絶縁膜等の絶縁膜の図示は省略し、ゲート電極およびゲート電極より上層の配線部材のみを図示する。また、各平面図においては、その平面図を用いて説明している工程で形成される部材を太線で図示し、他の部材については細線で図示し、紙面スペースの都合上、細線で図示する部材への符号の付与は省略する。
まず、図５および図６に示すように、ｐ型（第１導電型）単結晶シリコンからなる基板１の主面上にエピタキシャル成長法を用いてｐ型単結晶シリコンからなるエピタキシャル層２を形成する。
続いて、基板１上に膜厚１５０ｎｍ程度の酸化シリコン膜を形成し、その酸化シリコン膜をフォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてエッチングする。次いで、残った酸化シリコン膜をマスクとしてエピタキシャル層２の一部をエッチングし、基板１に達する深さ２．２μｍ程度の溝３を形成する。
続いて、高濃度でｐ型不純物（たとえばＢ（ホウ素））がドープされたｐ型多結晶シリコン膜をＣＶＤ法で溝３の内部を含む基板１上に堆積した後、溝３の外部の多結晶シリコン膜をエッチバック法で除去することにより、溝３の内部にｐ型多結晶シリコン膜からなるｐ型打ち抜き層（第１導電層）４を形成する。本実施の形態１において、ｐ型打ち抜き層４に含まれるｐ型不純物量は、７×１０２０／ｃｍ３程度とすることを例示できる。このように、不純物を高濃度でドープしたｐ型多結晶シリコン膜を溝３の内部に埋め込むことにより、寄生抵抗の小さいｐ型打ち抜き層４を形成することができる。また、多結晶シリコン膜に代えて溝３の内部に金属膜（たとえばＷ（タングステン）膜）を埋め込でもよく、その場合にはさらに寄生抵抗の小さい打ち抜き層を形成することができる。
続いて、フォトリソグラフィ技術によりパターニングされた窒化シリコン膜をマスクとしてエピタキシャル層２をエッチングして溝を形成し、その溝内に酸化シリコン膜を埋め込むことによって素子分離領域ＤＳを形成する。この素子分離領域ＤＳを形成することにより、基板１の主面ではＬＤＭＯＳＦＥＴのセルが形成される活性領域が規定される。
次に、フォトレジスト膜をマスクにしてエピタキシャル層２の一部にホウ素をイオン注入することによって、パンチスルーストッパ用のｐ型ウエル５を形成する。ｐ型ウエル５は、主としてＬＤＭＯＳＦＥＴのソース形成領域とチャネル形成領域とに形成される。イオン注入条件は、たとえば第１回目が加速エネルギー約２００ｋｅＶ、ドーズ量約２．０×１０１３／ｃｍ２、第２回目が加速エネルギー約５０ｋｅＶ、ドーズ量約１．０×１０１３／ｃｍ２である。
続いて、エピタキシャル層２の表面をフッ酸で洗浄した後、基板１を約８００℃で熱処理することによって、エピタキシャル層２の表面に膜厚１１ｎｍ程度の酸化シリコン膜からなるゲート絶縁膜６を形成する。ゲート絶縁膜６は、熱酸化膜に代えて、窒素を含む酸化シリコン膜、いわゆる酸窒化膜を適用してもよい。この場合は、ゲート絶縁膜６の界面におけるホットエレクトロンのトラップを低減することができる。また、熱酸化膜の上部にＣＶＤ法で酸化シリコン膜を堆積し、これら２層の酸化膜でゲート絶縁膜６を構成してもよい。
次に、ゲート絶縁膜６の上部にＣＶＤ法で膜厚２５０ｎｍ程度のノンドープの多結晶シリコン膜を堆積し、その多結晶シリコン膜にｎ型の不純物を導入する。次いで、その多結晶シリコン膜上にＣｏ（コバルト）膜を堆積した後に、基板１に熱処理を施すことによってＣｏ膜と多結晶シリコン膜の一部を反応させることによって多結晶シリコン膜の表面にシリサイド層７Ａを形成する。次いで、フォトレジスト膜をマスクにしてシリサイド層７Ａおよび多結晶シリコン膜をドライエッチングすることによって、ゲート絶縁膜６の上部にゲート電極７を形成する。
次に、フォトレジスト膜をマスクにしてエピタキシャル層２の一部にＰ（リン）をイオン注入することによって、ｎ−型（第２導電型）オフセットドレイン領域（ドレイン低濃度領域）９を形成する。ｎ−型オフセットドレイン領域９は、その端部がチャネル形成領域と接するように、ゲート電極７の側壁下部で終端する。ｎ−型オフセットドレイン領域９を形成するためのイオン注入条件は、たとえば加速エネルギー４０ｋｅＶ、ドーズ量８．０×１０１２／ｃｍ２である。このように、ｎ−型オフセットドレイン領域９の不純物濃度を低くすることにより、ゲート電極７とドレインとの間に空乏層が広がるようになるので、両者の間に形成される帰還容量（Ｃｇｄ）が低減される。
次に、上記フォトレジスト膜を除去した後、新たなフォトレジスト膜をマスクにしてｐ型ウエル５の表面にＡｓ（ヒ素）をイオン注入することによって、ｎ−型ソース領域１０を形成する。このときのイオン注入条件は、たとえば加速エネルギー１５ｋｅＶ、ドーズ量３．０×１０１５／ｃｍ２である。このように、不純物（Ａｓ）を低加速エネルギーでイオン注入し、ｎ−型ソース領域１０を浅く形成することにより、ソースからチャネル形成領域への不純物の広がりを抑制できるので、しきい値電圧の低下を抑制することができる。
続いて、上記フォトレジスト膜をマスクにしてｐ型ウエル５の表面にＢ（ホウ素）をイオン注入することによって、ｎ−型ソース領域１０の下部にｐ型ハロー領域１１を形成する。この時、基板１の主面に対して３０度の斜め方向から不純物をイオン注入する斜めイオン注入法を用い、たとえば加速エネルギー１５ｋｅＶ、ドーズ量８．０×１０１２／ｃｍ２で不純物をイオン注入した後、基板１を９０度回転するという操作を４回繰り返す。ｐ型ハロー領域１１は、必ずしも形成する必要はないが、これを形成した場合は、ソースからチャネル形成領域への不純物の広がりがさらに抑制され、さらに短チャネル効果が抑制されるので、しきい値電圧の低下をさらに抑制することができる。
次に、上記フォトレジスト膜を除去した後、ゲート電極７の側壁にサイドウォールスペーサ１２を形成する。サイドウォールスペーサ１２は、基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングして形成する。サイドウォールスペーサ１２用の酸化シリコン膜は、具体的には有機ソースであるＴＥＯＳ（tetraethyl orthosilicate）を熱分解して形成するＨＬＤ（High Temperature Low Pressure Decomposition）膜が用いられる。ＨＬＤ膜は、膜厚均一性に優れ、また膜中に不純物が拡散し難いという特徴がある。
次に、ドレイン形成領域の上部に開口を有するフォトレジスト膜をマスクにして、ｎ−型オフセットドレイン領域９の一部にＰ（リン）をイオン注入する。このときのイオン注入条件は、たとえば加速エネルギー４０ｋｅＶ、ドーズ量８．０×１０１２／ｃｍ２である。これにより、ｎ−型オフセットドレイン領域９の一部の一部には、ゲート電極７のドレイン側の側壁に形成されたサイドウォールスペーサ１２に対して自己整合的にｎ型オフセットドレイン領域（ドレイン高濃度領域）１３が形成される。
上記イオン注入の加速エネルギーは、ｎ−型オフセットドレイン領域９を形成する際に行うイオン注入の加速エネルギーと同じなので、ｎ型オフセットドレイン領域１３の接合深さは、ｎ−型オフセットドレイン領域９の接合深さとほぼ同じになる。また、ｎ型オフセットドレイン領域１３に注入された不純物は、ｎ−型オフセットドレイン領域９に注入された不純物と同じ導電型の不純物（Ｐ）なので、ｎ型オフセットドレイン領域１３の不純物濃度は、ｎ−型オフセットドレイン領域９の不純物濃度よりも高くなる。すなわち、ｎ型オフセットドレイン領域１３は、ｎ−型オフセットドレイン領域９よりも低抵抗となるので、オン抵抗（Ｒｏｎ）を低減することができる。
ｎ−型オフセットドレイン領域９は、ゲート電極７に対して自己整合的に形成されるのに対し、ｎ型オフセットドレイン領域１３は、ゲート電極７の側壁のサイドウォールスペーサ１２に対して自己整合的に形成されることから、ｎ型オフセットドレイン領域１３は、ゲート長方向に沿ったサイドウォールスペーサ１２の膜厚に相当する分、ゲート電極７から離間して形成される。従って、ｎ型オフセットドレイン領域１３の不純物濃度を高くしても、帰還容量（Ｃｇｄ）に及ぼす影響は僅かである。
次に、ｎ−型オフセットドレイン領域９の形成に用いたフォトレジスト膜を除去した後、ｎ型オフセットドレイン領域１３の一部とソース形成領域のｐ型ウエル５のそれぞれの上部に開口を有するフォトレジスト膜をマスクにして、ｎ型オフセットドレイン領域１３とｐ型ウエル５のそれぞれの一部にＡｓ（ヒ素）をイオン注入する。このときのイオン注入条件は、たとえば加速エネルギー６０ｋｅＶ、ドーズ量８．０×１０１５／ｃｍ２である。
上記のイオン注入により、ｎ型オフセットドレイン領域１３の一部には、ｎ型オフセットドレイン領域１３よりも不純物濃度が高く、かつｎ型オフセットドレイン領域１３よりもさらにチャネル形成領域から離間したｎ＋型ドレイン領域（ドレイン高濃度領域）１５が形成される。なお、このとき、高不純物濃度のｎ＋型ドレイン領域１５を低不純物濃度のｎ型オフセットドレイン領域１３やｎ−型オフセットドレイン領域９に比べて浅く形成することにより、ソース、ドレイン間の寄生容量（Ｃｄｓ）を低減することができる。
また、上記のイオン注入により、ｐ型ウエル５には、ｎ−型ソース領域１０よりも不純物濃度が高く、かつｎ−型ソース領域１０よりも底部の位置が深いｎ＋型ソース領域１６が形成される。ｎ＋型ソース領域１６は、ゲート電極７の側壁のサイドウォールスペーサ１２に対して自己整合的に形成されるので、ゲート長方向に沿ったサイドウォールスペーサ１２の膜厚に相当する分、チャネル形成領域から離間して形成される。
このように、ｎ＋型ソース領域１６をサイドウォールスペーサ１２に対して自己整合的に形成することにより、ｎ＋型ソース領域１６とチャネル形成領域との距離を高精度に規定することができる。他方、ゲート電極７の側壁にサイドウォールスペーサ１２を形成せず、フォトレジスト膜をマスクにしたイオン注入によってチャネル形成領域から離間したｎ＋型ソース領域１６を形成しようとすると、フォトマスクの合わせずれによってｎ＋型ソース領域１６とチャネル形成領域との距離がばらついてしまう。この場合、ｎ＋型ソース領域１６の端部がチャネル形成領域に近づき過ぎると、ｎ＋型ソース領域１６の不純物がチャネル形成領域に拡散し、しきい値電圧がばらついてしまう。他方、ｎ＋型ソース領域１６の端部がチャネル形成領域から離れ過ぎると、ソース抵抗が増加してしまう。
従って、ｎ＋型ソース領域１６をサイドウォールスペーサ１２に対して自己整合で形成する本実施の形態１によれば、ＬＤＭＯＳＦＥＴを微細化した場合でも上記のような問題を回避できるので、ＬＤＭＯＳＦＥＴの微細化を推進することができる。
ここまでの工程により、ｎ−型オフセットドレイン領域９とｎ型オフセットドレイン領域１３とｎ＋型ドレイン領域１５とからなるドレイン、およびｎ−型ソース領域１０とｎ＋型ソース領域１６とからなるソースを有するＬＤＭＯＳＦＥＴが完成する。
ＬＤＭＯＳＦＥＴは、短いチャネル長で高電圧駆動を可能とするために、ゲート電極７の一方（ドレイン）側でｎ−型オフセットドレイン領域（ドレイン低濃度領域）９が形成され、他方（ソース）側のソース形成領域とチャネル形成領域とにｐ型ウエル５が形成されている。また、ｎ−型オフセットドレイン領域９内における電荷量、および平面におけるゲート電極７の端部とｎ＋型ドレイン領域（ドレイン高濃度領域）１５との間の距離は、ＬＤＭＯＳＦＥＴのブレークダウン電圧が最大値となるように最適化しなければならない。
次に、ｎ＋型ドレイン領域１５およびｎ＋型ソース領域１６の形成に用いたフォトレジスト膜を除去した後、ｐ型打ち抜き層４の上部を開口したフォトレジスト膜をマスクにしてｐ型打ち抜き層４の表面にフッ化ホウ素（ＢＦ2）をイオン注入することにより、ｐ＋型半導体領域１７を形成し、ｐ型打ち抜き層４の表面を低抵抗化する。イオン注入条件は、たとえば加速エネルギー６０ｋｅＶ、ドーズ量２．０×１０１５／ｃｍ２である。
次に、ｐ＋型半導体領域１７の形成に用いたフォトレジスト膜を除去した後、図８および図９に示すように、基板１上にＣＶＤ法で膜厚５０ｎｍ程度の窒化シリコン膜（第１層間絶縁膜）２０と膜厚１４００ｎｍ程度の酸化シリコン膜（第１層間絶縁膜）２１とを堆積した後、化学的機械研磨（Chemical Mechanical Polishing）法を用いて酸化シリコン膜２１の表面を平坦化し、続いてフォトレジスト膜をマスクにして酸化シリコン膜２１と窒化シリコン膜２０とをドライエッチングすることにより、ｐ型打ち抜き層４（ｐ＋型半導体領域１７）、ソース（ｎ＋型ソース領域１６）、ドレイン（ｎ＋型ドレイン領域１５）およびゲート電極７のそれぞれの上部にコンタクトホール２２を形成する。
続いて、コンタクトホール２２の内部を含む基板１上にスパッタリング法にて膜厚１０ｎｍ程度のＴｉ（チタン）膜および膜厚５０ｎｍ程度のＴｉＮ（窒化チタン）膜を順次堆積する。次いで、ＣＶＤ法にて基板１上にＷ（タングステン）膜を堆積し、そのＷ膜でコンタクトホール２２を埋め込む。次いで、ＣＭＰ（Chemical Mechanical Polishing）法にて基板１上のＷ膜、ＴｉＮ膜およびＴｉ膜を除去してコンタクトホール２２内にＷ膜、ＴｉＮ膜およびＴｉ膜を残すことにより、コンタクトホール２２内にＷ膜、ＴｉＮ膜およびＴｉ膜からなるプラグ２３を形成する。
次に、図９および図１０に示すように、基板１上にスパッタリング法にて膜厚５ｎｍ程度のＷＮ（窒化タングステン）膜（第１導電性膜）および膜厚１００ｎｍ程度のＷ膜（第１導電性膜）を順次堆積する。続いて、フォトレジスト膜をマスクとしてこの積層膜をエッチングすることによって、ｎ＋型ソース領域１６およびｐ＋型半導体領域１７と電気的に接続する配線（第１ソース配線）２４Ａ、ｎ＋型ドレイン領域１５と電気的に接続する配線（第１ドレイン配線）２４Ｂ、ゲート電極７と電気的に接続する配線２４Ｃ、および容量の容量電極となる下部電極２４Ｄを形成する。この時、ｎ＋型ソース領域１６およびｐ＋型半導体領域１７と電気的に接続するソース配線となる配線２４Ａは、ゲート電極７上を覆うようにパターニングする。それにより、さらに上層に形成されｎ＋型ドレイン領域１５と電気的に接続するドレイン配線とゲート電極７との間を配線２４Ａがシールドする構造となり、ドレイン配線とゲート電極７との間に形成される帰還容量（Ｃｇｄ）を低減することができる。
次に、図１１および図１２に示すように、配線２４Ａ、２４Ｂ、２４Ｃおよび下部電極２４Ｄの上部にＣＶＤ法で膜厚１１００ｎｍ程度の酸化シリコン膜（第２層間絶縁膜）２６を堆積し、続いて酸化シリコン膜２６の一部をエッチングして配線２４Ｂおよび配線２４Ｃに達するスルーホール２７を形成する。続いて、上記プラグ２３を形成した工程と同様の工程（図７および図８参照）により、スルーホール２７内にプラグ２８を形成する。
次に、図１３および図１４に示すように、フォトレジスト膜をマスクとしたエッチングにより、下部電極２４Ｄ上の酸化シリコン膜２６に下部電極２４Ｄに達する開口部２６Ａを形成する。続いて、開口部２６Ａ内を含む酸化シリコン膜２６上に窒化シリコン膜を堆積した後、フォトレジスト膜をマスクとしたエッチングによってその窒化シリコン膜をエッチングして開口部２６Ａ内にその窒化シリコン膜を残し、開口部２６Ａ内にその窒化シリコン膜からなる容量の容量絶縁膜２６Ｂを形成する。本実施の形態１では、容量絶縁膜２６Ｂとして窒化シリコン膜を適用しているが、窒化シリコン膜を容量絶縁膜２６Ｂとすることにより、単位面積当たりの容量値を向上することができるので、所望の容量値の容量を小さい面積で形成することができる。すなわち、チップ面積の縮小に寄与することができる。また、本実施の形態１では、容量絶縁膜２６Ｂが成膜時に高温雰囲気下での処理を伴う窒化シリコン膜であることから、容量絶縁膜２６Ｂが接する下部電極２４Ｄは、高温雰囲気に対して耐性のある材料を選択することが好ましく、前述したように本実施の形態１では、下部電極２４Ｄを融点の高いＷ膜を主導電層として形成している。
次に、図１５および図１６に示すように、プラグ２８および容量絶縁膜２６Ｂ上を含む酸化シリコン膜２６上に膜厚１０ｎｍ程度のＴｉ膜（第２導電性膜）、膜厚５０ｎｍ程度のＴｉＮ膜（第２導電性膜）、膜厚１０ｎｍ程度のＴｉ膜（第２導電性膜）、膜厚８００ｎｍ程度のＡｌ膜（第２導電性膜）、膜厚１０ｎｍ程度のＴｉ膜（第２導電性膜）、および膜厚７５ｎｍ程度のＴｉＮ膜（第２導電性膜）を順次積層して積層膜を形成する。次いで、フォトレジスト膜をマスクとしたエッチングによりこの積層膜をパターニングし、ＬＤＭＯＳＦＥＴのソース（ｎ＋型ソース領域１６およびｐ＋型半導体領域１７）および配線２４Ａと電気的に接続する配線（第２ソース配線）２９Ａと、ＬＤＭＯＳＦＥＴのドレイン（ｎ−型オフセットドレイン領域９、ｎ型オフセットドレイン領域１３およびｎ＋型ドレイン領域１５）および配線２４Ｂと電気的に接続する配線（第２ドレイン配線）２９Ｂと、ゲート電極７および配線２４Ｃと電気的に接続する配線２９Ｃと、容量の上部電極２９Ｄと、下部電極２４Ｄと電気的に接続する配線２９Ｅとを形成する。ここまでの工程により、下部電極２４Ｄ、容量絶縁膜２６Ｂおよび上部電極２９Ｄからなる容量Ｃ１が完成する。
図１５および図１６に示すように、本実施の形態１では、下層のソース配線である配線２４Ａによってゲート電極７とドレイン配線との間をシールドする構造が形成されているので、配線２４Ａより上層のソース配線でゲート電極７とドレイン配線との間をシールドする必要はない。そこで、本実施の形態１では、ソース配線である配線２９Ａが平面でゲート電極７と重ならないようにパターニングする。それにより、ソース配線である配線２９Ａとドレイン配線である配線２９Ｂとの間隔を広げることができるので、ソース、ドレイン間の寄生容量（Ｃｄｓ）を低減することができる。
配線２９Ａ、２９Ｂは、ＲＦパワーモジュールの電流容量を満たすために厚い膜厚（第２膜厚（８００ｎｍ程度））のＡｌ膜を主導電層として形成されている。そのため、１層目の配線である配線２４Ａ、２４Ｂの膜厚（第１膜厚）は、配線２９Ａ、２９Ｂの膜厚の半分以下（１００ｎｍ程度）にすることができる。ソース、ドレイン間の寄生容量（Ｃｄｓ）は、同一配線層におけるソース配線とドレイン配線との間隔と、容量電極の面積を決定するソース配線およびドレイン配線の厚さとによって決まることから、膜厚の厚い配線２９Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とした場合に比べて、本実施の形態１のように、膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とした場合の方がソース、ドレイン間の寄生容量（Ｃｄｓ）を低減することができる。すなわち、本実施の形態１によれば、ＬＤＭＯＳＦＥＴにおけるソース、ドレイン間の寄生容量（Ｃｄｓ）を低減できるので、ＬＤＭＯＳＦＥＴの出力インピーダンスの低下を抑制でき、出力電力および負荷効率の向上が可能となる。
また、膜厚の厚い配線２９Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とすると、チップＣＨＰの小型化に伴って、配線２９Ａと配線２９Ｂとの間隔が狭くなる。しかしながら、配線２９Ａ、２９Ｂの膜厚が厚いことから、狭い間隔で配線２９Ａと配線２９Ｂとを離間させてパターニングを行うことが困難になってしまう不具合を生じる。そこで、本実施の形態１のように、配線２９Ａの半分以下の膜厚である配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とすることにより、狭い間隔で配線２４Ａと配線２４Ｂとを離間させてパターニングを行うことになるが、このパターニングは容易に行うことができる。
次に、図１７および図１８に示すように、配線２９Ａ、配線２９Ｂ、２９Ｃ、２９Ｅおよび上部電極２９Ｄ上を含む酸化シリコン膜２６上にＣＶＤ法で膜厚１６００ｎｍ程度の酸化シリコン膜３０を堆積する。続いて酸化シリコン膜３０の一部をエッチングして配線２９Ａ、２９Ｂ、２９Ｃ、２９Ｅおよび容量Ｃ１の上部電極２９Ｄに達するスルーホール３１を形成する。なお、配線２９Ｅおよび上部電極２９Ｄに達するスルーホール３１は、図１７および図１８では図示されない領域に形成される。続いて、上記プラグ２３、２８を形成した工程と同様の工程により、スルーホール３１内にプラグ３２を形成する。
次に、図１９および図２０に示すように、プラグ３２上を含む酸化シリコン膜３０上に膜厚１０ｎｍ程度のＴｉ膜、膜厚２０００ｎｍ程度のＡｌ膜、および膜厚７５ｎｍ程度のＴｉＮ膜を順次積層して積層膜を形成する。次いで、フォトレジスト膜をマスクとしたエッチングによりこの積層膜をパターニングし、ＬＤＭＯＳＦＥＴのソース（ｎ＋型ソース領域１６およびｐ＋型半導体領域１７）および配線２４Ａ、２９Ａと電気的に接続する配線３３Ａと、ＬＤＭＯＳＦＥＴのドレイン（ｎ−型オフセットドレイン領域９、ｎ型オフセットドレイン領域１３およびｎ＋型ドレイン領域１５）および配線２４Ｂ、２９Ｂと電気的に接続する配線３３Ｂと、ゲート電極７および配線２４Ｃ、２９Ｃと電気的に接続する配線３３Ｃと、容量Ｃ１の下部電極２４Ｄおよび配線２９Ｅと電気的に接続する配線と、容量Ｃ１の上部電極２９Ｄと電気的に接続する配線とを形成する。なお、容量Ｃ１の下部電極２４Ｄおよび配線２９Ｅと電気的に接続する配線と、容量Ｃ１の上部電極２９Ｄと電気的に接続する配線とは、図１９および図２０に示されない領域にて形成される。配線３３Ｂの一部は後の工程にて後述するドレインパッドとなり、配線３３Ｃの一部は後の工程にて後述するゲートパッドとなる。
次に、配線３３Ａ、３３Ｂ、３３Ｃを含む酸化シリコン膜３０上に、ＣＶＤ法にて膜厚８００ｎｍ程度の酸化シリコン膜３４および膜厚３００ｎｍの窒化シリコン膜３５を堆積する。
続いて、フォトレジスト膜をマスクとして窒化シリコン膜３５および酸化シリコン膜３４をエッチングし、配線３３Ｂに達する開口部と、配線３３Ｃに達する開口部とを開口する。それにより、配線３３Ｂの一部からなるドレインパッド３３Ｄと、配線３３Ｃの一部からなるゲートパッド３３Ｇとを形成する。
次に、基板１の裏面を２８０ｎｍ程度研磨し、続いて基板１の裏面にソース裏面電極３６を形成する。ソース裏面電極３６は、たとえば膜厚６００ｎｍ程度のＮｉ（ニッケル）−Ｃｕ（銅）合金膜をスパッタリング法で堆積することによって形成することができる。
その後、基板１を分割領域（図示は省略）に沿って切断することにより、個々のチップＣＨＰへ個片化した後、ソース裏面電極３６を介して配線基板ＭＢ１に半田付けし、本実施の形態１の半導体装置を製造する。
ここで、図２１は、膜厚の厚い配線２９Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とした場合と、膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造とした場合とにおける、ＬＤＭＯＳＦＥＴのドレイン−ゲート間電圧（Ｖｄｇ）と帰還容量（Ｃｇｄ）との関係を示したものである。図２１において、“ＲＥＦ”で示すグラフは、配線２９Ａでゲート電極７とドレイン配線との間をシールドする構造とした場合のものであり、“ＳＥＰ”で示すグラフは、配線２４Ａでゲート電極７とドレイン配線との間をシールドする構造とした場合のものである。また、“ＳＥＰ”の後に付与されている長さは、配線２４Ａが隣接する配線２４Ｂに向かってゲート電極７から突出している長さを示すものである。
図２１に示すように、本実施の形態１である膜厚の薄い配線２４Ａでゲート電極７とドレイン配線との間をシールドする構造とした場合には、膜厚の厚い配線２９Ａでゲート電極７とドレイン配線との間をシールドする構造とした場合に比べて、ＬＤＭＯＳＦＥＴのドレイン−ゲート間電圧（Ｖｄｇ）に対する帰還容量（Ｃｇｄ）を低減することができた。すなわち、本実施の形態１によれば、ＬＤＭＯＳＦＥＴの帰還容量（Ｃｇｄ）を低減できるので、帰還容量（Ｃｇｄ）を利得倍して増加する入力容量（ミラー容量）を低減できる。その結果、本実施の形態１のＬＤＭＯＳＦＥＴの高周波電力増幅における電力利得および負荷効率を改善することができる。
（実施の形態２）
図２２は、本実施の形態２のチップＣＨＰ（図１、図３および図４参照）内に形成されたＬＤＭＯＳＦＥＴおよび容量の製造工程中の要部平面図であり、図２３は、そのＬＤＭＯＳＦＥＴおよび容量の要部断面図である。
図２２および図２３に示すように、本実施の形態２では、前記実施の形態１で説明したソース配線でありゲート電極７とドレイン配線（配線２９Ｂ、３３Ｂ）との間をシールドする配線２４Ａに、ゲート電極７上となる位置で開口部２４Ｅを設けたものである。本実施の形態２においては、図２３のように開口部２４Ｅが現れる断面では、開口部２４Ｅから見てドレイン配線である配線２４Ｂ側の配線２４Ａ（図２３中では開口部２４Ｅの右側の配線２４Ａ）が、ゲート電極７とドレイン配線（配線２９Ｂ、３３Ｂ）との間をシールドできる位置に配置されるように開口部２４Ｅを設けるものである。開口部２４Ｅを設けたことにより、開口部２４Ｅの分だけソース配線（配線２４Ａ）とゲート電極７との間の寄生容量（Ｃｇｓ）を形成する容量電極面積を小さくすることができる。それにより、ソース配線である配線２４Ａの一部でゲート電極７とドレイン配線（配線２９Ｂ、３３Ｂ）との間をシールドしつつ、ゲート電極７上には開口部２４Ｅを配置することができるので、ゲート電極７とドレイン配線（配線２９Ｂ、３３Ｂ）との間に形成される帰還容量（Ｃｇｄ）を低減しつつ、ソース配線（配線２４Ａ）とゲート電極７との間の寄生容量（Ｃｇｓ）も低減できる。その結果、本実施の形態２のＬＤＭＯＳＦＥＴは、前記実施の形態１のＬＤＭＯＳＦＥＴに比べてさらに出力容量を低減できるので、ＬＤＭＯＳＦＥＴの出力インピーダンスの低下をさらに抑制でき、出力電力および負荷効率のさらなる向上が可能となる。
なお、開口部２４Ｅは、配線２４Ａ、２４Ｂ、２４Ｃおよび容量Ｃ１の下部電極２４Ｄのパターニングの際に同時に形成されるので、本実施の形態１のＬＤＭＯＳＦＥＴおよび容量の製造工程は、前記実施の形態１と同様である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態においては、Ｃｏ膜を用いてシリサイド層を形成する場合について説明したが、Ｃｏ膜以外の金属膜、たとえばＴｉ膜を用いてシリサイド層を形成してもよい。
本発明の半導体装置およびその製造方法は、ＬＤＭＯＳＦＥＴを含む半導体装置およびその製造工程に適用できる。
本発明の実施の形態１である半導体装置が搭載されるＲＦパワーモジュールの回路ブロック図である。 ショットキバリアダイオード検波方式の検出回路を示す回路図である。 本発明の実施の形態１であるＲＦパワーモジュールの構造を示す上面図である。 図３中のＡ−Ａ線に沿った断面図である。 本発明の実施の形態１である半導体装置の製造方法を説明する要部平面図である。 図５中のＢ−Ｂ線およびＣ−Ｃ線に沿った断面を示す要部断面図である。 図５に続く半導体装置の製造工程中の要部平面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部平面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部平面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部平面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部平面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部平面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部平面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態１である半導体装置に含まれるＬＤＭＯＳＦＥＴのドレイン−ゲート間電圧に対する帰還容量の関係を示す説明図である。 本発明の実施の形態２である半導体装置の製造工程中の要部平面図である。 本発明の実施の形態２である半導体装置の要部断面図である。 本発明者らが検討したＬＤＭＯＳＦＥＴが形成されたチップの要部平面図である。 図２４中でＡ−Ａ線で示す位置での断面図である。
符号の説明
１ 基板
２ エピタキシャル層
３ 溝
４ ｐ型打ち抜き層（第１導電層）
５ ｐ型ウエル
６ ゲート絶縁膜
７ ゲート電極
７Ａ シリサイド層
９ ｎ−型オフセットドレイン領域（ドレイン低濃度領域）
１０ ｎ−型ソース領域
１１ ｐ型ハロー領域
１２ サイドウォールスペーサ
１３ ｎ型オフセットドレイン領域（ドレイン高濃度領域）
１５ ｎ＋型ドレイン領域
１６ ｎ＋型ソース領域
１７ ｐ＋型半導体領域
２０ 窒化シリコン膜（第１層間絶縁膜）
２１ 酸化シリコン膜（第１層間絶縁膜）
２２ コンタクトホール
２３ プラグ
２４Ａ 配線（第１ソース配線）
２４Ｂ 配線（第１ドレイン配線）
２４Ｃ 配線
２４Ｄ 下部電極
２４Ｅ 開口部
２６ 酸化シリコン膜（第２層間絶縁膜）
２６Ａ 開口部
２６Ｂ 容量絶縁膜
２７ スルーホール
２８ プラグ
２９Ａ 配線（第２ソース配線）
２９Ｂ 配線（第２ドレイン配線）
２９Ｃ、２９Ｅ 配線
２９Ｄ 上部電極
３０ 酸化シリコン膜
３１ スルーホール
３２ プラグ
３３Ａ、３３Ｂ、３３Ｃ 配線
３４ 酸化シリコン膜
３５ 窒化シリコン膜
３６ ソース裏面電極
１０１ 半導体基板
１０２ 金属電極
１０３ ソース領域
１０４ 打ち抜き層
１０５ ドレイン領域
１０６、１０７、１０８ 配線
１０９ ドレインパッド（ドレイン電極）
１１０ ゲート電極
１１１ ゲートパッド
１１２、１１３、１１４ 配線
ＡＪＣ１、ＡＪＣ２、ＡＪＣ３、ＡＪＣ４ 整合回路
ＡＭＰ１、ＡＭＰ２ 電力増幅回路
ＡＭＰ１１、ＡＭＰ１２、ＡＭＰ１３、ＡＭＰ２１、ＡＭＰ２２、ＡＭＰ２３ 増幅段
ＢＡＣ１、ＢＡＣ２ バイアス回路
ＢＩＴ１、ＢＩＴ２ バイアス制御信号入力端子
ＢＰ１ 電極（ボンディングパッド）
ＢＷ１ ボンディングワイヤ
Ｃ２２ 容量素子
ＣＨＰ チップ
ＣＮＤ１ 導体層
ＤＥＣ１、ＤＥＣ２ 検出回路
ＤＳ 素子分離領域
ＥＬＢ 裏面電極
ＧＮＤＴ 基準電位供給用端子
ＨＬ１ 窪み
ＩＬ１ 絶縁層（誘電体層）
ＩＰＴ１、ＩＰＴ２ 入力端子
ＭＢ１ 配線基板
ＭＢＢ 下面
ＭＢＴ 基板側端子
ＭＢＵ 上面
ＭＲ１ 封止樹脂
ＯＣＴ 外部接続端子
ＯＰＴ１、ＯＰＴ２、ＯＰＴ３、ＯＰＴ４ 出力端子
ＰＭ ＲＦパワーモジュール
ＰＰ１ 受動部品
ＰＳＣ１、ＰＳＣ２ 電源回路
Ｒ２３ 抵抗素子
ＳＤ１ ショットキバリアダイオード素子
ＳＬＤ、ＳＬＤ２ はんだ
ＶＨ１、ＶＨＣ ビアホール

Claims (5)

  1. 第１導電型の半導体基板の主面にて、チャネル形成領域を挟んで互いに離間して形成された第２導電型のソース領域およびドレイン領域と、
    前記チャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたＬＤＭＯＳＦＥＴを有する半導体装置であって、
    前記半導体基板の裏面にソース裏面電極が形成され、
    前記半導体基板中に、前記ソース領域と前記ソース裏面電極とを電気的に接続する第１導電層が形成され、
    前記半導体基板の前記主面上に、前記ドレイン領域と電気的に接続する複数層のドレイン配線、および前記ソース領域と電気的に接続する複数層のソース配線が形成され、
    前記複数層のドレイン配線および前記複数層のソース配線は、同じ配線層で形成され、
    前記複数層のソース配線のうちの最下層の第１膜厚は、前記複数層のソース配線のうちの前記第１ソース配線以外の第２ソース配線および前記複数層のドレイン配線のうちの前記第１ドレイン配線以外の第２ドレイン配線の第２膜厚より薄く、
    前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するように延在していることを特徴とする半導体装置。
  2. 第１導電型の半導体基板の主面にて、チャネル形成領域を挟んで互いに離間して形成された第２導電型のソース領域およびドレイン領域と、
    前記チャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたＬＤＭＯＳＦＥＴを有する半導体装置であって、
    前記半導体基板の裏面にソース裏面電極が形成され、
    前記半導体基板中に、前記ソース領域と前記ソース裏面電極とを電気的に接続する第１導電層が形成され、
    前記半導体基板の前記主面上に、前記ドレイン領域と電気的に接続する複数層のドレイン配線、および前記ソース領域と電気的に接続する複数層のソース配線が形成され、
    前記複数層のドレイン配線および前記複数層のソース配線は、同じ配線層で形成され、
    前記複数層のソース配線のうちの最下層の第１ソース配線および前記複数層のドレイン配線のうちの最下層の第１ドレイン配線の第１膜厚は、前記複数層のソース配線のうちの前記第１ソース配線以外の第２ソース配線および前記複数層のドレイン配線のうちの前記第１ドレイン配線以外の第２ドレイン配線の第２膜厚より薄く、
    前記第１ソース配線は、平面で前期ゲート電極と重ならずに前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するように延在していることを特徴とする半導体装置。
  3. 第１導電型の半導体基板の主面にて、チャネル形成領域を挟んで互いに離間して形成された第２導電型のソース領域およびドレイン領域と、
    前記チャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたＬＤＭＯＳＦＥＴを有する半導体装置であって、
    前記半導体基板の裏面にソース裏面電極が形成され、
    前記半導体基板中に、前記ソース領域と前記ソース裏面電極とを電気的に接続する第１導電層が形成され、
    前記半導体基板の前記主面上に、前記ドレイン領域と電気的に接続する複数層のドレイン配線、および前記ソース領域と電気的に接続する複数層のソース配線が形成され、
    前記複数層のドレイン配線および前記複数層のソース配線は、同じ配線層で形成され、
    前記複数層のソース配線のうちの最下層の第１ソース配線および前記複数層のドレイン配線のうちの最下層の第１ドレイン配線の第１膜厚は、前記複数層のソース配線のうちの前記第１ソース配線以外の第２ソース配線および前記複数層のドレイン配線のうちの前記第１ドレイン配線以外の第２ドレイン配線の第２膜厚より薄く、
    前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するように延在し、
    前記半導体基板の前記主面上に下部電極、容量絶縁膜および上部電極を備えた容量素子が形成され、
    前記下部電極は、前記第１ソース配線および前記第１ドレイン配線と同じ配線層にて形成され、
    前記第１ソース配線、前記第１ドレイン配線および前記下部電極は、タングステンを主導電層とし、
    前記第２ソース配線、前記第２ドレイン配線および前記上部電極は、アルミニウムを主導電層とすることを特徴とする半導体装置。
  4. 第１導電型の半導体基板の主面にて、チャネル形成領域を挟んで互いに離間して形成された第２導電型のソース領域およびドレイン領域と、
    前記チャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを備えたＬＤＭＯＳＦＥＴを有する半導体装置であって、
    前記半導体基板の裏面にソース裏面電極が形成され、
    前記半導体基板中に、前記ソース領域と前記ソース裏面電極とを電気的に接続する第１導電層が形成され、
    前記半導体基板の前記主面上に、前記ドレイン領域と電気的に接続する複数層のドレイン配線、および前記ソース領域と電気的に接続する複数層のソース配線が形成され、
    前記複数層のドレイン配線および前記複数層のソース配線は、同じ配線層で形成され、
    前記複数層のソース配線のうちの最下層の第１ソース配線および前記複数層のドレイン配線のうちの最下層の第１ドレイン配線の第１膜厚は、前記複数層のソース配線のうちの前記第１ソース配線以外の第２ソース配線および前記複数層のドレイン配線のうちの前記第１ドレイン配線以外の第２ドレイン配線の第２膜厚より薄く、
    前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するように延在し、
    前記半導体基板の前記主面上に下部電極、容量絶縁膜および上部電極を備えた容量素子が形成され、
    前記下部電極は、前記第１ソース配線および前記第１ドレイン配線と同じ配線層にて形成され、
    前記第１ソース配線、前記第１ドレイン配線および前記下部電極は、タングステンを主導電層とし、
    前記第２ソース配線、前記第２ドレイン配線および前記上部電極は、アルミニウムを主導電層とし、
    前記容量絶縁膜は、窒化シリコンを主成分とすることを特徴とする半導体装置。
  5. 第１導電型の半導体基板の主面に形成された第２導電型のソース領域、第２導電型のドレイン領域およびゲート電極からなるＬＤＭＯＳＦＥＴと、前記半導体基板の前記主面上に形成され前記ソース領域と電気的に接続する複数層のソース配線と、前記半導体基板の前記主面上に形成され前記ドレイン領域と電気的に接続する複数層のドレイン配線と、前記半導体基板の前記主面上に形成された下部電極、容量絶縁膜および上部電極を備えた容量素子とを有する半導体装置の製造方法であって、
    （ａ）前記半導体基板の前記主面に前記ＬＤＭＯＳＦＥＴを形成する工程、
    （ｂ）前記半導体基板の前記主面上に第１層間絶縁膜を形成する工程、
    （ｃ）前記第１層間絶縁膜上にタングステンを主成分とする第１導電性膜を形成し、前記第１導電性膜をパターニングして前記複数層のソース配線のうちの最下層の第１ソース配線、前記複数層のドレイン配線のうちの最下層の第１ドレイン配線および前記下部電極を形成する工程、
    （ｄ）前記第１ソース配線、前記第１ドレイン配線および前記下部電極上を含む前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程、
    （ｅ）前記第２層間絶縁膜に前記下部電極に達する開口部を形成する工程、
    （ｆ）前記開口部の底部で前記下部電極と接する前記容量絶縁膜を前記開口部内に選択的に形成する工程、
    （ｇ）前記容量絶縁膜上を含む前記第２層間絶縁膜上にアルミニウムを主成分とする第２導電性膜を形成し、前記第２導電性膜をパターニングして前記複数層のソース配線のうちの第２ソース配線、前記複数層のドレイン配線のうちの第２ドレイン配線および前記上部電極を形成する工程、
    を含み、
    前記第１導電性膜の第１膜厚は、前記第２導電性膜の第２導電性膜の第２膜厚より薄く、
    前記第１ソース配線は、前記ゲート電極と前記第２ドレイン配線との間を電気的に遮蔽するようにパターニングすることを特徴とする半導体装置の製造方法。
JP2007098348A 2007-04-04 2007-04-04 半導体装置およびその製造方法 Pending JP2008258369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007098348A JP2008258369A (ja) 2007-04-04 2007-04-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007098348A JP2008258369A (ja) 2007-04-04 2007-04-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008258369A true JP2008258369A (ja) 2008-10-23

Family

ID=39981648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007098348A Pending JP2008258369A (ja) 2007-04-04 2007-04-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008258369A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123774A (ja) * 2008-11-20 2010-06-03 Denso Corp 半導体装置
CN102184911A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 大功率高频器件密勒寄生电容屏蔽结构
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
JP7414876B2 (ja) 2016-03-17 2024-01-16 ウルフスピード インコーポレイテッド バイパスされたゲート構造を有するトランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123774A (ja) * 2008-11-20 2010-06-03 Denso Corp 半導体装置
CN102184911A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 大功率高频器件密勒寄生电容屏蔽结构
JP7414876B2 (ja) 2016-03-17 2024-01-16 ウルフスピード インコーポレイテッド バイパスされたゲート構造を有するトランジスタ
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US11139231B2 (en) 2017-04-04 2021-10-05 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Similar Documents

Publication Publication Date Title
JP4891415B2 (ja) 半導体装置
JP5042492B2 (ja) 半導体装置
US8129784B2 (en) Semiconductor device
JP5175482B2 (ja) 半導体装置
US9640654B2 (en) Semiconductor device
JP2001094094A (ja) 半導体装置およびその製造方法
JP2008042038A (ja) 電子装置および半導体装置
JP2014207252A (ja) 半導体装置およびその製造方法ならびに携帯電話機
JP2006278832A (ja) 半導体装置および電子装置
JP2008258369A (ja) 半導体装置およびその製造方法
JP2012124506A (ja) 半導体装置
JP2007053124A (ja) 半導体装置
JP2004096119A (ja) 半導体装置およびその製造方法
JP2006013070A (ja) 半導体装置およびその製造方法
JP2006019612A (ja) 半導体装置およびその製造方法
JP5374553B2 (ja) 半導体装置
JP2005327827A (ja) 半導体装置およびその製造方法
JP2008252113A (ja) 半導体装置
JP2012015531A (ja) 半導体装置
JP2004096118A (ja) 半導体装置およびその製造方法