JP2007149930A

JP2007149930A - 電子装置およびその製造方法

Info

Publication number: JP2007149930A
Application number: JP2005341780A
Authority: JP
Inventors: Tomio Yamada; 富男山田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-11-28
Filing date: 2005-11-28
Publication date: 2007-06-14

Abstract

【課題】電力増幅機能を有する電子装置の小型化や薄型化を可能とする電子装置およびその製造方法を提供する。
【解決手段】携帯電話などに使用されるＲＦパワーモジュール１は、電力増幅回路を有する半導体チップ２と、半導体チップ２のバンプ電極３ａに接続端子４を介して電気的に接続されたリード部５と、接続端子４に接着された絶縁膜６と、それらを封止する封止樹脂部７とを有している。封止樹脂部７の底面７ｂでは、半導体チップ２の裏面電極３ｂが露出されている。絶縁膜６と接続端子４は、フレキシブル配線基板から形成されたものである。絶縁膜６は、枠状の平面形状を有し、絶縁膜６の開口部６ａの下方に半導体チップ２が位置している。
【選択図】図８

Description

本発明は、電子装置およびその製造方法に関し、特に、電力増幅機能を有する電子装置およびその製造技術に適用して有効な技術に関する。

近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、ＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信装置（移動通信機器、例えば携帯電話機等）が世界的に普及している。

一般に、この種の移動体通信装置は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給する高周波電力増幅器（ＲＦパワーモジュール）、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。

特開平６−６１４０６号公報（特許文献１）には、リードフレームのアイランド上に複数の半導体素子（チップ）を搭載し、リードフレームのインナリードとチップ間をテ−プキャリアのインナリードとアウタリードで接続し、チップ間は、テープキャリアの接続リ−ドで接続することによって、マルチチップの高密度実装を行う技術が記載されている。

また、特開２００２−２０８６６８号公報（特許文献２）には、主面に複数のパッドが形成された半導体チップと、両端に接続端子が形成されたチップ部品と、半導体チップとチップ部品とが搭載されるモジュール基板と、チップ部品とモジュール基板の基板側端子とを半田によって接続する半田接続部と、半導体チップのパッドとこれに対応するモジュール基板の基板側端子とを接続する金線と、半導体チップ、チップ部品、半田接続部および金線を覆うとともに絶縁性のシリコーン樹脂や低弾性エポキシ樹脂などの低弾性樹脂によって形成された封止部とから成り、半田接続部の半田の再溶融による流れ出しを防止する技術が記載されている。

また、米国特許第６７６５２８４号明細書（特許文献３）には、リードフレームに半導体チップを搭載してパッケージ化する技術が記載されている。
特開平６−６１４０６号公報特開２００２−２０８６６８号公報米国特許第６７６５２８４号明細書

本発明者の検討によれば、次のことが分かった。

一般的なＲＦパワーモジュールは、複数の絶縁体層と複数の配線層とを積層して一体化した多層配線基板上に電力増幅回路を有する半導体チップなどを実装した構造を有している。このＲＦパワーモジュールに使用される多層配線基板には、絶縁体層にアルミナなどのセラミック材料を使用したセラミック基板やガラスエポキシ樹脂などを使用した樹脂基板がある。しかしながら、多層配線基板は、構造が複雑で、高価である。

このため、リードフレームを用いてＲＦパワーモジュールを形成することが考えられる。リードフレームは多層配線基板に比べて安価であるため、ＲＦパワーモジュールの製造コストを低減できる。電力増幅回路を有する半導体チップをリードフレームに搭載し、半導体チップの電極とリードフレームのリード部との間をワイヤボンディングしてから樹脂封止を行い、リードフレームを切断することで、ＲＦパワーモジュールを製造することができる。

近年、移動体通信装置の小型化および薄型化の要求に伴い、そこに搭載するＲＦパワーモジュールのような電子装置にも、小型化および薄型化が要求されている。しかしながら、上記のようにワイヤボンディングを用いてＲＦパワーモジュールを製造した場合、ワイヤループの高さの分だけ封止樹脂の厚みを厚くしなければならず、ＲＦパワーモジュールの厚みが厚くなってしまう。このため、ＲＦパワーモジュールの薄型化には不利となる。

本発明の目的は、電子装置の小型化や薄型化を可能とする技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、電力増幅機能を有する電子装置であって、電力増幅回路を有する半導体チップと、前記半導体チップの表面に形成された複数のバンプ電極と、前記半導体チップの裏面に形成された裏面電極と、前記複数のバンプ電極とそれぞれ電気的に接続された複数の導体部と、前記複数の導体部と接着された絶縁体部と、前記複数の導体部とそれぞれ電気的に接続され前記複数の導体部を介して前記複数のバンプ電極にそれぞれ電気的に接続された複数のリード部とを有するものである。

また、本発明は、電力増幅機能を有する電子装置の製造方法であって、（ａ）電力増幅回路を有し、表面に複数のバンプ電極が形成された半導体チップを準備する工程、（ｂ）複数の導体部が接着された絶縁体部を準備する工程、（ｃ）複数のリード部を有するリードフレームを準備する工程、（ｄ）前記半導体チップの前記複数のバンプ電極を前記複数の導体部に電気的に接続する工程、（ｅ）前記複数の導体部を、前記リードフレームの前記複数のリード部に電気的に接続する工程、（ｆ）前記リードフレームを切断する工程を有するものである。

また、本発明は、電力増幅機能を有する電子装置の製造方法であって、（ａ）電力増幅回路を有し、表面に複数のバンプ電極が形成された半導体チップを準備する工程、（ｂ）複数の導体部が接着された絶縁体部を準備する工程、（ｃ）複数のリード部を有するリードフレームを準備する工程、（ｄ）前記半導体チップの前記複数のバンプ電極を前記複数の導体部に電気的に接続する工程、（ｅ）前記複数の導体部を、前記リードフレームの前記複数のリード部に電気的に接続する工程、（ｆ）前記リードフレームを切断する工程、（ｇ）前記複数のリード部に接続すべき複数の第１端子と、前記裏面電極に接続すべき第２端子とを有する実装基板を準備する工程、（ｈ）前記実装基板の前記複数の第１端子に前記複数のリード部を電気的に接続し、前記実装基板の前記第２端子に前記裏面電極を電気的に接続する工程を有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

電子装置の小型化や薄型化が可能になる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本実施の形態の電子装置は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置、移動通信機器）に使用（搭載）されるＲＦ（Radio Frequency）パワーモジュールなどの電力増幅モジュール（電子装置）、またはその電力増幅モジュールに使用される電子装置である。

ここで、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。本実施の形態の電子装置（半導体装置）であるＲＦパワーモジュール１は、例えばこれらの周波数帯（高周波帯）で使用されるＲＦパワーモジュールである。なお、高周波とは概ね５００ＭＨｚ以上の周波数を言う。

図１は、例えばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話機システムＤＰＳの一例を示している。このデジタル携帯電話システムＤＰＳは、マザーボード（実装基板）ＭＢ上に搭載されたモジュール、回路および素子等によって構築されている。

図１の符号１は本実施の形態の電子装置であるＲＦパワーモジュール、符号ＡＮＴは信号電波の送受信用のアンテナ、符号ＦＥＭはフロントエンド・モジュール、符号ＢＢＣは音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路である。符号ＦＭＣは受信信号をダウンコンバートして復調し、ベースバンド信号を生成したり、送信信号を変調したりする変復調用回路、符号ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタ、符号１０４ａ，１０４ｂはＲＦパワーモジュール１の入力端子、符号１０６ａ，１０６ｂはパワーモジュール１の出力端子である。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。

ベースバンド回路ＢＢＣは、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュールＦＥＭは、ローパスフィルタＬＰＦ１，ＬＰＦ２、スイッチ回路（アンテナスイッチ回路）ＳＷ１，ＳＷ２、コンデンサＣ１，Ｃ２および分波器ＷＤＣを有している。ローパスフィルタＬＰＦ１，ＬＰＦ２は高調波を減衰させる回路、スイッチ回路ＳＷ１，ＳＷ２は送受信信号切り換え用のスイッチ回路、コンデンサＣ１，Ｃ２は受信信号から直流成分をカットする素子、分波器ＷＤＣは、ＧＳＭ９００帯の信号と、ＤＣＳ１８００帯の信号とを分波する回路であり、これら回路および素子は１つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路ＳＷ１，ＳＷ２の切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路ＢＢＣから供給される。

次に、図２は、本実施の形態の電子装置であるＲＦパワーモジュール（高周波電力増幅器、高周波電力増幅装置、高周波電力増幅モジュール、電力増幅モジュール、電力増幅器モジュール、ＲＦモジュール、半導体装置、ＨＰＡ（High Power Amplifier）、電子装置）１の回路ブロック図の一例を示している。この図には、例えばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能なＲＦパワーモジュールの回路ブロック図（増幅回路）が示されている。なお、ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。

図２に示されるように、ＲＦパワーモジュール１の回路構成は、３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３からなるＧＳＭ９００（８２４〜９１５ＭＨｚ）用の電力増幅回路１０２Ａと、３つの増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３からなるＤＣＳ１８００（１７１０〜１９１０ＭＨｚ）用の電力増幅回路１０２Ｂと、それら電力増幅回路１０２Ａ，１０２Ｂの増幅動作の制御や補佐などを行う周辺回路１０３とを有している。

ＲＦパワーモジュール１の回路構成は、更に、ＧＳＭ９００用の入力端子１０４ａおよび電力増幅回路１０２Ａ間の整合回路（入力整合回路）１０５Ａと、ＤＣＳ１８００用の入力端子１０４ｂおよび電力増幅回路１０２Ｂ間の整合回路（入力整合回路）１０５Ｂとを有している。また、ＲＦパワーモジュール１の回路構成は、更に、ＧＳＭ９００用の出力端子１０６ａおよび電力増幅回路１０２Ａ間の整合回路（出力整合回路）１０７Ａと、ＤＣＳ１８００用の出力端子１０６ｂおよび電力増幅回路１０２Ｂ間の整合回路（出力整合回路）１０７Ｂとを有している。また、ＧＳＭ９００用の電力増幅回路１０２Ａの増幅段１０２Ａ１と増幅段１０２Ａ２の間には段間用の整合回路（段間整合回路）１０２ＡＭ１が設けられ、増幅段１０２Ａ２と増幅段１０２Ａ３の間には段間用の整合回路（段間整合回路）１０２ＡＭ２が設けられている。また、ＤＣＳ１８００用の電力増幅回路１０２Ｂの増幅段１０２Ｂ１と増幅段１０２Ｂ２の間には段間用の整合回路（段間整合回路）１０２ＢＭ１が設けられ、増幅段１０２Ｂ２と増幅段１０２Ｂ３の間には段間用の整合回路（段間整合回路）１０２ＢＭ２が設けられている。各整合回路はインピーダンスの整合を行う回路である。

周辺回路１０３は、制御回路１０３Ａと、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３にバイアス電圧を印加するバイアス回路１０３Ｂなどを有している。制御回路１０３Ａは、上記電力増幅回路１０２Ａ，１０２Ｂに印加する所望の電圧を発生する回路であり、電源制御回路１０３Ａ１およびバイアス電圧生成回路１０３Ａ２を有している。電源制御回路１０３Ａ１は、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３の各々の出力用の増幅素子（例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor））のドレイン端子に印加される第１電源電圧を生成する回路である。また、上記バイアス電圧生成回路１０３Ａ２は、上記バイアス回路１０３Ｂを制御するための第１制御電圧を生成する回路である。ここでは、電源制御回路１０３Ａ１が、ＲＦパワーモジュール１の外部のベースバンド回路ＢＢＣから供給される出力レベル指定信号に基づいて上記第１電源電圧を生成すると、バイアス電圧生成回路１０３Ａ２が電源制御回路１０３Ａ１で生成された上記第１電源電圧に基づいて、上記第１制御電圧を生成するようになっている。上記ベースバンド回路ＢＢＣは、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路１０２Ａ、１０２Ｂの出力レベルを指定する信号で、携帯電話と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。

図２に示されるＲＦパワーモジュール１の回路構成のうち、ＧＳＭ９００用の電力増幅回路１０２Ａと、ＤＣＳ１８００用の電力増幅回路１０２Ｂと、周辺回路１０３とは、１つの半導体チップ２内に形成されている。整合回路１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２，１０５Ａ，１０５Ｂ，１０７Ａ，１０７Ｂも、できるだけ半導体チップ２内に形成されていることが、携帯電話機全体の小型化を図る上では好ましいが、上記整合回路を構成する受動素子のうち、半導体チップ２内に形成しなかった（できなかった）受動素子は、マザーボードＭＤ（後述の実装基板４１に対応）上に実装した受動部品（後述のチップ部品４２に対応）などにより構成することができる。

ＲＦパワーモジュール１のＧＳＭ９００用の入力端子１０４ａに入力されたＲＦ（高周波）入力信号は、整合回路１０５Ａを経て電力増幅回路１０２Ａ、すなわち３つの増幅段１０２Ａ１〜１０２Ａ３で増幅され、整合回路１０７Ａを経てＧＳＭ９００用の出力端子１０６ａからＲＦ（高周波）出力信号として出力される。また、ＲＦパワーモジュール１のＤＣＳ１８００用の入力端子１０４ｂに入力されたＲＦ（高周波）入力信号は、整合回路１０５Ｂを経て電力増幅回路１０２Ｂ、すなわち３つの増幅段１０２Ｂ１〜１０２Ｂ３で増幅され、整合回路１０７Ｂを経てＤＣＳ１８００用の出力端子１０６ｂからＲＦ（高周波）出力信号として出力される。

このように、本実施の形態のＲＦパワーモジュール１は、電力増幅機能（電力増幅回路）を有する電子装置であり、２系統（すなわちＧＳＭ９００用およびＤＣＳ１８００用）の電力増幅回路１０２Ａ，１０２Ｂを有し、２系統の電力増幅回路１０２Ａ，１０２Ｂの送信周波数帯は、それぞれ０．９ＧＨｚ帯と１．８ＧＨｚ帯である。

図３は、本実施の形態の電子装置であるＲＦパワーモジュール１の上面図（表面図、平面図）、図４は、その下面図（裏面図、平面図）、図５〜図７は、その平面透視図（平面図）、図８〜図１０は、その断面図（側面断面図）である。図５〜図７は、図３と同様に、ＲＦパワーモジュール１を上面側から見た平面図であるが、図５は、封止樹脂７を透視した状態が示され、図６は、封止樹脂７および絶縁膜６を透視した状態が示され、図７は、封止樹脂７、絶縁膜６および接続端子４を透視した状態が示されている。なお、図５〜図７では、透視した封止樹脂部７の外形が点線で示されている。また、図５のＡ−Ａ線に沿ったＲＦパワーモジュール１の断面図が、図８にほぼ対応し、図５のＢ−Ｂ線に沿ったＲＦパワーモジュール１の断面図が、図９にほぼ対応し、図５のＣ−Ｃ線に沿ったＲＦパワーモジュール１の断面図が、図１０にほぼ対応する。

図３〜図１０に示されるように、本実施の形態のＲＦパワーモジュール１は、半導体チップ２を搭載したＱＦＰ（Quad Flat Package）形態の封止型（樹脂封止型）のＲＦパワーモジュールである。本実施の形態のＲＦパワーモジュール１は、複数のバンプ電極３ａを有する半導体チップ２と、複数のバンプ電極３ａに複数の接続端子（導体部、導体パターン、導体膜部）４を介してそれぞれ電気的に接続された複数のリード部（リード、導体部）５と、複数の接続端子４に接着された絶縁膜（絶縁体部）６と、それらを封止する封止樹脂部７とを有している。

半導体チップ２は、図２の回路ブロック図において半導体チップ２を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ２である。従って、半導体チップ２は増幅回路（電力増幅回路）を含んでいる。半導体チップ２内（または表層部分）には、電力増幅回路１０２Ａ，１０２Ｂの各増幅段を構成する半導体増幅素子（例えばＭＩＳＦＥＴ、ヘテロ接合バイポーラトランジスタまたはＨＥＭＴ（High Electron Mobility Transistor）など）、周辺回路１０３を構成する半導体素子、および整合回路１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ１，１０５Ａ，１０５Ｂ，１０７Ａ，１０７Ｂを構成する受動素子などが形成されている。このように、ＲＦパワーモジュール１は電力増幅回路（１０２Ａ，１０２Ｂ）を有しており、半導体チップ２にその電力増幅回路（１０２Ａ，１０２Ｂ）が形成されている。

半導体チップ２の表面（素子形成側の主面）２ａには、図７〜図９などに示されるように、複数のバンプ電極（突起状電極）３ａが形成されている。バンプ電極３は、例えば半田バンプまたは金バンプなどからなり、半導体チップ２の表面２ａの周辺部に沿って設けられている。バンプ電極３が半田バンプである場合は、鉛（Ｐｂ）を含有しない鉛フリー半田からなる半田バンプであることが好ましい。各バンプ電極３は、半導体チップ２内に形成された半導体集積回路に電気的に接続されている。また、半導体チップ２の裏面（表面２ａとは反対側の主面）２ｂには、図８〜図１０などに示されるように、裏面電極３ｂが形成されている。

図１１は、一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)により形成した場合の半導体チップ２の要部断面図である。

図１１に示されるように、ｐ^＋型単結晶シリコンからなる半導体基板２０１の主面には、ｐ⁻型単結晶シリコンからなるエピタキシャル層２０２が形成され、エピタキシャル層２０２の主面の一部には、ＬＤＭＯＳＦＥＴのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するｐ型ウエル２０６が形成されている。ｐ型ウエル２０６の表面には、酸化シリコンなどからなるゲート絶縁膜２０７を介してＬＤＭＯＳＦＥＴのゲート電極２０８が形成されている。ゲート電極２０８は、例えばｎ型の多結晶シリコン膜あるいはｎ型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極２０８の側壁には、酸化シリコンなどからなるサイドウォールスペーサ２１１が形成されている。

エピタキシャル層２０２の内部のチャネル形成領域を挟んで互いに離間する領域には、ＬＤＭＯＳＦＥＴのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するｎ⁻型オフセットドレイン領域２０９と、ｎ⁻型オフセットドレイン領域２０９に接し、チャネル形成領域から離間して形成されたｎ型オフセットドレイン領域２１２と、ｎ型オフセットドレイン領域２１２に接し、チャネル形成領域からさらに離間して形成されたｎ^＋型ドレイン領域２１３とからなる。これらｎ⁻型オフセットドレイン領域２０９、ｎ型オフセットドレイン領域２１２およびｎ^＋型ドレイン領域２１３のうち、ゲート電極２０８に最も近いｎ⁻型オフセットドレイン領域２０９は不純物濃度が最も低く、ゲート電極２０８から最も離間したｎ^＋型ドレイン領域２１３は不純物濃度が最も高い。

ＬＤＭＯＳＦＥＴのソースは、チャネル形成領域に接するｎ⁻型ソース領域２１０と、ｎ⁻型ソース領域２１０に接し、チャネル形成領域から離間して形成され、ｎ⁻型ソース領域２１０よりも不純物濃度が高いｎ^＋型ソース領域２１４とからなる。ｎ⁻型ソース領域２１０の下部には、ｐ型ハロー領域（図示せず）を形成することもできる。

ｎ^＋型ソース領域２１４の端部（ｎ⁻型ソース領域２１０と接する側と反対側の端部）には、ｎ^＋型ソース領域２１４と接するｐ型打抜き層２０４が形成されている。ｐ型打抜き層２０４の表面近傍には、ｐ^＋型半導体領域２１５が形成されている。ｐ型打抜き層２０４は、ＬＤＭＯＳＦＥＴのソースと半導体基板２０１とを電気的に接続するための導電層であり、例えばエピタキシャル層２０２に形成した溝２０３の内部に埋め込んだｐ型多結晶シリコン膜によって形成される。

ＬＤＭＯＳＦＥＴのｐ型打抜き層２０４（ｐ^＋型半導体領域２１５）、ソース（ｎ^＋型ソース領域２１４）およびドレイン（ｎ^＋型ドレイン領域２１３）のそれぞれの上部には、絶縁膜（層間絶縁膜）２２１に形成されたコンタクトホール２２２内のプラグ２２３が接続されている。ｐ型打抜き層２０４（ｐ^＋型半導体領域２１５）およびソース（ｎ^＋型ソース領域２１４）には、プラグ２２３を介してソース電極２２４ａ（配線２２４）が接続され、ドレイン（ｎ^＋型ドレイン領域２１３）には、プラグ２２３を介してドレイン電極２２４ｂ（配線２２４）が接続されている。

ソース電極２２４ａおよびドレイン電極２２４ｂのそれぞれには、ソース電極２２４ａおよびドレイン電極２２４ｂを覆う絶縁膜（層間絶縁膜）２２５に形成されたスルーホール２２６内のプラグ２２７を介して配線２２８が接続されている。絶縁膜２２５上に、配線２２８を覆うように、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜（絶縁膜）２２９が形成されている。表面保護膜２２９には、開口部２３０が複数形成され、各開口部２８０から露出する配線２２８上に、金膜などのＵＢＭ（Under Bump Metal、バンプ下地金属層）膜２３１を介して半田バンプなどのバンプ電極２３２（上記バンプ電極３ａに対応するもの）が形成されている。また、半導体基板２０１の裏面には裏面電極（ソース裏面電極）２３３（上記裏面電極３ｂに対応するもの）が形成されている。

図１２は、他の一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）により形成した場合の半導体チップ２の要部断面図である。

図１２に示されるように、半絶縁性のＧａＡｓ基板（半導体基板）２５１上にｎ^＋型ＧａＡｓ層よりなるサブコレクタ層２５２が形成され、サブコレクタ層２５２上にＨＢＴ２５３が形成されている。

各ＨＢＴ２５３は、サブコレクタ層２５２上に形成された金などからなるコレクタ電極２５４と、このコレクタ電極２５４とは所定間隔だけ離間して形成されたコレクタメサ２５５を有している。コレクタメサ２５５は、例えばｎ型ＧａＡｓ層より形成され、コレクタメサ２５５とコレクタ電極２５４はサブコレクタ層２５２を介して電気的に接続されている。

コレクタメサ２５５上には、例えばｐ型ＧａＡｓ層よりなるベースメサ２５６が形成されている。ベースメサ２５６上の周辺領域には金等よりなるベース電極２５７が形成されている。ベースメサ２５６の略中央部上にエミッタ層２５８が形成され、エミッタ層２５８上にエミッタ電極２５９が形成されている。エミッタ層２５８は、例えばｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を積層した層より形成され、エミッタ電極２５９は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(ｐ型ＧａＡｓ層)２５６とエミッタ層（ｎ型ＩｎＧａＰ層）２５８との間には異種半導体接合（ヘテロ接合）が形成されている。

コレクタ電極２５４には、絶縁膜２６１に形成されたコンタクトホール２６２を介してコレクタ配線２６３が接続されている。エミッタ電極２５９には、絶縁膜２６４，２６１に形成されたスルーホール２６５を介してエミッタ配線２６６が接続されている。エミッタ配線２６６よりも上層の構造については、ここでは図示およびその説明を省略するが、この場合も、半導体チップ２の表面には、上記バンプ電極３ａに対応するものが形成されている。

図３〜図１０に示されるように、半導体チップ２の複数のバンプ電極３ａは、複数の接続端子４にそれぞれ接合されて電気的に接続されている。すなわち、図５〜図１０などに示されるように、半導体チップ２は、半導体チップ２の表面（バンプ電極３ａ形成側の主面）２ａが各接続端子４の主面（半導体チップ２に対向する側の主面）４ｃに対向する向きで、複数の接続端子４上に搭載（配置）され、各バンプ電極３ａが各接続端子４の主面４ｃの端部４ａ近傍領域に接合されて電気的に接続されている。従って、半導体チップ２は複数の接続端子４にフェイスダウンでフリップチップ接続されている。バンプ電極３ａと接続端子４とは、圧着、熱圧着、超音波接続または半田接続などにより接合（接続）されている。

また、図５、図６および図８〜図１０などに示されるように、複数のリード部５が、複数の接続端子４にそれぞれ接合されて電気的に接続されている。すなわち、各接続端子４のバンプ電極３ａに接続された側の端部４ａとは逆側の端部４ｂ近傍領域の主面４ｃに、各リード部５の端部近傍（インナリード部５ａ）が接合されて電気的に接続されている。接続端子４とリード部５とは、圧着、熱圧着または超音波接続などにより接合（接続）されている。

このように、各接続端子４の主面４ｃのうち、一方の端部４ａ近傍領域にバンプ電極３ａが接合され、他方の端部４ｂ近傍領域にリード部５が接合された構造となっている。このため、接続端子４は、バンプ電極３ａとリード部５との間に介在して、両者を電気的に接続するための導体部（導電体部）である。従って、複数のリード部５は、複数の接続端子４を介して、半導体チップ２の表面２ａの複数のバンプ電極３ａにそれぞれ電気的に接続され、半導体チップ２内に形成された半導体集積回路に電気的に接続されている。

各接続端子４は、導体膜（導電体膜）からなるが、好ましくは、銅（Ｃｕ）または銅合金などの金属膜（例えば銅箔）からなり、必要に応じて、接続端子４およびリード５に接続される側の主面４ｃにめっき膜が形成されている。このめっき膜は、例えばニッケル（Ｎｉ）めっき膜とその上層の金（Ａｕ）めっき膜の積層膜や、スズ（Ｓｎ）めっき膜などにより形成することができる。

絶縁膜６は、絶縁体材料からなる絶縁体部であり、複数の接続端子４に接着されている。本実施の形態では、絶縁膜６は、例えばポリイミドなどの有機絶縁膜からなり、テープ状（フィルム状、薄膜状）の部材であり、複数の接続端子４の主面（主面４ｃとは逆側の主面）４ｄに接着材（図示省略）などを介して接着されている。

絶縁膜６と複数の接続端子４は、後述するように、同じフレキシブル配線基板（フレキシブル基板、テープ基板）から形成されたものであり、絶縁膜６は、そのフレキシブル配線基板の絶縁性の基材層（後述するベースフィルム１２に対応）により形成され、接続端子４は、そのフレキシブル配線基板の導体層（後述する導体パターン１３に対応）により形成されたものである。従って、複数の接続端子は、同じ導電体材料からなる。封止樹脂部７形成前の状態において、絶縁膜６は複数の接続端子４を（一体的に）保持する機能を有している。

複数のリード部５は、同じリードフレームから形成されたものであり、同じ導電体材料からなり、それぞれ折り曲げ加工が施されている。例えば銅（Ｃｕ）または銅合金などの金属材料によりリード部５が形成されている。

封止樹脂部７は、樹脂材料からなり、フィラーなどを含有することができる。封止樹脂部７を構成する樹脂材料としては、例えば熱硬化性樹脂などを用いることができ、例えばエポキシ樹脂などを用いることができる。封止樹脂部７に含有されるフィラーとしては、シリカなどを用いることができる。封止樹脂部７により、半導体チップ２、複数の接続端子４、複数のリード部５（のインナリード部）および絶縁膜６が封止され（覆われ）、保護される。また、半導体チップ２の複数のバンプ電極３ａと複数の接続端子４との接続部や、複数の接続端子４と複数のリード部５との接続部も、封止樹脂部７によって封止され（覆われ）、保護される。また、封止樹脂部７を構成する樹脂材料としてエポキシ樹脂を用いることで、封止樹脂部７の強度（弾性率）を高め、半導体チップ２のバンプ電極３ａと複数の接続端子４との接続部や、接続端子４とリード部５との接続部などの保護機能を高めることができる。

絶縁膜６は、図５、図８および図９などに示されるように、中央に開口部６ａを有する枠状の平面形状を有している。絶縁膜６の開口部６ａの平面寸法は、半導体チップ２の平面寸法よりも大きいことが好ましい。また、半導体チップ２と絶縁膜６とが平面的に重ならず、開口部６ａの下方に半導体チップ２が配置されていることが好ましい。これにより、半導体チップ２の表面２ａの上方に絶縁膜６が存在しなくなるので、半導体チップ２の表面２ａ上を封止樹脂部７で密着して覆うことができ、バンプ電極３ａと接続端子４との接続部やバンプ電極３ａ自身を封止樹脂部７で密着して覆うことができる。このため、半導体チップ２のバンプ電極３ａと接続端子４との電気的接続の信頼性を向上させ、ＲＦパワーモジュール１の信頼性を向上させることができる。

封止樹脂部７の底面（裏面、下面）７ｂでは、図４および図８〜図１０などに示されるように、半導体チップ２の裏面２ｂが露出されている。半導体チップ２の裏面２ｂには裏面電極３ｂが形成されているので、封止樹脂部７の底面７ｂで半導体チップ２の裏面電極３ｂが露出されている。このため、ＲＦパワーモジュール１をマザーボードまたは実装基板（後述する実装基板４１に対応）などに実装する際に、半導体チップ２の裏面電極３ｂを実装基板の電極または端子（後述する基板側端子４３に対応）に接続可能となっている。

各リード部５と接続端子４との接続部は封止樹脂部７内に封止されているが、各リード部５の接続端子４と接続された側とは逆側の部分（アウタリード部５ｂ）は、封止樹脂部７の側面７ｃから突出して露出されている。図８〜図１０などに示されるように、各リード部５の封止樹脂部７から突出した部分（アウタリード部５ｂ）は、折り曲げられて、リード部５の一部（アウタリード部５ｂ）の下面５ｃが封止樹脂部７の底面７ｂ（半導体チップ２の裏面２ｂ）と、略同一平面とされている。封止樹脂部７から露出または突出するリード部５（アウタリード部５ｂ）が、ＲＦパワーモジュール１の外部端子（外部接続端子）として機能する。すなわち、各リード部５は、封止樹脂部７内に封止されたインナリード部５ａと、封止樹脂部７から露出されたアウタリード部５ｂとを有し、インナリード部５ａに接続端子４が接合され、アウタリード部５ｂは外部端子として機能する。

また、本実施の形態では、ＲＦパワーモジュール１をＱＦＰ形態としたが、ＱＦＮ（Quad Flat Non-leaded package）形態とすることもでき、この場合、複数のリード部５全体が封止樹脂部７内に封止され、リード部５は封止樹脂部７から突出しないが、封止樹脂部７の底面７ｂで各リード部５の一部の下面５ｃが露出されて外部端子となる。

次に、本実施の形態のＲＦパワーモジュール１の製造工程（製造方法）を図面を参照して説明する。

図１３は、本実施の形態のＲＦパワーモジュール１の製造工程を示す製造プロセスフロー図である。図１４〜図２７は、本実施の形態の半導体装置の製造工程中の要部平面図または要部断面図である。図１４〜図２７のうち、図１４、図１５、図１７、図１９、図２０、図２２および図２４は平面図であり、図１６、図１８、図２１、図２３および図２５〜図２７は断面図である。また、図１５と図１６とは同じ工程段階中の平面図および断面図に対応し、図１７と図１８とは同じ工程段階中の平面図および断面図に対応し、図２０と図２１とは同じ工程段階中の平面図および断面図に対応し、図２２と図２３とは同じ工程段階中の平面図および断面図に対応し、図２４と図２５とは同じ工程段階中の平面図および断面図に対応し、各断面図は、各平面図に示されたＤ−Ｄ線の断面にほぼ対応する。

本実施の形態の電子装置であるＲＦパワーモジュール１は、次のようにして製造することができる。

まず、半導体チップ２とフレキシブル配線基板（ＦＰＣ）１１を準備する（ステップＳ１）。図１４には、半導体チップ２の全体平面図（上面図）が示され、図１５には、フレキシブル配線基板１１の要部平面図が示され、図１６には、フレキシブル配線基板１１の要部断面図（図１５のＤ−Ｄ線の断面に対応）が示されている。

半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に半導体集積回路やバンプ電極を形成した後、ダイシングなどにより半導体基板を各半導体チップ２に分離することなどにより、形成することができる。図１４に示されるように、半導体チップ２は、半導体チップ２内に形成された半導体集積回路に電気的に接続された複数のバンプ電極３ａを、半導体チップ２の表面２ａに有している。フレキシブル配線基板１１より半導体チップ２を先に製造しても、半導体チップ２よりフレキシブル配線基板１１を先に製造しても、あるいは、半導体チップ２とフレキシブル配線基板１１を同時に製造してもよい。

また、図１５および図１６に示されるように、フレキシブル配線基板１１は、絶縁性のベースフィルム（基材層、絶縁膜、絶縁基板）１２と、ベースフィルム１２上に接着材層などを介して接着された導体パターン（配線パターン、導体層、導体部）１３とを有しており、この導体パターン１３は、後で上記複数の接続端子４となる導体パターン１３ａを含んでいる。ベースフィルム１２は、ポリイミドなどの有機絶縁膜かなり、可撓性を有している。導体パターン１３は、例えば銅箔などからなり、その表面には、めっき膜（例えばニッケル（Ｎｉ）めっき膜とその上層の金（Ａｕ）めっき膜の積層膜、あるいはスズ（Ｓｎ）めっき膜など）が形成されている。

ベースフィルム１２は、後で上記絶縁膜６となる第１部分（絶縁体部）１２ａと、第１部分１２ａとは分離された本体部１２ｂとを有している。ベースフィルム１２の本体部１２ｂの両サイドには、フレキシブル配線基板１１を送るために使用されるスプロケットホール（孔）１４が形成されている。従って、フレキシブル配線基板１２は、テープキャリア（テープ基板、テープ状フレキシブル配線基板）である。図１５に示されるように、点線で囲まれた単位領域１６が繰り返されて、フレキシブル配線基板１１が構成されており、例えばリールに巻き取った状態などで保管することができる。なお、単位領域１６は、一つのＲＦパワーモジュール１１を製造するために使用する、フレキシブル配線基板１１の単位領域である。

フレキシブル配線基板１１の導体パターン１３のうちの、後で上記接続端子４となる導体パターン１３ａは、本体部１２ｂの開口部１５で空中に飛び出した状態で露出され、ベースフィルム１２の第１部分１２ａによって一体的に保持されている。このベースフィルム１２の第１部分１２ａは、本体部１２ｂの開口部１５内に配置されており、第１部分１２ａと本体部１２ｂとは互いに分離されている。第１の部分１２ａは、上記絶縁膜６と同様の形状を有しており、中央に開口部（上記開口部６ａに相当するもの）を有する枠状の平面形状を有している。従って、フレキシブル配線基板１１は、上記複数の接続端子４（導体パターン１３ａ）が接着された絶縁膜６（ベースフィルム１２の第１の部分１２ａ）を含んだ構造を有している。

次に、フレキシブル配線基板１１に半導体チップ２を搭載し、フレキシブル配線基板１１の導体パターン１３ａに半導体チップ２のバンプ電極３ａを接続（接合）する（ステップＳ２）。図１７（要部平面図）および図１８（要部断面図）には、フレキシブル配線基板１１に半導体チップ２を搭載してバンプ電極３ａを導体パターン１３ａに接続した状態を示されている。なお、図１８は、図１７のＤ−Ｄ線の断面にほぼ対応するが、図１７に示されている面が、図１８では下側として図示されている。また、図１７には、図１５の単位領域１６にほぼ対応する領域が示されている。

図１７および図１８に示されるように、ステップＳ２では、例えば、まず、フレキシブル配線基板１１上に半導体チップ２をフェイスダウンで搭載し、半導体チップ２のバンプ電極３ａがフレキシブル配線基板１１の導体パターン１３ａの先端部（後で接続端子４の端部４ａとなる部分）近傍に対向するように位置合わせする。それから、加熱した部材などで半導体チップ２の裏面２ｂ側を所定の時間、所定の圧力で押さえることで、バンプ電極３ａを加熱した状態で導体パターン１３ａに押し付ける。このようにして、半導体チップ２のバンプ電極３ａをフレキシブル配線基板１１の導体パターン１３ａ（接続端子４）に接合し、電気的に接続することができる。

本実施の形態とは異なり、フレキシブル配線基板１１にベースフィルムの１２の第１部分１２ａがない場合は、ベースフィルム１２に裏打ちされていない導体パターン１３ａが不安定となり、ステップＳ２の半導体チップ２のバンプ電極３ａと導体パターン１３ａの接続工程でバンプ電極３ａを導体パターン１３ａ上に位置決めしにくくなる。本実施の形態では、導体パターン１３ａの先端部近傍同士をベースフィルム１２の第１部分１２ａにより連結した状態とすることで、導体パターン１３ａの位置を安定させることができ、ステップＳ２の半導体チップ２のバンプ電極３ａと導体パターン１３ａの接続工程でバンプ電極３ａを導体パターン１３ａ上に位置決めするのが容易となり、バンプ電極３ａと導体パターン１３ａを的確に接合することができる。

次に、リードフレーム２１を準備する（ステップＳ３）。図１９には、リードフレーム２１の要部平面図が示されている。リードフレーム２１は、ステップＳ１の前、後または同時に準備してもよく、また、ステップＳ２の前、後または同時に準備してもよい。

リードフレーム２１は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料からなる。図１９に示されるように、リードフレーム２１は、フレーム枠２２と、その一端がフレーム枠２２と接続する複数のリード（リード部）２３とを有している。リード２３が、後で上記リード部５となる。リード２３の導体パターン１３ａ接合予定領域には、リード２３と導体パターン１３ａとの接合を容易とするためのめっき膜（例えば、金（Ａｕ）めっき膜、銀（Ａｇ）めっき膜または半田めっき膜など）が形成されている。また、リードフレーム２１のフレーム枠２２の両サイドには、フリードフレーム１１を送ったり、あるいは位置決めなどに使用可能な孔２５が形成されている。

また、図１９に示されるように、点線で囲まれた単位領域２４が繰り返されてリードフレーム２１が構成されており、リードフレーム２１は多連リードフレームである。なお、単位領域２４は、一つのＲＦパワーモジュール１１を製造するために使用する、リードフレーム２１の単位領域である。一つのＲＦパワーモジュール１を製造するためには、フレキシブル配線基板１１の一つの単位領域１６とリードフレーム２１の一つの単位領域２４とが使用される。

次に、フレキシブル配線基板１１の導体パターン１３ａとリードフレーム２１のリード２３とを接続（接合）する（ステップＳ４）。図２０（要部平面図）および図２１（要部断面図）には、フレキシブル配線基板１１の導体パターン１３ａとリードフレーム２１のリード２３とを接続（接合）した状態が示されている。また、図２０には、図１５の単位領域１６と図１９の単位領域２４にほぼ対応する領域が示されている。

ステップＳ４では、図２０および図２１に示されるように、例えば、半導体チップ２を搭載したフレキシブル基板１１とリードフレーム２１とを重ね、フレキシブル配線基板１１の導体パターン１３ａ（接続端子４）とリードフレーム２１のリード２３（リード部５）とを位置合わせして熱圧着などにより接合し、電気的に接続する。

また、ステップＳ４では、フレキシブル配線基板１１の導体パターン１３ａとリードフレーム２１のリード２３とを接合した後、リードフレーム２１からフレキシブル配線基板１１を引き離す（引き剥がす）。図２２（要部平面図）および図２３（要部断面図）には、リードフレーム２１からフレキシブル配線基板１１を引き離した（引き剥がした）状態が示されている。これにより、図２２および図２３に示されるように、フレキシブル配線基板１１のうち、導体パターン１３ａとベースフィルム１２の第１部分１２ａとがリードフレーム２１側に残り、他の部分（すなわちベースフィルム１２の本体部１２ｂと、導体パターン１３ａ以外の導体パターン１３）がリードフレーム２１から引き離されて（引き剥がされて）除去される。リードフレーム２１側に残って半導体チップ２のバンプ電極３ａとリード２３とを接続する導体パターン１３ａが接続端子４となり、ベースフィルム１２の第１部分１２ａが絶縁膜６となる。

次に、モールド工程を行い、図２４（要部平面図）および図２５（要部断面図）に示されるように、封止樹脂部７を形成する（ステップＳ５）。ステップＳ５では、半導体チップ２、ベースフィルム１２の第１の部分１２ａ（絶縁膜６）、導体パターン１３ａ（複数の接続端子４）および複数のリード２３（の上記インナリード部５ａとなる部分）が封止樹脂部７内に封止され、封止樹脂部７の底面７ｂで半導体チップ２の裏面２ｂの裏面電極３ｂが露出するように、封止樹脂部７を形成する。

ステップＳ５では、減圧した状態で樹脂封止する減圧モールド法（減圧トランスファモールド法）を用いて封止樹脂部７を形成することが好ましい。例えば、次のようにして封止樹脂部７を形成することができる。

まず、モールド装置の上金型を上げて、半導体チップ２が接続端子４を介して接続されたリードフレーム２１を下金型上に配置してから、上金型を下げてリードフレーム２１を固定する。上金型には、上金型と下金型との間の成型金型内（成形金型のキャビティ内）の空気および樹脂を外部へ送り出すためのエアベントが設けられている。続いて、真空ポンプなどを用いて成型金型内（成形金型のキャビティ内）を強制的に、例えば１Ｔｏｒｒ以下に減圧した後、樹脂タブレットをプレヒータで加熱し、樹脂粘度を下げてから液状化した封止用樹脂を成型金型内（成形金型のキャビティ内）へ圧送する。封止用樹脂は、例えばエポキシ樹脂などの熱硬化性樹脂が用いられ、フィラーなどを含有することもできる。封止用樹脂が成型金型内（成形金型のキャビティ内）に行き渡った時点で成型金型内の減圧（真空引き）を止め、トランスファモールドのプランジャーなどで成形金型内（成形金型のキャビティ内）の封止用樹脂の加圧を行う。そして、成型金型内に充填された封止用樹脂を重合反応により硬化させた後、上金型と下金型とを開けて、硬化した封止用樹脂、すなわち封止樹脂部７で覆われたリードフレーム２１を取り出す。その後、必要に応じて、封止樹脂部７のバリ取りを行い、更にベーク処理を行って重合反応を完成させることにより、封止樹脂部７を形成することができる。また、封止樹脂部７の形成後、必要に応じて封止樹脂部７の上面（表面）７ａなどにマーキングを施すこともできる。

このように、成型金型内（成形金型の封止樹脂部７形成用のキャビティ内）を減圧した後に封止用樹脂を投入することにより、封止用樹脂の流動性を図ることができるので、狭い隙間にもボイドの形成を防いで封止用樹脂を充填することができる。従って、ボイドや充填不良を生じるのを防止して、封止樹脂部７を的確に形成することができる。例えば、半導体チップ２のバンプ電極３ａと接続端子４との接続部の周囲を封止樹脂部７で確実に覆って封止することができ、バンプ電極３ａ間にボイドが生じるのを防止できる。

次に、図２６（要部断面図）に示されるように、リードフレーム２１を切断する（ステップＳ６）。この際、図２４の切断線２７でリードフレーム２１を切断し、リードフレーム２１のリード２３をフレーム枠２２から分離する。フレーム枠２２から分離されたリード２３が上記リード部５となる。リード部５は、接続端子４との接続部を含む部分（インナリード部）が封止樹脂部７内に封止され、他の部分（アウタリード部）が封止樹脂部７の側面７ｃから突出している。

次に、図２７（断面図）に示されるように、リード成形を行って、封止樹脂部７から突出するリード部５に折り曲げ加工を施す（ステップＳ７）。

このようにして、図２７に示されるＲＦパワーモジュール１、すなわち上記図３〜図１０に示されるような本実施の形態のＲＦパワーモジュール１が製造される。

ＲＦパワーモジュール１は、実装基板（マザーボード）などに実装可能である。図２８は、ＲＦパワーモジュール１を実装基板４１に実装（接続、搭載）した状態を示す要部断面図である。実装基板４１は、例えば、上記図１のマザーボードＭＢに対応する。従って、図２８は、上記図１のデジタル携帯電話機システムＤＰＳのＲＦパワーモジュール１の実装例を示している。

図２８に示されるように、実装基板４１は、例えば多層配線構造を有する配線基板（プリント配線基板）などからなり、その主面（上面）４１ａ上には、ＲＦパワーモジュール１と、その他に複数のチップ部品４２などが搭載（実装）されている。

実装基板４１は、ＲＦパワーモジュール１の複数のリード部５にそれぞれ接続すべき複数の基板側端子（第１端子、電極）４３ａと、ＲＦパワーモジュール１の半導体チップ２の裏面電極３ｂに接続すべき基板側端子（第２端子、電極）４３ｂと、チップ部品４２の複数の電極にそれぞれ接続すべき複数の基板側端子（端子、電極）４３ｃとを、主面４１ａに有している。

ＲＦパワーモジュール１は、封止樹脂部７の底面側７ｂを実装基板４１の主面４１ａ側に向けた状態で、実装基板４１上に搭載されている。そして、ＲＦパワーモジュール１のリード部５（の下面５ｃ）が、実装基板４１の主面４１ａの基板側端子４３ａに、半田などの導電性の接合材４４を介して接合されて電気的に接続され、ＲＦパワーモジュール１の半導体チップ２の裏面電極３ｂが、実装基板４１の主面４１ａの基板側端子４３ｂに、半田などの導電性の接合材４４を介して接合されて電気的に接続されている。また、チップ部品４２の電極が、実装基板４１の主面４１ａの基板側端子４３ｃに、接合材４４を介して接合されて電気的に接続されている。接合材４４は、好ましくは半田であるが、鉛（Ｐｂ）を含有しない鉛（Ｐｂ）フリー半田であれば、より好ましい。

実装基板４１へのＲＦパワーモジュール１の実装工程は、次のようにして行うことができる。まず、実装基板４１を準備する。実装基板４１準備は、ＲＦパワーモジュール１の製造の前、途中、後または同時に行うことができる。それから、実装基板４１の基板側端子４３ａ，４３ｂ，４３ｃ上に半田（例えば半田ペースト）を供給してから、実装基板４１上にＲＦパワーモジュール１およびチップ部品４２を配置し、その後、半田リフロー処理を行う。これにより、ＲＦパワーモジュール１の複数のリード部５を、実装基板４１の複数の基板側端子４３ａに半田（接合材４４）を介してそれぞれ接合して電気的に接続し、ＲＦパワーモジュール１の半導体チップ２の裏面電極３ｂを、実装基板４１の基板側端子４３ｂに半田（接合材４４）を介して接合して電気的に接続し、チップ部品４２の電極を、実装基板４１の基板側端子４３ｃに半田（接合材４４、好ましくは鉛フリー半田）を介して接合して電気的に接続する。このようにして、図２８のようにＲＦパワーモジュール１およびチップ部品４２を実装基板４１上に実装することができる。

ＲＦパワーモジュール１の半導体チップ２内には、図２に示されるＲＦパワーモジュール１の回路構成のうち、ＧＳＭ９００用の電力増幅回路１０２Ａと、ＤＣＳ１８００用の電力増幅回路１０２Ｂと、周辺回路１０３とが形成されており、整合回路１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２，１０５Ａ，１０５Ｂ，１０７Ａ，１０７Ｂも、できるだけ半導体チップ２内に形成されていることが好ましい。しかしながら、整合回路１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２，１０５Ａ，１０５Ｂ，１０７Ａ，１０７Ｂを構成する受動素子のうち、ＲＦパワーモジュール１内（半導体チップ２内）に形成しなかった受動素子は、上記チップ部品４２により構成することができる。

次に、本実施の形態の効果について、より詳細に説明する。

本実施の形態とは異なり、ワイヤボンディングによって半導体チップを接続した場合、ワイヤループの高さの分だけ封止樹脂部の厚みを厚くしなければならなくなり、ＲＦパワーモジュールの厚みが厚くなってしまう。携帯電話機の小型化や薄型化に伴い、それに使用されるＲＦパワーモジュールにも小型化・薄型化が要求されているが、ワイヤボンディングを用いてＲＦパワーモジュールを形成することは、このＲＦパワーモジュールの薄型化には不利となる。

それに対して、本実施の形態では、半導体チップ２のバンプ電極３ａを接続端子４にフリップチップ接続してＲＦパワーモジュール１を形成している。このため、ワイヤボンディングを用いる必要がなく、ワイヤボンディングを用いた場合に比べて封止樹脂部７の厚みを薄くでき、ＲＦパワーモジュール１の厚みを薄くすることができる。また、本実施の形態では、多層配線基板のような厚い配線基板を用いていない。このため、多層配線基板のような厚い配線基板を使用している場合に比べて、封止樹脂部７の厚みを薄くでき、ＲＦパワーモジュール１の厚みを薄くすることができる。従って、ＲＦパワーモジュールおよびそれを用いた携帯電話機などの小型化や薄型化が可能となる。

また、本実施の形態では、製造工程が複雑で高価な多層配線基板を用いずに、それよりも容易に製造できて安価なリードフレーム２１やフレキシブル配線基板１１を用いてＲＦパワーモジュール１を製造できる。このため、ＲＦパワーモジュールやそれを用いた携帯電話機などの製造コストを低減できる。

また、ＲＦパワーモジュールに使用する半導体チップ（ここでは半導体チップ２）の小型化（小面積化）や多端子化も要求され、それに伴い、半導体チップの電極ピッチを小さくすることが求められてきている。本実施の形態とは異なり、半導体チップのバンプ電極をリード部に直接接続する場合、半導体チップのバンプ電極のピッチを小さくするには、リードフレームのリード部のピッチを小さくする必要がある。しかしながら、リードフレームは、厚さが数百μｍ程度の金属板を加工（エッチングや成形など）して形成されており、リード部のピッチを小さくすることは容易ではなく、リード部のピッチを例えば２００μｍ程度よりも小さくすることは困難である。半導体チップの電極とリード部とをワイヤボンディングで接続する場合は、半導体チップの電極のピッチよりもリード部のピッチを大きくすることが可能であるが、上記のようにＲＦパワーモジュールの厚みが厚くなってしまう。フリップチップ接続により半導体チップのバンプ電極をリード部に直接接続する場合は、半導体チップのバンプ電極のピッチとリード部のピッチとを同じにすることが必要となるため、半導体チップのバンプ電極のピッチを小さくすることができず、半導体チップの小型化や多端子化に対応するのは困難となる。

また、本実施の形態とは異なり、半導体チップを配線基板上にフリップチップ接続してＲＦパワーモジュールを形成することも考えられる。この場合、配線基板にスルーホールを形成する必要があり、スルーホールの直径や間隔を考慮すると、半導体チップのバンプ電極に接続する配線基板の基板側端子のピッチ（すなわち半導体チップのバンプ電極のピッチ）を小さくする、例えば２００μｍ程度よりも小さくするのは容易ではなく、配線基板の加工を複雑化して製造コストを増大させてしまう。

それに対して、本実施の形態では、図５、図６、図８、図９、図１７、図１８、図２０および図２１などに示されるように、半導体チップ２のバンプ電極３ａを直接リード部５（リード２３）に接続せずに、接続端子４（導体パターン１３ａ）に接続し、この接続端子４をリード部５に接続することで、半導体チップ２のバンプ電極３ａをリード部５に接続端子４を介して間接的に接続している。接続端子４は、フレキシブル配線基板１１の導体パターン１３ａから形成されたものである。フレキシブル配線基板の導体パターンは、絶縁性のベースフィルムに接着された厚さ数十μｍ程度の銅箔などにより形成できるので、接続端子４に対応する導体パターン１３ａを狭ピッチ、例えば１００μｍ以下のピッチで形成することが可能である。すなわち、接続端子４を狭ピッチ（小さなピッチまたは間隔）で形成することが可能である。半導体チップ２のバンプ電極３ａのピッチを小さくするには、接続端子４の端部（バンプ電極３ａと接続する側の端部）４ａのピッチも小さくする必要があるが、この接続端子４のピッチを小さくすることは容易であるので、半導体チップ２のバンプ電極３ａのピッチを小さくすることができ、半導体チップの小型化（小面積化）や多端子化が可能となる。

更に、本実施の形態では、接続端子４の端部４ａ側を相対的に狭ピッチにしてそこに半導体チップ２のバンプ電極３ａを接続し、接続端子４の他方の端部４ｂ側を端部４ａ側よりも相対的に広いピッチにしてそこにリード部５を接続する。すなわち、接続端子４の端部４ａ側のピッチ（間隔）よりも端部４ｂ側のピッチ（間隔）を大きくする。これにより、ピッチが小さなバンプ電極３ａを接続端子４の端部４ａ近傍に接続するとともに、接続端子４の端部４ｂ近傍に接続するリード部５のピッチを大きくすることができる。すなわち、相対的に小さなピッチで配列したバンプ電極３ａを、バンプ電極３ａのピッチよりも相対的に大きなピッチで配列するリード部５に、接続端子４を介して接続することができる。例えば、接続端子４の端部４ａ側のピッチを１００μｍ以下程度とし、接続端子４の端部４ｂ側のピッチを２００μｍ以上程度とすることで、１００μｍ以下のピッチで配列したバンプ電極３ａを、２００μｍ以上のピッチで配列したリード部５に、接続端子４を介して電気的に接続することができる。これにより、半導体チップ２の小型化や多端子化が可能になるとともに、それによって狭ピッチ化されたバンプ電極３ａをリード部５に電気的に接続することができる。従って、ＲＦパワーモジュール１の小型化、多端子化および多機能化が可能になる。また、半導体チップ２の小型化が可能になることから、半導体チップ２およびそれを用いたＲＦパワーモジュール１の低コスト化が可能になる。

また、本実施の形態では、上記のように接続端子４を介して半導体チップ２のバンプ電極３ａとリード部５とを電気的に接続するので、半導体チップ２のバンプ電極３ａの狭ピッチ化が可能である。このため、半導体チップ２の表面２ａの全面ではなく、図７や図１４に示されるように、半導体チップ２の表面２ａの周辺部にだけバンプ電極３ａを設けることができる。このため、接続端子４を半導体チップ２の表面２ａの中央部付近の上方にまで延在させる必要はなく、図５、図６、図８および図９などに示されるように、接続端子４の端部４ａを、バンプ電極３ａが形成された半導体チップ２の表面２ａの周辺部まで延在させればよい。従って、半導体チップ２の表面２ａの上方には絶縁膜６を設けなくともよく、絶縁膜６を、開口部６ａを有する枠状の平面形状とすることができる。これにより、半導体チップ２の表面２ａの上方に絶縁膜６が存在しなくなるので、半導体チップ２の表面２ａ上を封止樹脂部７で密着して覆うことができ、バンプ電極３ａと接続端子４との接続部やバンプ電極３ａ自身を封止樹脂部７で密着して覆うことができる。また、本実施の形態では、上記のように、減圧した状態で樹脂封止する減圧モールド法を用いて封止樹脂部７を形成すれば、より好ましく、これにより、ボイドや充填不良を生じることなく封止樹脂部７をより的確に形成することができる。従って、半導体チップ２のバンプ電極３ａと接続端子４との電気的接続の信頼性を向上させ、ＲＦパワーモジュール１の信頼性を向上させることができる。

また、半導体チップ２のバンプ電極３ａが半田バンプにより形成されていた場合、図２８のようにＲＦパワーモジュール１を実装基板４１に半田実装する際の半田リフロー工程で、バンプ電極３ａを構成する半田バンプが溶融する可能性がある。特に、ＲＦパワーモジュール１を実装する際に使用する半田（接合材４４）に、融点が高い鉛フリー半田を使用する場合、半田リフロー温度を高く（例えば２６０℃程度）する必要があるので、ＲＦパワーモジュール１を実装基板４１に実装する際の半田リフロー工程で、バンプ電極３ａを構成する半田バンプが溶融しやすくなる。本実施の形態では、絶縁膜６の平面形状を枠状とすることや、封止樹脂部７を減圧モールド法を用いて形成することなどにより、隣り合うバンプ電極３ａ間にボイドが生じることなく封止樹脂部７を形成できるので、ＲＦパワーモジュール１を実装基板４１に実装する際の半田リフロー工程でバンプ電極３ａを構成する半田バンプが溶融したとしても、半田バンプのフラッシュ状の流れを防ぐことができる。このため、半導体チップ２の隣り合う半田バンプ（バンプ電極３ａ）間が繋がることはなく、短絡を防止することができる。

また、本実施の形態とは異なり、多層配線基板上に半導体チップなどを搭載した構成のＲＦパワーモジュールの場合は、半導体チップで発生した熱を、ＲＦパワーモジュールを実装した実装基板（マザーボード）に逃がすために、多層配線基板にサーマルビアを設けているが、サーマルビアの熱抵抗分だけ、放熱効率が低下してしまう。それに対して、本実施の形態では、図４および図８〜図１０などに示されるように、ＲＦパワーモジュール１は、底面で半導体チップ２の裏面電極３ａが露出した構造となっている。このため、図２８に示されるようにＲＦパワーモジュール１を実装基板４１に実装する際に、半導体チップ２の裏面電極３ｂを実装基板４１の基板側端子４３ｂに導電性の接合材４４（半田など）を介して直接的に接合して電気的に接続することができる。このため、ＲＦパワーモジュール１の半導体チップ２で発生した熱を、裏面電極３ａから実装基板４１側に直接的に放熱することができ、ＲＦパワーモジュール１の放熱特性を高めることができる。また、実装基板４１の基板側端子４３ｂからＲＦパワーモジュール１の半導体チップ２の裏面電極３ｂに基準電位（グランド電位）などを供給することもできる。従って、ＲＦパワーモジュールの性能を向上させることができる。

（実施の形態２）
図２９は、本実施の形態の電子装置であるＲＦパワーモジュール１ａの断面図であり、上記実施の形態１の図８に対応するものである。

上記実施の形態１のＲＦパワーモジュール１は、封止樹脂部７をエポキシ樹脂により形成していたが、本実施の形態のＲＦパワーモジュール１ａは、上記実施の形態１の封止樹脂部７に相当する封止樹脂部７ｄを、シリコーン樹脂により形成している。他の構成および製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態のＲＦパワーモジュール１ａは、封止樹脂部７ｄがシリコーン樹脂により形成されており、フィラーなどを含有することもできる。すなわち、本実施の形態では、封止樹脂部７ｄを構成する樹脂材料として、エポキシ樹脂よりも弾性率が低いシリコーン樹脂を用いている。半導体チップ２のバンプ電極３ａが半田（半田バンプ）により形成されている場合、上記図２８に示されるようにＲＦパワーモジュール１を実装基板４１に実装するための半田リフローの際に、半導体チップ２のバンプ電極３ａを構成する半田が溶融する可能性がある。本実施の形態では、半導体チップ２の半田バンプ（バンプ電極３ａ）が溶融して体積が膨張したとしても、低弾性のシリコーン樹脂からなる封止樹脂部７ｄが、半田バンプ（バンプ電極３ａ）の溶融による体積膨張を吸収できるので、半田膨張による端子間の短絡（半田フラッシュ）が生じるのをより的確に防止できる。すなわち、半田バンプが再溶融すると、その溶融膨張圧力が、半導体チップ２とレジン（封止樹脂部）の界面を剥離させ、そこに半田が流れ込み、半導体チップ２の半田バンプ間または接続端子４間が繋がって短絡に至る現象（いわゆる半田フラッシュ）が生じる可能性があるが、封止樹脂部７ｄを低弾性のシリコーン樹脂により形成することで、これをより的確に防止できる。従って、ＲＦパワーモジュールの信頼性をより向上することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、電力増幅機能を有する電子装置およびその製造技術に適用して好適なものである。

本発明の一実施の形態であるＲＦパワーモジュールを用いたデジタル携帯電話機システムの一例の説明図である。本発明の一実施の形態であるＲＦパワーモジュールの回路ブロック図である。本発明の一実施の形態のＲＦパワーモジュールの上面図である。本発明の一実施の形態のＲＦパワーモジュールの下面図である。本発明の一実施の形態のＲＦパワーモジュールの平面透視図である。本発明の一実施の形態のＲＦパワーモジュールの平面透視図である。本発明の一実施の形態のＲＦパワーモジュールの平面透視図である。本発明の一実施の形態のＲＦパワーモジュールの断面図である。本発明の一実施の形態のＲＦパワーモジュールの断面図である。本発明の一実施の形態のＲＦパワーモジュールの断面図である。半導体増幅素子をＬＤＭＯＳＦＥＴにより形成した場合の半導体チップの要部断面図である。半導体増幅素子をヘテロ接合型バイポーラトランジスタにより形成した場合の半導体チップの要部断面図である。本発明の一実施の形態のＲＦパワーモジュールの製造工程を示す製造プロセスフロー図である。ＲＦパワーモジュールの製造に用いられる半導体チップの平面図である。ＲＦパワーモジュールの製造に用いられるフレキシブル配線基板の要部平面図である。ＲＦパワーモジュールの製造に用いられるフレキシブル配線基板の要部断面図である。本発明の一実施の形態であるＲＦパワーモジュールの製造工程中の要部平面図である。図１７と同じＲＦパワーモジュールの製造工程中の要部断面図である。ＲＦパワーモジュールの製造に用いられるリードフレームの要部平面図である。図１７に続くＲＦパワーモジュールの製造工程中の要部平面図である。図２０と同じＲＦパワーモジュールの製造工程中の要部断面図である。図２０に続くＲＦパワーモジュールの製造工程中の要部平面図である。図２２と同じＲＦパワーモジュールの製造工程中の要部断面図である。図２２に続くＲＦパワーモジュールの製造工程中の要部平面図である。図２４と同じＲＦパワーモジュールの製造工程中の要部断面図である。図２５に続くＲＦパワーモジュールの製造工程中の要部断面図である。図２６に続くＲＦパワーモジュールの製造工程中の要部断面図である。本発明の一実施の形態であるＲＦパワーモジュールを実装基板に実装した状態を示す要部断面図である。本発明の他の実施の形態のＲＦパワーモジュールの断面図である。

符号の説明

１ＲＦパワーモジュール
１ａＲＦパワーモジュール
２半導体チップ
２ａ表面
２ｂ裏面
３ａバンプ電極
３ｂ裏面電極
４接続端子
５リード部
５ａインナリード部
５ｂアウタリード部
５ｃ下面
６絶縁膜
６ａ開口部
７封止樹脂部
７ａ上面
７ｂ底面
７ｃ側面
７ｄ封止樹脂部
１１フレキシブル配線基板
１２ベースフィルム
１２ａ第１部分
１２ｂ本体部
１３，１３ａ導体パターン
１４スプロケットホール
１５開口部
１６単位領域
２１リードフレーム
２２フレーム枠
２３リード
２４単位領域
２５孔
４１実装基板
４１ａ主面
４２チップ部品
４３基板側端子
４４接合材
１０２Ａ，１０２Ｂ電力増幅回路
１０２Ａ１，１０２Ａ２，１０２Ａ３，１０２Ｂ１，１０２Ｂ２，１０２Ｂ３増幅段
１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２整合回路
１０３周辺回路
１０３Ａ制御回路
１０３Ａ１電源制御回路
１０３Ａ２バイアス電圧生成回路
１０３Ｂバイアス回路
１０４ａ，１０４ｂ入力端子
１０５Ａ，１０５Ｂ整合回路
１０６ａ，１０６ｂ出力端子
１０７Ａ，１０７Ｂ整合回路
２０１半導体基板
２０２エピタキシャル層
２０３溝
２０４ｐ型打抜き層
２０５素子分離領域
２０６ｐ型ウエル
２０７ゲート絶縁膜
２０８ゲート電極
２０９ｎ⁻型オフセットドレイン領域
２１０ｎ⁻型ソース領域
２１１サイドウォールスペーサ
２１２ｎ型オフセットドレイン領域
２１３ｎ^＋型ドレイン領域
２１４ｎ^＋型ソース領域
２１５ｐ^＋型半導体領域
２２１絶縁膜
２２２コンタクトホール
２２３プラグ
２２４配線
２２４ａソース電極
２２４ｂドレイン電極
２２５絶縁膜
２２６スルーホール
２２７プラグ
２２８配線
２２９表面保護膜
２３０開口部
２３１ＵＢＭ膜
２３２バンプ電極
２３３裏面電極
２５１ＧａＡｓ基板
２５２サブコレクタ層
２５３ＨＢＴ
２５４コレクタ電極
２５５コレクタメサ
２５６ベースメサ
２５７ベース電極
２５８エミッタ層
２５９エミッタ電極
２６１絶縁膜
２６２コンタクトホール
２６３コレクタ配線
２６４絶縁膜
２６５スルーホール
２６６エミッタ配線
ＤＰＳデジタル携帯電話機システム
ＡＮＴアンテナ
ＦＥＭフロントエンド・モジュール
ＢＢＣベースバンド回路
ＦＭＣ変復調回路
ＦＬＴ１，ＦＬＴ２フィルタ
ＬＰＦ１，ＬＰＦ２ローパスフィルタ
ＳＷ１，ＳＷ２スイッチ回路
Ｃ１，Ｃ２コンデンサ
ＷＤＣ分波器
ＣＮＴ１，ＣＮＴ２切換信号
ＭＢマザーボード

Claims

電力増幅機能を有する電子装置であって、
電力増幅回路を有する半導体チップと、
前記半導体チップの表面に形成された複数のバンプ電極と、
前記半導体チップの裏面に形成された裏面電極と、
前記複数のバンプ電極とそれぞれ電気的に接続された複数の導体部と、
前記複数の導体部と接着された絶縁体部と、
前記複数の導体部とそれぞれ電気的に接続され、前記複数の導体部を介して前記複数のバンプ電極にそれぞれ電気的に接続された複数のリード部と、
を有することを特徴とする電子装置。
請求項１記載の電子装置において、
前記半導体チップ、前記絶縁体部、前記複数の導体部および前記複数のリード部を封止する封止樹脂部を更に有し、
前記各リード部の一部と前記半導体チップの前記裏面電極が前記封止樹脂部から露出されていることを特徴とする電子装置。
請求項２記載の電子装置において、
前記封止樹脂部がエポキシ樹脂からなることを特徴とする電子装置。
請求項２記載の電子装置において、
前記封止樹脂部がシリコーン樹脂からなることを特徴とする電子装置。
請求項１記載の電子装置において、
前記絶縁体部は、枠状の平面形状を有した絶縁膜であることを特徴とする電子装置。
請求項１記載の電子装置において、
前記絶縁体部は、有機絶縁膜からなることを特徴とする電子装置。
請求項１記載の電子装置において、
前記各導体部は、導体膜からなることを特徴とする電子装置。
請求項１記載の電子装置において、
前記絶縁体部は、フレキシブル配線基板の絶縁性の基材層により形成され、前記複数の導体部は、前記フレキシブル配線基板の導体層により形成されていることを特徴とする電子装置。
請求項１記載の電子装置において、
前記絶縁体部は、開口部を有する絶縁膜からなり、
前記絶縁膜の前記開口部の下方に前記半導体チップが配置されていることを特徴とする電子装置。
請求項１記載の電子装置において、
前記半導体チップの前記表面の周辺部に前記複数のバンプ電極が形成されていることを特徴とする電子装置。
請求項１記載の電子装置において、
前記電子装置は実装基板に実装可能であり、
前記電子装置を実装基板に実装する際には、前記裏面電極と前記実装基板の主面の端子とが電気的に接続されることを特徴とする電子装置。
請求項１１記載の電子装置において、
前記電子装置を実装基板に実装する際には、前記裏面電極と前記実装基板の主面の前記端子とが鉛フリー半田を介して接続されることを特徴とする電子装置。
電力増幅機能を有する電子装置の製造方法であって、
（ａ）電力増幅回路を有し、表面に複数のバンプ電極が形成された半導体チップを準備する工程、
（ｂ）複数の導体部が接着された絶縁体部を準備する工程、
（ｃ）複数のリード部を有するリードフレームを準備する工程、
（ｄ）前記半導体チップの前記複数のバンプ電極を前記複数の導体部に電気的に接続する工程、
（ｅ）前記複数の導体部を、前記リードフレームの前記複数のリード部に電気的に接続する工程、
（ｆ）前記リードフレームを切断する工程、
を有することを特徴とする電子装置の製造方法。
請求項１３記載の電子装置の製造方法において、
前記（ｅ）工程後で、前記（ｆ）工程前に、
（ｅ１）前記半導体チップ、前記絶縁体部、前記複数の導体部および前記複数のリード部を封止する封止樹脂部を形成する工程を更に有することを特徴とする電子装置の製造方法。
請求項１４記載の電子装置の製造方法において、
前記（ｅ１）工程では、前記半導体チップの前記裏面電極が前記封止樹脂部から露出するように前記封止樹脂部を形成することを特徴とする電子装置の製造方法。
請求項１４記載の電子装置の製造方法において、
前記（ｅ１）工程では、減圧モールド法により前記封止樹脂部を形成することを特徴とする電子装置の製造方法。
請求項１３記載の電子装置の製造方法において、
前記（ｂ）工程で準備された前記複数の導体部が接着された前記絶縁体部は、フレキシブル配線基板により形成されていることを特徴とする電子装置の製造方法。
電力増幅機能を有する電子装置の製造方法であって、
（ａ）電力増幅回路を有し、表面に複数のバンプ電極が形成された半導体チップを準備する工程、
（ｂ）複数の導体部が接着された絶縁体部を準備する工程、
（ｃ）複数のリード部を有するリードフレームを準備する工程、
（ｄ）前記半導体チップの前記複数のバンプ電極を前記複数の導体部に電気的に接続する工程、
（ｅ）前記複数の導体部を、前記リードフレームの前記複数のリード部に電気的に接続する工程、
（ｆ）前記リードフレームを切断する工程、
（ｇ）前記複数のリード部に接続すべき複数の第１端子と、前記裏面電極に接続すべき第２端子とを有する実装基板を準備する工程、
（ｈ）前記実装基板の前記複数の第１端子に前記複数のリード部を電気的に接続し、前記実装基板の前記第２端子に前記裏面電極を電気的に接続する工程、
を有することを特徴とする電子装置の製造方法。
請求項１８記載の電子装置の製造方法において、
前記（ｈ）工程では、鉛フリー半田を介して、前記実装基板の前記複数の第１端子と前記複数のリード部を電気的に接続し、前記実装基板の前記第２端子と前記裏面電極を電気的に接続することを特徴とする電子装置の製造方法。
請求項１８記載の電子装置の製造方法において、
前記（ｅ）工程後で、前記（ｆ）工程前に、
（ｅ１）前記半導体チップ、前記絶縁体部、前記複数の導体部および前記複数のリード部を封止する封止樹脂部を形成する工程を更に有し、
前記（ｅ１）工程では、前記半導体チップの前記裏面電極が前記封止樹脂部から露出するように前記封止樹脂部を形成することを特徴とする電子装置の製造方法。