JP5845152B2 - 半導体装置、携帯通信機器、及び、半導体装置の製造方法 - Google Patents

半導体装置、携帯通信機器、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5845152B2
JP5845152B2 JP2012166265A JP2012166265A JP5845152B2 JP 5845152 B2 JP5845152 B2 JP 5845152B2 JP 2012166265 A JP2012166265 A JP 2012166265A JP 2012166265 A JP2012166265 A JP 2012166265A JP 5845152 B2 JP5845152 B2 JP 5845152B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor chip
main surface
side main
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012166265A
Other languages
English (en)
Other versions
JP2014027109A (ja
Inventor
亨 成田
亨 成田
照人 竹内
照人 竹内
讓一 齊藤
讓一 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012166265A priority Critical patent/JP5845152B2/ja
Priority to US13/951,424 priority patent/US8890334B2/en
Publication of JP2014027109A publication Critical patent/JP2014027109A/ja
Application granted granted Critical
Publication of JP5845152B2 publication Critical patent/JP5845152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

本発明は、半導体装置、携帯通信機器、及び、半導体装置の製造方法に関し、特に半導体装置（または半導体集積回路装置）のパッケージ構造に適用して有効な技術に関する。
いわゆるＳＩＰ（system in package）のように、複数の半導体チップを一のパッケージに封止した半導体装置は、低コストで高機能の半導体装置を実現する技術として広く採用されている。そして、このような半導体装置の小型化を実現するためには、一般に、半導体チップ上に別の半導体チップを積層する構造が有効とされており、半導体チップの積層構造について様々な検討がなされている。
例えば、特開２００２−２２２９１３号公報（特許文献１）、及び、これに対応する米国特許出願公開２００２−９６７５５号（特許文献２）には、主に同一サイズの半導体チップをパッケージ内に積層して実装する場合に、チップの平坦性を確保した積層ダイボンドを実現する技術が開示されている。この技術では、下側チップのワイヤボンディング完了後に、その上方から、下面にダイボンド用接着剤層を有する上側チップが押し付けられ、これにより、２つのチップが積層される。
特開２００１−３０８２６２号公報（特許文献３）、及び、これに対応する米国特許第６５４５３６５号（特許文献４）には、半導体チップをパッケージ内に積層して実装する場合において、下側チップのワイヤボンディング完了後におけるボンディングワイヤとチップ間の短絡を防ぐ技術が開示されている。この技術では、下側チップの上面に十分な量のダイボンド樹脂が塗布され、上側チップがその上にされることで積層ダイボンドが実現されている。
特開２００６−１２８１６９号公報（特許文献５）には、主に同一サイズの半導体チップをパッケージ内に積層して実装する場合において、ワイヤと上側チップとの短絡及びワイヤ相互間の短絡を有効に防止する技術が開示されている。この技術では、下側チップのワイヤボンディング完了後に、その上方から、下面にダイボンド用接着剤層を有する上側チップが押し付けられる。このダイボンド用接着剤層は、ワイヤが入り込みにくい上半層とワイヤが入り込みやすい下半層から構成されている。
加えて、様々な目的の下で、パッケージ内の半導体チップに接続されたボンディングワイヤとして、異なる径を有するボンディングワイヤを用いる技術も開示されている。
例えば、特開２００６−８４２００号公報（特許文献６）には、回路チップの上に接着剤を介してセンサチップが積層された構成のセンサ装置が開示されている。この公報には、センサチップの変位に起因して生じるセンサ特性の変動を抑制するために、回路チップとセンサチップとを接続するボンディングワイヤの一部を他のボンディングワイヤよりも太くする技術が開示されている。
また、特開２００８−１９２９７１号公報（特許文献７）には、搭載基板の上にメモリチップが積層され、そのメモリチップの上にマイコンチップが積層された半導体装置が開示されている。この公報には、簡単な構成で高集積化と高信頼性を実現した半導体装置を提供する技術が開示されている。より具体的には、搭載基板とメモリチップとを接続するボンディングワイヤとメモリチップとマイコンチップとを接続するボンディングワイヤとが、マイコンチップと搭載基板とを接続するボンディングワイヤよりも太い構成が開示されている。
更に、特開２０１０−２６７６８５号公報（特許文献８）には、パワーモジュールの小型化を図ると共に、機械的信頼性の高い半導体装置を提供するための技術が開示されている。この公報には、一の外装ケースに複数のスイッチング素子が収納されている。当該半導体装置は、略平行に配置された第一の金属細線と第二の金属配線を備えている。第一の金属細線は、第二の金属配線よりも線径が大きく、且つ、長い。ただし、この公報に開示されている半導体装置では、複数の半導体チップは積層されておらず、並んで配置されている。
特開２００２−２２２９１３号公報 米国特許出願公開２００２−９６７５５号 特開２００１−３０８２６２号公報 米国特許第６５４５３６５号 特開２００６−１２８１６９号公報 特開２００６−８４２００号公報 特開２００８−１９２９７１号公報 特開２０１０−２６７６８５号公報
本願の発明者は、複数の半導体チップが積層された半導体装置において、外部端子となる電極（最も典型的には、リード）とそれぞれの半導体チップとをボンディングワイヤを介して電気的に接続する構成について検討したところ、以下の課題を発見した。
上側の半導体チップに接続されたボンディングワイヤと下側の半導体チップに接続されたボンディングワイヤとの間では、インダクタンスに差が生じる。これは、上側に配置された半導体チップと電気的に接続されるボンディングワイヤの長さは、下側に配置された半導体チップの厚さの分だけ、下側に配置された半導体チップと電気的に接続されるボンディングワイヤの長さよりも長くなるためである。このインダクタンスの差は、実装において問題になり得る。例えば、インダクタンスの差は、外部端子から上側の半導体チップへの信号供給の遅延と、外部端子から下側の半導体チップへの信号供給の遅延との間に差異を生じさせ得る。したがって、インダクタンスの差に対して、何らかの技術的な対処が必要となることがある。特に、上側の半導体チップと下側の半導体チップとが同一の機能・特性を有しており、同一の動作を行う場合には、ボンディングワイヤのインダクタンスの差の問題が顕著に成り得る。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態では、半導体装置が、第１及び第２半導体チップと、第１及び第２外部端子と、第１及び第２ボンディングワイヤとを含む。第１半導体チップは、第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有している。第２半導体チップは、第２表側主面と第２裏側主面とを有し、第２表側主面に第２ボンディングパッドを有し、且つ、第１半導体チップの第１表側主面に第２裏側主面が対向するように配置されている。第１及び第２外部端子は、第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように配置されている。第１ボンディングワイヤは、第１ボンディングパッドと第１外部端子とを接続し、第２ボンディングワイヤは、第２ボンディングパッドと第２外部端子とを接続している。ここで、第２ボンディングワイヤの径が、第１ボンディングワイヤの径よりも太い。
上記実施形態によれば、積層された２つの半導体チップのうちの一方に接続されるボンディングワイヤと他方に接続されるボンディングワイヤとの間のインダクタンスの差を低減することができる。
一実施形態の半導体装置の構造を示す断面図である。 図１の半導体装置の構造を示す上面図である。 図１の半導体装置の構造を示す下面図である。 下側半導体チップに接続されるボンディングワイヤと外部端子との接続部の構造を示す断面図である。 下側半導体チップのボンディングパッドとボンディングワイヤとの接続部の構造を示す断面図である。 上側半導体チップのボンディングパッドとボンディングワイヤとの接続部の構造を示す断面図である。 上側半導体チップに接続されるボンディングワイヤと外部端子との接続部の構造を示す断面図である。 下側半導体チップに集積化された回路を示す図である。 下側半導体チップのパッド配置を示す図である。 上側半導体チップに集積化された回路を示す図である。 上側半導体チップのパッド配置を示す図である。 下側半導体チップのボンディングパッドと外部端子とを接続するボンディングパワイヤの配線を示す平面図である（上側半導体チップを取り除いて図示されている）。 上側半導体チップのボンディングパッドと外部端子とを接続するボンディングパワイヤの配線を示す平面図である。 ボンディングワイヤのループ高さを示す側面図である。 ボンディングワイヤのワイヤ径とインダクタンスの関係を示すグラフである。 ボンディングワイヤのループ高さとインダクタンスの関係を示すグラフである。 本実施形態の半導体装置が適用された携帯通信機器の構成を示すブロック図である。 本実施形態の半導体装置が適用された携帯通信機器の他の構成を示すブロック図である。 図１６の携帯通信機器に適用された半導体装置の上側半導体チップに集積化された回路を示す図である。 図１７の上側半導体チップのパッド配置を示す平面図である。 他の実施形態の半導体装置の構成を示す断面図である。 図１９の半導体装置の上側半導体チップに集積化された回路を示す図である。 図１９の半導体装置の上側半導体チップのパッド配置を示す図である。 図１９の半導体装置における、下側半導体チップのボンディングパッドと外部端子とを接続するボンディングパワイヤの配線を示す平面図である（上側半導体チップを取り除いて図示されている）。 図１９の半導体装置における、上側半導体チップのボンディングパッドと外部端子とを接続するボンディングパワイヤの配線を示す平面図である。 本実施形態の半導体装置の製造方法を説明するフローチャートである。 本実施形態の半導体装置の製造方法のウエハ準備工程を説明する、製造工程途中のウエハの断面構造を示す断面図である。 本実施形態の半導体装置の製造方法のバックグラインディング工程を説明する、製造工程途中のウエハの断面構造を示す断面図である。 本実施形態の半導体装置の製造方法のＤＡＦ貼り付け工程を説明する、製造工程途中のウエハの断面構造を示す断面図である。 本実施形態の半導体装置の製造方法のＤＡＦ貼り付け工程を説明する、製造工程途中のウエハの断面構造を示す断面図である。 本実施形態の半導体装置の製造方法のウエハダイシング工程を説明する、製造工程途中のウエハ及びダイシングに使用される部材の斜視図である。 本実施形態の半導体装置の製造方法のウエハダイシング工程を説明する、製造工程途中のウエハ及びダイシングに使用される部材の断面図である。 本実施形態の半導体装置の製造方法のウエハダイシング工程を説明する、製造工程途中のウエハ及びダイシングに使用される部材の断面図である。 本実施形態の半導体装置の製造方法の、下側半導体チップのダイボンディング工程を説明する、製造工程途中の当該半導体装置の断面構造を示す断面図である。 本実施形態の半導体装置の製造方法の下側半導体チップのワイヤボンディング工程を説明する、製造工程途中の当該半導体装置の断面構造を示す断面図である。 本実施形態の半導体装置の製造方法の、上側半導体チップのダイボンディング工程を説明する、製造工程途中の当該半導体装置の断面構造を示す断面図である。 本実施形態の半導体装置の製造方法の上側半導体チップのワイヤボンディング工程を説明する、製造工程途中の当該半導体装置の断面構造を示す断面図である。 本実施形態の半導体装置の製造方法の樹脂封止工程を説明する、製造工程途中の当該半導体装置の断面図である。 本実施形態の半導体装置の製造方法の金属ベースシート剥離工程を説明する、製造工程途中の当該半導体装置の断面図である。 本実施形態の半導体装置の製造方法の金パッケージダイシング工程を説明する、製造工程途中の当該半導体装置の断面図である。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施形態は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、半導体チップ等が基材（リードフレーム、金属板、金属基体、絶縁フィルム、樹脂基体、セラミック基体等）上に搭載されたもの、または、半導体チップ等が保持部材（封止樹脂体、セラミック筐体、樹脂筐体、金属筐体等）によって一体に保持されたものをいう。なお、本願にいう「半導体装置」は、ＷＬＰ（Wafer Level Package）、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）、マルチチップモジュール等を含む。ここで、半導体チップとは、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの（複数の半導体チップ等をパッケージに集積したモジュール等を含む）をいう。また、主にシリコン系半導体チップにおける各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に代表されるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Complementary Metal Oxide Semiconductor）型集積回路に代表されるＣＭＩＳ（Complementary Metal Insulator Semiconductor）型集積回路を例示することができる。
更に、主に化合物系半導体チップにおける各種トランジスタの代表的なものとしては、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等がある。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」と記載しても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
また、「半導体チップ」、「集積回路チップ」、「チップ」等というときは、半導体基板や絶縁基板上に形成された単体、集積回路を指す。現在汎用されている半導体チップは、「シリコン系半導体チップ」と「化合物系半導体チップ」に分類される。「化合物系半導体チップ」に対応する半導体の典型的な例は、ＧａＡｓ、ＧａＮ、ＡｌＧａＡｓ、ＳｉＣ、ＩｎＳｂ、ＩｎＰ等（これらの複合基板を含む）である。一方、シリコン系半導体チップに対応する半導体の典型的な例は、単結晶シリコン基板、エピタキシャルシリコン基板等の上に作られたものである。なお、本願においては、ＳｉＧｅ系デバイス（厳密には化合物半導体であるが）は、シリコン基板上に集積される場合が多いので、便宜上、単体ＳｉＧｅ系デバイスおよびシリコン系半導体基板上に集積されたものを含めて「シリコン系」に分類する。
更に、本願の実施の形態で例示する化合物系半導体チップは、たとえば携帯電話等に使用される高周波アンテナスイッチであり、シリコン系半導体チップは、たとえば、その制御チップ（高周波アンテナスイッチの制御機能を有するチップ）である。
６．また、本願において、チップ、パッケージ、リード、外部端子及びその部分について、「上面」または「表面」、「下面」または「裏面」というときは、特にそうでない旨明示する場合を除き、リードフレームに関して、チップがある側の面を空間の方向に係らず、「上面」または「表面」と呼び、その反対側の面を「下面」または「裏面」と呼ぶ。
なお、ワイヤボンディングは、通常、キャピラリ等のボンディングツールを用いて、加熱、ボンディング加圧および超音波振動をほぼ同時に印加するサーモソニック（Ｔｈｅｒｍｏｓｏｎｉｃ）方式によって、実行される。本願においては、チップ＆リード間をボンディングする場合、第１ボンディング点（始点）をチップのボンディングパッドの上に設定し、第２ボンディング点（終点）を外部端子（リード）の上に設定するものを「順方向ボンディング」と呼び、その逆を「逆方向ボンディング」と呼ぶ。
なお、ボンディングにおいては、一般に、第１ボンディング点では、ボールボンディングが行われ、ボール直上のワイヤ方向はほぼ鉛直方向（すなわち、ワイヤと水平面のなす角度は９０度に近い）である。一方、第２ボンディング点においては、ウェッジボンディングが行われ、ワイヤの方向は水平面に近い角度か、比較的浅い傾きを持つ（すなわち、ワイヤと水辺面のなす角度は９０度よりも小さい）。
なお、後述の実施形態に於いては、チップの裏面に介在させる接着剤層として、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を用いた例を主に説明する。ここで、ＤＡＦとは、ダイボンディング前にすでに貼られている接着剤層のことで、通常は、ウエハ状態のチップに貼り付けされ、ダイシングのときにウエハとともに個々のチップに分割される。なお、もちろんＤＡＦを使用しないダイボンディングも可能であるが、ＤＡＦを使用すると工程が簡単になる等のメリットがある。
７．「ダイシング」とは、ウエハをここのチップに分割することを意味する。「ダイシング」は、「ペレタイズ」と呼ばれることもある。本願でいう「ダイシング」は、ブレードによるものだけでなく、レーザによるもの（熱溶断方式、２光子吸収により変質層を形成するものを含む）も含む。
８．「ＭＡＰ(Mold Array Process)方式」とは、配線基板や金属板などの主面上の多数の単位デバイス領域のそれぞれに半導体チップ（単数又は複数）を固着して、これらの多数の単位デバイス領域を一括してレジンで封止した後、ダイシングして個々の単位デバイス領域（半導体素子）に分割する方式をいう。ここで用いられる配線基板としては、ガラス・エポキシ配線基板、フレキシブル配線基板等の印刷回路基板、およびポリイミド粘着テープ等の上にリードフレームを貼り付けたテープバックアップリードフレーム等が含まれる。配線基板として印刷回路基板を使用する場合は、配線基板ごと分割する。テープバックアップリードフレームの場合は、封止後にテープを剥がして、粘着剤を除去した後に、必要なリードメッキ等をした後に分割する。金属板の場合も、封止後に金属板を剥離した後、分割する。
９．「電鋳（Electroforming）パッケージ」とは、金属板上に電鋳（電気メッキの一種）によりリード電極、タブ電極（アイランド部またはダイパッド部）等を形成して、チップボンディング、ワイヤボンディング、レジン封止等の後、デバイス部分（単一又は複数の単位デバイス領域）と金属板を分離することによって製造されるパッケージである。以下の実施の形態は、主に金属板を用いたＭＡＰ方式の電鋳パッケージについて説明する。電鋳パッケージの一つのメリットは、配線基板等を使用しない分、高さを稼げるところにある。電鋳パッケージ方式は、電気メッキによってリード（外部端子）を形成するので、ＰＬＰ（Plating Lead Package）方式とも呼ばれる。
「ＭＡＰ方式の電鋳パッケージプロセス」では、まず、金属板上に電鋳によりリード電極等を形成して、ダイボンディング、ワイヤボンディング、樹脂封止等をすることで、「レジン封止体」と金属板とを含む「金属板レジン封止体複合体」（中間生産物）が製造される。ここで、レジン封止体とは、半導体チップ、ボンディングワイヤ、およびリード電極等を樹脂で封止した構造体である。その後、金属板レジン封止体複合体から金属板を剥がすことで、分離されたレジン封止体が得られる。ここで、「金属板」は、通常、ほぼ無垢の金属板（必要な表面処理をしたものを含む）であるが、メッキ面と反対側の主面に有機樹脂テープ（コーティング含む）を貼り付ける等の補強処理をしてもよい。
ＭＡＰ方式の電鋳パッケージプロセスの一つのメリットは、リード等がタイバー等と一体に形成されていないため、ダイシングが容易である点（樹脂とメタルを同時に切断しないで済む）にある。テープバックアップリードフレーム方式のように、粘着テープを使用しないので、剥がした後の粘着剤汚染を除去する必要がない。また、封止処理の下面である基板（金属板）が剛性の小さい樹脂ではなく、剛性の大きい金属板のため、樹脂バリが出にくい、また、ワイヤボンディングにおける超音波の効果が損なわれない等のメリットがある。また、樹脂シートのたわみによるパッケージ下面の平坦性低下等の回避も可能である。
〔実施形態の詳細〕
以下では、実施形態について詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
図１は、一実施形態の半導体装置１の構成を示す断面図である。半導体装置１は、複数の外部端子２と、下側半導体チップ（第１半導体チップ）３と、上側半導体チップ（第２半導体チップ）４とを備えている。外部端子２は、当該半導体装置１の外部から信号を受け取り、又は、外部に信号を出力するための導体である。下側半導体チップ３と上側半導体チップ４のそれぞれには、少なくとも一の回路素子が集積化されている。本実施形態の半導体装置１は、下側半導体チップ３と上側半導体チップ４とが上下方向に積層された構造を有している。ここで、上下方向とは、下側半導体チップ３の表側主面３ａ、及び、上側半導体チップ４の表側主面４ａに垂直な方向を意味している。
下側半導体チップ３の表側主面３ａには、ボンディングパッド６が設けられており、各ボンディングパッド６は、ボンディングワイヤ１１によって対応する外部端子２に接続されている。同様に、上側半導体チップ４の表側主面４ａには、ボンディングパッド８が設けられており、各ボンディングパッド８は、ボンディングワイヤ１２によって対応する外部端子２に接続されている。
下側半導体チップ３の裏側主面３ｂには接着剤層５が接合されている。この接着剤層５は、例えば、ダイアタッチフィルム（Die Attach Film）がキュアされることで形成される。一例では、接着剤層５は、標準的な厚さである２５μｍの厚さを有している。
また、下側半導体チップ３の表側主面３ａと上側半導体チップ４の裏側主面４ｂとは、接着剤層７によって接合されている。この接着剤層７も、例えば、ダイアタッチフィルム（Die Attach Film）がキュアされることで形成される。接着剤層７は、ボンディングパッド６、及び、ボンディングワイヤ１１のボンディングパッド６の近傍の部分を埋め込むように形成されている。
外部端子２と、下側半導体チップ３と、上側半導体チップ４と、ボンディングワイヤ１１、１２とは、レジン封止体９によって封止されている。ここで、図２に示されているように、レジン封止体９の表面９ａには何も露出されない。一方、図３に示されているように、レジン封止体９の裏面９ｂには、外部端子２と接着剤層５とが露出される。接着剤層５は、レジン封止体９の裏面９ｂの中央部に位置しており、外部端子２は、その接着剤層５を取り囲むように配置されている。本実施形態では、接着剤層５が露出される構造、即ち、ダイパッドを使用しない構造が採用されている。ダイパッドを不要にするためには、接着剤層５として、レジン封止体９と同一の色、具体的には、黒色が採用されることが好ましい。
上側半導体チップ４の表側主面４ａを水平に保ち、上側半導体チップ４のボンディングパッド８へのボンディングワイヤ１２のワイヤボンディングをスムースに行うために、本実施形態では、接着剤層７が接着剤層５よりも厚く形成されている。接着剤層７の好適な厚さの範囲の下限は、ボンディングワイヤ１１の径ｄ１、及び、ボンディングワイヤ１１のボンディングパッド６に接合される一端に形成されるスタッドバンプの大きさから決まり、４０μｍ程度である。一方、接着剤層７の好適な厚さの範囲の上限はダイシングにおけるブレードの寿命等で決まり、１００μｍ程度である。
図１に図示されている半導体装置１の構成では、上側半導体チップ４の表側主面４ａから外部端子２までの上下方向における距離は、下側半導体チップ３の表側主面３ａから外部端子２までの上下方向における距離よりも遠いことに留意されたい。これは、半導体装置１の全体としては、ボンディングワイヤ１２の長さがボンディングワイヤ１１の長さよりも長いことを意味している。
ボンディングワイヤのインダクタンスは、概略的にはボンディングワイヤの長さに比例するので、ボンディングワイヤ１２がボンディングワイヤ１１よりも長い構造は、ボンディングワイヤ１１、１２の間でインダクタンスの差が生じさせ得る。ボンディングワイヤ１１、１２の間のインダクタンスの差は、回路設計において問題になり得る。
このような問題に対処するために、本実施形態では、上側半導体チップ４に接続されているボンディングワイヤ１２の径ｄ２が、下側半導体チップ３に接続されているボンディングワイヤ１１の径ｄ１よりも大きい構成が採用されている。この構成は、上側半導体チップ４に接続されているボンディングワイヤ１２のインダクタンスと下側半導体チップ３に接続されるボンディングワイヤ１１との間のインダクタンスの差を有効に低減させる。ボンディングワイヤ１２の径ｄ２がボンディングワイヤ１１の径ｄ１よりも大きい構成の有用性については、後に詳細に議論する。
また、本実施形態では、下側半導体チップ３のボンディングパッド６と外部端子２のワイヤボンディングにおいて逆方向ボンディングが採用される一方で、上側半導体チップ４のボンディングパッド８と外部端子２のワイヤボンディングにおいては順方向ボンディングが採用されている。詳細には、下側半導体チップ３については、図４Ａに図示されているように、ボンディングワイヤ１１と外部端子２との接続部１１ａでボールボンディングが行われる。そして、図４Ｂに図示されているように、ボンディングワイヤ１１と下側半導体チップ３のボンディングパッド６との接続部１１ｂでは、ウェッジボンディングが行われる。一方、上側半導体チップ４については、図５Ａに図示されているように、ボンディングワイヤ１２と上側半導体チップ４のボンディングパッド８との接続部１２ａでボールボンディングが行われる。そして、ボンディングワイヤ１２と上側半導体チップ４のボンディングパッド８との接続部１２ｂでは、ウェッジボンディングが行われる。
このような構造は、ボンディングワイヤ１１、１２のループ高さの最適化を容易化し、ボンディングワイヤ１１、１２のインダクタンスの差を低減するために有効である。ボンディングワイヤ１１、１２のループ高さの最適化によるボンディングワイヤ１１、１２のインダクタンスの差の低減についても、後に詳細に議論する。
下側半導体チップ３及び上側半導体チップ４としては、様々な半導体チップが採用され得る。一例としては、下側半導体チップ３及び上側半導体チップ４として、ＧａＡｓ系の化合物半導体チップが使用され得る。この場合、下側半導体チップ３及び上側半導体チップ４の寸法は、例えば、０．８ミリメートル角、厚さ０．１ミリメートル程度である。
以下では、下側半導体チップ３及び上側半導体チップ４の例をより詳細に説明する。図６〜図９は、下側半導体チップ３及び上側半導体チップ４の構成の例を示す図である。詳細には、図６は、下側半導体チップ３に集積化された回路の構成を示す回路図であり、図７は、下側半導体チップ３のボンディングパッド６の配置を示すレイアウト図である。また、図８は、上側半導体チップ４に集積化された回路の構成を示す回路図であり、図９は、上側半導体チップ４のボンディングパッド８の配置を示すレイアウト図である。
図６に図示されているように、下側半導体チップ３には、アンテナスイッチＳＷ１が集積化されている。このアンテナスイッチＳＷ１は、以下の８つの端子を有している：
ＡＮＴａ：アンテナ端子
ＴＸ１ａ、ＴＸ２ａ：送信端子
ＲＸ１ａ、ＲＸ２ａ：受信端子
ＶＤＤａ：電源端子
ＧＮＤａ：接地端子
ＣＴＬａ：制御端子
アンテナ端子ＡＮＴａは、アンテナに接続される端子である。送信端子ＴＸ１ａ、送信端子ＴＸ２ａは、それぞれ、送信回路（即ち、アンテナに信号を出力する回路）に接続される端子である。受信端子ＲＸ１ａ、ＲＸ２ａは、それぞれ、受信回路（即ち、アンテナから信号を受け取る回路）に接続される端子である。電源端子ＶＤＤａ及び接地端子ＧＮＤａは、それぞれ、アンテナスイッチＳＷ１に電源電圧及び回路接地を提供する端子である。制御端子ＣＴＬａは、アンテナスイッチＳＷ１の制御信号が入力される端子である。
アンテナスイッチＳＷ１は、制御端子ＣＴＬａに入力される制御信号に応答して、アンテナ端子ＡＮＴａを送信端子ＴＸ１ａ、ＴＸ２ａ、受信端子ＲＸ１ａ、ＲＸ２ａのいずれかに接続する機能を有している。言い換えれば、本実施形態のアンテナスイッチＳＷ１は、送信用の２チャンネル、受信用の２チャンネルから、実際に使用するチャンネルを選択する機能を有している。
図７に示されているように、下側半導体チップ３のアンテナスイッチＳＷ１の８つの端子のそれぞれは、ボンディングパッド６のいずれかに割当てられている。図７の例では、左側の列の４つのボンディングパッド６は、それぞれ、電源端子ＶＤＤａ、送信端子ＴＸ１ａ、受信端子ＲＸ１ａ、アンテナ端子ＡＮＴａとして使用される。一方、右側の列の４つのボンディングパッド６は、それぞれ、接地端子ＧＮＤａ、送信端子ＴＸ２ａ、受信端子ＲＸ２ａ、制御端子ＣＴＬａとして使用される。
ここで、アンテナスイッチＳＷ１の８つの端子のうち、アンテナ端子ＡＮＴａ、送信端子ＴＸ１ａ、ＴＸ２ａ、受信端子ＲＸ１ａ、ＲＸ２ａは、アンテナに入出力される高周波信号を取り扱う端子である。例えば、移動体通信プロトコルとしてＤＣＳ（Digital Cellular System）およびＰＣＮ（Personal
Communication Services）が使用される場合には、概ね、８００ＭＨｚから１ＧＨｚの周波数帯域、および１．７ＧＨｚから２．２ＧＨｚの周波数帯域の信号が、アンテナに入出力される。一方、移動体通信プロトコルとしてＧＳＭ（Global System for Mobile Communication）が使用される場合には、概ね、８００ＭＨｚから１ＧＨｚの周波数帯域の信号が、アンテナに入出力される。アンテナ端子ＡＮＴａ、送信端子ＴＸ１ａ、ＴＸ２ａ、受信端子ＲＸ１ａ、ＲＸ２ａは、これらの周波数帯域の信号（より具体的には、８００ＭＨｚから２．２ＧＨｚの周波数帯域の信号）を取り扱う端子である。よって、これらの端子を総称して「高周波信号端子」と呼ぶことがある。一方、制御端子ＣＴＬａ、電源端子ＶＤＤａ、接地端子ＧＮＤａは、高周波信号を取り扱わない端子である。
一方、図８に図示されているように、上側半導体チップ４には、アンテナスイッチＳＷ２が集積化されている。このアンテナスイッチＳＷ２は、下側半導体チップ３のアンテナスイッチＳＷ１と同一の機能を有しており、以下の８つの端子を有している：
ＡＮＴｂ：アンテナ端子
ＴＸ１ｂ、ＴＸ２ｂ：送信端子
ＲＸ１ｂ、ＲＸ２ｂ：受信端子
ＶＤＤｂ：電源端子
ＧＮＤｂ：接地端子
ＣＴＬｂ：アンテナスイッチＳＷ２の制御信号が入力される制御端子
アンテナスイッチＳＷ２は、制御端子ＣＴＬｂに入力される制御信号に応答して、アンテナ端子ＡＮＴｂを送信端子ＴＸ１ｂ、ＴＸ２ｂ、受信端子ＲＸ１ｂ、ＲＸ２ｂのいずれかに接続する機能を有している。言い換えれば、アンテナスイッチＳＷ２も、アンテナスイッチＳＷ１と同様に、送信用の２チャンネル及び受信用の２チャンネルから、実際に使用するチャンネルを選択する機能を有している。
図９に示されているように、アンテナスイッチＳＷ２の８つの端子のそれぞれは、ボンディングパッド８のいずれかに割当てられている。図９の例では、左側の列の４つのボンディングパッド８は、それぞれ、電源端子ＶＤＤｂ、送信端子ＴＸ１ｂ、受信端子ＲＸ１ｂ、アンテナ端子ＡＮＴｂとして使用される。一方、右側の列の４つのボンディングパッド８は、それぞれ、接地端子ＧＮＤｂ、送信端子ＴＸ２ｂ、受信端子ＲＸ２ｂ、制御端子ＣＴＬｂとして使用される。
本実施形態では、下側半導体チップ３と上側半導体チップ４とが、同一チップ（即ち、同一のマスクセットを用いて同一のプロセスで形成された半導体チップ）であることに留意されたい。下側半導体チップ３と上側半導体チップ４には、同一の機能を有し、同一の回路レイアウトを有し、同一のパッド配置を有する回路が集積化されている。上述されたボンディングワイヤ１１、１２の間のインダクタンスの差の問題は、このような場合にもっとも顕著に表れる。下側半導体チップ３と上側半導体チップ４とに、同一チップが使用され、同一の動作を行うことが期待される場合、ボンディングワイヤ１１、１２の間のインダクタンスの差は、半導体装置１において下側半導体チップ３と上側半導体チップ４との動作特性の差として現れ得る。このような動作特性の差は、解消することが望ましいことがある。本実施形態では、後に議論されるように、上側半導体チップ４に接続されるボンディングワイヤ１２の径ｄ２が、下側半導体チップ３に接続されるボンディングワイヤ１１の径ｄ１より太い構成が採用され、これにより、ボンディングワイヤ１１、１２の間のインダクタンスの差が低減されている。
図１０及び図１１は、下側半導体チップ３に接続されるボンディングワイヤ１１、及び、上側半導体チップ４に接続されるボンディングワイヤ１２の配線の例を示す配線図である。図１０に示されているように、半導体装置１には、下側半導体チップ３のアンテナスイッチＳＷ１の８つの端子、及び、上側半導体チップ４のアンテナスイッチＳＷ２の８つの端子のそれぞれに接続される外部端子２が用意される。図１０、図１１の例では、下側半導体チップ３の上辺に沿って電源端子ＶＤＤａ、ＶＤＤｂ、接地端子ＧＮＤａ、ＧＮＤｂに接続される外部端子２が並んで配置され、左辺に沿って送信端子ＴＸ１ａ、ＴＸ１ｂ、受信端子ＲＸ１ａ、ＲＸ１ｂに接続される外部端子２が並んで配置されている。また、下側半導体チップ３の下辺に沿ってアンテナ端子ＡＮＴａ、ＡＮＴｂ、制御端子ＣＴＬａ、ＣＴＬｂが並んで配置され、右辺に沿って送信端子ＴＸ２ａ、ＴＸ２ｂ、受信端子ＲＸ２ａ、ＲＸ２ｂに接続される外部端子２が並んで配置されている。なお、ここでいう「上辺」、「下辺」、「右辺」、「左辺」は、単に、図１０、図１１における位置を示しているに過ぎず、実空間における上下左右とは関係がない。
下側半導体チップ３の各ボンディングパッド６は、対応する外部端子２にボンディングワイヤ１１によって電気的に接続される。例えば、下側半導体チップ３の電源端子ＶＤＤａに対応するボンディングパッド６は、電源端子ＶＤＤａに対応する外部端子２にボンディングワイヤ１１によって接続される。下側半導体チップ３の他のボンディングパッド６についても同様である。同様に、上側半導体チップ４の各ボンディングパッド８は、対応する外部端子２にボンディングワイヤ１２によって電気的に接続される。例えば、上側半導体チップ４の電源端子ＶＤＤｂに対応するボンディングパッド８は、電源端子ＶＤＤｂに対応する外部端子２にボンディングワイヤ１２によって接続される。
以上に述べられた本実施形態の半導体装置１は、下側半導体チップ３に接続されるボンディングワイヤ１１と上側半導体チップ４に接続されるボンディングワイヤ１２との間のインダクタンスの差を低減するための様々な対策がとられた構成を有している。
第１に、半導体装置１は、上側半導体チップ４に接続されるボンディングワイヤ１２の径ｄ２が、下側半導体チップ３に接続されるボンディングワイヤ１１の径ｄ１よりも太い構成になっている。ボンディングワイヤのインダクタンスは、その径が大きい程小さい。よって、より長くなる傾向にある上側半導体チップ４に接続されるボンディングワイヤ１２の径ｄ２を、下側半導体チップ３に接続されるボンディングワイヤ１１の径ｄ１よりも太くすることで、ボンディングワイヤ１１、１２のインダクタンスの差を小さくすることができる。
なお、高周波信号端子以外の端子については、多くの場合、インダクタンスの差は問題にならない。よって、高周波信号端子として使用されるボンディングパッド８（即ち、アンテナ端子ＡＮＴｂ、送信端子ＴＸ１ｂ、ＴＸ２ｂ、受信端子ＲＸ１ｂ、ＲＸ２ｂとして使用されるボンディングパッド８）以外のボンディングパッド８に接続されるボンディングワイヤ１２の径は、下側半導体チップ３に接続されるボンディングワイヤ１１の径と同一であってもよい。しかしながら、ボンディング工程を簡素化する観点からは、上側半導体チップ４に接続される全てのボンディングワイヤ１２の径を、下側半導体チップ３に接続されるボンディングワイヤ１１の径よりも太くすることが好ましい。
第２に、下側半導体チップ３に接続されるボンディングワイヤ１１のループ高さｈ１、及び、上側半導体チップ４に接続されるボンディングワイヤ１２のループ高さｈ２が、インダクタンスの差が小さくなるように調節される。ここで、図１２に示されているように、ボンディングワイヤのループ高さとは、ボンディングワイヤの始点と終点とを結ぶ線分を用いて定義される値であり、ボンディングワイヤ上の当該線分から最も離れた位置から当該線分に下ろした垂線の足の長さである。図１２においては、下側半導体チップ３に接続されるボンディングワイヤ１１の始点が符号１３ａ、終点が符号１３ｂで示されている。ここで、下側半導体チップ３に接続されるボンディングワイヤ１１は、逆方向ボンディングされていることに留意されたい。一方、上側半導体チップ４に接続されるボンディングワイヤ１２の始点が符号１４ａ、終点が符号１４ｂで示されている。ここで、下側半導体チップ３に接続されるボンディングワイヤ１１は逆方向ボンディングでボンディングされ、上側半導体チップ４に接続されるボンディングワイヤ１２は順方向ボンディングでボンディングされていることに留意されたい。
ボンディングワイヤのインダクタンスは、ループ高さが高い程大きくなる。よって、下側半導体チップ３に接続されるボンディングワイヤ１１のループ高さを、上側半導体チップ４に接続されるボンディングワイヤ１２のループ高さｈ２をより高くすることで、ボンディングワイヤ１１、１２のインダクタンスの差を小さくすることができる。
以下では、以上に述べられたボンディングワイヤ１１、１２の径ｄ１、ｄ２及びループ高さｈ１、ｈ２の調節の効果について、定量的な議論を行う：
ボンディングワイヤのリアクタンスＸは、
Ｘ＝２πｆＬ ・・・（１）
で表わされる。ここで、ｆは、当該ボンディングワイヤで伝送される信号の周波数であり、Ｌはボンディングワイヤのインダクタンスである。また、ボンディングワイヤのインダクタンスＬは、
Ｌ＝ｈ・ｌＢ（１．４×１０−６ ｌｎ（ｈ・ｌＢ／ｄ）− ７．６×１０−６）
・・・（２）
で近似できる。ここで、ｈはボンディングワイヤのループ高さ（図１２参照）であり、ｄはボンディングワイヤの直径であり、ｌＢはボンディングワイヤのワイヤ長である。
信号周波数ｆがＧＨｚオーダの範囲では、インダクタンスＬがｎＨオーダの微小値であっても、ボンディングワイヤのインダクタンスＬがボンディングワイヤのリアクタンスＸに及ぼす影響は大きい。
図１３は、式（２）を用いて算出した、ワイヤ長ｌＢが、それぞれ、４００μｍ、５００μｍ、６００μｍである場合のワイヤ径ｄとインダクタンスＬの関係の計算結果を示すグラフである。ここで、図１３の計算では、ループ高さｈが、４０μｍであると仮定されている。図１３の計算結果は、ワイヤ長ｌＢの差が１００〜２００μｍ程度であれば、ワイヤ径ｄの調節により、インダクタンスＬの差を補償可能であることを示している。例えば、ボンディングワイヤ１１の径ｄ１が２０μｍであり、ボンディングワイヤ１１、１２の長さがそれぞれ、４００μｍ、６００μｍであれば、ボンディングワイヤ１２の径ｄ２を約２５μｍにすることで、インダクタンスＬをほぼ同一にすることができる。
一方、図１４は、式（２）を用いて算出した、ワイヤ長ｌＢが、それぞれ、４００μｍ、５００μｍ、６００μｍである場合のループ高さｈとインダクタンスＬの関係の計算結果を示すグラフである。ここで、図１４の計算では、ワイヤ径ｄが、２０μｍであると仮定されている。図１４の計算結果は、ワイヤ長ｌＢの差が１００〜２００μｍ程度であれば、ループ高さｈの調節により、インダクタンスＬの差を補償可能であることを示している。
ここで、上側半導体チップ４に接続されるボンディングワイヤ１２が順方向ボンディングされ、下側半導体チップ３に接続されるボンディングワイヤ１１が逆方向ボンディングされる構成は、ループ高さによるインダクタンスＬの差の補償のために都合がよいことに留意されたい。上側半導体チップ４に接続されるボンディングワイヤ１２は、ワイヤ長さをなるべく短くすることが望ましい。このような観点では、上側半導体チップ４に接続されるボンディングワイヤ１２は、順方向ボンディングでボンディングされることが望ましい。
一方、下側半導体チップ３に接続されるボンディングワイヤ１１が逆方向ボンディングされることは、ループ高さの制御を容易化するために有用である。上述のように、上側半導体チップ４に接続されるボンディングワイヤ１２のループ高さｈ２を相対的に低く、下側半導体チップ３に接続されるボンディングワイヤ１１のループ高さを相対的に高くすることで、ボンディングワイヤ１１、１２のインダクタンスの差を小さくすることができる。ここで、仮に下側半導体チップ３に接続されるボンディングワイヤ１１を順方向ボンディングでボンディングする場合、ボンディングパッド６から上側半導体チップ４までの間隔による制約により、ループ高さの制御が複雑化してしまう。詳細には、ボンディングワイヤ１１を順方向ボンディングでボンディングする場合、ボールボンディングが行われるボンディングパッド６からキャピラリを上方に移動させてループ高さを確保することになる。しかしながら、上側半導体チップ４及び接着剤層７は、ボンディングワイヤ１１のボンディングの後で下側半導体チップ３の上に積層されるので（後述の製造方法を参照）、ボンディングワイヤ１１のループ高さｈ１を高くするためには、通常は行われないようなボンディングワイヤ１１の形状制御が必要になる。即ち、ウェッジボンディングが行われる端の近傍で、ループ高さを積極的に増大させるようにボンディングワイヤ１１の形状を制御する必要性が生じる。このような形状制御は、不可能ではないが、好ましくない。
第３に、本実施形態では、下側半導体チップ３の特定の高周波信号端子として使用されるボンディングパッド６に接続される外部端子２と、その特定の高周波信号端子と同一機能の高周波信号端子として使用される上側半導体チップ４のボンディングパッド８に接続される外部端子２とが、ボンディングワイヤ１１、１２の長さの差を小さくするように選択される。より具体的には、下側半導体チップ３の特定の高周波信号端子として使用されるボンディングパッド６が、当該ボンディングパッド６に最近接する外部端子２ではない外部端子２に電気的に接続される。その一方で、その特定の高周波信号端子と同一機能の高周波信号端子として使用される上側半導体チップ４のボンディングパッド８は、当該ボンディングパッド８に最近接する外部端子２に電気的に接続される。ここで、高周波信号端子として使用されるボンディングパッド６とは、上述されるように、アンテナ端子ＡＮＴａ、送信端子ＴＸ１ａ、ＴＸ２ａ、受信端子ＲＸ１ａ、ＲＸ２ａとして使用されるボンディングパッド６である。同様に、高周波信号端子として使用されるボンディングパッド８とは、アンテナ端子ＡＮＴｂ、送信端子ＴＸ１ｂ、ＴＸ２ｂ、受信端子ＲＸ１ｂ、ＲＸ２ｂとして使用されるボンディングパッド８である。
例えば、図１０を参照して、下側半導体チップ３の送信端子ＴＸ２ａとして使用されるボンディングパッド６は、それに最近接する外部端子２（送信端子ＴＸ２ｂに対応する外部端子２）ではなく、最近接する外部端子２に隣接する外部端子２に接続されている。一方、図１１に図示されているように、上側半導体チップ４の送信端子ＴＸ２ｂとして使用されるボンディングパッド８（これは、下側半導体チップ３の送信端子ＴＸ２ａとして使用されるボンディングパッド６に対応するボンディングパッド８である）は、それに最近接する外部端子２に接続されている。
このような構成によれば、下側半導体チップ３及び上側半導体チップ４の同一機能の高周波信号端子として使用されるボンディングパッド６、８に接続されるボンディングワイヤ１１、１２の長さの差を小さくすることができる。これは、ボンディングワイヤ１１、１２のインダクタンスの差を小さくするために有用である。
これら３つの対策は、複合して行ってもよいし、単独で行ってもよい。本実施形態の半導体装置１は、３つの対策が全てとられた構造を採用している。
［本実施形態の半導体装置の応用例］
以上に示された半導体装置１の構成は、様々な用途に適用できるが、特に、携帯通信機器に適用されることが好適である。
図１５は、本実施形態の半導体装置１が適用された携帯通信機器４０の構成の例を示すブロック図である。図１５の携帯通信機器４０は、複数の移動体通信プロトコルに対応するように構成されている。本実施形態の半導体装置１に集積化されているアンテナスイッチＳＷ１、ＳＷ２が、移動体通信プロトコルの切り替え、及び、送信動作と受信動作の切り替えに用いられる。
詳細には、携帯通信機器４０は、本実施形態の半導体装置１に加え、アンテナ１５と、送信用増幅器２１１、２１２、３１１、３１２と、受信用低ノイズ増幅器２２１、２２２、３２１、３２２と、弾性波フィルタ２３１、２３２、３３１、３３２と、トランシーバーＩＣ（integrated circuit）２０、３０とを備えている。アンテナ１５は、半導体装置１の下側半導体チップ３と上側半導体チップ４に集積化されたアンテナスイッチＳＷ１、ＳＷ２のアンテナ端子ＡＮＴａ、ＡＮＴｂに接続されている。送信用増幅器２１１、２１２、３１１、３１２と、受信用低ノイズ増幅器２２１、２２２、３２１、３２２と、弾性波フィルタ２３１、２３２、３３１、３３２とは、アンテナ１５に入出力される信号を扱う回路を構成している。
アンテナスイッチＳＷ１の送信端子ＴＸ１ａ、ＴＸ２ａは、それぞれ、送信用増幅器２１１、２１２を介してトランシーバーＩＣ２０の送信出力に接続されている。受信端子ＲＸ１ａは、受信用低ノイズ増幅器２２１及び弾性波フィルタ２３１を介してトランシーバーＩＣ２０の受信出力に接続され、受信端子ＲＸ２ａは、受信用低ノイズ増幅器２２２及び弾性波フィルタ２３２を介してトランシーバーＩＣ２０の受信出力に接続されている。トランシーバーＩＣ２０は、第１の移動体通信プロトコル（例えば、ＤＣＳ（Digital Cellular System）及びＰＣＮ（Personal
Communication Services））に対応した送受信処理を行う。
アンテナスイッチＳＷ２の送信端子ＴＸ１ｂ、ＴＸ２ｂは、それぞれ、送信用増幅器３１３、３１４を介してトランシーバーＩＣ３０の送信出力に接続されている。受信端子ＲＸ１ｂは、受信用低ノイズ増幅器３２１及び弾性波フィルタ３３１を介してトランシーバーＩＣ３０の受信出力に接続され、受信端子ＲＸ２ｂは、受信用低ノイズ増幅器３２２及び弾性波フィルタ３３２を介してトランシーバーＩＣ３０の受信出力に接続されている。トランシーバーＩＣ３０は、第２の移動体通信プロトコル（例えば、ＧＳＭ（Global System for Mobile Communication））に対応した送受信処理を行う。
トランシーバーＩＣ２０が送信動作をする場合、下側半導体チップ３のアンテナスイッチＳＷ１により、アンテナ１５が送信端子ＴＸ１ａ又はＴＸ２ａに接続される。トランシーバーＩＣ２０から出力された送信信号は、送信用増幅器２１１又は２１２によって増幅されてアンテナ１５に供給される。一方、トランシーバーＩＣ２０が受信動作をする場合、下側半導体チップ３のアンテナスイッチＳＷ１により、アンテナ１５が受信端子ＲＸ１ａ又はＲＸ２ａに接続される。アンテナ１５から出力された受信信号は、受信用低ノイズ増幅器２２１又は２２２によって増幅される。更に、増幅された受信信号の特定の周波数帯の成分が弾性波フィルタ２３１、２３２を通過してトランシーバーＩＣ２０の受信端子に入力される。
同様に、トランシーバーＩＣ３０が送信動作をする場合、上側半導体チップ４のアンテナスイッチＳＷ２により、アンテナ１５が送信端子ＴＸ１ｂ又はＴＸ２ｂに接続される。トランシーバーＩＣ３０から出力された送信信号は、送信用増幅器３１１又は３１２によって増幅されてアンテナ１５に供給される。一方、トランシーバーＩＣ３０が受信動作をする場合、上側半導体チップ４のアンテナスイッチＳＷ２により、アンテナ１５が受信端子ＲＸ１ｂ又はＲＸ２ｂに接続される。アンテナ１５から出力された受信信号は、受信用低ノイズ増幅器３２１又は３２２によって増幅される。更に、増幅された受信信号の特定の周波数帯の成分が弾性波フィルタ３３１、３３２を通過してトランシーバーＩＣ２０の受信端子に入力される。
以上には、アンテナスイッチが集積化された下側半導体チップ３、上側半導体チップ４が単一のパッケージに封止されている半導体装置の構成が提示されている。しかしながら、アンテナ１５に入出力される高周波信号を扱う他の回路素子を集積化した下側半導体チップ３及び上側半導体チップ４が、同様の構造で一のパッケージに封止されていてもよい。例えば、図１５に図示された送信用増幅器２１１、２１２、３１１、３１２と、受信用低ノイズ増幅器２２１、２２２、３２１、３２２と、弾性波フィルタ（ＳＡＷフィルタ）２３１、２３２、３３１、３３２のうちの２つが集積化された下側半導体チップ３及び上側半導体チップ４が、上述の構造により、単一のパッケージに封止されてもよい。このとき、本実施形態の半導体装置の構成は、特に、同一回路素子を下側半導体チップ３及び上側半導体チップ４に集積化し、下側半導体チップ３及び上側半導体チップ４を同一チップとして構成する場合に有効である。例えば、送信用増幅器２１１、２１２を、それぞれ、下側半導体チップ３及び上側半導体チップ４に集積化してもよい。
図１６は、本実施形態の半導体装置１の携帯通信機器への応用の他の例を示すブロック図である。図１６の携帯通信機器４０Ａでは、図１５の携帯通信機器４０のトランシーバーＩＣ３０の代わりに、第３世代及び第４世代の移動体通信プロトコルに対応したトランシーバーＩＣ３０Ａが用いられる。ここで、第３世代及び第４世代の移動体通信プロトコルでは、送信と受信とが別々の周波数で行われることから、回路構成を変更する必要がある。
より具体的には、図１６の構成では、上側半導体チップ４のアンテナスイッチＳＷ２が、アンテナ端子ＡＮＴｂを、４つの送受信端子ＴＲＸ１ｂ、ＴＲＸ２ｂ、ＴＲＸ３ｂ、ＴＲＸ４ｂのいずれかに接続する動作を行う。ここで、送受信端子ＴＲＸ１ｂ、ＴＲＸ２ｂ、ＴＲＸ３ｂ、ＴＲＸ４ｂは、送信と受信の両方に使用される端子である。図１７は、この場合の上側半導体チップ４のパッド配置を示しており、図１８は、上側半導体チップ４のアンテナスイッチＳＷ２の回路構成を概略的に示している。
図１６に戻り、送受信端子ＴＲＸ１ｂ〜ＴＲＸ４ｂと、トランシーバーＩＣ３０Ａの間には、送信用増幅器３１１〜３１４と、受信用低ノイズ増幅器３２１〜３２４と、弾性波フィルタ３３１〜３３４と、分波器（Duplexer）３４１〜３４４が設けられている。分波器３４１〜３４４は、別々の周波数帯域にある送信信号と受信信号を分離する機能を有している。
トランシーバーＩＣ３０Ａが送信動作を行う場合、上側半導体チップ４のアンテナスイッチＳＷ２により、アンテナ１５が送受信端子ＴＲＸ１ｂ、ＴＲＸ２ｂ、ＴＲＸ３ｂ、ＴＲＸ４ｂのいずれかに接続される。トランシーバーＩＣ３０から出力された送信信号は、送信用増幅器３１１〜３１４のいずれかによって増幅され、送信信号を増幅した送信用増幅器３１に接続された分波器３４とアンテナスイッチＳＷ２とを介してアンテナ１５に供給される。一方、トランシーバーＩＣ３０Ａが受信動作をする場合、上側半導体チップ４のアンテナスイッチＳＷ２により、アンテナ１５が送受信端子ＴＲＸ１ｂ、ＴＲＸ２ｂ、ＴＲＸ３ｂ、ＴＲＸ４ｂのいずれかに接続される。アンテナ１５から出力された受信信号は、分波器３４１〜３４４によって送信信号の周波数成分から分離されて受信用低ノイズ増幅器３２１〜３２４のいずれかに入力され、更に増幅される。更に、増幅された受信信号の特定の周波数帯の成分が弾性波フィルタ３３１〜３３４のいずれかを通過してトランシーバーＩＣ３０Ａの受信端子に入力される。
この構成においても、下側半導体チップ３及び上側半導体チップ４に、アンテナスイッチ以外の回路素子を集積化することも可能である。例えば、図１６に図示された送信用増幅器３１１〜３１４、受信用低ノイズ増幅器３２１〜３２４と、弾性波フィルタ３３１〜３３４と、分波器（Duplexer）３４１〜３４４のうちの２つが集積化された下側半導体チップ３及び上側半導体チップ４が、上述の構造により、単一のパッケージに封止されてもよい。このとき、本実施形態の半導体装置の構成は、特に、同一回路素子を下側半導体チップ３及び上側半導体チップ４に集積化し、下側半導体チップ３及び上側半導体チップ４を同一チップとして構成する場合に有効である。例えば、分波器３４１、３４２を、それぞれ、下側半導体チップ３及び上側半導体チップ４に集積化してもよい。
以上には、下側半導体チップ３と上側半導体チップ４とが同一チップである場合の実施形態を記述しており、本実施形態に開示された上記構造は、下側半導体チップ３と上側半導体チップ４とが同一チップである場合に最も有効である。しかしながら、下側半導体チップ３と上側半導体チップ４は、同一チップに限定されない。また、下側半導体チップ３と上側半導体チップ４とは同一の寸法でなくてもよい。
例えば、図１９〜図２３に図示されているように、異なる大きさ及び異なる構成の下側半導体チップ３と上側半導体チップ２４とが同一パッケージに集積化されてもよい。この場合も、上側半導体チップ２４のボンディングパッド８に接続されるボンディングワイヤ１２の径ｄ２が、下側半導体チップ３のボンディングパッド６に接続されるボンディングワイヤ１１の径ｄ１よりも大きくされる。
以下では、異なる大きさ及び異なる構成の下側半導体チップ３と上側半導体チップ２４とを集積化した半導体装置１Ａの構成について、図１９〜図２１を参照しながら説明する。ここで、図１９は、下側半導体チップ３と上側半導体チップ２４とが同一パッケージに集積化された半導体装置１Ａの構成を示す断面図である。また、図２０は、上側半導体チップ２４に集積化された回路の構成を示す回路図であり、図２１は、上側半導体チップ２４のボンディングパッド８の配置を示すレイアウト図である。なお、下側半導体チップ３の構成及びパッド配置は、図６、図７を参照しながら上述したとおりである。
図２０に図示されているように、上側半導体チップ４には、アンテナスイッチＳＷ２が集積化されている。このアンテナスイッチＳＷ３は、以下の６つの端子を有している：
ＡＮＴｂ：アンテナ端子
ＴＸ１ｂ：送信端子
ＲＸ１ｂ：受信端子
ＶＤＤｂ：電源端子
ＧＮＤｂ：接地端子
ＣＴＬｂ：アンテナスイッチＳＷ３の制御信号が入力される制御端子
アンテナスイッチＳＷ３は、制御端子ＣＴＬｂに入力される制御信号に応答して、アンテナ端子ＡＮＴｂを送信端子ＴＸ１ｂ及び受信端子ＲＸ１ｂのいずれかに接続する機能を有している。言い換えれば、本実施形態のアンテナスイッチＳＷ３は、送信用のチャンネル、受信用のチャンネルから、実際に使用するチャンネルを選択する機能を有している。
図２１に示されているように、アンテナスイッチＳＷ３の６つの端子のそれぞれは、ボンディングパッド８のいずれかに割当てられている。図２１の例では、左側の列の３つのボンディングパッド８は、それぞれ、接地端子ＧＮＤｂ、送信端子ＴＸ１ｂ及び受信端子ＲＸ１ｂとして使用される。一方、右側の列の３つのボンディングパッド８は、それぞれ、電源端子ＶＤＤｂ、制御端子ＣＴＬｂ及びアンテナ端子ＡＮＴｂとして使用される。
図２２及び図２３は、下側半導体チップ３に接続されるボンディングワイヤ１１、及び、上側半導体チップ２４に接続されるボンディングワイヤ１２の配線の例を示す配線図である。図２２に示されているように、半導体装置１には、下側半導体チップ３のアンテナスイッチＳＷ１の８つの端子、及び、上側半導体チップ４のアンテナスイッチＳＷ２の８つの端子のそれぞれに接続される外部端子２が用意される。図２２、図２３の例では、下側半導体チップ３の上辺に沿って電源端子ＶＤＤａ、接地端子ＧＮＤａ、ＧＮＤｂ、及び、電源端子ＶＤＤｂに接続される外部端子２が順に並んで配置され、左辺に沿って送信端子ＴＸ１ａ、受信端子ＲＸ１ａ、送信端子ＴＸ１ｂ、受信端子ＲＸ１ｂに接続される外部端子２が順に並んで配置されている。また、下側半導体チップ３の下辺に沿ってアンテナ端子ＡＮＴａ、ＡＮＴｂ、制御端子ＣＴＬｂ、ＣＴＬａが並んで配置され、右辺に沿って非接続（ＮＣ：not connected）の外部端子２、送信端子ＴＸ２ａ及び受信端子ＲＸ２ａにそれぞれに接続される外部端子２、及び、非接続の外部端子２が並んで配置されている（なお、ここでいう「上辺」、「下辺」、「右辺」、「左辺」は、単に、図２２、図２３における位置を示しているに過ぎず、実空間における上下左右とは関係がない。）
下側半導体チップ３の各ボンディングパッド６は、対応する外部端子２にボンディングワイヤ１１によって電気的に接続される。例えば、下側半導体チップ３の電源端子ＶＤＤａに対応するボンディングパッド６は、電源端子ＶＤＤａに対応する外部端子２にボンディングワイヤ１１によって接続される。下側半導体チップ３の他のボンディングパッド６についても同様である。更に、上側半導体チップ２４の各ボンディングパッド８は、対応する外部端子２にボンディングワイヤ１２によって電気的に接続される。例えば、上側半導体チップ４の電源端子ＶＤＤｂに対応するボンディングパッド８は、電源端子ＶＤＤｂに対応する外部端子２にボンディングワイヤ１２によって接続される。
この半導体装置１Ａにおいても、上側半導体チップ２４のボンディングパッド８に接続されるボンディングワイヤ１２の径ｄ２が、下側半導体チップ３のボンディングパッド６に接続されるボンディングワイヤ１１の径ｄ１よりも大きく設計されている。このような構成により、ボンディングワイヤ１１、１２のインダクタンスの差が低減されている。
［半導体装置の製造方法］
以下では、上記されている本実施形態の半導体装置（１、１Ａ）の製造方法の一例を説明する。以下では、下側半導体チップ３と上側半導体チップ４とが同一チップである半導体装置１の製造方法を説明するが、下側半導体チップ３と上側半導体チップ４とが異なるチップである半導体装置１Ａも同様の製造方法によって製造できる。
図２４は、本実施形態の半導体装置１の製造方法を説明するフローチャートフロー図であり、図２５〜図２７Ｂは、製造工程途中のウエハの断面図であり、図２８は、製造工程途中のウエハの斜視図であり、図２９Ａ〜図３６は、製造工程途中のパッケージの断面図である。
先ず、図２５に図示されているように、拡散工程が完了したウエハ５１が用意される。このウエハ５１の表側主面５１ａ（即ち、裏側主面５１ｂと反対の面）には、下側半導体チップ３及び上側半導体チップ４に集積化される回路素子（本実施形態では、アンテナスイッチＳＷ１、ＳＷ２）が形成されている。なお、本実施形態では、下側半導体チップ３と上側半導体チップ４は、別々のウエハから採取される。即ち、本実施形態では、少なくとも２枚のウエハが準備される。
次に、図２６に図示されているように、ウエハ５１の表側主面５１ａにＢＧ（Back Grinding）テープ５２が貼り付けられ、ＢＧテープ５２が貼り付けられた状態でウエハ５１の裏面研削が行われる（図２４の工程Ｓ０１ａ、Ｓ０１ｂ）。
次に、図２７Ａに図示されるように、下側半導体チップ３が採取されるウエハ５１の裏側主面５１ｂに、通常の厚さ（たとえば３０μｍ程度）のダイアタッチフィルムが、接着剤層５として貼り付けられる（図２４のステップＳ０２ａ）。一方、図２７Ｂに図示されるように、上側半導体チップ２４が採取されるウエハ５１の裏側主面５１ｂに、厚膜の（たとえば６０μｍ程度）のダイアタッチフィルムが、接着剤層７として貼り付けられる（図２４の工程Ｓ０２ｂ）。
次に、図２８に図示されているように、下側半導体チップ３及び上側半導体チップ４が採取されるウエハ５１が、それぞれダイシングテープ５４を介して、ダイシングフレーム５３に固定される。続いて、その状態で、直交する２方向に回転ブレード等により、ダイシング溝５５（ダイシングライン）が形成され、図２９Ａ及び図２９Ｂに図示されているように、ウエハ５１が、個別の下側半導体チップ３及び上側半導体チップ４に分離される（図２４の工程Ｓ０３ａ、Ｓ０３ｂ）。
次に、図３０に図示されているように、例えばステンレス等の薄板で構成された金属ベースシート５６（例えば、厚さ０．１５ミリメートル程度）上に、電気メッキにより、複数の外部端子２が形成される。詳細には、洗浄した金属ベースシート５６の上面に、例えば５０μｍ程度のレジストフィルムが貼り付けられ、フォトリソグラフィの手法により外部端子２に対応する開口パターンが形成される。続けて、この開口に電気メッキによって、０．３マイクロメートル程度の金メッキ層が形成される。この金メッキ層は、半導体装置１の表面実装を容易にするために設けられている。金メッキ液としては、たとえば亜硫酸金等を含む非シアン系金メッキ液が環境面からして好適であるが、シアン系金メッキ液でもよい。金メッキ層の代わりに、錫メッキ層、半田メッキ層、パラジウムメッキ層等を形成してもよい。更に、金メッキ層の上に電気メッキによって、６０μｍ程度のニッケル層が形成される。ニッケル・メッキ液としてはスルファミン酸ニッケル系のものが電鋳プロセス上好適であるが、その他の常用のニッケル・メッキ液でもよい。最後に、電気メッキによって、たとえば５μｍ程度の銀メッキ層が形成される。この銀メッキ層は、ワイヤボンディングの信頼性を向上するために設けられる。銀メッキ液としては、たとえばシアン系銀メッキ液等がある。この銀メッキ層の代わりに、金メッキ層を形成してもよい。その後、レジストフィルムが除去され、外部端子２が金属ベースシート５６の上に形成された構造体を得ることができる。なお、上述の金メッキ層および銀メッキ層は必須ではない。
更に、下側半導体チップ３のダイボンディングが行われる（図２４の工程Ｓ０４ａ）。詳細には、ダイシングテープ５４上の個々に分離された下側半導体チップ３（図２９Ａ参照）がピックアップされ、当該下側半導体チップ３が、金属ベースシート５６上に、接着剤層５を介して、表側主面３ａが上を向くようにダイボンディングされる。なお、ダイボンディング温度は、例えば、摂氏８０度程度である。
続いて、（ダイアタッチフィルムで形成されている）接着剤層５のキュアを進行させるためのベーク処理（たとえば摂氏１６０度程度）が行われる（図２４の工程Ｓ０５ａ）。
次に、図３１に図示されるように、下側半導体チップ３の表側主面３ａ上のボンディングパッド６と外部端子２とをボンディングワイヤ１１によって接続するワイヤボンディングが行われる（図２４の工程Ｓ０６ａ）。ボンディングワイヤ１１としては、例えば、金ワイヤが使用される。上述されているように、下側半導体チップ３のワイヤボンディングは、逆方向ボンディングで行われる。すなわち、図４Ａに図示されているように、ボンディングワイヤ１１の外部端子２へのボンディングには、ボールボンディングが適用されている。一方、図４Ｂに図示されているように、ボンディングワイヤ１１の下側半導体チップ３のボンディングパッド６へのボンディングには、ウェッジボンディングが適用されている。
次に、図３２に図示されるように、上側半導体チップ４のダイボンディングが行われる（図２４の工程Ｓ０４ｂ）。詳細には、ダイシングテープ５４上の個々に分離された上側半導体チップ４（図２９Ｂ参照）がピックアップされ、当該上側半導体チップ４が、下側半導体チップ３の表側主面３ａ上に、ダイアタッチフィルムで形成された接着剤層７を介して、表側主面４ａが上を向くようにダイボンディングされる。このとき、下側半導体チップ３に接続されたボンディングワイヤ１１のボンディングパッド６の近傍の部分は、接着剤層７に埋め込まれる。なお、ダイボンディング温度は、たとえば、摂氏８０度程度である。
続いて、（ダイアタッチフィルムで形成されている）接着剤層７のキュアを進行させるためのベーク処理（たとえば摂氏１６０度程度）が行われる（図２４の工程Ｓ０５ｂ）。
次に、図３３に図示されているように、上側半導体チップ４の表側主面４ａ上のボンディングパッド８と外部端子２とをボンディングワイヤ１２によって接続するワイヤボンディングが行われる（図２４の工程Ｓ０６ｂ）。上述されているように、このワイヤボンディングは、順方向ボンディングで行われる。すなわち、図５Ａに図示されているように、ボンディングワイヤ１２の上側半導体チップ４のボンディングパッド８へのボンディングには、ボールボンディングが適用されている。一方、図５Ｂに図示されているように、ボンディングワイヤ１２の外部端子２へのボンディングには、ウェッジボンディングが適用されている。
次に、図３４に図示されているように、金属ベースシート５６上に集積化された外部端子２、下側半導体チップ３、上側半導体チップ４、ボンディングワイヤ１１、１２等からなるチップ−端子集合体に対して樹脂封止が行われ、レジン封止体９が形成される（図２４の工程Ｓ０７）。この樹脂封止は、金属ベースシート５６の上面に形成されたチップ−端子集合体が、モールド金型等のキャビティにセットされ、更に、そのキャビティに、例えばエポキシ系樹脂等のモールド樹脂が注入されることで行われる。樹脂封止は、例えばトランスファモールドで行ってもよく、圧縮モールドで行ってもよい。
続いて、モールド樹脂の最終硬化のためのポストモールドベークが、例えばバッチプロセス等により行われる（図２４の工程０８）。好適なベーク条件としては、摂氏１７０〜１８０度（たとえば１７５度）の範囲で、数時間程度（たとえば５時間程度）を例示することができる。
次に、図３５に図示されているように、レジン封止体９の裏面９ｂに接合されている金属ベースシート５６が剥離される（図２４の工程Ｓ０９）。
更に、図３６に図示されているように、例えば回転ブレード等により、ダイシング溝５７を形成することにより、レジン封止体９が個々の半導体装置１に分離される（図２４の工程Ｓ１０）。以上で、本実施形態の半導体装置１の製造が完了する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施形態では、ノンリード型パッケージを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、その他のパッケージにも適用可能である。
また、前記実施形態では、アンテナスイッチを集積化した半導体チップを積層したモジュール（マルチチップモジュール）を例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、他の用途のマルチチップモジュール等にも適用可能である。更に、集積化される半導体チップの組み合わせは、ＧａＡｓ系半導体チップ（化合物系半導体チップ）の組み合わせに限定されない。半導体装置に集積化される半導体チップの組み合わせは、シリコン系チップ同士の組み合わせでもよいし、シリコン系チップと他の化合物系半導体チップとの組み合わせでも良い。
また、前記実施形態では、本願発明の製造プロセスをＭＡＰ（Mold Array Package）プロセスを例に具体的に説明したが、本願発明はそれに限定されるものではない。本願発明は、個別封止型のパッケージングプロセスにも適用できる。
その他、実施形態に記載された内容の一部を以下に記載する。
（１） 半導体装置は、第１半導体チップと、第２半導体チップと、第１外部端子と、第２外部端子と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。第１半導体チップは、第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する。第２半導体チップは、第２表側主面と第２裏側主面とを有し、第１半導体チップの第１表側主面に第２裏側主面が対向するように設けられ、且つ、第２表側主面に第２ボンディングパッドを有する。第１及び第２外部端子は、第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように配置されている。第１ボンディングワイヤは、第１ボンディングパッドと第１外部端子とを接続し、第２ボンディングワイヤは、第２ボンディングパッドと第２外部端子とを接続する。第１ボンディングワイヤの第１外部端子へのボンディングがボールボンディングによって行われ、第１ボンディングワイヤの第１ボンディングパッドへのボンディングがウェッジボンディングによって行われている。また、第２ボンディングワイヤの第２ボンディングパッドとのボンディングがボールボンディングによって行われ、第２ボンディングワイヤの第２外部端子へのボンディングがウェッジボンディングによって行われている。
（２） （１）に記載の半導体装置において、第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い。
（３） 半導体装置は、第１半導体チップと、第２半導体チップと、第１外部端子と、第２外部端子と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。第１半導体チップは、第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する。第２半導体チップは、第２表側主面と第２裏側主面とを有し、第１半導体チップの第１表側主面に第２裏側主面が対向するように設けられ、且つ、第２表側主面に第２ボンディングパッドを有する。第１及び第２外部端子は、第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように配置されている。第１ボンディングワイヤは、第１ボンディングパッドと第１外部端子とを接続し、第２ボンディングワイヤは、第２ボンディングパッドと第２外部端子とを接続する。第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い。
（４） （１）乃至（３）のいずれかの半導体装置において、第１半導体チップと第２半導体チップとが、同一チップである。
（５） （１）乃至（４）のいずれかに記載の半導体装置において、第１半導体チップと第２半導体チップとは、アンテナに入出力される信号を処理する回路を構成する回路素子を集積化している。
（６） （１）乃至（４）のいずれかに半導体装置において、第１半導体チップと第２半導体チップのそれぞれは、アンテナに接続されるアンテナスイッチを集積化している。
（７） （１）乃至（４）のいずれかに記載の半導体装置において、第１及び第２半導体チップのそれぞれは、アンテナに供給される送信信号を増幅する送信用増幅器、アンテナから受け取った受信信号を増幅する受信用増幅器、アンテナから受け取った受信信号が入力される弾性波フィルタ、アンテナに接続されるアンテナスイッチの送受信端子に接続される分波器のいずれかを集積化している。
（８） （１）乃至（４）のいずれかに記載の半導体装置において、第１半導体チップの第１裏側裏面には、第１接着剤層が接合され、第２半導体チップの第２裏側裏面には、第２接着剤層が接合されている。第２接着剤層は、第１接着剤層よりも厚い。第２ボンディングワイヤは、第２ボンディングパッドの近傍において第２接着剤層に埋め込まれている。
（９）携帯通信機器が、アンテナと、半導体装置とを具備している。半導体装置は、第１半導体チップと、第２半導体チップと、第１外部端子と、第２外部端子と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。第１半導体チップは、第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する。第２半導体チップは、第２表側主面と第２裏側主面とを有し、第１半導体チップの第１表側主面に第２裏側主面が対向するように設けられ、且つ、第２表側主面に第２ボンディングパッドを有する。第１及び第２外部端子は、第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように配置されている。第１ボンディングワイヤは、第１ボンディングパッドと第１外部端子とを接続し、第２ボンディングワイヤは、第２ボンディングパッドと第２外部端子とを接続する。第１ボンディングワイヤの第１外部端子へのボンディングがボールボンディングによって行われ、第１ボンディングワイヤの第１ボンディングパッドへのボンディングがウェッジボンディングによって行われている。また、第２ボンディングワイヤの第２ボンディングパッドとのボンディングがボールボンディングによって行われ、第２ボンディングワイヤの第２外部端子へのボンディングがウェッジボンディングによって行われている。
（１０） （９）に記載の携帯通信機器において、第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い。
（１１） 携帯通信機器が、アンテナと、半導体装置とを具備している。半導体装置は、第１半導体チップと、第２半導体チップと、第１外部端子と、第２外部端子と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。第１半導体チップは、第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する。第２半導体チップは、第２表側主面と第２裏側主面とを有し、第１半導体チップの第１表側主面に第２裏側主面が対向するように設けられ、且つ、第２表側主面に第２ボンディングパッドを有する。第１及び第２外部端子は、第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように配置されている。第１ボンディングワイヤは、第１ボンディングパッドと第１外部端子とを接続し、第２ボンディングワイヤは、第２ボンディングパッドと第２外部端子とを接続する。第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い。
（１２） （９）乃至（１１）のいずれかに記載の携帯通信機器であって、第１半導体チップと第２半導体チップとが、同一チップであり、回路素子は、アンテナに接続されるアンテナスイッチである。
（１３）半導体装置の製造方法が下記工程を含んでいる：
第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する第１半導体チップと、第２表側主面と第２裏側主面とを有し、第２表側主面に第２ボンディングパッドを有する第２半導体チップとを用意する工程、
第１及び第２外部端子を形成する工程、
第１ボンディングパッドと第１外部端子とを接続するように第１ボンディングワイヤをボンディングする工程、
第１半導体チップの第１表側主面に第２裏側主面が対向するように、且つ、第１及び第２外部端子が第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように、第２半導体チップを第１半導体チップに接着剤層を介して接合する工程、及び、
第２ボンディングパッドと第２外部端子とを接続するように第２ボンディングワイヤをボンディングする工程。
ここで、第１ボンディングワイヤの第１外部端子へのボンディングがボールボンディングによって行われ、第１ボンディングワイヤの第１ボンディングパッドへのボンディングがウェッジボンディングによって行われる。また、第２ボンディングワイヤの第２ボンディングパッドとのボンディングがボールボンディングによって行われ、第２ボンディングワイヤの第２外部端子へのボンディングがウェッジボンディングによって行われる。
（１４）半導体装置の製造方法が下記工程を含んでいる：
第１表側主面と第１裏側主面とを有し、第１表側主面に第１ボンディングパッドを有する第１半導体チップと、第２表側主面と第２裏側主面とを有し、第２表側主面に第２ボンディングパッドを有する第２半導体チップとを用意する工程、
第１及び第２外部端子を形成する工程、
第１ボンディングパッドと第１外部端子とを接続するように第１ボンディングワイヤをボンディングする工程、
第１半導体チップの第１表側主面に第２裏側主面が対向するように、且つ、第１及び第２外部端子が第２半導体チップの第２表側主面よりも第１半導体チップの第１表側主面により近くなるように、第２半導体チップを第１半導体チップに接着剤層を介して接合する工程、及び、
第２ボンディングパッドと第２外部端子とを接続するように第２ボンディングワイヤをボンディングする工程。
ここで、第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い。
１、１Ａ：半導体装置
２ ：外部端子
３ ：下側半導体チップ
３ａ：表側主面
３ｂ：裏側主面
４、２４：上側半導体チップ
４ａ：表側主面
４ｂ：裏側主面
５ ：接着剤層
６ ：ボンディングパッド
７ ：接着剤層
８ ：ボンディングパッド
９ ：レジン封止体
９ａ：表面
９ｂ：裏面
１１：ボンディングワイヤ
１１ａ：接続部
１１ｂ：接続部
１２：ボンディングワイヤ
１２ａ：接続部
１２ｂ：接続部
１３ａ：始点
１３ｂ：終点
１４ａ：始点
１４ｂ：終点
１５：アンテナ
２０：トランシーバーＩＣ
２１：送信用増幅器
２２：受信用低ノイズ増幅器
２３：弾性波フィルタ
３０、３０Ａ：トランシーバーＩＣ
３１：送信用増幅器
３２：受信用低ノイズ増幅器
３３：弾性波フィルタ
３４：分波器
４０、４０Ａ：携帯通信機器
５１：ウエハ
５１ａ：表側主面
５１ｂ：裏側主面
５２：ＢＧテープ
５３：ダイシングフレーム
５４：ダイシングテープ
５５：ダイシング溝
５６：金属ベースシート
５７：ダイシング溝
ＡＮＴａ、ＡＮＴｂ：アンテナ端子
ＣＴＬａ、ＣＴＬｂ：制御端子
ＧＮＤａ、ＧＮＤｂ：接地端子
ＲＸ１ａ、ＲＸ２ａ、ＲＸ１ｂ、ＲＸ２ｂ：受信端子
ＳＷ１、ＳＷ２、ＳＷ３：アンテナスイッチ
ＴＸ１ａ、ＴＸ２ａ、ＴＸ１ｂ、ＴＸ２ｂ：送信端子
ＴＲＸ１ｂ、ＴＲＸ２ｂ、ＴＲＸ３ｂ、ＴＲＸ４ｂ：送受信端子
ＶＤＤａ、ＶＤＤｂ：電源端子

Claims (13)

  1. 第１表側主面と第１裏側主面とを有し、前記第１表側主面に第１ボンディングパッドを有する第１半導体チップと、
    第２表側主面と第２裏側主面とを有し、前記第１半導体チップの前記第１表側主面に前記第２裏側主面が対向するように設けられ、且つ、前記第２表側主面に第２ボンディングパッドを有する第２半導体チップと、
    前記第２半導体チップの前記第２表側主面よりも前記第１半導体チップの前記第１表側主面により近くなるように配置された第１及び第２外部端子と、
    前記第１ボンディングパッドと前記第１外部端子とを接続する第１ボンディングワイヤと、
    前記第２ボンディングパッドと前記第２外部端子とを接続する第２ボンディングワイヤ
    とを含み、
    前記第２ボンディングワイヤの径が、前記第１ボンディングワイヤの径よりも太い
    半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１半導体チップと前記第２半導体チップとが、同一チップである
    半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記第１半導体チップと前記第２半導体チップとは、アンテナに入出力される信号を処理する回路を構成する回路素子を集積化している
    半導体装置。
  4. 請求項２に記載の半導体装置であって、
    前記第１半導体チップと前記第２半導体チップのそれぞれは、アンテナに接続されるアンテナスイッチを集積化している
    半導体装置。
  5. 請求項１又は２に記載の半導体装置であって、
    前記第１半導体チップと前記第２半導体チップのそれぞれは、アンテナに供給される送信信号を増幅する送信用増幅器、アンテナから受け取った受信信号を増幅する受信用増幅器、アンテナから受け取った受信信号が入力される弾性波フィルタ、アンテナに接続されるアンテナスイッチの送受信端子に接続される分波器のいずれかを集積化している
    半導体装置。
  6. 請求項１又は２に記載の半導体装置であって、
    前記第１半導体チップの前記第１裏側主面には、第１接着剤層が接合されており、
    前記第２半導体チップの前記第２裏側主面には、第２接着剤層が接合されており、
    前記第２接着剤層は、前記第１接着剤層よりも厚く、
    前記第２ボンディングワイヤは、前記第２ボンディングパッドの近傍において前記第２接着剤層に埋め込まれている
    半導体装置。
  7. 請求項１又は２に記載の半導体装置であって、
    前記第１ボンディングワイヤの前記第１外部端子へのボンディングがボールボンディングによって行われ、
    前記第１ボンディングワイヤの前記第１ボンディングパッドへのボンディングがウェッジボンディングによって行われ、
    前記第２ボンディングワイヤの前記第２ボンディングパッドとのボンディングがボールボンディングによって行われ、
    前記第２ボンディングワイヤの前記第２外部端子へのボンディングがウェッジボンディングによって行われている
    半導体装置。
  8. 請求項１又は２に記載の半導体装置であって、
    前記第１ボンディングワイヤのループ高さが、前記第２ボンディングワイヤのループ高さよりも高い
    半導体装置。
  9. アンテナと、
    半導体装置
    とを具備し、
    前記半導体装置が、
    第１表側主面と第１裏側主面とを有し、前記第１表側主面に第１ボンディングパッドを有する第１半導体チップと、
    第２表側主面と第２裏側主面とを有し、前記第１半導体チップの前記第１表側主面に前記第２裏側主面が対向するように設けられ、且つ、前記第２表側主面に第２ボンディングパッドを有する第２半導体チップと、
    前記第２半導体チップの前記第２表側主面よりも前記第１半導体チップの前記第１表側主面により近くなるように配置された第１及び第２外部端子と、
    前記第１ボンディングパッドと前記第１外部端子とを接続する第１ボンディングワイヤと、
    前記第２ボンディングパッドと前記第２外部端子とを接続する第２ボンディングワイヤ
    とを含み、
    前記第１半導体チップと前記第２半導体チップとは、前記アンテナに入出力される信号を処理する回路を構成する回路素子を集積化しており、
    前記第２ボンディングワイヤの径が、前記第１ボンディングワイヤの径よりも太い
    携帯通信機器。
  10. 請求項９に記載の携帯通信機器であって、
    前記第１半導体チップと前記第２半導体チップとが、同一チップであり、
    前記回路素子は、前記アンテナに接続されるアンテナスイッチである
    携帯通信機器。
  11. 第１表側主面と第１裏側主面とを有し、前記第１表側主面に第１ボンディングパッドを有する第１半導体チップと、第２表側主面と第２裏側主面とを有し、前記第２表側主面に第２ボンディングパッドを有する第２半導体チップとを用意する工程と、
    第１及び第２外部端子を形成する工程と、
    前記第１ボンディングパッドと前記第１外部端子とを接続するように第１ボンディングワイヤをボンディングする工程と、
    前記第１半導体チップの前記第１表側主面に前記第２裏側主面が対向するように、且つ、前記第１及び第２外部端子が前記第２半導体チップの前記第２表側主面よりも前記第１半導体チップの前記第１表側主面により近くなるように、前記第２半導体チップを前記第１半導体チップに接着剤層を介して接合する工程と、
    前記第２ボンディングパッドと前記第２外部端子とを接続するように第２ボンディングワイヤをボンディングする工程
    とを含み、
    前記第２ボンディングワイヤの径が、前記第１ボンディングワイヤの径よりも太い
    半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法であって、
    前記第１ボンディングワイヤの前記第１外部端子へのボンディングがボールボンディングによって行われ、
    前記第１ボンディングワイヤの前記第１ボンディングパッドへのボンディングがウェッジボンディングによって行われ、
    前記第２ボンディングワイヤの前記第２ボンディングパッドとのボンディングがボールボンディングによって行われ、
    前記第２ボンディングワイヤの前記第２外部端子へのボンディングがウェッジボンディングによって行われる
    半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法であって、
    前記第１ボンディングワイヤと前記第２ボンディングワイヤのボンディングは、前記第１ボンディングワイヤのループ高さが、第２ボンディングワイヤのループ高さよりも高い
    半導体装置の製造方法。
JP2012166265A 2012-07-26 2012-07-26 半導体装置、携帯通信機器、及び、半導体装置の製造方法 Expired - Fee Related JP5845152B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012166265A JP5845152B2 (ja) 2012-07-26 2012-07-26 半導体装置、携帯通信機器、及び、半導体装置の製造方法
US13/951,424 US8890334B2 (en) 2012-07-26 2013-07-25 Semiconductor device, a mobile communication device, and a method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166265A JP5845152B2 (ja) 2012-07-26 2012-07-26 半導体装置、携帯通信機器、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014027109A JP2014027109A (ja) 2014-02-06
JP5845152B2 true JP5845152B2 (ja) 2016-01-20

Family

ID=49994088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166265A Expired - Fee Related JP5845152B2 (ja) 2012-07-26 2012-07-26 半導体装置、携帯通信機器、及び、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8890334B2 (ja)
JP (1) JP5845152B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100648B2 (ja) * 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2015213151A (ja) * 2014-04-16 2015-11-26 株式会社村田製作所 半導体パッケージおよびこれを備える半導体モジュール
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
JP6536177B2 (ja) * 2015-05-27 2019-07-03 日立化成株式会社 半導体装置
JP6418398B2 (ja) * 2015-09-01 2018-11-07 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
CN107070419B (zh) * 2015-10-21 2022-02-25 恩智浦美国有限公司 用于rf放大器器件的输出阻抗匹配电路及其制造方法
US10242927B2 (en) * 2015-12-31 2019-03-26 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
JP6515047B2 (ja) 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法
US10552625B2 (en) * 2016-06-01 2020-02-04 International Business Machines Corporation Contextual tagging of a multimedia item
JP6602324B2 (ja) * 2017-01-17 2019-11-06 株式会社東芝 無線装置
US10277950B2 (en) * 2017-04-17 2019-04-30 Facebook, Inc. Matching and ranking content items
US20190067248A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
WO2020179540A1 (ja) 2019-03-01 2020-09-10 株式会社村田製作所 高周波モジュールおよび通信装置
JP7344294B2 (ja) * 2019-07-12 2023-09-13 京セラ株式会社 弾性波フィルタ、分波器および通信装置
US11621322B2 (en) * 2020-07-30 2023-04-04 Wolfspeed, Inc. Die-to-die isolation structures for packaged transistor devices
US11876067B2 (en) 2021-10-18 2024-01-16 Nanya Technology Corporation Semiconductor package and method of manufacturing the same
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4438579B2 (ja) 2004-09-14 2010-03-24 株式会社デンソー センサ装置
JP2006128169A (ja) 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US8709872B2 (en) * 2006-06-21 2014-04-29 Broadcom Corporation Integrated circuit with electromagnetic intrachip communication and methods for use therewith
JP5131812B2 (ja) 2007-02-07 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
TWI327359B (en) * 2007-02-13 2010-07-11 Advanced Semiconductor Eng Stacked semiconductor package
JP4907693B2 (ja) 2009-05-13 2012-04-04 三菱電機株式会社 半導体装置
JP2011244022A (ja) * 2011-09-09 2011-12-01 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014027109A (ja) 2014-02-06
US8890334B2 (en) 2014-11-18
US20140027906A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
JP5845152B2 (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
JP5514134B2 (ja) 半導体装置の製造方法
US7937105B2 (en) Semiconductor device and electronic device
US8809116B2 (en) Method for wafer level packaging of electronic devices
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
JP2008042063A (ja) 半導体装置
JP2007234738A (ja) 電子装置
CN106024643B (zh) 引线框架上的衬底中介层
JP2003204027A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4828235B2 (ja) 半導体装置
US10658277B2 (en) Semiconductor package with a heat spreader and method of manufacturing thereof
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2013026249A (ja) 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
JP2007115904A (ja) 半導体装置の製造方法
JP2006222471A5 (ja)
JP2010166100A (ja) 樹脂封止型半導体装置
JP5595314B2 (ja) 半導体装置
JP2006180151A (ja) 電力増幅モジュールおよびその製造方法
JP3913228B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2006310425A (ja) 電子装置およびその製造方法
JP2014241309A (ja) 半導体装置およびその製造方法
JP2007149930A (ja) 電子装置およびその製造方法
JP2007324499A (ja) 高周波用半導体装置
JP2005191158A (ja) 半導体装置及びその製造方法
TWI283471B (en) Semiconductor device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R150 Certificate of patent or registration of utility model

Ref document number: 5845152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees