JP2023528051A - ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法 - Google Patents

ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法 Download PDF

Info

Publication number
JP2023528051A
JP2023528051A JP2022573672A JP2022573672A JP2023528051A JP 2023528051 A JP2023528051 A JP 2023528051A JP 2022573672 A JP2022573672 A JP 2022573672A JP 2022573672 A JP2022573672 A JP 2022573672A JP 2023528051 A JP2023528051 A JP 2023528051A
Authority
JP
Japan
Prior art keywords
die
terminals
substrate
conductive
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022573672A
Other languages
English (en)
Inventor
アルコーン、テリー
ナミシア、ダニエル
ラデュレスク、ファビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023528051A publication Critical patent/JP2023528051A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

集積回路デバイスは、第１の表面と、第２の表面と、第１の表面と第２の表面との間にあり、第１の表面に隣接する複数のトランジスタ・セルを含む半導体層構造と、トランジスタ・セルに結合された端子と、を有する高周波トランジスタ増幅器ダイを含む。少なくとも１つの受動電子部品が、ダイの第２の表面上に設けられ、例えば、少なくとも１つの導電性ビアによって、端子のうちの少なくとも１つに電気的に接続される。１つ又は複数の導電性ピラー構造がダイの第１の表面から突出して、端子のうちの１つ又は複数への電気的接続を提供することができる。

Description

優先権主張
本出願は、２０２０年６月１日に米国特許商標庁に出願された米国特許出願第１６／８８９，４３２号の優先権を主張するものであり、その開示は参照により本明細書に組み込まれる。
本開示は、集積回路デバイスに関し、より詳細には、電力増幅器デバイス、デバイス・パッケージング、及び関連する製造方法に関する。
Ｒバンド（０．５～１ＧＨｚ）、Ｓバンド（３ＧＨｚ）、及びＸバンド（１０ＧＨｚ）などの高周波で動作しながら高い電力処理能力を必要とする電気回路が、近年、ますます普及してきている。特に、無線通信システムの基地局などの様々な用途において、高周波（マイクロ波を含む）で高周波（「ＲＦ」）信号を増幅するために使用されるＲＦ電力増幅器に対する高い需要が現在ある。ＲＦ電力増幅器によって増幅された信号は、多くの場合、メガヘルツ（ＭＨｚ）～ギガヘルツ（ＧＨｚ）の範囲の周波数を有する変調搬送波を有する信号を含む。これらのＲＦ電力増幅器は、高い信頼性、良好な線形性を示し、且つ高い出力電力レベルを処理する必要がある場合がある。
多くのＲＦ電力増幅器設計は、増幅デバイスとして半導体スイッチング・デバイスを利用する。これらのスイッチング・デバイスの例には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、二重拡散金属酸化膜半導体（ＤＭＯＳ：ｄｏｕｂｌｅ－ｄｉｆｆｕｓｅｄ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：ｍｅｔａｌ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ：ｌａｔｅｒａｌｌｙ－ｄｉｆｆｕｓｅｄ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどを含む電界効果トランジスタ（ＦＥＴ）などのパワー・トランジスタ・デバイスが挙げられる。
ＲＦ増幅器は、典型的には、半導体集積回路チップとして形成される。ほとんどのＲＦ増幅器は、シリコンで、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料（すなわち、１．４０ｅＶよりも大きいバンドギャップを有する）を使用して実装されている。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族の元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物も指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。
ＲＦトランジスタ増幅器は、各段が、典型的には、トランジスタ増幅器として実装されている１つ又は複数の増幅段を含むことができる。出力電力及び電流処理能力を増加させるために、ＲＦトランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタ構造が電気的に並列に配置された「単位セル」構成で実装される。ＲＦトランジスタ増幅器は、単一の集積回路チップ若しくは「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。ダイ又はチップとは、電子回路素子が製造される半導体材料又は他の基板の小さなブロックを指すことがある。複数のＲＦトランジスタ増幅器ダイが使用される場合、それらは、直列及び／又は並列に接続されることがある。
シリコン・ベースのＲＦ増幅器は、典型的には、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタを使用して実装され、比較的安価な製造で高レベルの線形性を示すことができる。ＩＩＩ族窒化物ベースのＲＦ増幅器は、主に、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタ増幅器が固有の性能限界を有することがある高電力及び／又は高周波動作を必要とする用途において、典型的には高電子移動度トランジスタ（ＨＥＭＴ）を使用して実装される。
高電子移動度トランジスタ（ＨＥＭＴ）デバイスの動作では、二次元電子ガス（２ＤＥＧ：ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）が、バンドギャップ・エネルギーが異なる２つの半導体材料のヘテロ接合において形成され、バンドギャップが小さい方の材料がより高い電子親和力を有する。二次元電子ガス（２ＤＥＧ）は、バンドギャップが小さい方の材料における蓄積層であり、非常に高いシート電子濃度を含むことができる。さらに、バンドギャップが広い方の半導体材料で発生した電子は、イオン化された不純物散乱が減少しているため高い電子移動度を可能にする二次元電子ガス（２ＤＥＧ）層に移動する。この高キャリア濃度と高キャリア移動度との組合せは、高電子移動度トランジスタ（ＨＥＭＴ）に非常に大きな相互コンダクタンスを与えることができ、高周波用途用の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）に勝る強力な性能の優位性をもたらすことがある。ＩＩＩ族窒化物ベースの材料系で製造された高電子移動度トランジスタは、前述の高い破壊電界、広いバンドギャップ、大きな伝導帯オフセット、及び／又は高い飽和電子ドリフト速度を含む材料特性の組合せのために、大量の高周波（ＲＦ）電力を生成する可能性も有する。
ＲＦ増幅器は、多くの場合、基本動作周波数におけるＲＦ信号のために能動トランジスタ・ダイ（例えば、ＭＯＳＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ）、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）などを含む）とそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、２次及び３次高調波成分などのデバイス動作中に生成され得る高調波成分を少なくとも部分的に終端するように設計された高調波終端回路と、を含む。高調波成分の終端は、相互変調歪み成分の生成にも影響を与える。
ＲＦトランジスタ増幅器ダイ、並びにインピーダンス整合回路及び高調波終端回路は、デバイス・パッケージ内に封入されることがある。集積回路のパッケージングとは、ダイを物理的損傷及び／又は腐食から保護し、外部回路への接続のための電気的コンタクトを支持する支持ケース又はパッケージ内に１つ若しくは複数のダイを封入することを指してもよい。ＲＦ増幅器を入出力ＲＦ伝送線路及びバイアス電圧源などの外部システム並びに／又は回路素子に電気的に接続するために、電気リードがパッケージから延在することがある。
集積回路デバイス・パッケージの入力及び出力整合回路は、典型的には、能動トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するＬＣネットワークを含む。典型的には、入力及び出力ＲＦ整合回路は、パッケージ・フットプリントを増加させる可能性があるオフダイの構成要素及び実施態様を採用する。また、ダイとオフダイの構成要素との間など、パッケージ内の接続は、ワイヤ・ボンドに依存することがある。このような従来の接続の幾何学的形状は、制御することが困難である場合があり、及び／又はより複雑なＲＦ ＩＣ設計では精度に限界がある場合がある。
米国特許第Ｒｅ．３４，８６１号 米国特許第４，９４６，５４７号 米国特許第５，２００，０２２号 米国特許第６，２１８，６８０号 米国特許第５，２１０，０５１号 米国特許第５，３９３，９９３号 米国特許第５，５２３，５８９号 米国特許第７，０３０，４２８号 米国特許第８，５６３，３７２号 米国特許第９，２１４，３５２号 米国特許第５，１９２，９８７号 米国特許第５，２９６，３９５号 米国特許第６，３１６，７９３号 米国特許第６，５４８，３３３号 米国特許第７，５４４，９６３号 米国特許第７，５４８，１１２号 米国特許第７，５９２，２１１号 米国特許第７，６１５，７７４号 米国特許第７，７０９，２６９号 米国特許第８，０４９，２５２号 米国特許第７，０４５，４０４号 米国特許第８，１２０，０６４号 米国特許第７，２９１，５２９号 米国特許第７，９３２，１１１号 米国特許第７，２５９，４０２号 米国特許第８，５１３，６８６号 米国仮特許出願第６３／００４，７６０号
一部の実施例によると、集積回路デバイスは、第１の表面と、第２の表面と、第１の表面と第２の表面との間にあり、第１の表面に隣接する複数のトランジスタ・セルを含む半導体層構造と、トランジスタ・セルに結合された端子と、を有する高周波（「ＲＦ」）トランジスタ増幅器ダイを含む。少なくとも１つの受動電子部品が、ダイの第２の表面上にあり、端子のうちの少なくとも１つに電気的に接続されている。
一部の実施例において、端子には、トランジスタ・セルによって画定されるＲＦトランジスタ増幅器の入力端子、出力端子、及び／又は接地端子が含まれてもよい。
一部の実施例では、少なくとも１つの受動電子部品は、ダイの第２の表面上の、ＲＦトランジスタ増幅器のための入力インピーダンス整合回路、出力インピーダンス整合回路、及び／又は高調波終端回路の少なくとも一部を画定することができる。
一部の実施例では、少なくとも１つの受動電子部品は、ダイの第２の表面上のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を含む少なくとも１つの集積受動デバイス（ＩＰＤ：ｉｎｔｅｇｒａｔｅｄ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）であってもよく、又はそれを含んでもよい。
一部の実施例では、金属層が、ダイの第２の表面上に延在し、少なくとも１つの受動電子部品を端子のうちの少なくとも１つに電気的に接続することができる。
一部の実施例では、金属層は、第１の金属層であってもよく、絶縁体層が、第２の表面の反対側の第１の金属層上に設けられてもよい。少なくとも１つの受動電子部品は、第１の金属層の反対側の絶縁体層上にあてもよく、１つ又は複数のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を画定する第２の金属層のパターンを含むことができる。
一部の実施例では、少なくとも１つの導電性ビアが、ダイの第２の表面及び半導体層構造内に延在して、ダイの第２の表面上の金属層を端子のうちの少なくとも１つに電気的に接続することができる。
一部の実施例では、半導体層構造は、ＩＩＩ族窒化物材料を含んでもよく、ダイは、ＩＩＩ族窒化物材料と第２の表面との間の炭化ケイ素基板であってもよい。
一部の実施例では、１つ又は複数の導電性ピラー構造が、ダイの第１の表面から突出し、端子のうちの１つ又は複数への電気的接続を提供することができる。
一部の実施例では、１つ又は複数の導電性接続部を含むパッケージ基板が提供されてもよい。１つ又は複数の導電性ピラー構造は、ダイをダイの第１の表面に隣接するパッケージ基板に取り付けることができ、１つ又は複数の端子を１つ又は複数の導電性接続部に電気的に接続することができる。
一部の実施例によると、集積回路デバイスは、第１の表面と、第２の表面と、第１の表面と第２の表面との間にあり、第１の表面に隣接する複数のトランジスタ・セルを含む半導体層構造と、トランジスタ・セルに結合された端子を有する高周波（「ＲＦ」）トランジスタ増幅器ダイと、を含む。１つ又は複数の導電性ピラー構造が、ダイの第１の表面から突出し、端子のうちの１つ又は複数に電気的に接続される。少なくとも１つの導電性ビアが、ダイの第２の表面及び半導体層構造内に延在し、端子のうちの少なくとも１つに電気的である。
一部の実施例では、端子には、トランジスタ・セルによって画定されるＲＦトランジスタ増幅器の入力端子、出力端子、及び／又は接地端子が含まれてもよい。
一部の実施例では、１つ又は複数の導電性ピラー構造は、入力端子及び／又は出力端子への電気的接続を提供することができ、少なくとも１つの導電性ビアは、接地端子への電気的接続を提供することができる。
一部の実施例では、ダイは、半導体層構造とダイの第２の表面との間に基板を含んでもよく、少なくとも１つの導電性ビアは、基板を貫いて延在してもよく、半導体層構造は、基板上に１つ又は複数のエピタキシャル層を含んでもよい。
一部の実施例では、半導体層構造は、ＩＩＩ族窒化物材料を含んでもよく、基板は、炭化ケイ素基板であってもよい。
一部の実施例では、１つ又は複数の導電性接続部を含むパッケージ基板が提供されてもよい。１つ又は複数の導電性ピラー構造は、ダイをダイの第１の表面に隣接するパッケージ基板に取り付けることができ、１つ又は複数の端子を１つ又は複数の導電性接続部に電気的に接続することができる。
一部の実施例では、少なくとも１つの導電性接続部を含むパッケージ基板が提供されてもよく、ダイは、ダイの第２の表面に隣接するパッケージ基板に取り付けられてもよい。少なくとも１つの導電性ビアが端子の少なくとも１つを少なくとも１つの導電性接続部に電気的に接続することができる。
一部の実施例では、少なくとも１つの受動電子部品が、ダイの第２の表面上に設けられてもよい。少なくとも１つの受動電子部品は、少なくとも１つの導電性ビアによって端子のうちの少なくとも１つに電気的に接続されてもよい。
一部の実施例によると、集積回路デバイスを製造する方法は、第１の表面、第２の表面、第１の表面と第２の表面との間にあり、第１の表面に隣接する複数のトランジスタ・セルを含む半導体層構造、半導体層構造と第２の表面との間の基板、及びトランジスタ・セルに結合された端子を有する高周波（「ＲＦ」）トランジスタ増幅器構造を形成するステップと、第１の表面から突出する１つ又は複数の導電性ピラー構造を形成して、端子うちの１つ又は複数への電気的接続を提供するステップと、ＲＦトランジスタ増幅器構造を個片化して、ＲＦトランジスタ増幅器ダイを画定するステップと、を含む。ＲＦトランジスタ増幅器ダイは、約５０～約２００ミクロン以上、例えば、約７５～約１７５ミクロン、約１００～約１５０ミクロン、約２００ミクロン～約５００ミクロン、又は約５００～約８００ミクロンの厚さを有する基板の一部を含む。
一部の実施例では、第１の表面と第２の表面との間に延在するダイの側壁は、第２の表面に隣接する第２の部分とは異なる表面特性を有する、第１の表面に隣接する第１の部分を含むことができる。
一部の実施例では、方法は、第１の表面から第２の表面に向かって半導体層構造を貫いて基板内に延在するトレンチを半導体層構造内に形成して、ダイの側壁の第１の部分を画定するステップを含んでもよい。
一部の実施例では、トレンチを形成するステップは、１つ又は複数の導電性ピラー構造を形成する前に行われてもよい。
一部の実施例では、個片化するステップは、基板のトレンチの底部をダイシング又はソーイングして、ダイの側壁の第２の部分を画定するステップを含むことができる。
一部の実施例では、半導体層構造は、ＩＩＩ族窒化物材料を含むことができ、基板は、炭化ケイ素を含むことができる。
一部の実施例によると、集積回路デバイスを製造する方法は、第１の表面、第２の表面、第１の表面と第２の表面との間にあり、第１の表面に隣接する複数のトランジスタ・セルを含む半導体層構造、及びトランジスタ・セルに結合された端子を備える高周波（「ＲＦ」）トランジスタ増幅器構造を形成するステップと、第１の表面から突出する１つ又は複数の導電性ピラー構造を形成して、端子のうちの１つ又は複数への電気的接続を提供するステップと、第２の表面内に、且つ半導体層構造を貫いて延在する少なくとも１つの導電性ビアを形成して、端子のうちの少なくとも１つへの電気的接続を提供するステップと、を含む。
一部の実施例では、ＲＦトランジスタ増幅器は、半導体層構造と第２の表面との間に基板を含むことができる。少なくとも１つの導電性ビアを形成するステップは、第１の表面をウエハ・キャリアに取り付けるステップと、第２の表面に対して薄化操作を行って基板の厚さを低減するステップと、薄化操作に応答して、第１の表面がウエハ・キャリアに取り付けられた状態で、第２の表面内に延在する少なくとも１つの導電性ビアを形成するステップと、を含むことができる。
一部の実施例では、１つ又は複数の導電性ピラー構造を形成するステップは、第１の表面をウエハ・キャリアに取り付ける前に実行されてもよい。
一部の実施例では、ウエハ・キャリアは、第１のウエハ・キャリアであってもよい。１つ又は複数の導電性ピラー構造を形成するステップは、第１のウエハ・キャリアから第１の表面を分離するステップと、第２のウエハ・キャリアに第２の表面を取り付けるステップと、第２の表面が第２のウエハ・キャリアに取り付けられた状態で第１の表面上に１つ又は複数の導電性ピラー構造を形成するステップと、を含むことができる。
一部の実施例では、方法は、第１の表面がウエハ・キャリアに取り付けられた状態で、第２の表面上に少なくとも１つの受動電子部品を形成するステップをさらに含むことができる。少なくとも１つの受動電子部品は、少なくとも１つの導電性ビアによって端子のうちの少なくとも１つに電気的に接続されてもよい。
一部の実施例では、少なくとも１つの受動電子部品を形成するステップは、薄化操作に応答して、第２の表面上に第１の金属層を形成するステップと、第２の表面の反対側の第１の金属層上に絶縁体層を形成するステップと、第１の金属層の反対側の絶縁体層上に第２の金属層を形成及びパターニングするステップと、を含むことができる。少なくとも１つの受動電子部品は、１つ又は複数のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を画定する第２の金属層のパターンを含むことができる。
一部の実施例による他のデバイス、装置、及び／又は方法は、以下の図面及び詳細な説明を検討すると当業者には明らかになるであろう。上記の実施例のいずれか及びすべての組合せに加えて、すべてのそのような追加の実施例は、本明細書内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが意図されている。
本開示の一部の実施例によるＲＦトランジスタ増幅器ダイ又はデバイスの概略平面図である。 図１の線ＩＩ－ＩＩ’に沿って取られた高周波トランジスタ増幅器ダイのトランジスタ構造の概略断面図である。 本開示の一部の実施例による前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ダイ個片化のための前面ピラー構造及びトレンチを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ダイ個片化のための前面ピラー構造及びトレンチを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ダイ個片化のための前面ピラー構造及びトレンチを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及び導電性ビアを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。 本開示の一部の実施例による、前面ピラー構造を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの基板取り付けの例を示す断面図である。 本開示の一部の実施例による、前面ピラー構造を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの基板取り付けの例を示す断面図である。 本開示の一部の実施例による、前面ピラー構造を有するトランジスタ構造を含むＲＦトランジスタ増幅器ダイの基板取り付けの例を示す断面図である。 本開示の一部の実施例による、トランジスタ構造を含むＲＦトランジスタ増幅器ダイ又はデバイスを含むデバイス・パッケージの例を示す断面図である。 本開示の一部の実施例による、トランジスタ構造を含むＲＦトランジスタ増幅器ダイ又はデバイスを含むデバイス・パッケージの例を示す断面図である。 本開示の一部の実施例による、トランジスタ構造を含むＲＦトランジスタ増幅器ダイ又はデバイスを含むデバイス・パッケージの例を示す断面図である。
本開示の実施例は、集積回路デバイス・パッケージのワイヤ・ボンドを低減又は排除することができるデバイス及び製造方法を対象とする。パッケージのサイズ及び組立てに制限を課すだけでなく、ワイヤ・ボンドは、特に、より高周波のＲＦ用途において、整合回路（入力／出力インピーダンス整合及び／又は高調波終端回路を含む）の有効性を低減又は無効にする可能性がある望ましくない直列インダクタンスを導入することがある。
そのため、本開示の一部の実施例は、ＲＦトランジスタ増幅器ダイ又はデバイスの前面若しくは表面の導電性ピラー（本明細書では前面ピラー構造又は前面ピラーとも呼ばれる）などの電気的接続構造を使用する集積デバイス及び製造方法を提供する。本明細書で使用される場合、ダイ又はデバイスの「前面」若しくは「表面」は、デバイスの半導体層構造内の能動トランジスタ・セルに隣接していてもよく、一方、ダイ又はデバイスの「裏面」若しくは「背面」は、前面の反対側であってもよい（一部の実施例では、半導体層構造が形成されるか、又は他の方法で提供される基板を含んでもよい）。前面ピラーは、ウエハ上に集積することができる導電性構造（金属めっきされた構造又は他の金属構造を含む）であってもよく、前面ピラーのそれぞれの位置又は配置に関する設計の柔軟性で幾何学的形状に対する制御を改善することができる。前面ピラーは、外部接続（例えば、「オフチップ」接続とも呼ばれる、入力接続、出力接続、及び／又は接地接続）用の、デバイスの１つ又は複数の端子（例えば、トランジスタ・ダイのソース端子、ドレイン端子、及び／又はゲート端子）をプリント回路板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、再配線層（ＲＤＬ：ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）構造、及び／又は熱強化パッケージ（例えば、ＴＥＰＡＣ又はＴ３ＰＡＣパッケージ）を含む他のパッケージ基板に接続し、ワイヤ・ボンドを低減又は排除することができる。
本開示のさらなる実施例は、ダイの裏面を用いて、受動電子部品又はデバイス（例えば、ディスクリート・コンデンサ、インダクタ、及び抵抗器）を集積し、例えば、整合回路への（例えば、ワイヤ・ボンドを使用する）オフチップ接続に関連付けられた複雑さを低減又は排除する集積デバイス及び製造方法を提供する。ダイの裏面にパターニングされた金属層及び絶縁体を追加することで、より高い集積レベルが可能になり、多種多様な受動部品を設計するのに必要な構成要素を提供することができる。一部の実施例では、ダイの裏面の受動部品又は回路は、裏面から前面に向かって延在する１つ又は複数の導電性基板貫通ビア（本明細書では裏面ビアとも呼ばれる）によって、前面の能動トランジスタ・デバイスに接続することができる。一部の実施例では、受動デバイスは、ダイの前面の前面ピラーに関連してダイの裏面に設けられてもよい。したがって、本明細書に記載される実施例は、回路精度を改善し、パッケージ・サイズを低減することができる。
添付の図面を参照して以下に詳細に説明される本開示の実施例によるデバイス及び製造方法において前面ピラーを集積する際に、いくつかの設計上のトレードオフが考慮された。例えば、３つのＦＥＴ端子（例えば、ソース／接地、ゲート、及びドレイン）はすべて、一部の実施例では、ダイの同じ側（例えば、前面）に配線されることがあるが、そのような配置は、一部の実施例では、最適ではない場合がある。裏面接地面を必要とすることがあるＲＦ ＩＣ設計では、（例えば、ＦＥＴソース端子への接続のために）導電性基板貫通ビアが使用されてもよい。一部の実施例では、前面ピラー接続は、裏面ビア接続の必要性を排除することができる。一部の実施例では、裏面ビア接続は、必要とされない場合があるが、個片化プロセスは、基板の厚さに制限を課すことがある。
図１は、本開示の実施例による半導体ダイ１００の一部の概略平面図である。ダイ１００は、パワー・トランジスタ・デバイス、例えば、ＲＦ電力増幅器のトランジスタ・セルを含むことができる。図２は、図１の線ＩＩ－ＩＩ’に沿って取られたデバイス又はダイ１００の単位セル・トランジスタ構造（本明細書ではトランジスタ構造又はトランジスタ・セルとも呼ばれる）３００の概略断面図である。
図１及び図２に示すように、ＩＩＩ族窒化物半導体の高電子移動度トランジスタ（ＨＥＭＴ）又はＭＯＳＦＥＴ用の半導体構造などの半導体層構造３９０が炭化ケイ素基板又はサファイア基板などの基板３２２上に形成されてもよい。基板３２２は、例えば、４Ｈポリタイプの炭化ケイ素であってもよい半絶縁性炭化ケイ素基板であってもよい。他の炭化ケイ素候補のポリタイプとしては、３Ｃ、６Ｈ、及び１５Ｒポリタイプが挙げられる。基板３２２は、Ｃｒｅｅ社から入手可能な高純度半絶縁性（ＨＰＳＩ：Ｈｉｇｈ Ｐｕｒｉｔｙ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ）基板であってもよい。「半絶縁性」という用語は、絶対的な意味ではなく、本明細書では記述的に使用される。
本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、例えば、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元及び四元（又はより高次の）化合物も指す。当業者によってよく理解されているように、ＩＩＩ族元素は、窒素と結合して、二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、及び四元（例えば、ＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。
本開示の一部の実施例では、基板３２２の炭化ケイ素バルク結晶は、室温で約１×１０５Ω・ｃｍ以上の抵抗率を有することができる。本開示の一部の実施例において使用されることがあるＳｉＣ基板の例は、例えば、本開示の譲受人であるＤｕｒｈａｍ，Ｎ．Ｃ．のＣｒｅｅ社によって製造されており、このような基板を製造するための方法は、例えば、米国特許第Ｒｅ．３４，８６１号、米国特許第４，９４６，５４７号、米国特許第５，２００，０２２号、及び米国特許第６，２１８，６８０号に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。基板３２２として炭化ケイ素が採用されてもよいが、本開示の実施例は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウム・ガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などの、任意の適切な基板を基板３２２に利用することができることを理解されたい。
基板３２２は、炭化ケイ素ウエハであってもよく、デバイス１００は、少なくとも部分的に、ウエハ・レベル処理を介して形成されてもよく、次いで、ウエハは、複数の個々の又は単位セル・トランジスタ（それぞれ、３００又は３００－ｎとして本明細書において指定され、ｎは整数である）を含むデバイス１００を提供するようにダイシングされてもよい。一部の実施例では、基板３２２の厚さ（例えば、図２の垂直Ｚ方向の）は、１００μｍ超、２００μｍ超、又は４００μｍ超であってもよい。
一部の実施例では、例えば、図３Ａ～図３Ｄ、図５Ａ～図５Ｆ、及び図７Ａ～図７Ｇを参照して以下で説明するように、トランジスタ構造３００は、薄化された基板３２２’を含むことができる。一部の実施例では、基板３２２’の厚さ（例えば、図２の垂直Ｚ方向の）は、１００μｍ以下であってもよい。一部の実施例では、基板３２２’の厚さは、７５μｍ以下であってもよい。一部の実施例では、基板３２２’の厚さは、５０μｍ以下であってもよい。
半導体層構造３９０は、基板３２２の表面上（又は本明細書でさらに説明される任意選択の層上）に形成される。図示する例では、半導体層構造３９０は、エピタキシャル成長によって形成され、したがって、１つ又は複数のエピタキシャル層３２４を含む。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号、及び米国特許第５，５２３，５８９号に記載されており、これらの開示も、その全体が参照により本明細書に組み込まれる。
炭化ケイ素は、ＩＩＩ族窒化物デバイス用の一般的な基板材料である場合があるサファイア（Ａｌ２Ｏ３）よりも、（半導体層構造３９０に採用することができる）ＩＩＩ族窒化物にはるかに近い結晶格子整合を有する。格子整合が近いことで、サファイア上で一般的に入手可能なものよりも高品質のＩＩＩ族窒化物膜を得ることができる。炭化ケイ素は、熱伝導率も比較的高く、したがって、炭化ケイ素上に形成されたＩＩＩ族窒化物デバイスの総出力電力は、サファイア及び／又はシリコン上に形成された同様のデバイスほど、基板の熱放散によって制限されない可能性がある。また、半絶縁性炭化ケイ素基板は、デバイスの絶縁及び寄生容量の低減を実現することができる。
半導体層構造３９０は、例示の目的で１つ又は複数のエピタキシャル層３２４を参照して示されているが、半導体層構造３９０は、基板３２２上の、或いは基板３２２と１つ若しくは複数のエピタキシャル層３２４との間のバッファ層及び／又は核形成層、並びに／或いはエピタキシャル層３２４の上面３２４Ａ上のキャップ層などの、追加の層／構造／要素を含むことができる。例えば、ＡｌＮバッファ層を基板３２２の上面３２２Ａに形成して、炭化ケイ素基板３２２とトランジスタ構造３００の残りの層との間に適切な結晶構造遷移を設けることができる。さらに、歪み平衡遷移層もまた、及び／又は代替として、例えば、同一出願人による米国特許第７，０３０，４２８号に記載されるように設けられてもよく、その開示は、本明細書に完全に記載されているかのように、参照により本明細書に組み込まれる。任意選択のバッファ層／核形成層／遷移層は、有機金属化学気相成長（ＭＯＣＶＤ：ｍｅｔａｌ－ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）、分子線エピタキシ（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）、及び／又はハイライド気相エピタキシ（ＨＶＰＥ：ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）によって堆積させることができる。
依然として図１及び図２を参照すると、ダイ１００の前面１００ｆにおいて、ソース・コンタクト３１５及びドレイン・コンタクト３０５がエピタキシャル層３２４の表面３２４Ａに形成されてもよく、互いに横方向に離間されてもよい。単位セル・トランジスタ３００のソース領域は、ソース・コンタクト３１５の直下にある半導体層構造３９０の部分であり、単位セル・トランジスタ３００のドレイン領域は、ドレイン・コンタクト３０５の直下にある半導体層構造３９０の部分である。ゲート・コンタクト３１０は、ソース・コンタクト３１５とドレイン・コンタクト３０５との間のエピタキシャル層３２４上に形成されてもよい。ゲート・コンタクト３１０の材料は、エピタキシャル層３２４の組成に基づいて選択されてもよく、一部の実施例では、ショットキー・コンタクトであってもよい。ＩＩＩ族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができるいくつかの材料、例えば、ニッケル（Ｎｉ）、白金（Ｐｔ）、ニッケル・シリサイド（ＮｉＳｉｘ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、タングステン（Ｗ）及び／又は窒化タングステン・シリコン（ＷＳｉＮ）などが使用されてもよい。
ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５は、ＩＩＩ族窒化物ベースの半導体材料に対してオーミック・コンタクトを形成することができる金属を含むことができる。適切な金属としては、Ｔｉ、Ｗ、チタン・タングステン（ＴｉＷ）、シリコン（Ｓｉ）、窒化チタン・タングステン（ＴｉＷＮ）、ケイ化タングステン（ＷＳｉ）、レニウム（Ｒｅ）、ニオブ（Ｎｂ）、Ｎｉ、金（Ａｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ＮｉＳｉｘ、ケイ化チタン（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、ＷＳｉＮ、Ｐｔなどの高融点金属を挙げることができる。したがって、ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５は、エピタキシャル層３２４（例えば、高電子移動度トランジスタ（ＨＥＭＴ）デバイスのバリア層）と直接接触するオーミック・コンタクト部分を含むことができる。一部の実施例では、ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５は、例えば、同一出願人による米国特許第８，５６３，３７２号及び米国特許第９，２１４，３５２号に記載されるように提供され得るオーミック・コンタクトを形成するために、複数の層で形成されてもよく、その開示は、その全体が参照により本明細書に組み込まれる。
一部の実施例では、トランジスタ・セル３００は、高電子移動度トランジスタ（ＨＥＭＴ）構造であってもよく、エピタキシャル層構造３２４は、基板３２２の表面３２２Ａに形成されたチャネル層と、チャネル層の表面に形成されたバリア層とを含んでもよい。チャネル層は、バリア層のバンドギャップよりも小さいバンドギャップを有することができ、チャネル層は、バリア層よりも大きい電子親和力を有することもできる。チャネル層及びバリア層は、ＩＩＩ族窒化物ベースの材料を含むことができる。従来の高電子移動度トランジスタ（ＨＥＭＴ）デバイスに関して上述したように、二次元電子ガス（２ＤＥＧ）層は、チャネル層とバリア層との接合部においてチャネル層内に誘起される。二次元電子ガス（２ＤＥＧ）層は、ソース・コンタクト３１５及びドレイン・コンタクト３０５の下にそれぞれあるデバイスのソース領域とドレイン領域との間の導通を可能にする高導電性層として機能する。基板、チャネル層、バリア層、及び他の層を含む高電子移動度トランジスタ（ＨＥＭＴ）構造は、一例として、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号、米国特許第７，５４８，１１２号、及び米国特許第７，７０９，２６９号に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。
当業者によって理解されるように、トランジスタ・セル３００（例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ＭＯＳＦＥＴ、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）など）は、ゲート・コンタクト３１０の制御下でソース・コンタクト３１５とドレイン・コンタクト３０５との間の活性領域によって画定されてもよい。一部の実施例では、ソース・コンタクト３１５、ドレイン・コンタクト３０５、及びゲート・コンタクト３１０は、基板３２２上に交互に配置された複数のソース・コンタクト３１５、ドレイン・コンタクト３０５、及びゲート・コンタクト３１０として形成されてもよく、ゲート・コンタクト３１０が、隣接するドレイン・コンタクト３０５とソース・コンタクト３１５との間に配置されて、複数のトランジスタ・セル３００を形成する。図１に示すように、デバイス１００は、ソース・コンタクト３１５を共有する隣接するトランジスタ・セル３００を含むことができる。本明細書の断面図は、説明を容易にするために、ソース・コンタクト３１５、ドレイン・コンタクト３０５、及びゲート・コンタクト３１０のサブセットを示すが、デバイス１００は、図示されていない追加のソース・コンタクト３１５、ドレイン・コンタクト３０５、及びゲート・コンタクト３１０を含む追加の構造を有してもよいことが理解されるであろう。
典型的には、数百、又はより一般的には数千の単位セル３００などの単位セルを半導体基板上に形成し、電気的に並列に接続して、ＲＦトランジスタ増幅器ダイ又はデバイス１００を提供することができる。一部の実施例では、ダイ１００は、デバイス端子又は電極（例えば、入力端子、出力端子、及び接地端子）に並列に接続されてもよい複数のトランジスタ・セル３００を含むことができる。例えば、ゲート・コンタクト３１０、ドレイン・コンタクト３０５、及びソース・コンタクト３１５のそれぞれは、第１の方向（例えば、Ｙ方向）に延在してゲート「フィンガ」、ドレイン「フィンガ」、及び／又はソース「フィンガ」を画定することができ、これらのフィンガは、半導体層構造３９０の上面３２４Ａ上の１つ又は複数のそれぞれのバスによって（例えば、図１ではファントムで示すゲート・バス３１０ｂ及びドレイン・バス３０５ｂによって）接続されてもよい。ゲート・フィンガ３１０、ドレイン・フィンガ３０５、及びソース・フィンガ３１５（及び接続バス）は、頂部側又は前面メタライゼーション構造によって画定されるように、デバイス１００のゲート接続電極、ドレイン接続電極、及びソース接続電極の一部をそれぞれ画定することができる。前面メタライゼーション構造の様々な導電性要素を互いに絶縁する誘電体層は、図面を簡略化するために図１には示されていない。ゲート・フィンガ３１０は共通のゲート・バス３１０ｂに電気的に接続され、ドレイン・フィンガ３０５は共通のドレイン・バス３０５ｂに電気的に接続され、ソース・フィンガ３１５は（例えば、本明細書に記載されるそれぞれのビア開口部３３５及び裏面金属層３４５を介して）互いに電気的に接続されているため、単位セル・トランジスタ３００はすべて互いに並列に電気的に接続されていることが分かる。
ＲＦトランジスタ増幅器ダイ又はデバイス１００の端子のうちの１つ（例えば、ソース・コンタクト３１５に接続されたソース端子）は、例えば電気的接地などの基準信号に結合されるように構成されてもよい。一部の実施例では、導電性基板貫通ビア接続又は構造（例えば、本明細書に記載されるような基板貫通ビア開口部３３５に形成された裏面ビア３４６）は、基板３２２又は３２２’及びエピタキシャル層３２４を貫いて延在して、ソース・コンタクト３１５を接地に結合することができる。他の実施例では、ＲＦトランジスタ増幅器ダイ又はデバイス１００の端子のうちの１つ（例えば、ソース端子）への接地接続は、活性領域の外側に、例えば、ダイ１００の周辺領域に設けられてもよい。一部の実施例では、ダイ１００の裏面１００ｂのバックメタル層３４５は、例えば、接地に近接していることが望まれることがある用途において、裏面接地面を提供することができる。
図２に示すように、トランジスタ構造３００は、前面１００ｆに隣接する、３５０、３５５、及び３６０として示す１つ又は複数の誘電体層又は絶縁層をさらに含むことができる。第１の絶縁層３５０は、半導体層構造３９０の上面（例えば、エピタキシャル層３２４の上面３２４Ａ）に直接接触してもよい。第１の絶縁層３５０上には第２の絶縁層３５５が形成されてもよく、第２の絶縁層３５５上には第３絶縁層３６０が形成されてもよい。一部の実施例では、３つよりも少ない又は多い絶縁層が含まれてもよいことも理解されるであろう。絶縁層３５０、３５５、及び／又は３６０のうちの１つ又は複数は、トランジスタ構造３００のためのパッシベーション層として機能することができる。絶縁層３５０、３５５、３６０は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素、並びに／或いは他の適切な保護材料、例えば、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム及び／又は酸窒化アルミニウムなどの誘電体材料であってもよい。より一般的には、絶縁層３５０、３５５、３６０は、単一の層であってもよく、又は均一及び／若しくは不均一な組成の複数の層を含んでもよく、並びに／又は（例えば、ソース・コンタクト３１５及び／若しくはドレイン・コンタクト３０５を提供する）オーミック・コンタクトのその後のアニール中に下にあるエピタキシャル層３２４を保護するように十分に厚くてもよい。
ソース・コンタクト３１５、ドレイン・コンタクト３０５、及びゲート・コンタクト３１０は、ダイ１００の前面１００ｆに隣接する第１の絶縁層３５０内に形成されてもよい。一部の実施例では、ゲート・コンタクト３１０の少なくとも一部は、第１の絶縁層３５０の表面上にあってもよい。一部の実施例では、ゲート・コンタクト３１０は、Ｔ字形ゲート及び／又はガンマ・ゲートとして形成されてもよく、その形成については、米国特許第８，０４９，２５２号、米国特許第７，０４５，４０４号、及び米国特許第８，１２０，０６４号に一例として論じられており、これらの開示は、その全体が参照により本明細書に組み込まれる。第２の絶縁層３５５は、第１の絶縁層３５０上と、ドレイン・コンタクト３０５、ゲート・コンタクト３１０、及びソース・コンタクト３１５の部分上と、に形成されてもよい。
コンタクト３０５、３１０、３１５のうちの１つ又は複数、例えば、ソース・コンタクト３１５及びドレイン・コンタクト３０５に接触するように、それぞれの金属コンタクト３６５が第２の絶縁層３５５の開口部を通って延在して形成されてもよい。例えば、第２の絶縁層３５５は、金属コンタクト３６５を配置するために、ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５を露出させる窓を形成するようにパターニングされてもよい。窓は、ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５に対して、パターニングされたマスクと低損傷のエッチングを利用してエッチングされてもよい。ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５の露出部分に導電性金属を形成して、金属コンタクト３６５を形成することができる。
金属コンタクト３６５は、ダイ１００の前面１００ｆにおいてトランジスタ・セル３００のコンタクト３０５、３１０、３１５のそれぞれと直接接触してもよい。図１及び図２の例では、金属コンタクト３６５は、ドレイン・コンタクト３０５及びソース・コンタクト３１５上に設けられている。しかしながら、他の実施例では、金属コンタクト３６５は、ダイ１００の前面１００ｆの３つのＦＥＴ端子（ソース、ゲート、及びドレイン）上すべてに設けられてもよい。また、金属コンタクト３６５は、例えば、外部入力／出力接続を提供するために（例えば、ゲート３１０に入力信号を提供し、ドレイン３０５から出力信号を提供するために）、ゲート・バス３１０ｂ及びドレイン・バス３０５ｂへの接続を提供することができる。特に、一部の実施例では、金属コンタクト３６５は、ゲート・バス３１０ｂ及びドレイン・バス３０５ｂと、入力／出力接続を提供するそれぞれのワイヤ・ボンド用のそれぞれのランディング／コンタクト・パッドとの間の接続を提供することができる。
金属コンタクト３６５は、例えば、銅、コバルト、金、及び／又は複合金属を含む、金属若しくは他の高導電性材料を含んでもよい。説明を容易にするために、図１では、第２の絶縁層３５５、第３の絶縁層３６０、及び金属コンタクト３６５は示されていない。（絶縁層３５０及び／又は３５５と同様の又は異なる組成の）第３の絶縁層３６０は、最終パッシベーション層として金属コンタクト３６５上に形成されてもよく、この最終パッシベーション層は、電気的接続のために、例えば、１つ又は複数の外部デバイスへの「オフチップ」入力及び／又は出力接続のために、並びに／或いは接地接続のために金属コンタクト３６５を露出させる開口部３２５を画定するようにパターニングされてもよい。金属コンタクト３６５は、したがって、入力（例えば、ゲート）、出力（例えば、ドレイン）、及び／又は接地（例えば、ソース）コンタクト・パッド若しくは端子を画定することができ、これらは、ダイ１００の１つ又は複数のトランジスタ構造３００の対応する端子（例えば、高電子移動度トランジスタ（ＨＥＭＴ）又は横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタなどのＦＥＴのゲート端子３１０、ドレイン端子３０５、及びソース端子３１５）に直接又は間接的に接続されてもよい。
本開示の実施例による前面ピラー、裏面ビア、及び／又は裏面受動デバイスを製造するためのさらなる操作が、図２のトランジスタ構造３００を参照して本明細書で説明される。
図３Ａ～図３Ｄは、本開示の一部の実施例による前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。特に、図３Ａ～図３Ｄの操作は、デバイスの裏面への導電性基板貫通ビア接続のないトランジスタ・セル３００を含むデバイス１００を形成するためのプロセス・シーケンスを示し、ダイ個片化のためにバルク裏面研削プロセスを使用して基板３２２の厚さを低減している。
ここで図３Ａを参照すると、図２のオフチップ接続用の金属コンタクト３６５を露出させた後、ダイ１００の前面１００ｆの金属コンタクト３６５上にそれぞれの導電性接続部３６６（本明細書では前面接続部又は前面ピラーと呼ばれる）が形成される。前面ピラー３６６は、平面図において（例えば、金属コンタクト３６５を露出させる開口部３２５と同様の又はそれに対応する）楕円形又は円形の形状を有してもよい。前面ピラー３６６は、一部の実施例では、比較的厚い導電性めっき構造であってもよい。例えば、前面ピラー３６６は、Ｃｕめっき構造又は他の金属めっき構造であってもよい。したがって、前面ピラー３６６は、デバイス１００の１つ又は複数の端子（例えば、入力、出力、接地）と１つ又は複数の外部デバイスとの間の電気的接続を、例えば「フリップチップ」（デバイス１００が、デバイス１００の前面１００ｆに隣接するピラー３６６によって基板又は基板上のデバイスに取り付けられ、電気的に接続される）として、及び／又は積層マルチチップ・パッケージにおいて提供することができる。図３Ａに示すように、電気的接続及び／又は取り付けのために、はんだ層３６７が前面ピラー３６６上に設けられてもよい。加えて、パッケージの集積度に応じて、前面ピラー３６６は、チップ間又はチップと基板間のなんらかの分離を提供し、デバイス１００の前面１００ｆからの熱放散を増加させ、機械的強度を増加させ、及び／又は（特に「フリップチップ」パッケージにおいて）ダイ１００のエッジ若しくは周辺部から離れた接続パッド若しくはピラーの配置を可能にすることによって設計の柔軟性を向上させることができる。
図３Ｂに示すように、前面１００ｆから突出する前面ピラー３６６を含むデバイス１００の前面１００ｆが「裏返されて」、例えば、仮のウエハ接着剤３２８によって、ウエハ・キャリア３２６に（前面を下にして）取り付けられる。ウエハ・キャリア３２６は、剛性を高め、したがって、後続の製造プロセス中に前面ピラー３６６を支持及び保護するように構成された任意の基板又は構造であってもよい。
特に、デバイス又はダイ１００は、共通のウエハ上に形成された複数のダイのうちの１つであってもよく、したがって、デバイス１００の製造は、例えば、ダイシング又はソーイング・プロセスによる、ウエハ上の他のダイからの個片化を含むことができる。基板３２２の材料に応じて、基板３２２の厚さを低減することによって個片化を容易にすることができる。例えば、一部の実施例では、基板３２２は、厚さが増加するにつれて個片化をより困難にし得る硬度を有する材料（炭化ケイ素など）である場合がある。
したがって、図３Ｃに示すように、基板３２２の厚さは、個片化のために低減される。一部の実施例では、基板３２２の厚さは、インフィード又はクリープ・フィード・グラインダなどのグラインダを使用して低減されてもよい。他の実施例では、基板３２２の厚さは、研削の有無にかかわらず、ラッピング、化学的若しくは反応性イオン・エッチング、又はこれらの手法の組合せを用いて低減されてもよい。さらに他の実施例では、エッチングを使用して基板３２２の裏面を処理し、薄化操作から生じる可能性がある基板３２２への損傷を低減することができる。ウエハを薄くする方法は、例えば、本発明の譲受人に譲渡された米国特許第７，２９１，５２９号、米国特許第７，９３２，１１１号、米国特許第７，２５９，４０２号、及び米国特許第８，５１３，６８６号に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。一部の実施例では、基板３２２は、約４０μｍ～約１００μｍの厚さに薄くされてもよい。他の実施例では、基板３２２は、約５０μｍ～約７５μｍの厚さに薄くされる。
ウエハ・キャリア３２６及び／又は仮接着剤３２８によるウエハ・キャリアへの取り付けは、デバイス１００の前面ピラー３６６を支持し、基板３２２の薄化によって引き起こされる応力から保護する。それによって、基板３２２’は、裏面研削又は他の薄化プロセスにより、低減されるが、実質的に均一な厚さを有する。図３Ｄに示すように、基板３２２’の薄化後、トランジスタ構造３００－１を含むデバイス１００は、ウエハ・キャリア３２６から取り外されるか、又は他の方法で分離され、後続のプロセスにおける個片化及び（例えば、図１０－１２に示すようなパッケージへの）取り付けの準備が整う。
図４Ａ～図４Ｃは、本開示の一部の実施例による、ダイ個片化のための前面ピラー構造及びトレンチを含むトランジスタ構造の製造方法を示す断面図である。特に、図４Ａ～図４Ｃの操作は、デバイスの裏面への導電性基板貫通ビア接続のないトランジスタ・セル３００を含むデバイス１００を形成するためのプロセス・シーケンスを示し、ダイ個片化のために前面パターニングを使用して、特定の領域において基板３２２の厚さを選択的に低減している。
ここで図４Ａを参照すると、図２のオフチップ接続用の金属コンタクト３６５を露出させた後、デバイス１００の前面１００ｆの領域に前面トレンチ（又は「ストリート」）３７３が選択的に形成されている。トレンチ３７３は、エピタキシャル層３２４を貫いて基板３２２内に部分的に延在し、その結果、トレンチ３７３を含む基板３２２の部分は、（トレンチ３７３の底面又は「フロア」と基板３２２の裏面との間に画定される）厚さが低減されている。基板３２２の低減された厚さは、ピラー形成中の安定性を提供すると同時に、その後の個片化を可能にするのに十分であってもよい。例えば、基板３２２は、約５００μｍ～１０００μｍの厚さを有することができるが、トレンチ３７３は、基板３２２内に延在して、トレンチ３７３のフロアにおいて、約４０μｍ～２００μｍの残りの厚さ、例えば、約６０μｍ～１５０μｍの厚さを提供することができる。トレンチ３７３は、選択的パターニング・プロセスによって、例えば、デバイス１００の前面１００ｆの露出した金属コンタクト３６５上に１つ又は複数のマスク・パターンを形成し、１つ又は複数の選択的エッチング・プロセスを行って、マスク・パターンによって露出したエピタキシャル層３２４の部分（及び下にある基板３２２の対応する部分）を除去することによって形成されてもよい。マスク・パターンは、その後除去されてもよい。
図４Ｂに示すように、デバイス１００の前面１００ｆにトレンチ３７３を形成した後、図３Ａを参照して上述したものと同様又は同一のやり方で、それぞれの導電性前面ピラー３６６及びはんだ層３６７を前面１００ｆの金属コンタクト３６５上に形成する。トレンチ３７３の形成後に前面ピラー３６６を形成することによって、トレンチ形成及び／又はマスク除去操作中の前面ピラー３６６への損傷を回避することができる。
図４Ｃに示すように、ダイ１００は、トレンチ３７３によって画定された低減された厚さを有する基板３２２の部分において、複数のダイを含むウエハから個片化される。例えば、トレンチ３７３のフロアと基板３２２の裏面との間の基板３２２の厚さが低減されているために、基板３２２を薄くするための裏面研削プロセスを行うことなく、ダイシング又はソーイング・プロセスを利用して、ダイ１００をウエハから分離することができる。個片化後、ダイ１００の側壁又はエッジ１００ｅは、裏面１００ｂに隣接する第２の部分３７２（例えば、ダイシング、ソーイング、又は他の個片化プロセスを受けた基板３２２の部分）とは異なる表面特性（例えば、傾斜角及び／又は表面粗さ）を有する、前面１００ｆに隣接する第１の部分３７１（例えば、トレンチ３７３の側壁を画定した基板３２２の部分）を含むことができる。例えば、選択的エッチング・プロセスによって形成された側壁又はエッジ１００ｅの第１の部分３７１は、ダイシング又はソーイング・プロセスによって形成された第２の部分３７２とは異なる傾斜及び／又は異なる表面粗さを有することができる。ダイシング・ソーの幅は、トレンチ３７３の幅よりも狭くてもよく、それによって、基板３２２のエッジ１００ｅにおいて第１の部分３７１と第２の部分３７２との間に突出したリップ３７４を画定する。したがって、高硬度を有する材料（ＳｉＣなど）を含むウエハ又は基板３２２上に形成された場合であっても、基板薄化操作を行うことなく、デバイス１００を個片化することができる。それによって、結果として得られるトランジスタ構造３００－２は、（トランジスタ構造３００－１の基板３２２’に対して）厚さを増加させた基板３２２を含み、これは、例えば、その後の処理において、堅牢性を向上させることができる。一部の実施例では、個片化されたダイ１００は、約５０～約２００μｍ、例えば、約７５～約１７５μｍ、又は約１００～約１５０μｍの厚さを有する基板３２２を含むことができる。一部の実施例では、個片化されたダイ１００は、約２００μｍよりも大きい、例えば、約２００～５００μｍ、又は約５００～約８００μｍの厚さを有する基板３２２を含むことができる。
図３Ａ～図３Ｄ及び図４Ａ～図４Ｃの実施例では、トランジスタ構造３００－１及び３００－２は、ゲート・コンタクト３１０、ソース・コンタクト３１５、又はドレイン・コンタクト３０５への導電性基板貫通ビア接続がない。むしろ、図９Ａに示すように、導電性接続部／前面ピラー３６６は、前面ピラー３６６が、電気信号配線のために、例えば、はんだ層３６７によって、対応する導電性トレース９１１に物理的に取り付けられ、且つ電気的に接続されるように、例えば、ダイ１００を基板９２０ａ（例えば、プリント回路板（ＰＣＢ）又は再配線層（ＲＤＬ））上に「裏返す」ことによってオフチップ電気的接続を提供するために使用されてもよい。再配線層（ＲＤＬ）構造とは、導電層パターン及び／又は導電ビア構造を有する基板又は積層板を指す。再配線層（ＲＤＬ）構造は、半導体処理技術を使用して、例えば、ベース材料上に導電層及び絶縁層並びに／又はパターンを堆積させ、再配線層（ＲＤＬ）構造を通して信号を伝送するためのビア及び銅配線パターンを構造内に形成することによって製造されてもよい。それによって、一部の実施例では、（特により高周波のＲＦ用途において、インピーダンス整合ネットワーク及び／又は高調波終端回路の有効性を低減又は無効にする可能性がある直列インダクタンスを導入することがある）ワイヤ・ボンドの必要性及び／又は使用を低減若しくは排除することができる。
本明細書に記載されるさらなる実施例は、ゲート・コンタクト３１０、ソース・コンタクト３１５、及び／又はドレイン・コンタクト３０５への導電性基板貫通ビア接続（又は「導電性ビア」）を提供するデバイス及び製造方法を対象とする。例えば、一部の実施例は、ソース・コンタクト３１５を電気的接地に接続するように構成された裏面ビアを含むことができ、裏面接地面を提供するためのバックメタル層をさらに含むことができる。製造可能性は、裏面薄化後のウエハ処理量によって、及び／又は前面ピラー構造の幾何学的形状によって制限されることがあるが、本明細書に記載されるさらなる実施例は、これら及び／又は他の制限に対処することができる。
図５Ａ～図５Ｆは、本開示の一部の実施例による、前面ピラー構造と、デバイスの裏面への導電性基板貫通ビア接続とを含むトランジスタ構造を製造する方法を示す断面図である。特に、ウエハ接合操作が前面ピラーの幾何学的形状によって制限されることがあるため、図５Ａ～図５Ｆの操作は、わずか１つのウエハ・キャリア・ボンディング・ステップ又はプロセスを使用してトランジスタ・セル３００を含むデバイス１００を形成するためのプロセス・シーケンスを示す。
ここで図５Ａを参照すると、図２のオフチップ接続用の金属コンタクト３６５を露出させた後、図３Ａを参照して上述したものと同様又は同一のやり方で、ダイ１００の前面１００ｆの金属コンタクト３６５上に、それぞれの導電性前面ピラー３６６及びはんだ層３６７が形成される。図５Ｂに示すように、デバイス１００から突出する前面ピラー３６６を含むデバイス１００の前面１００ｆが、「裏返されて」、図３Ｂを参照して上述したものと同様又は同一のやり方で、例えば、仮のウエハ接着剤３２８によってウエハ・キャリア３２６に（前面を下にして）取り付けられる。図５Ｃにおいて、基板３２２の厚さは、図３Ｃを参照して上述したものと同様又は同一のやり方で、個片化及びビア形成の両方の目的で（例えば、均一な裏面研削プロセスによって）低減される。ウエハ・キャリア３２６（及び／又は仮接着剤３２８によるウエハ・キャリアへの取り付け）は、デバイス１００の前面ピラー３６６を支持し、基板３２２の薄化によって引き起こされる応力から保護する。それによって、基板３２２’は、裏面研削又は他の薄化プロセスにより、低減されるが、実質的に均一な厚さを有する。
図５Ｄに示すように、基板３２２’及びエピタキシャル層３２４を貫いてビア開口部３３５が形成され、コンタクト３０５、３１０、３１５のうちの１つ（ソース・コンタクト３１５を参照して示されている）の一部を露出させる。特に、ビア開口部３３５は、（基板３２２’の裏面３２２Ｂによって画定される）ダイ１００の裏面１００ｂから、基板３２２’及びエピタキシャル層３２４を貫いてエピタキシャル層３２４の表面３２４Ａまで延在し、ソース・コンタクト３１５の下側又は下面がビア開口部３３５によって露出されるようにする。ビア開口部３３５は、平面図で楕円形又は多角形の形状を有してもよい。一部の実施例では、ビア開口部３３５の側壁は、基板３２２’の裏面３２２Ｂに対して傾斜して及び／又は傾いていてもよい。例えば、ビア開口部３３５の寸法（例えば、直径又は面積）「Ａ」は、基板３２２’の裏面３２２Ｂの開口部では、ソース・コンタクト３１５に隣接する部分よりも大きくてもよい。
ビア開口部３３５は、当業者によって理解されるように、マスキング及びエッチング技術によって形成されてもよい。例えば、ビア開口部３３５は、湿式又は乾式エッチングによって形成されてもよい。一部の実施例では、ソース・コンタクト３１５は、ビア開口部３３５の形成中にエッチ・ストップ材料として機能することができる。一部の実施例では、ビア開口部３３５は、ビア開口部３３５の側壁が基板３２２’の裏面３２２Ｂに対して傾斜し、及び／又は傾くようにエッチングされてもよい。一部の実施例では、エッチング・プロセスは、ビア開口部３３５の側壁が傾斜した又は斜めの形状を有するようにエッチング化学物質及び／又は他のプロセス・パラメータが調整された異方性エッチング・プラットフォーム或いは処理条件に基づいてもよい。すなわち、ビア開口部３３５を画定するために使用されるエッチング・プロセスは、トレンチ又は開口部３３５の側壁に十分な金属被覆を可能にする所望の側壁傾斜を達成するために、異方性と等方性のエッチング態様の組合せを含むことができる。エッチングにより、ビア開口部３３５の最大寸法Ａは、基板３２２’の裏面３２２Ｂに隣接することができる。ビア開口部３３５の寸法Ａはまた、より厚い基板３２２のエッチングが結果としてより広いビア開口部３３５をもたらすため、基板３２２’の厚さに関連することがある。したがって、基板３２２’の厚さを低減することにより、より小さい寸法Ａを有するビア開口部３３５を形成することができ、これにより、デバイス１００の全体的なサイズを低減し、インダクタンスを低減することができる。すなわち、基板３２２’を薄くするための操作は、ビア形成に関して追加の利点を提供することができる。
図５Ｅに示すように、基板３２２’の裏面３２２Ｂ上に、またビア開口部３３５の側壁及び底面上にも、金属層３４５を堆積させ又は他の方法で形成して、導電性基板貫通ビア接続又は裏面ビア３４６を画定する。バックメタル層３４５及び裏面ビア３４６は、ソース・コンタクト３１５に接触して電気信号を結合する導電層を含むことができる。例えば、バックメタル層３４５は、チタン、白金、及び／又は金などの導電性金属を含むことができる。図５Ａ～図５Ｆの例では、バックメタル層３４５は、ソース・コンタクト３１５を電気的接地に結合するように構成されてもよい。より一般的には、バックメタル層３４５、及びこれに結合された基準信号は、ビア開口部３３５を通って延在する導電性ビア３４６によって、デバイス・コンタクト３０５、３１０、３１５のうちの１つに電気的に接続されてもよい。
図５Ｆに示すように、バックメタル層３４５の形成後、トランジスタ構造３００－３を含むデバイス１００は、ウエハ・キャリア３２６から取り外されるか、又は他の方法で分離され、後続のプロセスにおける個片化及び（例えば、図１０－１２に示すようなパッケージへの）取り付けの準備が整う。そのため、前面ピラー３６６は、デバイス１００の前面１００ｆの１つ又は複数の端子（例えば、入力、出力、接地）への接続を提供することができ、バックメタル層３４５／裏面ビア３４６は、デバイス１００の裏面１００ｂの端子（例えば、入力、出力、接地）のうちの別の端子への接続を提供することができる。
一部の実施例では、図９Ｂに示すように、図５Ｆのトランジスタ構造３００－３を含むダイ１００は、前面ピラー３６６が、基板９２０ｂによって提供される、基板を通る電気信号配線用の対応する導電性トレース９１１に物理的に取り付けられ、且つ電気的に接続されるように、パッケージ基板９２０ｂ（例えば、プリント回路板（ＰＣＢ）又は再配線層（ＲＤＬ）構造）上に裏返されてもよい。他の実施例では、図９Ｃに示すように、トランジスタ構造３００－３を含むダイ１００は、バックメタル層３４５が、基板を通る電気信号配線（例えば、電気的接地への結合）及び熱伝達の両方のために、基板９２０ｃによって提供される熱伝導性ヒートシンクに物理的に取り付けられ、且つ電気的に接続されるように、パッケージ基板９２０ｃ（例えば、熱強化パッケージの導電性フランジ）に取り付けられてもよい。例えば、ＳｉＣ基板３２２’は良好な熱伝導体である可能性があるため、ダイ１００は、裏面を下にして、ヒートシンク（図示するような導電性フランジ９２０ｃとして、又はヒートシンクを含むプリント回路板（ＰＣＢ）若しくは再配線層（ＲＤＬ）構造として実装されてもよい）に取り付けられてもよい。図９Ｃに示す向きで、１つ又は複数の追加のダイ又は受動部品（集積受動デバイス（ＩＰＤ）など）が、例えば、積層構成で、基板９２０ｃと反対側のピラー３６６に電気的に接続されてもよい。一部の実施例では、ダイ及び／又は受動部品は、例えば、２０２０年４月３日に出願された共同所有の米国仮特許出願第６３／００４，７６０号に記載されるように、ピラー３６６のうちの１つ又は複数（例えば、ドレイン接続ピラー３６６）をパッケージ・リードに電気的に接続するために使用されてもよく、その開示は、参照により本明細書に組み込まれる。
図６Ａ及び図６Ｂは、本開示の一部の実施例による、前面ピラー構造及びダイ１００の裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。特に、バックメタル層３４５の形成は、デバイス１００の裏面１００ｂのバックメタル層３４５上に受動デバイス３７５（すなわち、抵抗器３７５ｒなどの抵抗部品並びに／又はコンデンサ３７５ｃ及び／若しくはインダクタ３７５ｌなどのリアクタンス部品）を設けることによってデバイス集積度を向上させるために使用されてもよい。受動デバイス３７５は、インピーダンス整合回路、高調波フィルタ、カプラ、バラン、及び電力合成器／分配器などの１つ又は複数の機能ブロックをデバイス１００の裏面１００ｂ上に実装するために使用されるディスクリート部品であってもよい。例えば、ディスクリート部品３７５は、ＲＦ電力増幅器のための入力若しくは出力のインピーダンス整合回路及び／又は高調波終端回路の少なくとも一部を画定することができる。一部の実施例では、デバイス１００の裏面１００ｂ上にインピーダンス整合回路及び／又は高調波終端回路を実装することで、そのような整合回路への（例えば、ワイヤ・ボンドを使用する）オフチップ接続に関連付けられた複雑さを低減又は排除することができる。受動回路３７５は、一部の実施例では、裏面ビア３４６によってデバイス１００の前面１００ｆに隣接する能動トランジスタ・セル３００に接続されてもよい。しかしながら、一部の実施例では、裏面ビア３４６及び／又は前面ピラー３６６が存在しなくてもよいことが理解されるであろう。
一部の実施例では、受動デバイス３７５は、集積受動デバイス（ＩＰＤ）を含んでもよい。集積受動デバイス（ＩＰＤ）は、受動電気部品を含み、薄膜及び／又はフォトリソグラフィ処理などの標準的な半導体処理技術を使用して製造することができる。集積受動デバイス（ＩＰＤ）は、フリップチップ実装可能又はワイヤ・ボンディング可能な構成要素とすることができ、シリコン、アルミナ、又はガラスなどの薄膜基板を含むことがある。
ここで図６Ａを参照すると、図５Ｅで第１のバックメタル層３４５を形成した後、デバイス１００の裏面１００ｂの第１のバックメタル層３４５上、及びビア開口部３３５の裏面ビア３４６上に、絶縁体層３７０が形成される。絶縁体層３７０は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ２）などの１つ又は複数の誘電体材料を含むことができる。受動デバイス３７５は、例えば、第２のバックメタル層を形成及びパターニングして、１つ又は複数のディスクリート・コンデンサ３７５ｃ（例えば、第２のバックメタル層、第１のバックメタル層３４５、及びそれらの間の絶縁体層３７０の部分のパターニングされた部分によって画定される）、１つ又は複数のディスクリート・インダクタ３７５ｌ（例えば、導電性トレース／コイルを画定するようにパターニングされた第２のバックメタル層の部分によって画定される）、及び／又は１つ又は複数のディスクリート抵抗器３７５ｒ（例えば、抵抗セグメントを画定するようにパターニングされた第２のバックメタル層の部分によって画定される）を画定することによって、絶縁体層３７０上に形成される。絶縁体層３７０及び受動デバイス３７５は、デバイス１００の前面１００ｆの導電性ピラー３６６を応力から保護するように、基板３２２’及びエピタキシャル層３２４が（例えば、仮接着剤３２８によって）ウエハ・キャリア３２６に取り付けられている間に形成される。
図６Ｂに示すように、受動デバイス３７５の形成後、トランジスタ構造３００－４を含むデバイス１００は、ウエハ・キャリア３２６から取り外されるか、又は他の方法で分離され、後続のプロセスにおける個片化及び（例えば、図１０～図１２に示されるようなパッケージへの）取り付けの準備が整う。したがって、前面ピラー３６６は、デバイス１００の前面１００ｆの１つ又は複数の端子（例えば、入力、出力、接地）への接続を提供することができ、バックメタル層３４５上の受動回路は、デバイス１００の端子のうちの１つ若しくは複数と外部デバイス又は接地接続との間の整合回路（例えば、入力／出力インピーダンス整合回路又は高調波終端回路）をデバイス１００の裏面１００ｂ上に実装することができる。
一部の実施例では、図６Ｂのトランジスタ構造３００－４を含むデバイス１００は、図９Ｂを参照して説明されるものと同様又は同一のやり方で、前面ピラー３６６によって基板（例えば、プリント回路板（ＰＣＢ）又は再分配層（ＲＤＬ）構造）に接続されてもよい。すなわち、ダイ１００は、前面ピラー３６６が、基板によって提供される、基板を通る電気信号配線用の対応する導電性トレースに物理的に取り付けられ、且つ電気的に接続されるように、パッケージ基板上に裏返されてもよい。他の実施例では、トランジスタ構造３００－４を含むデバイス１００は、図９Ｃを参照して説明されるものと同様の同一のやり方で、裏面を下にして基板に接続することができ、受動デバイス３７５を保護及び絶縁するために、裏面１００ｂと基板との間に１つ若しくは複数の追加の金属層及び／又は保護誘電体層が設けられる。
図７Ａ～図７Ｇは、本開示の一部の実施例による、複数のウエハ・キャリア・ボンディングを用いて、導電性貫通ビア構造を有する前面ピラー構造を含むトランジスタ構造を製造する方法を示す断面図である。特に、図７Ａ～図７Ｇの操作は、前面ピラーが存在する間のウエハ・キャリアの取り付けを回避するために、複数のウエハ・キャリア・ボンディング・ステップ又はプロセスを使用してトランジスタ・セル３００を含むデバイス１００を形成するプロセス・シーケンスを示し、これにより、一部の単一のウエハ・キャリア・ボンディング実施態様と比較してよりアグレッシブな、例えば、前面ピラーのアスペクト比（高さ対幅）が２～５倍増加した幾何学的形状を有するより多くの前面ピラーが可能になる場合がある。
ここで図７Ａを参照すると、図２のオフチップ接続用の金属コンタクト３６５を露出させた後、デバイス１００は、「裏返され」、例えば、仮ウエハ接着剤３２８によって、第１のウエハ・キャリア３２６に（前面を下にして）取り付けられる。図７Ｂにおいて、基板３２２の厚さは、図３Ｃを参照して上述したものと同様又は同一のやり方で、個片化及びビア形成の両方の目的で（例えば、均一な裏面研削プロセスによって）低減される。それによって、基板３２２’は、裏面研削又は他の薄化プロセスにより、低減されるが、実質的に均一な厚さを有する。
図７Ｃに示すように、デバイス１００が依然として第１のウエハ・キャリア３２６に取り付けられた状態で、ビア開口部３３５が、図５Ｄを参照して上述したものと同様又は同一のやり方で、基板３２２’及びエピタキシャル層３２４を貫いて形成され、コンタクト３０５、３１０、３１５のうちの１つ（ソース・コンタクト３１５を参照して示されている）の一部を露出させる。図７Ｄでは、図５Ｅを参照して上述したものと同様又は同一のやり方で、バックメタル層３４５を、基板３２２の裏面３２２Ｂ上に、またビア開口部３３５の側壁及び底面上にも堆積させるか、又は他の方法で形成して、裏面ビア３４６を画定する。
図７Ｅに示すように、バックメタル層３４５を形成した後、デバイス１００は、再び「裏返され」、例えば、仮のウエハ接着剤３２９によって、第２のウエハ・キャリア３２７に（裏面を下にして）取り付けられる。デバイス１００はまた、ウエハ・キャリア３２６から取り外されるか、又は他の方法で分離される。図７Ｆでは、それぞれの導電性前面ピラー３６６及びはんだ層３６７が、図３Ａを参照して上述したものと同様又は同一のやり方で、前面１００ｆの金属コンタクト３６５上に形成される。図７Ｇに示すように、導電性前面ピラー３６６の形成後、トランジスタ構造３００－３を含むデバイス１００は、図５Ｆを参照して上述したものと同様又は同一のやり方で、第２のウエハ・キャリア３２７から取り外されるか、又は他の方法で分離され、後続のプロセスにおける個片化及び（例えば、図１０～図１２に示すようなパッケージへの）取り付けの準備が整う。
図８Ａ～図８Ｄは、本開示の一部の実施例による、複数ウエハ・キャリア・ボンディングを用いて、前面ピラー構造及びダイの裏面上の受動デバイスを含むトランジスタ構造を製造する方法を示す断面図である。
ここで図８Ａを参照すると、図７Ｄにおいてバックメタル層３４５を形成した後、デバイス１００の裏面１００ｂのバックメタル層３４５上、及びビア開口部３３５の裏面ビア３４６上に絶縁体層３７０が形成され、（１つ若しくは複数のコンデンサ３７５ｃ、１つ若しくは複数のインダクタ３７５ｌ、及び／又は１つ若しくは複数の抵抗器３７５ｒを含む）受動デバイス３７５が、例えば図６Ａを参照して上述したものと同様又は同一のやり方で、絶縁体層３７０上に形成される。絶縁体層３７０及び受動デバイス３７５は、基板３２２’及びエピタキシャル層３２４が第１のウエハ・キャリア３２６に（例えば、仮接着剤３２８によって）取り付けられている間に形成される。
図８Ｂに示すように、受動デバイス３７５を形成した後、デバイス１００は、図７Ｅを参照して上述されたものと同様又は同一のやり方で、再び「裏返され」、（例えば、仮のウエハ接着剤３２９によって）第２のウエハ・キャリア３２７に（裏面を下にして）取り付けられ、デバイス１００は、第１のウエハ・キャリア３２６から取り外されるか、又は他の方法で分離される。図８Ｃでは、それぞれの導電性前面ピラー３６６及びはんだ層３６７が、図７Ｆを参照して上述したものと同様又は同一のやり方で、前面１００ｆの金属コンタクト３６５上に形成される。図８Ｄに示すように、導電性前面ピラー３６６の形成後、デバイス１００は、図７Ｇを参照して上述したものと同様又は同一のやり方で、第２のウエハ・キャリア３２７から取り外されるか、又は他の方法で分離される。トランジスタ構造３００－４を含むデバイス１００は、図６Ｂを参照して上述したものと同様又は同一のやり方で、後続のプロセスにおける個片化及び（例えば、図１０～図１２に示すようなパッケージへの）取り付けの準備が整う。
主に高電子移動度トランジスタ（ＨＥＭＴ）トランジスタ構造を参照して説明したが、本開示の実施例による製造プロセス及びトランジスタ構造は、そのように限定されないことが理解されるであろう。例えば、本明細書に記載されるデバイス及び製造方法は、ゲート・コンタクト３１０が酸化物又は他の絶縁層によってエピタキシャル層３２４の表面から分離された縦型又は横型ＭＯＳＦＥＴ構造を含むがこれらに限定されない他のトランジスタ構造に適用されてもよい。横型構造を有するデバイスでは、デバイスの端子（例えば、パワーＭＯＳＦＥＴデバイスのドレイン端子、ゲート端子、及びソース端子）は、半導体層構造の同じ主表面（すなわち、頂部又は底部）にある。対照的に、縦型構造を有するデバイスでは、少なくとも１つの端子が半導体層構造の各主表面に設けられる（例えば、縦型ＭＯＳＦＥＴデバイスでは、ソースは半導体層構造の頂面にあってもよく、ドレインは半導体層構造の底面にあってもよい）。ＭＯＳＦＥＴトランジスタを含む縦型パワー半導体デバイスは、トランジスタのゲート電極が半導体層構造の上に形成される標準的なゲート電極設計を有してもよく、或いは、半導体層構造内のトレンチに埋め込まれたゲート電極を有してもよく、典型的にはゲート・トレンチＭＯＳＦＥＴと呼ばれる。
図１０は、本開示の一部の実施例による、ＲＦトランジスタ増幅器ダイ１００を含むオーバ・モールド型集積回路デバイス・パッケージの一例を示す断面図である。図１０に示すように、パッケージ１０００は、本明細書に記載される実施例のいずれかと同様の構成要素及び接続部を有するデバイス１００（トランジスタ構造３００－４を参照して例として示される）を含み、これらは、前面ピラー３６６及びダイ・アタッチ材料層（例えば、はんだ層３６７）によって、プリント回路板（ＰＣＢ）又は再配線層（ＲＤＬ）構造などの基板１０２０上のそれぞれの導電性トレース１０２１に裏返して、取り付けられる。図１０の例では、オーバ・モールド型パッケージング材料１０１３は、デバイス１００を実質的に取り囲み又は封入すると同時に、パッケージ１０００の外部にある回路又はデバイスに接続するためのワイヤ・ボンド接続１０２５を介して、パッケージ・リード（例えば、ゲート・リード及びドレイン・リード）１０１１ｉ、１０１１ｏ（まとめて１０１１）へのアクセスを提供する。オーバ・モールド１０１３は、プラスチック又はプラスチック・ポリマー化合物で形成されてもよく、それによって外部環境からの保護を提供する。オーバ・モールド型パッケージング材料１０１３の一部の利点は、パッケージ１０００の全体の高さ又は厚さの低減、並びにリード１０１１の配置及び／又はそれらの間の間隔の設計上の柔軟性を含む。
特に、図１０の例では、入力リード１０１１ｉは、ワイヤ・ボンド１０２５、ダイ１００の裏面１００ｂ上の入力インピーダンス整合ネットワークを画定する受動デバイス３７５のうちの１つ又は複数、及びゲート３１０への基板貫通ビア（図示する断面の外側にある）によってゲート３１０に結合され、出力リード１０１１ｏは、ワイヤ・ボンド１０２５、導電性トレース１０２１、及び対応する前面ピラー３６６によってドレイン３０５に結合され、ソース３１５は、対応する前面ピラー３６６を介して接地されている。図１０は、入力インピーダンス整合のみのための裏面受動デバイス３７５の使用を示しているが、裏面受動デバイス３７５のうちの１つ又は複数は、（出力リード１０１１ｏを裏面１００ｂの１つ又は複数の受動デバイス３７５に接続するワイヤ・ボンド１０２５との）出力インピーダンス整合のために、又は図１１及び図１２の例に示すように入力インピーダンス整合と出力インピーダンス整合の両方のために同様に使用されてもよいことが理解されよう。同様に、前面ピラー３６６を介してソース３１５への接地接続を提供するものとして示されているが、他の実施例では、ソース３１５への接地接続は、ビア３４６を用いて実装されてもよく、一部の実施例では、受動デバイス３７５のうちの１つ又は複数が裏面１００ｂ上に高調波終端回路を画定する。
図１１及び図１２は、本開示の一部の実施例による、ＲＦトランジスタ増幅器ダイ１００を含む熱強化集積回路デバイス・パッケージの例を示す断面図である。図１１及び図１２に示すように、オープンキャビティ・パッケージ１１００、１２００は、（トランジスタ構造３００－４を参照して例として示す）本明細書に記載される実施例のいずれかと同様の構成要素及び接続部を有するが、導電性ベース又はフランジ１１２０、１２２０上に取り付けられ、熱強化パッケージの蓋部材１１１３、１２１３によって保護されたデバイス１００を含む。特に、図１１は、本開示の実施例による熱強化パッケージの第１の実施態様（ＴＥＰＡＣパッケージ１１００と呼ばれる）を示し、図１２は、本開示の実施例による熱強化パッケージの第２の実施態様（Ｔ３ＰＡＣパッケージ１２００と呼ばれる）を示す。一部の実施例では、フランジ１１２０、１２２０は、ダイ１００（及び／又はパッケージの他の構成要素）のための取り付け面、並びに構成要素によって生成された熱をパッケージ１１００、１２００の外部に放散又は他の方法で伝達するための熱伝導性（例えば、ヒートシンク）の両方を提供することができる。フランジ１１２０、１２２０は、パッケージ１１００、１２００の端子のうちの１つを提供することもできる。例えば、フランジ１１２０、１２２０は、電気的な接地接続を提供するように構成されてもよい。
図１１のＴＥＰＡＣパッケージ１１００は、蓋部材１１１３及び（断面では側壁１１１０ｆとして示される）フレーム部材によって画定される上部ハウジングを含むセラミックベースのパッケージであってもよい。蓋部材１１１３及び／又は側壁１１１０ｆは、セラミック材料（例えば、アルミナ）を含むことができ、導電性ベース又はフランジ１１２０上のダイ１００を取り囲む開放キャビティを画定することができる。蓋部材１１１３は、エポキシ接着剤を用いて側壁１１１０ｆに接着されてもよい。側壁１１１０ｆは、ろう付けを介してベース１１２０に取り付けられてもよい。
図１２のＴ３ＰＡＣパッケージ１２００も、ベース１２２０と、蓋部材１２１３及び（断面では側壁１２１０ｆとして示される）フレーム部材を有する上部ハウジングとを含むセラミックベースのパッケージであってもよい。蓋部材１２１３及び側壁１２１０ｆは、導電性ベース又はフランジ１２２０上のダイ１００を取り囲む開放キャビティを同様に画定する。パッケージ１２００において、蓋部材１２１３は、セラミック材料（例えば、アルミナ）であってもよく、側壁１２１０ｆは、プリント回路板（ＰＣＢ）であってもよい。
図１１及び図１２において、フランジ１１２０、１２２０は、導電性材料、例えば、銅層／積層体、又はその合金若しくは金属マトリックス複合体であってもよい。一部の実施例では、フランジ１１２０は、銅－モリブデン（ＣｕＭｏ）層、ＣＰＣ（Ｃｕ／ＭｏＣｕ／Ｃｕ）、若しくは銅－タングステンＣｕＷなどの他の銅合金、及び／又は他の積層／多層構造を含むことができる。図１１の例では、フランジ１１２０は、側壁１１１０ｆ及び／又は蓋部材１１１３が取り付けられるＣＰＣベースの構造であってもよい。図１２の例では、フランジ１２２０は、側壁１２１０ｆ及び／又は蓋部材１２１３が例えば導電性接着剤によって取り付けられる銅－モリブデン（ＲＣＭ６０）ベースの構造であってもよい。
図１１及び図１２において、ダイ１００の端子のうちの１つ（例えば、ソース・コンタクト３１５）は、フランジ１１２０、１２２０に取り付けられてもよく、したがって、フランジ１１２０、１２２０は、パッケージ１１００、１２００のためのソース・リードを提供することができる。導電性リード１１１１、１２１１は、パッケージ１１００のゲート・リード及びドレイン・リードを提供することができ、フランジ１１２０、１２２０に取り付けられ、それぞれの側壁１１１０ｆ、１２１０ｆによって支持されている。図１１及び図１２の例では、したがって、パッケージ１１００、１２００の外部にある回路又はデバイスに接続するためのパッケージ・リード１１１１、１２１１をダイ１００に接続するために、それぞれのワイヤ・ボンド１１２５、１２２５が使用されている。
特に、図１１及び図１２の例では、入力リード１１１１ｉ、１２１１ｉは、ワイヤ・ボンド１１２５、１２２５、ダイ１００の裏面１００ｂ上の入力インピーダンス整合ネットワークを画定する受動デバイス３７５のうちの１つ又は複数、及びゲート３１０への基板貫通ビア（図示する断面の外側にある）によってゲート３１０に結合され、出力リード１１１１ｏ、１２１１ｏは、ワイヤ・ボンド１１２５、１２２５、ダイ１００の裏面１００ｂ上の出力インピーダンス整合ネットワークを画定する受動デバイス３７５のうちの１つ又は複数、及びドレイン３０５への基板貫通ビア（図示する断面の外側にある）によってドレイン３０５に結合され、ソース３１５は、対応する前面ピラー３６６を介して接地されている。しかしながら、裏面受動デバイス３７５は、入力インピーダンス整合のためにのみ、又は出力インピーダンス整合のためにのみ使用されてもよいことが理解されよう。同様に、一部の実施例では、裏面受動デバイス３７５は、高調波終端を実装するために使用されてもよい。また、ワイヤ・ボンド１１２５、１２２５は、他の実施例では省略されてもよく、異なる電気的接続が使用されてもよい。より一般的には、本明細書に記載されるパッケージ１０００、１１００、１２００は、裏面受動デバイス３７５の使用の有無にかかわらず、端子３１０、３０５、３１５をパッケージの入力、出力、及び／又は接地リードに電気的に接続するために、導電性ビア、ワイヤ・ボンド、及び／又は導電性ピラーの任意の組合せを含むことができる。
図では、導電性ピラー３６６は、他の非導電性材料によって封入されることなく、自立しているものとして示されている。このような自立したピラー３６６は、例えば、ピラー間、チップとチップ／基板間、及び／又はピラーとチップ／基板間のＲＦ寄生結合の低減を含むが、これらに限定されない利点を提供することができる。しかしながら、本明細書に記載されるような導電性ピラー３６６を有する実施例のうちのいずれも、ピラー３６６のためのさらなる保護（機械的、湿気など）及び／又は支持を提供するように、絶縁層３５０、３５５、３６０と取り付け基板との間のピラー３６６上に又はこれを覆う、オーバ・モールドなどの封止材料をさらに含んでもよいことを理解されたい。一部の実施例では、ピラー３６６が自立しているか、又は封止材料によって支持されているかは、設計要素（例えば、電力、周波数、整合回路、パッケージングなど）に基づいて変化することがある。
本開示の実施例は、基板又は積層体（例えば、再配線層（ＲＤＬ）積層体）上に組み立てることができ、最新の高度化されたウエハ・レベル・パッケージング技術を使用してバッチで組み立てることができる。受動デバイス３７５をダイ１００の裏面に直接設けることによって、ワイヤボンディング・プロセスを低減又は排除することができ、それによって、製造時間、コスト、及びパッケージ寸法を低減することができる。ダイ１００は、例えば、ＲＦ電力増幅器を画定するパワー・トランジスタ・デバイスのトランジスタ・セルを含むことができる。一部の実施例では、ダイ１００は、ディスクリート・マルチステージ、モノリシック・マイクロ波集積回路（ＭＭＩＣ）、及び／又はマルチパス（例えば、ドハティ）トランジスタ・デバイスを含むことができる。
本開示の実施例は、様々なセルラ・インフラストラクチャ（ＣＩＦＲ：ｃｅｌｌｕｌａｒ ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）ＲＦ電力製品（５Ｗ、１０Ｗ、２０Ｗ、４０Ｗ、６０Ｗ、８０Ｗ及び異なる周波数帯を含むが、これらに限定されない）、例えば、５Ｇ及び基地局用途に使用することができる。本開示の実施例は、レーダ及びＭＭＩＣタイプの用途に適用することもできる。より一般的には、本開示の実施例は、ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）ディスクリート及びＲＦ ＩＣ技術、並びにパワーＭＯＳＦＥＴ、ショットキー、或いは外部接続のためにワイヤ・ボンドを使用する可能性があり、及び／又は受動デバイス要素の集積から恩恵を受ける可能性がある任意のデバイスにおいて適用されてもよい。
本明細書では、例示的な実施例が示される添付の図面を参照して様々な実施例を説明してきた。しかしながら、これらの実施例は、異なる形態で具現化されてもよく、本明細書に記載される実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、当業者に発明概念を十分に伝えるように提供されている。本明細書に記載される例示的な実施例並びに包括的な原理及び特徴に対する様々な修正は、容易に明らかになるであろう。図面において、層並びに領域のサイズ及び相対的なサイズは、縮尺通りに示されておらず、場合によっては、明確にするために誇張されていることがある。
「第１」、「第２」などの用語は、本明細書では様々な要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「及び／又は」という用語は、関連付けられた列挙された項目の１つ又は複数の任意の及びすべての組合せを含む。
本明細書で使用される術語は、特定の実施例のみを説明するためのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈がそうでないと明白に示さない限り、複数形を同様に含むことが意図されている。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在若しくは追加を排除しないことがさらに理解されるであろう。
その他の方法で定義されない限り、本明細書で使用されるすべての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化された又は過度に形式的な意味で解釈されないことがさらに理解されるであろう。
層、領域、又は基板などの要素が別の要素の「上に」ある、別の要素に「取り付けられている」、又は別の要素の「上に」延在していると言及される場合、それは他の要素の直接上にあってもよく、又は介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直接上に」ある、又は「直接取り付けられている」、又は「直接上に」延在していると言及される場合、介在要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、それは他の要素に直接接続若しくは結合されていてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言及される場合、介在する要素は存在しない。
「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」などの相対語は、本明細書では、１つの要素、層又は領域と別の要素、層又は領域との関係を図に示すように記述するために使用されることがある。これらの用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
本発明の実施例は、本発明の理想化された実施例（及び中間構造）の概略図である断面図を参照して本明細書で説明されている。図面における層及び領域の厚さは、明確にするために誇張されていることがある。さらに、例えば、製造技術及び／又は公差の結果として、図の形状とは異なることが予想される。したがって、本発明の実施例は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造に起因する形状の逸脱を含むべきである。点線で示された要素は、図示された実施例では任意選択である場合がある。
同様の番号は、全体を通して同様の要素を指す。したがって、同一又は類似の番号は、対応する図面で言及又は説明されていない場合であっても、他の図面を参照して説明することができる。また、参照番号で示されていない要素については、他の図面を参照して説明することができる。
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が用いられているが、それらは、限定を目的としたものではなく、一般的且つ説明的な意味でのみ使用されており、本発明の範囲は以下の特許請求の範囲に記載されている。

Claims (30)

  1. 第１の表面、第２の表面、前記第１の表面と前記第２の表面との間にあり、前記第１の表面に隣接する複数のトランジスタ・セルを備える半導体層構造、及び前記トランジスタ・セルに結合された端子を備える高周波（「ＲＦ」）トランジスタ増幅器ダイと、
    前記ダイの前記第２の表面上にあり、前記端子のうちの少なくとも１つに電気的に接続された少なくとも１つの受動電子部品と、
    を備える、集積回路デバイス。
  2. 前記端子が、前記トランジスタ・セルによって画定されるＲＦトランジスタ増幅器の入力端子、出力端子、及び／又は接地端子を含む、請求項１に記載の集積回路デバイス。
  3. 前記少なくとも１つの受動電子部品が、前記ダイの前記第２の表面上の、前記ＲＦトランジスタ増幅器のための入力インピーダンス整合回路、出力インピーダンス整合回路、及び／又は高調波終端回路の少なくとも一部を画定する、請求項２に記載の集積回路デバイス。
  4. 前記少なくとも１つの受動電子部品が、前記ダイの前記第２の表面上のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を含む少なくとも１つの集積受動デバイス（ＩＰＤ）である、請求項１から３までのいずれか一項に記載の集積回路デバイス。
  5. 前記ダイの前記第２の表面上に延在し、前記少なくとも１つの受動電子部品を前記端子のうちの前記少なくとも１つに電気的に接続する金属層、
    をさらに備える、請求項１から３までのいずれか一項に記載の集積回路デバイス。
  6. 前記金属層が第１の金属層であり、
    前記第２の表面の反対側の前記第１の金属層上に絶縁体層をさらに備え、
    前記少なくとも１つの受動電子部品が、前記第１の金属層の反対側の前記絶縁体層上にあり、１つ又は複数のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を画定する第２の金属層のパターンを含む、
    請求項５に記載の集積回路デバイス。
  7. 前記ダイの前記第２の表面及び前記半導体層構造内に延在して、前記ダイの前記第２の表面上の前記金属層を前記端子のうちの前記少なくとも１つに電気的に接続する少なくとも１つの導電性ビア、
    をさらに備える、請求項５に記載の集積回路デバイス。
  8. 前記半導体層構造がＩＩＩ族窒化物材料を含み、前記ダイが前記ＩＩＩ族窒化物材料と前記第２の表面との間に炭化ケイ素基板を含む、請求項１から７までのいずれか一項に記載の集積回路デバイス。
  9. 前記ダイの前記第１の表面から突出し、前記端子のうちの１つ若しくは複数に電気的接続を提供する１つ又は複数の導電性ピラー構造、
    をさらに備える、請求項１から３までのいずれか一項に記載の集積回路デバイス。
  10. １つ又は複数の導電性接続部を含むパッケージ基板、
    をさらに備え、
    前記１つ又は複数の導電性ピラー構造が、前記ダイを前記ダイの前記第１の表面に隣接する前記パッケージ基板に取り付け、前記端子のうちの前記１つ若しくは複数を前記１つ又は複数の導電性接続部に電気的に接続する、
    請求項９に記載の集積回路デバイス。
  11. 第１の表面、第２の表面、前記第１の表面と前記第２の表面との間にあり、前記第１の表面に隣接する複数のトランジスタ・セルを備える半導体層構造、及び前記トランジスタ・セルに結合された端子を備える高周波（「ＲＦ」）トランジスタ増幅器ダイと、
    前記ダイの前記第１の表面から突出し、前記端子のうちの１つ若しくは複数に電気的に接続された１つ又は複数の導電性ピラー構造と、
    前記ダイの前記第２の表面及び前記半導体層構造内に延在し、前記端子のうちの少なくとも１つに電気的である、少なくとも１つの導電性ビアと、
    を備える、集積回路デバイス。
  12. 前記端子が、前記トランジスタ・セルによって画定されるＲＦトランジスタ増幅器の入力端子、出力端子、及び／又は接地端子を含む、請求項１１に記載の集積回路デバイス。
  13. 前記１つ又は複数の導電性ピラー構造が前記入力端子及び／又は前記出力端子への電気的接続を提供し、前記少なくとも１つの導電性ビアが前記接地端子への電気的接続を提供する、請求項１２に記載の集積回路デバイス。
  14. 前記ダイが前記半導体層構造と前記ダイの前記第２の表面との間に基板を含み、前記少なくとも１つの導電性ビアが前記基板を貫いて延在し、前記半導体層構造が、前記基板上に１つ又は複数のエピタキシャル層を含む、請求項１１から１３までのいずれか一項に記載の集積回路デバイス。
  15. 前記半導体層構造がＩＩＩ族窒化物材料を含み、前記基板が炭化ケイ素基板を含む、請求項１４に記載の集積回路デバイス。
  16. １つ又は複数の導電性接続部を含むパッケージ基板、
    をさらに備え、
    前記１つ又は複数の導電性ピラー構造が、前記ダイを前記ダイの前記第１の表面に隣接する前記パッケージ基板に取り付け、前記端子のうちの前記１つ若しくは複数を前記１つ又は複数の導電性接続部に電気的に接続する、
    請求項１１から１３までのいずれか一項に記載の集積回路デバイス。
  17. 少なくとも１つの導電性接続部を含むパッケージ基板をさらに備え、
    前記ダイが前記ダイの前記第２の表面に隣接する前記パッケージ基板に取り付けられ、前記少なくとも１つの導電性ビアが前記端子のうちの前記少なくとも１つを前記少なくとも１つの導電性接続部に電気的に接続する、
    請求項１１から１３までのいずれか一項に記載の集積回路デバイス。
  18. 前記ダイの前記第２の表面上に少なくとも１つの受動電子部品をさらに備え、前記少なくとも１つの受動電子部品が前記少なくとも１つの導電性ビアによって前記端子のうちの前記少なくとも１つに電気的に接続されている、
    請求項１１から１３までのいずれか一項に記載の集積回路デバイス。
  19. 第１の表面、第２の表面、前記第１の表面と前記第２の表面との間にあり、前記第１の表面に隣接する複数のトランジスタ・セルを備える半導体層構造、前記半導体層構造と前記第２の表面との間の基板、及び前記トランジスタ・セルに結合された端子を備える高周波（「ＲＦ」）トランジスタ増幅器構造を形成するステップと、
    前記第１の表面から突出する１つ又は複数の導電性ピラー構造を形成して、前記端子のうちの１つ又は複数への電気的接続を提供するステップと、
    前記ＲＦトランジスタ増幅器構造を個片化して、約５０～約２００ミクロン以上の厚さを有する前記基板の一部を含むＲＦトランジスタ増幅器ダイを画定するステップと、
    を含む、集積回路デバイスを製造する方法。
  20. 前記第１の表面と前記第２の表面との間に延在する前記ダイの側壁が、前記第２の表面に隣接する第２の部分とは異なる表面特性を有する、前記第１の表面に隣接する第１の部分を含む、請求項１９に記載の方法。
  21. 前記第１の表面から前記第２の表面に向かって前記半導体層構造を貫いて前記基板内に延在するトレンチを前記半導体層構造内に形成して、前記ダイの前記側壁の前記第１の部分を画定するステップ、
    をさらに含む、請求項２０に記載の方法。
  22. 前記トレンチを形成するステップが前記１つ又は複数の導電性ピラー構造を形成する前に行われる、請求項２１に記載の方法。
  23. 個片化するステップが、前記基板の前記トレンチの底部をダイシング又はソーイングして、前記ダイの前記側壁の前記第２の部分を画定するステップを含む、請求項２１又は２２に記載の方法。
  24. 前記半導体層構造がＩＩＩ族窒化物材料を含み、前記基板が炭化ケイ素を含む、請求項１９から２３までのいずれか一項に記載の方法。
  25. 第１の表面、第２の表面、前記第１の表面と前記第２の表面との間にあり、前記第１の表面に隣接する複数のトランジスタ・セルを備える半導体層構造、及び前記トランジスタ・セルに結合された端子を備える高周波（「ＲＦ」）トランジスタ増幅器構造を形成するステップと、
    前記第１の表面から突出する１つ又は複数の導電性ピラー構造を形成して、前記端子のうちの１つ又は複数への電気的接続を提供するステップと、
    前記第２の表面内に、且つ前記半導体層構造を貫いて延在する少なくとも１つの導電性ビアを形成して、前記端子のうちの少なくとも１つへの電気的接続を提供するステップと、
    を含む、集積回路デバイスを製造する方法。
  26. 前記ＲＦトランジスタ増幅器が前記半導体層構造と前記第２の表面との間に基板をさらに含み、前記少なくとも１つの導電性ビアを形成するステップが
    前記第１の表面をウエハ・キャリアに取り付けるステップと、
    前記第２の表面に対して薄化操作を行って、前記基板の厚さを低減するステップと、
    前記薄化操作に応答して、前記第１の表面が前記ウエハ・キャリアに取り付けられた状態で、前記第２の表面内に延在する前記少なくとも１つの導電性ビアを形成するステップと、
    を含む、請求項２５に記載の方法。
  27. 前記１つ又は複数の導電性ピラー構造を形成するステップが前記第１の表面を前記ウエハ・キャリアに取り付ける前に実行される、請求項２６に記載の方法。
  28. 前記ウエハ・キャリアが第１のウエハ・キャリアであり、前記１つ又は複数の導電性ピラー構造を形成するステップが、
    前記第１の表面を前記第１のウエハ・キャリアから分離するステップと、
    前記第２の表面を第２のウエハ・キャリアに取り付けるステップと、
    前記第２の表面が前記第２のウエハ・キャリアに取り付けられた状態で、前記第１の表面上に前記１つ又は複数の導電性ピラー構造を形成するステップと、
    を含む、請求項２６に記載の方法。
  29. 前記第１の表面が前記ウエハ・キャリアに取り付けられた状態で、前記第２の表面上に少なくとも１つの受動電子部品を形成するステップをさらに含み、
    前記少なくとも１つの受動電子部品が前記少なくとも１つの導電性ビアによって前記端子のうちの前記少なくとも１つに電気的に接続される、
    請求項２６から２８までのいずれか一項に記載の方法。
  30. 前記少なくとも１つの受動電子部品を形成するステップが、
    前記薄化操作に応答して前記第２の表面上に第１の金属層を形成するステップと、
    前記第２の表面の反対側の前記第１の金属層上に絶縁体層を形成するステップと、
    前記第１の金属層の反対側の前記絶縁体層上に第２の金属層を形成及びパターニングするステップであって、前記少なくとも１つの受動電子部品が、１つ又は複数のディスクリート・コンデンサ、インダクタ、及び／又は抵抗器を画定する前記第２の金属層のパターンを含む、ステップと、
    を含む、請求項２９に記載の方法。
JP2022573672A 2020-06-01 2021-05-25 ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法 Pending JP2023528051A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/889,432 2020-06-01
US16/889,432 US11769768B2 (en) 2020-06-01 2020-06-01 Methods for pillar connection on frontside and passive device integration on backside of die
PCT/US2021/033981 WO2021247276A2 (en) 2020-06-01 2021-05-25 Methods for pillar connection on frontside and passive device integration on backside of die

Publications (1)

Publication Number Publication Date
JP2023528051A true JP2023528051A (ja) 2023-07-03

Family

ID=76641773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022573672A Pending JP2023528051A (ja) 2020-06-01 2021-05-25 ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法

Country Status (6)

Country Link
US (2) US11769768B2 (ja)
EP (1) EP4158775A2 (ja)
JP (1) JP2023528051A (ja)
KR (1) KR20230018451A (ja)
CN (1) CN115836476A (ja)
WO (1) WO2021247276A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319670B2 (en) * 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices
US11770115B2 (en) * 2020-10-16 2023-09-26 Qualcomm Incorporated Tunable circuit including integrated filter circuit coupled to variable capacitance, and related integrated circuit (IC) packages and fabrication methods
US11949008B2 (en) * 2020-12-30 2024-04-02 Win Semiconductors Corp. Semiconductor structure and method for forming the same
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
TWI813100B (zh) * 2021-12-17 2023-08-21 世界先進積體電路股份有限公司 半導體結構與其製造方法
CN114334918A (zh) * 2021-12-28 2022-04-12 厦门市三安集成电路有限公司 混合单片微波集成电路及其制作方法
EP4343831A1 (en) * 2022-09-25 2024-03-27 Wolfspeed, Inc. Field effect transistor with integrated series capacitance

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
WO2005048363A2 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8513686B2 (en) 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
EP1670055A1 (en) 2004-12-09 2006-06-14 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for chip singulation
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
WO2008035270A2 (en) 2006-09-18 2008-03-27 Nxp B.V. Method of manufacturing a vertical contact in a semiconductor substrate
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US8629495B2 (en) * 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US8563372B2 (en) 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US8252682B2 (en) 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
EP2461479B1 (en) 2010-12-01 2013-03-06 Nxp B.V. Radio frequency circuit with impedance matching
WO2013027722A1 (ja) * 2011-08-22 2013-02-28 ルネサスエレクトロニクス株式会社 半導体装置
WO2015047330A1 (en) 2013-09-27 2015-04-02 Intel Corporation Die package with superposer substrate for passive components
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
JP2017157585A (ja) 2016-02-29 2017-09-07 株式会社アドバンテスト 半導体デバイスおよびその製造方法
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US10304804B2 (en) 2017-03-31 2019-05-28 Intel Corporation System on package architecture including structures on die back side
US10978583B2 (en) * 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US11575036B2 (en) 2017-09-28 2023-02-07 Intel Corporation Gallium nitride transistors with source and drain field plates and their methods of fabrication
US10103233B1 (en) * 2017-09-29 2018-10-16 Nxp Usa, Inc. Transistor die with drain via arrangement, and methods of manufacture thereof
US10594266B2 (en) * 2017-12-04 2020-03-17 Nxp Usa, Inc. Multiple-path amplifier with series component along inverter between amplifier outputs
CN108598158B (zh) 2018-03-09 2019-06-07 苏州闻颂智能科技有限公司 一种共射共基异质结双极型晶体管
US10629552B2 (en) * 2018-04-30 2020-04-21 Nxp Usa, Inc. Amplifiers and amplifier modules with ground plane height variation structures
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet
US10923585B2 (en) * 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11094614B2 (en) * 2019-09-23 2021-08-17 Littelfuse, Inc. Semiconductor chip contact structure, device assembly, and method of fabrication
US11715679B2 (en) * 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11342887B2 (en) * 2019-12-18 2022-05-24 Nxp Usa, Inc. Wideband RF power splitters and amplifiers including wideband RF power splitters
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
JP7474349B2 (ja) * 2020-04-03 2024-04-24 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ

Also Published As

Publication number Publication date
CN115836476A (zh) 2023-03-21
WO2021247276A3 (en) 2022-01-20
US11842997B2 (en) 2023-12-12
KR20230018451A (ko) 2023-02-07
US20220208758A1 (en) 2022-06-30
EP4158775A2 (en) 2023-04-05
US11769768B2 (en) 2023-09-26
WO2021247276A2 (en) 2021-12-09
TW202211380A (zh) 2022-03-16
US20210375856A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11842997B2 (en) Methods for pillar connection on frontside and passive device integration on backside of die
US7605451B2 (en) RF power transistor having an encapsulated chip package
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
US10651115B2 (en) Cascode semiconductor package and related methods
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
EP4341997A1 (en) Transistors including semiconductor surface modification and related fabrication methods
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US11581859B2 (en) Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
US20240105712A1 (en) Field effect transistor with integrated series capacitance
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
US20220139852A1 (en) Transistor packages with improved die attach

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240501