JP2023531915A - マルチゾーン無線周波数トランジスタ増幅器 - Google Patents

マルチゾーン無線周波数トランジスタ増幅器 Download PDF

Info

Publication number
JP2023531915A
JP2023531915A JP2022578573A JP2022578573A JP2023531915A JP 2023531915 A JP2023531915 A JP 2023531915A JP 2022578573 A JP2022578573 A JP 2022578573A JP 2022578573 A JP2022578573 A JP 2022578573A JP 2023531915 A JP2023531915 A JP 2023531915A
Authority
JP
Japan
Prior art keywords
transistor amplifier
zones
gate
zone
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022578573A
Other languages
English (en)
Inventor
クリス リム、クワングモ
ヌーリ、ベイシム
ムー、キアンリ
マーベル、マーヴィン
シェパード、スコット
コンポッシュ、アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023531915A publication Critical patent/JP2023531915A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ＲＦトランジスタ増幅器は、ＩＩＩ族窒化物ベースの半導体層構造、並びにそれぞれが半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子、及び少なくとも１つのソース端子を有するＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイの上面における相互接続構造と、ゲート端子、ドレイン端子、及びソース端子を相互接続構造に電気的に接続する、ＲＦトランジスタ増幅器ダイと相互接続構造との間の結合要素とを含む。

Description

本出願は、その内容全体が、全体が示されたかのように参照により本明細書に組み込まれている、２０２０年６月２５日に出願された米国特許出願第１６／９１１，７５７号の優先権を主張するものである。
本発明は、マイクロ電子デバイス、より詳細には、無線周波数（「ＲＦ」）トランジスタ増幅器に関する。
Ｒ－帯域（０．５～１ＧＨｚ）、Ｓ－帯域（３ＧＨｚ）、Ｘ－帯域（１０ＧＨｚ）、Ｋｕ－帯域（１２～１８ＧＨｚ）、Ｋ－帯域（１８～２７ＧＨｚ）、Ｋａ－帯域（２７～４０ＧＨｚ）及びＶ－帯域（４０～７５ＧＨｚ）などの高周波数において動作しながら大電力処理能力を要求する電気回路が、より広まっている。特に、例えば、５００ＭＨｚ以上（マイクロ波周波数を含む）の周波数においてＲＦ信号を増幅するために使用されるＲＦトランジスタ増幅器の高い需要が現在では存在する。これらのＲＦトランジスタ増幅器はしばしば、高い信頼性、良好な直線性を示し、且つ高出力レベルを処理することを必要とする。
ほとんどのＲＦトランジスタ増幅器は、炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などの、シリコン又は広バンドギャップ半導体材料において実装される。本明細書で使用される場合「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族における元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）との間で形成されるそれらの半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの、三元及び四元化合物も指す。これらの化合物は、１モルの窒素が合計で１モルのＩＩＩ族元素と組み合わされている経験公式を有する。
シリコンベースのＲＦトランジスタ増幅器は、典型的には、横方向拡散金属酸化膜半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装される。シリコンＬＤＭＯＳ ＲＦトランジスタ増幅器は、高レベルの直線性を示すことができ、比較的安価に製造され得る。ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ」）として実装され、主にＬＤＭＯＳ ＲＦトランジスタ増幅器が固有の性能限界を有し得る高電力及び／又は高周波数動作を要求する用途において使用される。
ＲＦトランジスタ増幅器は、１つ又は複数の増幅ステージを含んでよく、各ステージは、典型的には、トランジスタ増幅器として実装されている。出力電力及び電流処理能力を増大するために、ＲＦトランジスタ増幅器は、典型的には、多数の個々の「ユニットセル」トランジスタが電気的に並列に配置されている「ユニットセル」構成で実装されている。ＲＦトランジスタ増幅器は、単一の集積回路チップ又は「ダイ」として実装されてよいか、又は複数のダイを含んでもよい。多数のＲＦトランジスタ増幅器ダイが使用される場合、それらは、直列及び／又は並列に接続されてよい。
ＲＦトランジスタ増幅器はしばしば、（１）ＲＦトランジスタ増幅器ダイとそれらに接続された伝送線路との間の（増幅器の基本作動周波数におけるＲＦ信号のための）インピーダンス整合を改善するように設計されたインピーダンス整合回路、及び（２）第二次及び第三次高調波などの、デバイス動作中に生成され得る高調波を少なくとも部分的に終了させるように設計された高調波終了回路などの、整合回路を含む。ＲＦトランジスタ増幅器ダイ並びにインピーダンス整合及び高調波終了回路は、パッケージ内に封入されてよい。導線は、パッケージから延びていてよく、導線は、ＲＦトランジスタ増幅器を入力及び出力ＲＦ伝送線路及びバイアス電圧源などの外部回路素子に電気的に接続するために使用される。
上述のように、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器はしばしば、高出力及び／又は高周波数用途において使用される。典型的には、動作中、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ内で高レベルの熱が発生される。ＲＦトランジスタ増幅器ダイが高温になりすぎると、その性能（出力電力、効率、直線性、ゲインなど）が低下し且つ／又はＲＦトランジスタ増幅器ダイが損傷される場合がある。したがって、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、熱除去のために最適化され得るパッケージに取り付けられている。
図１Ａ～図１Ｄは、従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ１０を概略的に示す様々な図である。特に、図１Ａは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ１０の概略的な平面図であり、図１Ｂは、図１Ａの線１Ｂ－１Ｂに沿って見たＲＦトランジスタ増幅器ダイ１０の断面図である。図１Ｃは、ＲＦトランジスタ増幅器ダイ１０の半導体層構造の上面におけるメタライゼーションを示す、図１Ｂの線１Ｃ－１Ｃに沿って見た概略的な断面図であり、図１Ｄは、図１Ｃの線１Ｄ－１Ｄに沿って見たＲＦトランジスタ増幅器ダイ１０の断面図である。図１Ｅ及び図１Ｆは、それぞれパッケージングされたＲＦトランジスタ増幅器１Ａ及び１Ｂを提供するために図１Ａ～図１ＤのＲＦトランジスタ増幅器ダイ１０がパッケージングされる２つの例示的な形式を示す概略的な断面図である。図１Ａ～図１Ｆ（及び本願の他の図面のうちの多く）は、大幅に単純化された図であり、実際のＲＦトランジスタ増幅器は、本明細書における単純化された図には示されていない多くのさらなるユニットセル並びに様々な回路及び要素を含んでもよいことが認められるであろう。
図１Ａに示したように、ＲＦトランジスタ増幅器ダイ１０は、ＲＦトランジスタ増幅器ダイ１０の上側において露出させられた、ゲート端子２２及びドレイン端子２４を含む。第１の回路素子（図示せず）は、例えば、ボンドワイヤ（図示せず）によってゲート端子２２に接続されてよく、第２の回路素子（図示せず）は、例えば、ボンドワイヤ（図示せず）によってドレイン端子２４に接続されてよい。第１の回路素子は、例えば、ＲＦトランジスタ増幅器ダイ１０へ増幅させられる入力ＲＦ信号を送信してよく、第２の回路素子は、ＲＦトランジスタ増幅器ダイ１０によって出力された、増幅されたＲＦ信号を受信してよい。保護絶縁層又はパターン２８が、ＲＦトランジスタ増幅器ダイ１０の上面の残りを被覆していてよい。
図１Ｂ～図１Ｄを参照すると、ＲＦトランジスタ増幅器ダイ１０は、半導体層構造３０と、上側メタライゼーション構造２０と、ＲＦトランジスタ増幅器ダイ１０のためのソース端子２６として作用する裏側メタライゼーション構造とを含む。
半導体層構造３０は、複数の半導体層を含む。ＲＦトランジスタ増幅器ダイ１０は、ＨＥＭＴベースのＲＦトランジスタ増幅器ダイであってよく、したがって、半導体層構造３０は、少なくともチャネル層及びバリア層を含んでよい。図１Ｄを参照すると、示された実例において、半導体層構造３０は、合計で３つの層、すなわち成長基板３２と、成長基板３２上に形成された半導体チャネル層３４と、成長基板３２とは反対側でチャネル層３４上に形成された半導体バリア層３６とを含む。成長基板３２は、（ＳｉＣ又はサファイア基板などの）半導体又は絶縁基板であってよい。成長基板３２は、非半導体材料から形成されているとしても、半導体層構造３０の一部であると考えられる。
再び図１Ｂを参照すると、半導体層構造３０は、上側１２及び下側１４を有する。上側メタライゼーション構造２０は、半導体層構造３０の上側１２に形成されており、ソース端子２６は、半導体層構造３０の下側１４に形成されている。上側メタライゼーション構造２０は、とりわけ、導電性（典型的には金属）ゲートマニホールド４２及び導電性（典型的には金属）ドレインマニホールド４４、導電性ゲート及びドレインビア４３、４５、導電性ゲート及びドレイン端子２２、２４、並びにゲート、ドレイン及びソースフィンガ５２、５４、５６（以下で説明する）を含む。ゲートマニホールド４２は、ゲートビア４３を介してゲート端子２２に電気的に接続されており、ドレインマニホールド４４は、導電性ドレインビア４５を介してドレイン端子２４に電気的に接続されている。ゲート及びドレインビア４３、４５は、例えば、酸化ケイ素又は窒化ケイ素などの誘電性材料を貫通して形成された金属ピラーを含んでよい。
図１Ｃに示したように、ＲＦトランジスタ増幅器ダイ１０は、複数のユニットセルトランジスタ１６を含み、そのうちの１つが、図１Ｃにおいて破線のボックスによって示されている。各ユニットセルトランジスタ１６は、ゲートフィンガ５２、ドレインフィンガ５４及びソースフィンガ５６を含む。ゲート、ドレイン及びソースフィンガ５２、５４、５６は、半導体層構造３０の上面に形成されており、上側メタライゼーション構造２０の一部を含む。上側メタライゼーション構造２０は、さらに、ゲートマニホールド４２及びドレインマニホールド４４を含む。ゲートフィンガ５２はゲートマニホールド４２に電気的に接続されており、ドレインフィンガ５４はドレインマニホールド４４に電気的に接続されている。ソースフィンガ５６は、半導体層構造３０を貫通して延びる複数の導電性ソースビア６６を介してソース端子２６（図１Ｂ）に電気的に接続されている。導電性ソースビア６６は、半導体層構造３０を完全に貫通して延びる金属めっきされたビアを含んでよい。
図１Ｅは、図１Ａ～図１ＤのＲＦトランジスタ増幅器ダイ１０を含むパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１Ａの概略的な側面図である。図１Ｅに示したように、パッケージングされたＲＦトランジスタ増幅器１Ａは、ＲＦトランジスタ増幅器ダイ１０及びオープンキャビティパッケージ７０を含む。パッケージ７０は、金属ゲートリード７２、金属ドレインリード７４、金属サブマウント７６、セラミック側壁７８及びセラミック蓋８０を含む。
ＲＦトランジスタ増幅器ダイ１０は、金属サブマウント７６、セラミック側壁７８及びセラミック蓋８０によって画定されたキャビティにおいて金属サブマウント７６（金属フランジであってもよい）の上面に取り付けられている。ＲＦトランジスタ増幅器ダイ１０のソース端子２６は、金属サブマウント７６と直接に接触していてよい。金属サブマウント７６は、ソース端子２６への電気接続を提供してよく、ＲＦトランジスタ増幅器ダイ１０に発生した熱を放散させる熱放散構造として機能してもよい。熱は、主に、例えばユニットセルトランジスタ１６のチャネル領域において比較的高い電流密度が生じるＲＦトランジスタ増幅器ダイ１０の上側部分において発生する。この熱は、ソースビア６６及び半導体層構造３０を通ってソース端子２６へ、次いで、金属サブマウント７６へ移動させられてよい。
入力整合回路９０及び／又は出力整合回路９２もパッケージ７０内に取り付けられてよい。この整合回路９０、９２は、ＲＦトランジスタ増幅器１Ａに入力される又はそこから出力されるＲＦ信号の基本成分のインピーダンスを、ＲＦトランジスタ増幅器ダイ１０、若しくは、及び／又はＲＦトランジスタ増幅器ダイ１０の入力部又は出力部に存在してよい基本ＲＦ信号の高調波を接地するように構成された高調波終了回路の入力部又は出力部におけるインピーダンスに整合させる、インピーダンス整合回路であってよい。２つ以上の入力整合回路９０及び／又は出力整合回路９２が設けられてよい。図１Ｅに概略的に示したように、入力及び出力整合回路９０、９２は、金属サブマウント７６に取り付けられてよい。ゲートリード７２は、１つ又は複数の第１のボンドワイヤ８２によって入力整合回路９０に接続されてよく、入力整合回路９０は、１つ又は複数の第２のボンドワイヤ８４によってＲＦトランジスタ増幅器ダイ１０のゲート端子２２に接続されてよい。同様に、ドレインリード７４は、１つ又は複数の第４のボンドワイヤ８８によって出力整合回路９２に接続されてよく、出力整合回路９２は、１つ又は複数の第３のボンドワイヤ８６によってＲＦトランジスタ増幅器ダイ１０のドレイン端子２４に接続されてよい。誘導素子であるボンドワイヤ８２、８４、８６、８８は、入力及び／又は出力整合回路の一部を形成してよい。ゲートリード７２及びドレインリード７４は、セラミック側壁７８を貫通して延びていてよい。パッケージ７０の内部は、空気が充満したキャビティを含んでよい。
図１Ｆは、別の従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１Ｂの概略的な側面図である。ＲＦトランジスタ増幅器１Ｂは、異なるパッケージ７０’を含む点でＲＦトランジスタ増幅器１Ａとは異なる。パッケージ７０’は、金属サブマウント７６（金属ヒートシンクとして作用し、金属スラグとして実装することができる）、並びにゲート及びドレインリード７２’、７４’を含む。ＲＦトランジスタ増幅器１Ｂは、ＲＦトランジスタ増幅器ダイ１０、リード７２’、７４’及び金属サブマウント７６を少なくとも部分的に包囲するプラスチックオーバーモールド７８’も含む。ＲＦトランジスタ増幅器１Ｂの他の構成要素は、ＲＦトランジスタ増幅器１Ａの同じ番号の構成要素と同じであってよく、したがって、そのさらなる説明は省略する。
本発明の実施例によれば、ＲＦトランジスタ増幅器ダイであって、ＩＩＩ族窒化物ベースの半導体層構造と、それぞれが半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子及び少なくとも１つのソース端子と、を有するＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイの上面における相互接続構造と、ゲート端子、ドレイン端子及びソース端子を相互接続構造に電気的に接続する、ＲＦトランジスタ増幅器ダイと相互接続構造との間の結合要素と、を含む、無線周波数トランジスタ増幅器が提供される。
幾つかの実施例において、ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割されてよく、ゾーンのそれぞれが、複数のユニットセルトランジスタを含み、ゾーンのうちの少なくとも１つが、ゾーンのうちの他のものから独立して動作させられることができる。このような実施例において、ゾーンのうちの第１のゾーンが、第１の周波数範囲におけるＲＦ信号を増幅するように構成されてよく、ゾーンのうちの第２のゾーンが、第１の周波数範囲とは異なる第２の周波数範囲におけるＲＦ信号を増幅するように構成されてよい。幾つかの実施例において、ゾーンのそれぞれが、それぞれの複数のユニットセルトランジスタを含み、ゾーンのうちの第１のゾーンにおけるゲートフィンガが、第１の長さを有し、ゾーンのうちの第２のゾーンにおけるゲートフィンガが、第１の長さとは異なる第２の長さを有してよい。幾つかの実施例において、ＲＦ増幅器が、出力電力レベルの第１の範囲における動作のためにゾーンの第１のサブセットにＲＦ信号を転送し、出力電力レベルの第１の範囲とは異なる出力電力レベルの第２の範囲における動作のために第１のサブセットとは異なるゾーンの第２のサブセットにＲＦ信号を転送するように構成されてよい。
幾つかの実施例において、ＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器への入力部とＲＦトランジスタ増幅器の出力部との間のＲＦ伝送経路へゾーンのうちのゾーンを切り替えるように構成された、入力スイッチングネットワーク及び出力スイッチングネットワークをさらに含んでよい。幾つかの実施例において、入力スイッチングネットワーク及び出力スイッチングネットワークのうちの少なくとも一方が、相互接続構造上及び／又は相互接続構造内に設けられている。
幾つかの実施例において、ゾーンのうちの１つが、冗長ゾーンを含み、ＲＦトランジスタ増幅器が、伝送経路をゾーンのうちの第１のゾーンから冗長ゾーンへ切り替えるように設定されることができるスイッチネットワークをさらに含む。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタが、ゾーンのうちの第２のゾーンのユニットセルトランジスタと直列に電気的に結合されていてよい。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタが、前置増幅器として構成されてよく、ゾーンのうちの第２のゾーンのユニットセルトランジスタが、主増幅器として構成されてよい。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタが、ゾーンのうちの第２のゾーンのユニットセルトランジスタとは異なる構成を有してよく、ゾーンのうちの第１のゾーンのユニットセルトランジスタと、ゾーンのうちの第２のゾーンのユニットセルトランジスタとが、並列に電気的に接続されていてよい。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタが、ドハティ増幅器の主増幅器として構成されており、ゾーンのうちの第２のゾーンのユニットセルトランジスタが、ドハティ増幅器のピーク増幅器として構成されている。
幾つかの実施例において、ゾーンのうちの第１のゾーンのゲート端子が、接地接続に結合されており、ゾーンのうちの第２のゾーンのソース端子が、接地接続に結合されている。
幾つかの実施例において、第１のゾーン及び第２のゾーンが、共通ゲート・共通ソース増幅器を形成していてよい。
幾つかの実施例において、ＲＦトランジスタ増幅器が、第１のゾーンの出力部と第２のゾーンの入力部との間に結合されたインピーダンス整合ネットワークをさらに含んでよい。幾つかの実施例において、インピーダンス整合ネットワークが、相互接続構造上及び／又は相互接続構造内にあってよい。
幾つかの実施例において、相互接続構造が、ゾーンのサブセットを並列に電気的に接続する連結ネットワークを含んでよい。
幾つかの実施例において、それぞれのゲート端子が、それぞれのＲＦ伝送経路によってＲＦトランジスタ増幅器の入力部に結合されてよく、ＲＦ伝送経路の電気的長さが、実質的に等しい。
幾つかの実施例において、ドレイン端子のうちの第１のドレイン端子が、ゲート端子のうちの第２のゲート端子に直列で電気的に結合されていてよい。
幾つかの実施例において、相互接続構造が、再配線層ラミネート構造又はプリント回路基板を含んでよい。幾つかの実施例において、相互接続構造上に複数の回路素子が取り付けられている。回路素子が、例えば、表面実装キャパシタ及び表面実装インダクタのうちの少なくとも１つを含んでよい。
幾つかの実施例において、相互接続構造に接続されていないＲＦトランジスタ増幅器ダイの側が、封入されていてよい。
幾つかの実施例において、それぞれのゾーンが、ゲート端子のうちのそれぞれ１つと、ドレイン端子のうちのそれぞれ１つとを含んでよい。
幾つかの実施例において、ゲート端子の数が、ドレイン端子の数とは異なってよい。
本発明の実施例によれば、ＲＦトランジスタ増幅器ダイであって、ＩＩＩ族窒化物ベースの半導体層構造と、それぞれが半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子及びソース端子と、を有するＲＦトランジスタ増幅器ダイを含むＲＦトランジスタ増幅器が提供される。ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割されており、ゾーンのそれぞれが、複数のユニットセルトランジスタを含み、ゾーンのうちの第１のゾーンが、ゾーンのうちの第２のゾーンと直列に電気的に結合されている。
幾つかの実施例において、ゾーンのうちの第１のゾーンが、ゾーンのうちの第３のゾーンと並列に電気的に結合されていてよい。幾つかの実施例において、ゾーンのうちの第２のゾーンが、ゾーンのうちの第４のゾーンと並列に電気的に結合されていてよい。
幾つかの実施例において、ＲＦトランジスタ増幅器が、ＲＦトランジスタ増幅器ダイの上面における相互接続構造と、ゲート端子、ドレイン端子及びソース端子を相互接続構造に電気的に接続する、ＲＦトランジスタ増幅器ダイと相互接続構造との間の結合要素と、をさらに含んでよい。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタが、前置増幅器として構成されてよく、ゾーンのうちの第２のゾーンのユニットセルトランジスタが、主増幅器として構成されていてよい。
幾つかの実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタに電気的に接続されたゲート端子が、接地接続に結合されてよく、ゾーンのうちの第２のゾーンのユニットセルトランジスタに電気的に接続されたソース端子が、接地接続に結合されていてよい。幾つかの実施例において、第１のゾーン及び第２のゾーンが、共通ゲート・共通ソース増幅器を形成していてよい。ＲＦトランジスタ増幅器が、第１のゾーンの出力部と第２のゾーンの入力部との間に結合されたインピーダンス整合ネットワークをさらに含んでよい。インピーダンス整合ネットワークが、ＲＦトランジスタ増幅器ダイの上面にある相互接続構造上及び／又は相互接続構造内にあってよい。
幾つかの実施例において、ドレイン端子のうちの第１のドレイン端子が、ゲート端子のうちの第２のゲート端子に直列に電気的に結合されていてよい。
幾つかの実施例において、相互接続構造が、再配線層ラミネート構造及び／又はプリント回路基板であってよい。
幾つかの実施例において、各ゾーンが、ゲート端子のうちのそれぞれ１つのゲート端子と、ドレイン端子のうちのそれぞれ１つのドレイン端子とを含んでよい。
本発明のさらなる実施例によれば、ＩＩＩ族窒化物ベースの半導体層構造及び複数のユニットセルトランジスタを有するＲＦトランジスタ増幅器ダイであって、各ユニットセルトランジスタがゲートフィンガを含む、ＲＦトランジスタ増幅器ダイを含み、ゲートフィンガのうちの第１のゲートフィンガが、第１の長さを有し、ゲートフィンガのうちの第２のゲートフィンガが、第１の長さとは異なる第２の長さを有する、ＲＦトランジスタ増幅器が提供される。
幾つかの実施例において、ＲＦトランジスタ増幅器ダイが、異なる周波数帯域における動作のために構成された複数のゾーンに分割されてよく、ゲートフィンガのうちの第１のゲートフィンガが、ゾーンのうちの第１のゾーンにあってよく、ゲートフィンガのうちの第２のゲートフィンガが、ゾーンのうちの第２のゾーンにあってよい。幾つかの実施例において、ゾーンのうちの第１のゾーンが、第１の周波数範囲におけるＲＦ信号を増幅するように構成されてよく、ゾーンのうちの第２のゾーンが、第１の周波数範囲とは異なる第２の周波数範囲におけるＲＦ信号を増幅するように構成されてよい。幾つかの実施例において、ＲＦトランジスタ増幅器が、ＲＦトランジスタ増幅器ダイの表面における相互接続構造と、ＲＦトランジスタ増幅器ダイを相互接続構造に電気的に接続する、ＲＦトランジスタ増幅器ダイと相互接続構造との間の結合要素と、をさらに含んでよい。
幾つかの実施例において、相互接続構造が、第１のゾーンに対応する第１のＲＦ入力部と、第２のゾーンに対応する第２のＲＦ入力部とを含んでよい。
幾つかの実施例において、相互接続構造に複数の回路素子が取り付けられている。回路素子が、例えば、表面実装キャパシタ及び表面実装インダクタのうちの少なくとも１つを含んでよい。
幾つかの実施例において、ＲＦトランジスタ増幅器ダイが、複数のゲート端子、複数のドレイン端子及び少なくとも１つのソース端子をさらに含んでよく、ゲート端子のそれぞれが、複数のゾーンのうちのそれぞれ１つに結合されていてよい。
本発明のさらに追加的な実施例によれば、ＩＩＩ族窒化物ベースの半導体層構造及び複数のゲートマニホールドを有するＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイの上面における相互接続構造であって、相互接続構造がＲＦ入力部を含む、相互接続構造と、ＲＦトランジスタ増幅器ダイを相互接続構造に電気的に接続する、ＲＦトランジスタ増幅器ダイと相互接続構造との間の結合要素と、ＲＦ入力部からそれぞれのゲートマニホールドへ延びる複数のＲＦ伝送線路であって、伝送線路のそれぞれが、実質的に同じ電気的長さを有する、複数のＲＦ伝送線路と、を含む、ＲＦトランジスタ増幅器が提供される。
幾つかの実施例において、ＲＦ伝送線路のそれぞれが、実質的に同じ物理的長さを有してよい。
幾つかの実施例において、ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割されてよく、ゾーンのそれぞれが、複数のユニットセルトランジスタを含んでよく、それぞれのゲートマニホールドが、ゾーンのうちのそれぞれのゾーンのユニットセルトランジスタに接続されていてよい。
本発明のさらに追加的な実施例によれば、ＩＩＩ族窒化物ベースの半導体層構造を有するＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイの上面における相互接続構造であって、相互接続構造がＲＦ入力部を含む、相互接続構造と、を含むＲＦトランジスタ増幅器が提供される。ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割されており、ゾーンのそれぞれが、複数のユニットセルトランジスタを含み、相互接続構造が、ＲＦ入力部を複数のゾーンのうちの１つ又は複数に選択的に接続するように構成されたスイッチネットワークを含む。
幾つかの実施例において、ゾーンのうちの第１のゾーンが、冗長ゾーンであってよく、スイッチネットワークが、ＲＦ入力部において受信されたＲＦ信号を、障害を生じた別のゾーンの代わりに冗長ゾーンへ転送するように設定されてよい。
幾つかの実施例において、ゾーンのうちの少なくとも１つが、ゾーンのうちの他のゾーンから独立して動作させられるように構成されていてよい。
幾つかの実施例において、ＲＦ増幅器が、出力電力レベルの第１の範囲における動作のためにゾーンの第１のサブセットにＲＦ信号を転送し、出力電力レベルの第１の範囲とは異なる出力電力レベルの第２の範囲における動作のために、第１のサブセットとは異なるゾーンの第２のサブセットにＲＦ信号を転送するように構成されていてよい。
幾つかの実施例において、ゾーンのうちの１つのゾーンが、冗長ゾーンを含んでよく、スイッチネットワークが、伝送経路をゾーンのうちの第１のゾーンから冗長ゾーンへ切り替えるように設定されることができる。
本発明のさらなる実施例によれば、ＲＦトランジスタ増幅器ダイを含み、ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割されたＩＩＩ族窒化物ベースの半導体層構造であって、ゾーンのそれぞれが複数のユニットセルトランジスタを含む、ＩＩＩ族窒化物ベースの半導体層構造と、複数のゲート端子であって、それぞれのゾーンのユニットセルトランジスタが、ゲート端子のそれぞれ１つに電気的に接続されている、複数のゲート端子と、複数のドレイン端子であって、それぞれのゾーンのユニットセルトランジスタが、ドレイン端子のそれぞれ１つに電気的に接続されている、複数のドレイン端子と、少なくとも１つのソース端子と、を含む、ＲＦトランジスタ増幅器が提供される。
幾つかの実施例において、ゲート端子、ドレイン端子及び少なくとも１つのソース端子が全て、半導体層構造の上面にあってよい。
幾つかの実施例において、ゾーンのうちの少なくとも１つが、ゾーンのうちの他のゾーンから独立して動作させられることができる。
従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの概略的な平面図である。 図１Ａの線１Ｂ－１Ｂに沿って見た概略的な断面図である。 半導体層構造の上面に直接に形成されたメタライゼーション層を示す、図１Ｂの線１Ｃ－１Ｃに沿って見た概略的な断面図である。 図１Ｃの線１Ｄ－１Ｄに沿って見た概略的な断面図である。 セラミックパッケージにパッケージングされた図１Ａ～図１ＤのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの概略的な断面図である。 オーバーモールドパッケージにパッケージングされた図１Ａ～図１ＤのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの概略的な断面図である。 本発明の実施例によるＲＦトランジスタ増幅器の構成要素のうちの幾つかを示す概略的な断面図である。 スプリットゲート、ドレイン及びソース端子を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略的な平面図である。 図３Ａの線３Ｂ－３Ｂに沿って見た概略的な断面図である。 半導体層構造と直接に接触する上側メタライゼーションを示す、図３Ｂの線３Ｃ－３Ｃに沿って見た概略的な平面図である。 図３Ｃの線３Ｄ－３Ｄに沿って見た概略的な断面図である。 図３Ｃの線３Ｅ－３Ｅに沿って見た概略的な断面図である。 相互接続構造に取り付けられた図３Ａ～図３ＥのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略的な断面図である。 代替的な相互接続構造に取り付けられた図３Ａ～図３ＥのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略的な断面図である。 図３Ａ～図３ＥのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の修正されたバージョンの概略的な断面図である。 多数の異なる周波数帯域における動作をサポートする、本発明の別の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略的な平面図である。 多数の異なる周波数帯域における動作をサポートする、本発明の別の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略的な断面図である。 図４Ａ～図４ＢのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの代わりに使用されてよい代替的なＲＦトランジスタ増幅器ダイの概略的な断面図である。 図４Ａ～図４ＢのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの代わりに使用されてよい代替的なＲＦトランジスタ増幅器ダイの概略的な断面図である。 図４Ａ～図４ＢのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの代わりに使用されてよい代替的なＲＦトランジスタ増幅器ダイの概略的な断面図である。 １つのＲＦトランジスタ増幅器ダイにおいて前置増幅器及び主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイにおいて前置増幅器及び主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイにおいて前置増幅器及び主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイにおいて２つの前置増幅器及び２つの主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイにおいて２つの前置増幅器及び２つの主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイにおいて２つの前置増幅器及び２つの主増幅器の両方を含む、本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイを使用して実装されたドハティ増幅器構成を有するＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイを使用して実装されたドハティ増幅器構成を有するＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイを使用して実装されたドハティ増幅器構成を有するＲＦトランジスタ増幅器の概略図である。 １つのＲＦトランジスタ増幅器ダイを使用して実装されたドハティ増幅器構成を有するＲＦトランジスタ増幅器の概略図である。 共通ゲート・共通ソース構成を有するＲＦトランジスタ増幅器の回路図である。 本発明の実施例による共通ゲート・共通ソースＲＦトランジスタ増幅器を示す概略図である。 冗長増幅器回路を含む本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 ＲＦトランジスタ増幅器ダイの多数の異なるゾーンへの等しい長さのＲＦ伝送経路を有する本発明の実施例によるＲＦトランジスタ増幅器を示す概略図である。 ゾーンの異なる組合せを選択するために使用されてよいスイッチング回路を備える相互接続構造を有する本発明の実施例によるＲＦトランジスタ増幅器の概略図である。 異なる電力レベルをサポートする一連のＲＦトランジスタ増幅器ダイを提供するために、どのようにＲＦトランジスタ増幅器ダイが、異なる相互接続構造と結合させられてよいかを示す概略図である。 本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略的な断面図である。 本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略的な断面図である。 本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略的な断面図である。 本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略的な断面図である。
本発明の実施例によれば、多数の異なるゾーンに分割されたＲＦトランジスタ増幅器ダイを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器が提供される。各ゾーンは、複数のユニットセルトランジスタを含んでよく、個々の増幅器ユニットとして動作してよい。ＲＦトランジスタ増幅器ダイは、ＲＦトランジスタ増幅器ダイ上に多数のゲート端子及び多数のドレイン端子を形成することによって多数のゾーンに分割されてよい。多数のゲート端子、多数のドレイン端子及び１つ又は複数のソース端子は全て、ＲＦトランジスタ増幅器ダイの上側に配置されてよい。ＲＦトランジスタ増幅器ダイは、例えば、結合要素を介して相互接続構造に接続されてよい。ＲＦトランジスタ増幅器ダイを複数の潜在的に独立したゾーンに分割することによって、様々な異なる能力がサポートされてよい。
例えば、幾つかの実施例において、ＲＦトランジスタ増幅器は、ゾーンの異なる組合せを選択するために使用されてよいスイッチングネットワークを含んでよい。これは、ＲＦトランジスタ増幅器が特定の用途のためにカスタマイズされることを可能にしてよい。例えば、低電力用途の場合、スイッチングネットワークは、ＲＦトランジスタ増幅器の入力部と出力部との間のＲＦ伝送経路に沿って少数のゾーンのみを接続してよいのに対し、高電力用途の場合、ゾーンのうちのほとんど又は全ては、ＲＦ伝送経路に切り替えられてよい。これは、ＲＦトランジスタ増幅器が、高効率動作を提供する構成に設定されることを可能にしてよい。スイッチングネットワークは、幾つかの実施例において相互接続構造上に設けられてよい。さらに、その他の実施例において、スイッチングネットワークは省略されてよく、その代わりに、ＲＦトランジスタ増幅器の入力部と出力部との間のＲＦ伝送経路に沿ってＲＦトランジスタ増幅器ダイのゾーンの異なる組合せを接続する配線ＲＦ伝送線路をそれぞれが有する異なる相互接続構造が提供されてよい。これらの実施例において、共通のＲＦトランジスタ増幅器ダイが使用されてよく、異なる相互接続構造が、ＲＦ伝送経路に沿って所望の数のゾーンを配置するＲＦトランジスタ増幅器ダイに取り付けられてよい。
その他の実施例において、動作中に主増幅器ユニットが故障した場合に使用されてよい１つ又は複数の組み込み冗長増幅器ユニットを含むＲＦトランジスタ増幅器が提供されてよい。
さらに他の実施例において、異なる周波数帯域における動作のために構成された異なるゾーンを有するマルチゾーンＩＩＩ族窒化物ベースＲＦトランジスタ増幅器が提供される。各ゾーンにおけるゲートフィンガは異なる長さを有してよい。これらのＲＦトランジスタ増幅器は、例えば、どのゾーンが外部回路に接続されるかを選択することによって、１つのＲＦトランジスタ増幅器が様々な異なる用途において使用されることを可能にしてよい。これらのＲＦトランジスタ増幅器は、１つの部分が多数の異なる用途において使用されることを可能にしてよく、部分の数を減じ、積分器のための柔軟性を提供する。
さらに他の実施例において、本発明の実施例によるマルチゾーンＲＦトランジスタ増幅器ダイは、１つのＲＦトランジスタ増幅器ダイを使用する多数のＲＦトランジスタ増幅器を含むＲＦ増幅器を実装するために使用されてよい。例えば１つの共通のＲＦ増幅器構成は、直列に電気的に接続された前置増幅器及び主増幅器を含む。このような増幅器構成は、入力整合回路、ステージ間整合回路及び出力整合回路のうちの１つ又は複数も含んでよい。本発明の実施例によれば、ＲＦトランジスタ増幅器ダイのゾーンの第１のサブセットは、前置増幅器を実装するために使用されてよく、ＲＦトランジスタ増幅器ダイのゾーンの第２のサブセットは、主増幅器を実装するために使用されてよい。相互接続構造は、前置増幅器及び主増幅器を直列に電気的に接続するために使用されてよく、整合回路も、相互接続構造内及び／又は相互接続構造上で、少なくとも部分的に実装されてもよい。同じ技術が、多数の増幅器を並列に実装するために（例えば、ドハティ増幅器構成）又は１つのＲＦトランジスタ増幅器ダイを使用して、共通ゲート・共通ソース構成などのその他の独特の構成を有するＲＦトランジスタ増幅器を実装するために使用されてよい。さらに、上記のように、異なるインターポーザ（又は相互接続構造上のスイッチングネットワーク）は、これらのマルチ増幅器回路における各増幅器に含まれたゾーンの数を変化させるために使用されてよい。これは、有利には、必要とされるＲＦトランジスタ増幅器設計の数を減じてよい。
従来のＲＦトランジスタ増幅器の１つの問題は、入力ＲＦ信号が、異なる時点でＲＦトランジスタ増幅器ダイの異なるゲートフィンガに到達し、これにより、ダイの異なる部分において増幅されたＲＦ信号のサブコンポーネントが、ある程度互いに位相がずれているということである。これは、結果として、性能の低下を生じる。本発明の実施例によるＲＦトランジスタ増幅器は、この問題を減じる又はさらには排除する。なぜならば、それぞれのゾーンへのＲＦ伝送経路の電気的長さが、（例えば、相互接続構造において）均等化されてよく、これにより、異なるゾーンに提供されるＲＦ信号のサブコンポーネントの位相が合うからである。
幾つかの実施例によれば、ＩＩＩ族窒化物ベース半導体層構造と、それぞれが半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子及び少なくとも１つのソース端子とを有するＲＦトランジスタ増幅器ダイを含むＲＦトランジスタ増幅器が提供される。相互接続構造はＲＦトランジスタ増幅器ダイの上面に取り付けられており、ゲート端子、ドレイン端子及びソース端子を相互接続構造に電気的に接続する結合要素が、ＲＦトランジスタ増幅器ダイと相互接続構造との間に提供されている。ＲＦトランジスタ増幅器ダイは複数のゾーンに分割されていてよく、ゾーンのそれぞれは複数のユニットセルトランジスタを含む。幾つかの実施例において、ゾーンのうちの少なくとも１つは、ゾーンのうちの他のゾーンから独立して動作させられることができる。
１つの特定の実施例において、ゾーンのうちの第１のゾーンは、第１の周波数範囲におけるＲＦ信号を増幅するように構成されてよく、ゾーンのうちの第２のゾーンは、第１の周波数範囲とは異なる第２の周波数範囲におけるＲＦ信号を増幅するように構成されてよい。このような実施例において、ゾーンのうちの第１のゾーンにおけるゲートフィンガは第１の長さを有してよく、ゾーンのうちの第２のゾーンにおけるゲートフィンガは、第１の長さとは異なる第２の長さを有してよい。
その他の実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタは、ゾーンのうちの第２のゾーンのユニットセルトランジスタと直列に電気的に結合されてよい。例えば、ゾーンのうちの第１のゾーンにおけるユニットセルトランジスタは、前置増幅器として構成されてよく、主増幅器として構成されてよいゾーンのうちの第２のゾーンのユニットセルトランジスタと直列に結合されてよい。
さらに他の実施例において、ゾーンのうちの第１のゾーンのユニットセルトランジスタは、ゾーンのうちの第２のゾーンのユニットセルトランジスタと並列に電気的に結合されてよく、ゾーンのうちの第１のゾーンのユニットセルトランジスタは、ゾーンのうちの第２のゾーンのユニットセルトランジスタとは異なる構成を有する。例えば、ゾーンのうちの第１のゾーンのユニットセルトランジスタは、ドハティ増幅器の主増幅器として構成されてよく、ゾーンのうちの第２のゾーンのユニットセルトランジスタは、ドハティ増幅器のピーク増幅器として構成されてよい。別の実例として、ゾーンのうちの第１のゾーンのためのゲート端子は、接地接続に結合されてよく、ゾーンのうちの第２のゾーンのためのソース端子は、接地接続に結合されてよく、これにより、第１のゾーン及び第２のゾーンは、共通ゲート・共通ソース増幅器を形成している。
幾つかの実施例において、結合要素は、ＲＦトランジスタ増幅器ダイのゲート、ドレイン及び／又はソース端子に直接に接続されてよい。幾つかの実施例において、結合要素は、相互接続構造にＲＦトランジスタ増幅器ダイのゲート、ドレイン及び／又はソース端子を物理的及び電気的に接続してよい。その他の実施例において、相互接続構造は省略されてよく、結合要素は、ＲＦトランジスタ増幅器の別々に取り付けられた構成要素及び／又はリードにＲＦトランジスタ増幅器ダイのゲート、ドレイン及び／又はソース端子を物理的及び電気的に接続してよい。
ここで図２～図１２Ｄを参照して本発明の実施例をさらに詳細に説明する。
図２は、本発明の実施例によるＲＦトランジスタ増幅器１００の概略的な断面図である。図２に示したように、ＲＦトランジスタ増幅器１００は、ＲＦトランジスタ増幅器ダイ１１０と、結合要素１２０と、相互接続構造１３０とを含む。ＲＦトランジスタ増幅器ダイ１１０は、複数のユニットセルトランジスタ（図示せず）を含むＩＩＩ族窒化物ベースＲＦトランジスタ増幅器ダイを含んでよい。各ユニットセルトランジスタは、ゲート、ドレイン及びソースを有する電界効果トランジスタ（例えば、ＨＥＭＴトランジスタ）を含んでよい。ユニットセルトランジスタのうちの少なくとも幾つかは、並列に電気的に接続されていてよい。ＲＦトランジスタ増幅器ダイ１１０は、複数のゲート端子１２２、複数のドレイン端子１２４及び少なくとも１つのソース端子１２６を含んでよい。ゲート端子１２２、ドレイン端子１２４及びソース端子１２６は全て、ＲＦトランジスタ増幅器ダイ１１０の上側に配置されていてよい。
さらに図２に示したように、ＲＦトランジスタ増幅器ダイ１１０の上面に結合要素１２０が設けられており、結合要素１２０の上面には相互接続構造１３０が設けられている。したがって、結合要素１２０は、ＲＦトランジスタ増幅器ダイ１１０と相互接続構造１３０との間に配置されていてよい。幾つかの実施例において、結合要素１２０は、従来の半導体処理技術及び／又はその他の方法を使用するウェハレベル処理の間（すなわち、複数のＲＦトランジスタ増幅器ダイ１１０を含む半導体ウェハが個々のＲＦトランジスタ増幅器ダイ１１０に切断される前）に形成される導電性構造（例えば、金属ピラー及びパッド）を含んでよい。このような実施例において、結合要素１２０の導電性構造の間の空間を充填するために、キャピラリーアンダーフィル材料などのアンダーフィル材料が注入されてよい。結合要素がウェハレベル処理の一部として形成されるとしても、説明の便宜のためにＲＦトランジスタ増幅器ダイ１１０とは別個の要素としてここでは説明されることに留意すべきである。その他の実施例において、結合要素１２０は、ＲＦトランジスタ増幅器ダイ１１０とは別個に形成されてよい再配線層（「ＲＤＬ」）ラミネート構造及び／又はインターポーザなどの別個の構造であってよく、これは、ウェハレベル処理ステップの間（すなわち、ウェハが個々のＲＦトランジスタ増幅器ダイ１１０に切断される前）にＲＦトランジスタ増幅器ダイ１１０に取り付けられてよい又は個々のＲＦトランジスタ増幅器ダイ１１０に適用されてよい。以下でより詳細に説明するように、相互接続構造１３０が本発明の幾つかの実施例において省略されてよいことにも留意すべきである。
ＲＦトランジスタ増幅器ダイの同じ側にゲート端子１２２、ドレイン端子１２４及びソース端子１２６の全ての３つを位置決めすることは、多くの利点を有する場合がある。
第１に、この配列は、製造コストを減じる場合がある。なぜならば、ＲＦトランジスタ増幅器ダイの半導体層構造を貫通してビアを形成することがもはや不要となる場合があり、幾つかの場合、裏側メタライゼーション処理も省略される場合がある。さらに、ソース端子は、従来の上側ゲート及びドレイン端子を形成するために使用されるのと同じステップにおいて形成される場合があり、これにより、ソース端子の製造は、追加的な処理ステップを必要としない場合がある。
第２に、成長基板の厚さを減じるためにソースビア６６の形成の前に、図１Ａ～図１ＦのＲＦトランジスタ増幅器ダイ１０などの従来のＲＦトランジスタ増幅器ダイにおいて研磨作業が一般的に行われる。ゲート、ドレイン及びソース端子の全ての３つが半導体層構造の上側に形成される場合、このような研磨作業は省略される場合があるか、又はより少ない研磨を行うことができ、これは、やはり製造コストを減じる。さらに、より厚いダイは、（亀裂を生じるダイがより少ないことにより）製造歩留まりの改善を提供する場合があり、より簡単な取扱い及び改善された熱管理能力を促進する場合がある。
第３に、ゲート、ドレイン及びソース端子の全て３つは、ＲＦトランジスタ増幅器ダイの上側にあり、本発明の実施例によるＲＦトランジスタ増幅器は、フリップチップ配列に取り付けられてよく、このフリップチップ配列において、ＲＦトランジスタ増幅器ダイが、図２に示したように、積層配列において、相互接続構造などの別の基板に取り付けられてよい。これにより、本発明の実施例によるＲＦトランジスタ増幅器は、ゲート及び／又はドレイン接続のためのボンドワイヤを含まない場合がある。ボンドワイヤは、典型的には従来のＲＦトランジスタ増幅器のインピーダンス整合及び／又は高調波終了回路のインダクタンスの一部を供給するために使用される固有のインダクタンスを有する。ボンドワイヤによって提供されるインダクタンスの量は、ボンドワイヤが所望の量のインダクタンスを提供するようにボンドワイヤの長さ及び／又は断面積（例えば、直径）を変化させることによって変化させられる場合がある。あいにく、用途がより高い周波数に移行すると、非常に短いボンドワイヤのインダクタンスでさえ、インピーダンス整合及び／又は高調波終了回路のためのインダクタンスの所望の量を超過する場合がある。これが生じるとき、整合ネットワークは、良好なインピーダンス整合を取得することができない場合がある及び／又は二次若しくは三次高調波を十分に終了させることができない場合がある。さらに、典型的には大量生産のために使用されるワイヤボンディング機器は、±０．０２５４ｍｍ（±１ｍｉｌ）の公差を有する場合があり、つまり、あらゆる特定のボンドワイヤの長さは、０．１０１６ｍｍ（４ｍｉｌ）（すなわち、ボンドワイヤのそれぞれの端部において±０．０２５４ｍｍ（±１ｍｉｌ））だけ変化する場合がある。高周波数用途の場合、ボンドワイヤの０．１０１６ｍｍ（４ｍｉｌ）に関連したインダクタンスの変化は、顕著である場合があり、これにより、ボンドワイヤが所望の公称長さよりも０．０２５４ｍｍ～０．０５０８ｍｍ（１～２ｍｉｌ）短すぎる又は長すぎる場合、整合回路の性能が低下させられる場合がある。したがって、ボンドワイヤの必要性を減じる又は排除することによって、改良された整合及びより一貫した性能が得られる場合がある。
第４に、ゲート及びドレイン端子ボンドワイヤの排除は、装置の動作に悪影響を及ぼす可能性がある望ましくない固有のゲート対ドレインキャパシタンスを減じる場合がある。
第５に、ゲート、ドレイン及びソース端子の全て３つをＲＦトランジスタ増幅器ダイの同じ側に且つ潜在的に同じ平面において提供することは、インピーダンス整合、組合せ回路、スイッチなどのためのキャパシタ又はインダクタなどのその他の回路素子を含む場合がある相互接続構造にＲＦトランジスタダイを取り付けることを容易にする場合がある。
ＲＦトランジスタ増幅器ダイの同じ側にゲート、ドレイン及びソース端子の全て３つを配置する１つの追加的な利点は、ＲＦトランジスタ増幅器ダイが複数のゾーンに分割される場合があるということである。これは、例えば、ゲート及び／又はドレイン端子のうちの少なくとも１つを多数のゲート及び／又はドレイン端子に分割することによって達成される場合がある。各ゾーンは、それぞれの増幅器ユニットを形成するために並列に電気的に接続された複数のユニットセルトランジスタを含む場合がある。異なるゾーン／増幅器ユニットは、並列、直列、互いに選択的に接続されるなどを含むあらゆる適切な形式で接続される場合がある。上述のように、ＲＦトランジスタ増幅器ダイを複数のゾーンに分割することは、（１）異なる電力レベルにおける最適化された性能を有し、（２）多数の異なる周波数帯域において動作することができ、（３）１つのＲＦトランジスタ増幅器ダイを使用してマルチ増幅器回路を実装することができ、（４）改良された位相性能を示すことができ、且つ／又は（５）冗長性を提供することができるＲＦトランジスタ増幅器を提供することを容易にする場合がある。ここで、上記利点のそれぞれを提供するＲＦトランジスタ増幅器の実例をより詳細に説明する。これらの実例を説明する前に、多数のゾーンを含む本発明の実施例によるＩＩＩ族窒化物ベースＲＦトランジスタ増幅器２００の実例を、図３Ａ～図３Ｆを参照して説明する。
特に、図３Ａは、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器２００の概略的な平面図である。図３Ｂは、図３Ａの線３Ｂ－３Ｂに沿って見たＲＦトランジスタ増幅器２００の概略的な断面図である。図３Ｃは、ＲＦトランジスタ増幅器２００に含まれたＲＦトランジスタ増幅器ダイ２１０の半導体層構造に直接に接触する上側メタライゼーション部分を示す、図３Ｂの線３Ｃ－３Ｃに沿って見た概略的な平面図である。図３Ｄ及び図３Ｅは、それぞれ図３Ｃの線３Ｄ－３Ｄ及び３Ｅ－３Ｅに沿って見たＲＦトランジスタ増幅器２００の概略的な断面図である。図３Ｅは、どのようにＲＦトランジスタ増幅器２００が再配線ラミネート構造又はプリント回路基板などの選択的な相互接続構造３００を含み且つそれに取り付けられる場合があるかを示す、ＲＦトランジスタ増幅器２００の断面図である。
図３Ａ及び図３Ｂを参照すると、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器２００は、ＲＦトランジスタ増幅器ダイ２１０と、ＲＦトランジスタ増幅器ダイ２１０の上面に取り付けられた結合要素２７０とを含んでよい。さらに図３Ｆを参照して説明するように、ＲＦトランジスタ増幅器２００は、相互接続構造３００をさらに含んでよい。結合要素２７０は、ＲＦトランジスタ増幅器ダイ２１０と相互接続構造３００との間にあってよく、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造３００に電気的に接続していてよい。ＲＦトランジスタ増幅器ダイ２１０、結合要素２７０及び相互接続構造３００は、積層された関係又は配列にあってよい。
ＲＦトランジスタ増幅器ダイ２１０は、上側２１２及び裏側２１４を有する半導体層構造２３０を含む。上側メタライゼーション構造２２０は、半導体層構造２３０の上側２１２に形成されており、下側温度層２４０が、半導体層構造２３０の下側２１４に形成されていてよい。上側メタライゼーション構造２２０は、複数のゲート端子２２２、複数のドレイン端子２２４及び複数のソース端子２２６、並びに以下でさらに詳細に説明するその他のメタライゼーションを含む。ＲＦトランジスタ増幅器ダイ２１０は、ＨＥＭＴベースＲＦトランジスタ増幅器ダイであってよく、その場合、半導体層構造２３０は、以下でより詳細に説明するように、少なくともチャネル層及びバリア層を含んでよい。
各ゲート端子２２２は、ＲＦトランジスタ増幅器ダイ２１０に入力された第１の外部回路からのＲＦ信号を受信し、これらの入力ＲＦ信号をマルチゾーンＲＦトランジスタ増幅器ダイ２１０のゾーンのうちのそれぞれ１つに結合してよい。各ドレイン端子２２４は、マルチゾーンＲＦトランジスタ増幅器ダイ２１０のゾーンのうちのそれぞれ１つによって増幅されたＲＦ信号を出力してよい。
結合要素２７０は、上側メタライゼーション構造２２０においてＲＦトランジスタ増幅器ダイ２１０の上に形成されている。結合要素２７０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造などの別の構造に接続するために使用されてよい。図３Ｆは、ＲＦトランジスタ増幅器ダイ２１０をプリント回路基板の形式の相互接続構造３００に接続するためにどのように結合要素２７０が使用されてよいかを示している。幾つかの実施例において、結合要素２７０は、半導体及び／又は非半導体処理技術を使用してウェハレベル処理の間に形成されてよい。その他の実施例において、結合要素２７０は、例えば、ＲＤＬラミネート構造又はインターポーザなどの別個の構造を含んでよい。ＲＤＬラミネート構造は、導電性層パターン及び／又は導電性ビアを有する基板を意味する。
図３Ａ～図３Ｂに示したように、結合要素２７０は、複数のゲート接続パッド２７２、複数のドレイン接続パッド２７４及び複数のソース接続パッド２７６を含む。図において、同類の要素を説明するために二部構造の参照番号が使用されている場合があり（例えば、ドレイン端子２７４－２）、要素の特定の例を指すために完全な参照番号が使用されている場合があるが、参照番号の第１の部分は、その要素を集合的に指すために使用されている場合がある。これらの接続パッド２７２、２７４、２７６のそれぞれは、例えば、露出した銅パッドを含んでよいが、本発明はそれに限定されない。各ゲート接続パッド２７２は、１つ又は複数の導電性ゲートピラー２７３によってゲート端子２２２のうちのそれぞれ１つに電気的に結合されていてよい。同様に、各ドレイン接続パッド２７４は、１つ又は複数の導電性ドレインピラー２７５によってドレイン端子２２４のうちのそれぞれ１つに電気的に結合されていてよく、各ソース接続パッド２７６は、１つ又は複数の導電性ソースピラー２７７によってソース端子２２６のうちのそれぞれ１つに電気的に結合されていてよい。図示されていないが、結合要素２７０は、代替的に、ファンイン構成又はファンアウト構成を有していてよい。
幾つかの実施例において、結合要素２７０は、ウェハレベル処理作業の一部として形成されてよい。例えば、結合要素２７０は、ゲート端子２２２上の導電性ゲートピラー２７３、ドレイン端子２２４上の導電性ドレインピラー２７５及びソース端子２２６上の導電性ソースピラー２７７を形成することによって形成することができる。幾つかの実施例において、導電性ピラー２７３、２７５、２７７は、銅ピラーを含んでよい。例えば、導電性ピラーは、ゲート、ドレイン及びソース端子２２２、２２４、２２６上に銅シード層を電気めっきし、その上に導電性ピラー２７３、２７５、２７７を形成するために１つ又は複数のマスクを使用することによって形成されてよい。次いで、ゲート接続パッド２７２、ドレイン接続パッド２７４及びソース接続パッド２７６が、それぞれのゲート、ドレイン及びソースピラー２７３、２７５、２７７上に形成されてよい。導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６は、誘電材料を含んでよい封入構造（図示せず）内に少なくとも部分的に配置されてよい。例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形材料及び／又はそれらの組合せを含む広範囲の様々な誘電材料が使用されてよい。ゲート接続パッド２７２、ドレイン接続パッド２７４及び／又はソース接続パッド２７６を露出させるために、誘電材料が処理（例えば、平坦化）されてよい。結合要素２７０がウェハレベルプロセスを使用して形成される場合、複数の結合要素２７０が形成されてよく（ウェハに含まれたそれぞれのＲＦトランジスタ増幅器ダイ２１０の上に１つ）、次いで、ＲＦトランジスタ増幅器ダイ２１０は、その上に形成された個々の結合要素２７０と単一化されてよい。
幾つかの実施例において、結合要素２７０は、チップファースト又はチップラストプロセスにおいて形成されてよい。チップファーストプロセスでは、結合要素２７０は、上述の形式においてＲＦトランジスタ増幅器ダイ２１０を含むウェハ上（又は、代替的に、単一化されたＲＦトランジスタ増幅器ダイ２１０上）に直接に形成されてよい。チップラストプロセスでは、結合要素２７０は、一時的なキャリア層（図示せず）上に形成されてよい。導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６は、一時的なキャリア層上にチップファーストプロセスと同様の形式で形成されてよい。完了すると、結合要素２７０は一次的なキャリア層から分離され、次いで、ＲＦトランジスタ増幅器ダイ２１０に結合されてよい（ウェハレベルプロセス又はチップレベルプロセスのいずれかとして）。
例えば、プリント回路基板（例えば、多層プリント回路基板）、ＲＤＬラミネート構造、導電性ビア及び／又はパッドを含むセラミック基板、又はＲＦトランジスタ増幅器ダイ２１０への適切な電気接続を形成することができるあらゆる結合などの、その他の結合要素２７０が代替的に使用されてよい。幾つかの構成において、本明細書でさらに説明するように、結合要素２７０は省略されてよい。
図３Ａ～図３Ｂに示された導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６の配列は単に実例であり、本発明から逸脱することなく、その他の配列が可能である。
ＲＦトランジスタ増幅器ダイ２１０の半導体層構造２３０が高い熱伝導率を有する実施例において、ＲＦトランジスタ増幅器ダイ２１０の裏側は、増幅器パッケージからの、ＲＦトランジスタ増幅器ダイによって発生された熱の改善された熱散逸を提供するために、金属スラグ、リードフレーム又はフランジなどの熱伝導性キャリア基板又はサブマウントに取り付けることができる。上述のように、選択的な温度層２４０は、半導体層構造２３０の裏側２１４上に形成されてよい。温度層２４０は、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板又はサブマウントとの間の熱移動を促進するように構成されてよい。幾つかの実施例において、温度層２４０は、共晶層などのダイ取付け層であってよい。温度層２４０は、共晶接合又はその他の金属結合を形成するための金属層であることができる。幾つかの実施例において、温度層２４０は、熱接着剤であることができる。
図３Ｃは、半導体層構造２３０と接触する上側メタライゼーション構造２２０の部分を示す、図３Ｂの線３Ｃ－３Ｃに沿って見たＲＦトランジスタ増幅器ダイ２１０の概略的な平面図である。ＲＦトランジスタ増幅器ダイ２１０は、並列に互いに電気的に接続された複数のユニットセルトランジスタ２１６を含むＩＩＩ族窒化物ベースＨＥＭＴ ＲＦトランジスタ増幅器を含んでよい。図３Ｃにおける破線のボックスは、ユニットセルトランジスタ２１６のうちの１つを強調している。ユニットセルトランジスタ２１６は、半導体層構造２３０の下位部分と共に、ゲートフィンガ２５２、ドレインフィンガ２５４及びソースフィンガ２４６を含む。
図３Ｃに示したように、ＲＦトランジスタ増幅器ダイ２１０は、複数のゲートマニホールド２４２及び複数のドレインマニホールド２４４を含む。複数のゲートフィンガ２５２は各ゲートマニホールド２４２からＸ方向に延びており、複数のドレインフィンガ２５４は各ドレインマニホールド２４４からＸ方向に延びており、ソースフィンガ２４６はゲートフィンガ２４２に対して平行に延びている。これらの要素のうちの全ては、半導体層構造２３０の上面に形成されてよい。ユニットセルトランジスタ２１６を含む、ゲートマニホールド２４２とドレインマニホールド２４４との間の領域は、ＲＦトランジスタ増幅器ダイ２１０のアクティブ領域２１８と呼ばれる。
ゲートフィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどの、ＩＩＩ族窒化物ベース半導体材料に対してショットキー接触を形成することができる材料から形成されてよい。ドレインフィンガ２５４及びソースフィンガ２４６は、ＩＩＩ族窒化物ベース材料に対して抵抗接点を形成することができる、ＴｉＡｌＮなどの金属を含んでよい。ゲートマニホールド／フィンガ２４２、２５２、ドレインマニホールド／フィンガ２４４、２５４及びソースフィンガ２４６を互いに隔離するのを助ける誘電層（又は一連の誘電層）は、ＲＦトランジスタ増幅器ダイ２１０の要素をより良く示すために、図３Ｃには示されていない。
ＲＦトランジスタ増幅器ダイ２１０は、複数のゾーン２６０に分割されている。各ゾーン２６０は、ユニットセルトランジスタ２１６のサブセットを含む。図３Ａ～図３Ｆの実施例において、ＲＦトランジスタ増幅器ダイ２１０は、合計で４個のゾーン２６０－１～２６０－４に分割されているが、発明の実施例はそれに限定されない。その他の実施例において、ＲＦトランジスタ増幅器ダイ２１０は、２個、３個、５個、６個、７個、８個、９個又は１０個以上のゾーン２６０に分割されてよい。実際、幾つかの実施例において、多数の異なるゾーン２６０（例えば、２０個又は４０個のゾーン）が提供されてよい。本明細書においてさらに詳細に説明するように、ＲＦトランジスタ増幅器ダイ２１０を複数のゾーン２６０に分割することは、多数の利点を有する場合があり、ＲＦトランジスタ増幅器が様々な新たな異なる形式で動作するように構成されることを可能にする場合がある。
図３Ａ～図３Ｃに見られるように、幾つかの実施例において、各ゾーン２６０は、ゲートマニホールド２４２、ドレインマニホールド２４４、複数のユニットセルトランジスタ２１６、ゲート接続パッド２７２、ドレイン接続パッド２４４及びソース接続パッド２７６を含んでよい。ゾーン２６０内の全てのゲートフィンガ２５２は、共通のゲートマニホールド２４２に電気的に接続されてよく、ゾーン２６０内の全てのドレインフィンガ２５４は、共通のドレインマニホールド２４４に電気的に接続されてよく、全てのソースフィンガ２４６は、共通のソース端子２２６（以下で説明する）を介して互いに電気的に接続されてよい。したがって、各ゾーン２６０内のユニットセルトランジスタ２１６は、並列に互いに電気的に接続されてよい。
ユニットセルトランジスタ２１６は、ＨＥＭＴデバイスであってよい。本発明の実施例を利用する場合があるＩＩＩ族窒化物ベースＨＥＭＴデバイスのための適切な構造は、例えば、２００２年６月６日に公開された同一出願人による米国特許出願公開第２００２／００６６９０８（Ａ１）号「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」、２００２年１１月１４日に公開された米国特許出願公開第２００２／０１６７０２３（Ａ１）号「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」、２００４年４月１日に公開された米国特許出願公開第２００４／００６１１２９号「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」、２０１１年３月１５日に発行された米国特許第７，９０６，７９９号「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」、２００１年１１月１３日に発行された米国特許第６，３１６，７９３号「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」に記載されており、それらの開示は全体が参照により本明細書に組み込まれる。
図３Ｄ及び図３Ｅを参照すると、半導体層構造２３０は、成長基板２３２及び成長基板２３２上に形成された複数の半導体層を含む。示された実施例において、合計で２つの半導体層、すなわちチャネル層２３４及びチャネル層２３４の上側にあるバリア層２３６が成長基板２３２上に示されている。半導体層構造２３０は、チャネル２３４の下側で成長基板２３２上に提供されてよい選択的なバッファ層、核形成層、及び／又は遷移層（図示せず）などの追加的な半導体及び／又は非半導体層を含んでよい。例えば、ＡｌＮバッファ層は、ＳｉＣ成長基板２３２と半導体層構造２３０の残りとの間に適切な結晶構造遷移を提供するために含まれてよい。追加的に、本明細書に完全に示されたかのようにその開示が参照により本明細書に組み込まれる２００３年６月５日に公開された同一出願人による米国特許出願公開第２００３／０１０２４８２（Ａ１）号「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」に記載されているようなひずみバランシング遷移層も提供されてよい。成長基板２３２は、例えば、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ基板を含んでよい。その他の実施例において、成長基板は、異なる半導体材料（例えば、ＩＩＩ族窒化物ベース材料、Ｓｉ、ＧａＡｓ、ＡｎＯ、ＩｎＰ）又は非半導体材料（例えば、サファイア）であってよい又はそれらを含んでよい。
ＳｉＣは、ＩＩＩ族窒化物デバイスのための非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）又はシリコンよりも、ＩＩＩ族窒化物に対して大幅に近い結晶格子整合を有する。ＳｉＣのより近い格子整合は、サファイア又はシリコンにおいて一般的に利用可能であるものよりも高い品質のＩＩＩ族窒化物フィルムを生じる場合がある。ＳｉＣは、非常に高い熱伝導率も有し、それにより、炭化ケイ素上のＩＩＩ族窒化物デバイスの合計出力電力は、典型的には、サファイア上に形成された同じデバイスの場合ほど、基板の熱散逸によって制限されない。また、半絶縁性ＳｉＣ基板の利用可能性は、デバイス隔離及び低減された寄生容量を提供する場合がある。
幾つかの実施例において、チャネルとバリア層２３４、２３６との間の境界面においてチャネル層２３４の伝導帯エッジのエネルギがバリア層２３６の伝導帯エッジのエネルギよりも低いならば、チャネル層２３４は、ＡｌｘＧａ１－ｘＮなどのＩＩＩ族窒化物材料であり、ここで、０≦ｘ＜１である。本発明のある実施例において、ｘ＝０であり、これは、チャネル層２３４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層２３４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどのその他のＩＩＩ族窒化物であってもよい。チャネル層２３４は、ドープされていない又は意図せずドープされている場合があり、例えば、約２ｎｍよりも大きい厚さに成長させられる場合がある。チャネル層２３４は、ＧａＮ、ＡｌＧａＮなどの超格子又は組合せなどの多層構造であってもよい。
チャネル層２３４は、バリア層２３６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有してよく、チャネル層２３４は、バリア層２３６よりも大きな電子親和力も有してよい。ある実施例において、バリア層２３６は、約０．１ｎｍ～約３０ｎｍ以上の厚さを有する、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ又はＡｌＩｎＧａＮ又はそれらの層の組合せである。特定の実施例において、バリア層２３６は、チャネル層２３４とバリア層２３６との間の境界面において顕著なキャリア濃度を生じるために、十分な厚さであり且つ十分に高いＡｌ組成及びドーピングを有する。
バリア層２３６は、ＩＩＩ族窒化物であってよく、チャネル層２３４のものよりも大きなバンドギャップと、チャネル層２３４よりも小さな電子親和力とを有してよい。ある実施例において、バリア層２３６は、ドープされていない、又は約１０１９ｃｍ－３よりも小さい濃度にｎ型ドーパントでドープされている。本発明の幾つかの実施例において、バリア層２３６は、ＡｌｘＧａ１－ｘＮであり、０＜ｘ＜１である。特定の実施例において、アルミニウム濃度は約２５％である。しかしながら、本発明のその他の実施例において、バリア層２３６は、約５％～約１００％のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施例において、アルミニウム濃度は、約１０％よりも大きい。バリア層２３６は、幾つかの実施例において傾斜層及び／又は多数の層として実装されてよい。
バリア層２３６とチャネル層２３４との間のバンドギャップの差及びバリア層２３６とチャネル層２３４との間の境界面における圧電効果により、二次元電子ガス（２ＤＥＧ）が、チャネル層２３４においてチャネル層２３４とバリア層２３６との間の接合部に生じる。２ＤＥＧは、各ユニットセルトランジスタ２１６のソール領域と、その関連するドレイン領域との間に伝導を許容する高伝導性層として作用し、ここで、ソース領域は、ソースフィンガ２４６のすぐ下側にある半導体層構造２３０の部分であり、ドレイン領域は、対応するドレインフィンガ２５４のすぐ下側にある半導体層構造２３０の部分である。
絶縁層（図示せず）が、ゲートフィンガ２５２、ドレインフィンガ２５４及びソースフィンガ２４６の上に形成されてよい。絶縁層は、ＳｉＮ、ＳｉＯ２などの、誘電材料を含んでよい。
図３Ｂ及び図３Ｄに示したように、各ソース端子２２６は、導電性ビア２４７によって、所定のゾーン２６０においてソースフィンガ２４６に物理的及び電気的に接続されてよい。同様に、図３Ｅに示したように、各ゲート端子２２２は、導電性ビア２４３によって、それぞれのゲートマニホールド２４２に物理的及び電気的に接続されてよい。ドレインマニホールド２４４及びドレイン端子２２４は、ゲートマニホールド２４２及びゲート端子２２２と同じ設計を有してよく、したがって、各ドレイン端子２２４は、導電性ビア２４５によって、それぞれのドレインマニホールド２４４に物理的及び電気的に接続されてよい。
全ての端子２２２、２２４、２２６がＲＦトランジスタ増幅器ダイ２１０の上側に位置決めされているので、ＲＦトランジスタ増幅器ダイ２１０の裏側まで半導体層構造２３０を貫通して延びる導電性ビアは必要とされない。ソースを接地された導電性サブマウントに接続する、ＲＦトランジスタ増幅器ダイ２１０の裏側におけるビアが存在しないことにより、サブマウントを全て省略すること又は非導電性サブマウントを使用することが可能になる。さらに、ＲＦトランジスタ増幅器ダイ２１０の裏側は、改良された熱放散を提供するために、ヒートシンクなどの熱伝導性サブマウント又は層２４０（図３Ｂ参照）に結合されてよい。幾つかの実施例において、温度層２４０は、この熱結合を容易にする場合がある。ＳｉＣが（基板２３２のための）基板材料として使用される場合、パッケージの熱特性は、ＳｉＣの改良された熱伝導性により、さらに改良されることができる。
さらに、ＲＦトランジスタ増幅器ダイ２１０の上側に全ての端子２２２、２２４、２２６を配置することは、結合要素２７０の使用を可能にし、これは、それぞれの接続パッド２７２、２７４、２７６への全てのトランジスタ接続をもたらすことができる。これは、ボンディングワイヤを回避する接続方法の使用により、ＲＦトランジスタ増幅器ダイ２１０が回路の他の要素（例えば、その他のルーティング要素、接地要素、高調波及び／又は入力／出力インピーダンス整合要素）にさらに結合されることを可能にする場合がある。
図３Ｆは、ＲＦトランジスタ増幅器２００が、結合要素２７０に取り付けられた相互接続構造３００を追加的に含む、ＲＦトランジスタ増幅器２００の概略的な断面図である。結合要素２７０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造３００に接続するために使用されてよい。ＲＦトランジスタ増幅器ダイ２１０及び結合要素２７０は図３Ａ～図３Ｅを参照して上記で詳細に説明されているので、以下の説明は、相互接続構造３００に重点を置く。
相互接続構造３００は、ＲＦトランジスタ増幅器ダイ２１０をその他の回路要素に接続するために使用されてよい。例えば、相互接続構造３００は、ＲＦトランジスタ増幅器ダイ２１０のそれぞれのゾーン２６０（ゾーンのグループ）に結合されるそれぞれのＲＦ信号を受信する１つ又は複数のＲＦ入力部３０１と、ＲＦトランジスタ増幅器ダイ２１０から出力されたそれぞれのＲＦ信号を受信する１つ又は複数のＲＦ出力部３０８とを含んでよい。相互接続構造３００は、接地された基準電圧をそれぞれが受け取る１つ又は複数の接地入力部３０９をさらに含んでよい。相互接続構造３００は、それぞれのゲート接続パッド２７２に結合するように構成されてよい複数のゲート相互接続パッド３７２と、それぞれのドレイン接続パッド２７４に結合するように構成されてよい複数のドレイン相互接続パッド３７４と、結合要素２７０のそれぞれのソース接続パッド２７６に結合するように構成されてよい複数のソース相互接続パッド３７６と、をさらに含んでよい。ボンディング要素３６０（例えば、ソルダーボール及び／又はバンプ、導電性ダイアタッチ材料など）は、ゲート、ドレイン及びソース相互接続パッド３７２、３７４、３７６をそれぞれのゲート、ドレイン及びソース接続パッド２７２、２７４、２７６に結合するために使用されてよい。
各ゲート、ドレイン及びソース相互接続パッド３７２、３７４、３７６は、相互接続構造３００内で１つ又は複数の導電性パターン３２０に結合されてよい。導電性パターン３２０は、相互接続構造３００内に様々なルーティング及び／又は回路を提供してよい。例えば、導電性パターン３２０は、ゲート相互接続パッド３７２のうちの少なくとも幾つかを１つ又は複数の第１の表面接続パッド３１２及び／又はそれぞれのＲＦ入力部３０１に接続してよい。導電性パターン３２０は、同様に、ドレイン相互接続パッド３７４のうちの少なくとも幾つかを１つ又は複数の第２の表面接続パッド３２２及び／又はそれぞれのＲＦ出力部３０８に接続してよい。導電性パターン３２０は、ソース相互接続パッド３７６を１つ又は複数の第３の表面接続パッド３３２及び１つ又は複数の接地パッド３０９に接続してもよい。したがって、相互接続構造３００は、複数の第１の表面接続パッド３１２、複数の第２の表面接続パッド３２２及び複数の第３の表面接続パッド３３２を有する表面（例えば、上面）を有してよい。
導電性パターン３２０は、隔離材料３１５内に封入されてよい。幾つかの実施例において、隔離材料３１５は、例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形材料、誘電性基板又はそれらの組合せを含んでよい。幾つかの実施例において、相互接続構造３００は、プリント回路基板（ＰＣＢ）として形成されてもよい。ＰＣＢ実施例において、隔離材料３１５はＰＣＢの基板であってよく、導電性パターン３２０は、基板内に形成された、トレース及びめっきされた又は金属充填されたビアであってよい。
回路要素３５０も、相互接続構造３００上及び／又は相互接続構造３００内に形成されてよい。例えば、回路要素３５０は、第１、第２及び第３の表面接続パッド３１２、３２２、３３２のうちの２つ以上の間に結合されてよい（例えば、はんだ又はその他のボンディングを介して）。回路要素３５０は、ＲＦトランジスタ増幅器２００に様々な電子能力を提供してよい。例えば、回路要素３５０は、インピーダンス整合及び／又は高調波終了のために使用されてよいインピーダンス（例えば、抵抗、誘導及び容量要素）を含んでよい。導電性パターン３２０は、回路要素３５０が様々な異なる構成において入力又は出力経路に沿って結合されることを可能にする。
相互接続構造３００の表面に示されているが、追加的な回路要素３５０は相互接続構造３００の内部に設けられてもよいことが理解されるであろう。例えば、平板キャパシタ、相互かみ合いキャパシタ、及び／又は導電性ビアの間に形成されたキャパシタが、相互接続構造３００内に実装されてよい。同様に、スパイラルインダクタ又はその他の誘導要素も相互接続構造３００内に実装されてよい。例えば、より高い抵抗の導線性材料を使用してトレースセグメント又は導電性ビアを形成することによって、抵抗要素が相互接続構造３００上又はその内部に形成されてよい。幾つかの実施例において、回路要素３５０及び／又は導電性パターン３２０は、高調波終了回路、整合回路、スプリット回路、組合せ回路及び／又はバイアス回路のうちの少なくとも一部を提供するように構成されてよい。本発明の範囲から逸脱することなく、その他の構成の導電性パターン３２０及び／又はその他のタイプの回路要素２５０が使用されてよい。図３Ｆに示された導電性パターン３２０及び回路要素３５０の構成は単なる例であり、本発明の実施例を限定することは意図されていないことも認められるであろう。
幾つかの実施例において、相互接続構造３００及び回路要素３５０は、選択的に、封入材料（図示せず）内に封入されてよい。封入材料は、例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形材料又はそれらの組合せを含んでよい。
図３Ｆに示したように、ＲＦトランジスタ増幅器ダイ２１０の上側接点と関連した相互接続構造３００の提供は、広範囲のワイヤボンディングの使用なしにＲＦトランジスタ増幅器２００に簡便に付加される、インピーダンス整合及び／又は高調波終了などの追加的な機能を可能にする。したがって、異なる相互接続構造３００を使用することによって、ＲＦトランジスタ増幅器２００の機能が簡単に修正されてよい。ワイヤボンド必要性が低減又は排除されることにより、幾つかの用途（ワイヤボンドパッドのサイズがダイサイズを促進する）におけるダイサイズも低減される場合があり、これにより、本発明の実施例によるＲＦトランジスタ増幅器ダイは、増大した集積密度も示す場合がある。したがって、本発明の実施例によるＲＦトランジスタ増幅器ダイは、特に、ミリメートル波周波数などの高周波数で動作する製品の場合、改善された製品組立て一貫性、より高い歩留まり、増大した製品統合、低減されたコスト及び改善されたＲＦ性能を示す場合がある。
図３Ｇは、図３ＦのＲＦトランジスタ増幅器２００と同様のＲＦトランジスタ増幅器２００Ａの概略的な断面図である。ＲＦトランジスタ増幅器２００及び２００Ａの相違点は、ＲＦトランジスタ増幅器２００Ａが、ＲＦトランジスタ増幅器ダイ２１０と同じ相互接続構造３００の側に回路要素３５０が取り付けられている相互接続構造３００Ａを含むということである。その他の実施例において、回路要素３５０が相互接続構造３００、３００Ａの両主面に設けられてもよいことが認められるであろう。ＲＦ入力部３０１、ＲＦ出力部３０８及び１つ又は複数の接地入力部３０９が相互接続構造のいずれかの主面に設けられてもよい（入力部３０１、３０８及び３０９の全てが同じ主面にある必要がない）ことも認められるであろう。これらの異なる配列は、異なるパッケージングスキームを容易にする場合がある。
本明細書に開示された技術は、より高い周波数用途において特に有益である場合がある。なぜならば、整合回路において要求されるインダクタンスが、このような用途において大幅に低い場合があり、これにより、従来のボンドワイヤの使用が、大きすぎるインダクタンスを投入する場合があるからである。加えて、ボンドワイヤ長さにおける公差が、より高い周波数においてより大きな影響を有する場合があり、高周波数用途において（特により低い電力の場合）ボンドパッドのサイズはダイのサイズを促進する場合がある。幾つかの実施例において、本明細書に開示されたＲＦトランジスタ増幅器ダイのいずれも、１ＧＨｚよりも高い周波数で動作するように構成されてよい。その他の実施例では、これらのＲＦトランジスタ増幅器ダイは、２．５ＧＨｚよりも高い周波数で動作するように構成されてよい。さらに他の実施例では、これらのＲＦトランジスタ増幅器ダイは、３．１ＧＨｚよりも高い周波数で動作するように構成されてよい。さらに追加的な実施例では、これらのＲＦトランジスタ増幅器ダイは、５ＧＨｚよりも高い周波数で動作するように構成されてよい。幾つかの実施例において、これらのＲＦトランジスタ増幅器ダイは、は、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ又は４０～７５ＧＨｚの周波数帯域又はその一部分のうちの少なくとも１つにおいて動作するように構成されてよい。
上述の実施例において、ゲートマニホールド２４２及びゲート端子２２２は、別個の要素であり、ドレインマニホールド２４４及びドレイン端子２２４は、別個の要素である（例えば、それぞれビア２４３、２４５によって接続されている）。本発明はそれに限定されない。例えば、各ゲートマニホールド２４２及びその対応するゲート端子２２２は、１つのモノリシック構造として形成されてよい及び／又は各ドレインマニホールド２４４及びその対応するドレイン端子２２４は、１つのモノリシック構造として形成されてよい。
図３Ａ～図３Ｆは、ＨＥＭＴを含む半導体層構造２３０を示しているが、本発明から逸脱することなく、その他のタイプの半導体デバイスが半導体層構造２３０に形成されてよいことが理解されるであろう。例えば、半導体層構造２３０は、ＭＯＳＦＥＴ、ＤＭＯＳトランジスタ、ＭＥＳＦＥＴ、及び／又はＬＤＭＯＳトランジスタを含んでよい。当業者は、結合要素２７０の使用を含む、半導体層構造２３０の１つの側におけるソース／ドレイン／ゲート接点の全ての配置が、改善された接続可能性及びより良い熱性能を可能にする場合があることを認識するであろう。
ＲＦトランジスタ増幅器ダイが様々な異なる構成を有してよいことも認められるであろう。例えば、ＲＦトランジスタ増幅器ダイは上側ゲート、ドレイン及びソース端子２２２、２２４、２２６を有するが、幾つかの実施例において、裏側ゲート、ドレイン及びソース端子２２２’、２２４’、２２６’のうちの１つ又は複数を有してもよい。このような較正は、図３Ｂの断面図に対応するＲＦトランジスタ増幅器２００Ｂの概略的な断面図である図３Ｈに概略的に示されている。図３Ｈに示したように、ゲートビア２１１、ドレインビア２１３及び／又はソースビア２１５は、それぞれのゲート、ドレイン及びソース端子２２２’、２２４’、２２６’に接続される半導体層構造２３０を貫通して形成されてよい。例えば、２０２０年４月３日に出願された米国仮特許出願第６３／００４，９８５（「’９８５出願」）に説明されているように、ＲＦトランジスタ増幅器ダイの裏側にゲート及びドレイン端子を含むことは、より柔軟なインピーダンス整合回路実装を可能にするなどの様々な利点を有する場合がある。’９８５出願の全内容は、参照により本明細書に組み込まれる。裏側ゲート、ドレイン及びソース端子２２２’、２２４’、２２６’及び／又は対応するゲート、ドレイン及びソースビア２１１、２１３、２１５は、本明細書に開示されたＲＦトランジスタ増幅器ダイのいずれかに含まれてよいことが認められるであろう。
上述のように、ＲＦトランジスタ増幅器を複数のゾーン２６０に分割することによって、多数の新たな用途をサポートすることができる。１つのこのような用途は、複数の異なる周波数帯域において動作するＲＦトランジスタ増幅器を提供することである。ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器は、特にセルラー基地局における増幅器として、セルラー通信用途において広く使用されている。しかしながら、セルラーネットワークは、広範囲の様々な帯域及びサブバンドにおいて動作する場合があり、典型的には、別個のＲＦトランジスタ増幅器が各サブバンドのために製造される。本発明の実施例によれば、特定のサブバンドにおいて動作するためにＲＦトランジスタ増幅器ダイの異なるゾーン２６０を設計することによってサブバンドのうちの２つ以上において動作することができる１つのＲＦトランジスタ増幅器が提供されてよい。したがって、セルラー無線製造業者は、異なる周波数帯域において動作する無線において１つのＲＦトランジスタ増幅器を使用してよく、その結果、部品の在庫が減じられ、ある部品の大量生産によって得ることができる効率性が可能となる。無線製造業者は、無線の動作周波数帯域において動作するように設計されたゾーン２６０に接続された適切なゲート及びドレイン接続パッドに無線回路を接続してよい。
図４及び図４Ｂは、多数の異なる周波数帯域におけるこのような動作をサポートする本発明の実施例によるＩＩＩ族窒化物ベースＲＦトランジスタ増幅器２００Ｃを示す概略図である。特に、図４Ａは、ＲＦトランジスタ増幅器２００Ｃの底面図であるのに対し、図４Ｂは、ＲＦトランジスタ増幅器２００Ｃに含まれたＲＦトランジスタ増幅器ダイ２１０Ｃの断面図である。図４Ｂの断面図は、上記の図３Ｃの断面図に対応し（すなわち、ＲＦトランジスタ増幅器ダイ２１０Ｃの半導体層構造２３０の上面と接触するメタライゼーションを示している）、図３Ａ～図３ＥのＲＦトランジスタ増幅器２００が、多数の異なる周波数帯域における動作をサポートするためにどのように修正されてよいかを示している。
まず図４Ａを参照すると、ＲＦトランジスタ増幅器ダイ２００Ｃは、相互接続構造３００Ｃに取り付けられたＲＦトランジスタ増幅器ダイ２１０Ｃを含む。結合要素（図示せず）は、ＲＦトランジスタ増幅器ダイ２１０Ｃを相互接続構造３００Ｃに取り付けるために使用されてよい。結合要素は、図３Ａ～図３Ｆを参照して上に示したようなピラー及びパッドを含んでよいか、又は単に導電性バンプ（ソルダーボール、ソルダーパッド、ダイアタッチ材料など）又は導電性バンプ、ピラー、パッドなどの組合せを含んでよい。
相互接続構造３００Ｃは、複数のＲＦ入力パッド３０１－１～３０１－４及び複数のＲＦ出力パッド３０８－１～３０８－４を含む。合計で４つのＲＦ入力パッド３０１及びＲＦ出力パッド３０８が図４Ａに示されているが、あらゆる適切な数のＲＦ入力パッド３０１及びＲＦ出力パッド３０８（例えば、実例実施例においてそれぞれの２～１０以上）が設けられてもよいことが認められるであろう。ＲＦ入力部３０１及びＲＦ出力部３０８はパッドとして実装される必要はなく、その他の形態をとってもよいことも認められるであろう。
図４Ｂを参照すると、ＲＦトランジスタ増幅器ダイ２１０ＣはＲＦトランジスタ増幅器ダイ２１０と極めて類似しているが、ＲＦトランジスタ増幅器ダイ２１０に含まれたゲートフィンガ２５２の長さが、異なるゾーン２６０－１～２６０－４において異なることが分かる。ゲートフィンガ２５２の長さは、典型的には、周波数の関数であり、より低い周波数は、より長いゲートフィンガ２５２を有する。図４Ｂに示したように、ゾーン２６０－１～２６０－４のそれぞれは、各ゾーン２６０が異なる周波数帯域における動作をサポートするように構成されるように、異なる長さを有する異なるゲートフィンガ２５２を有する。無線機などのその他の製品にＲＦトランジスタ増幅器ダイを据え付ける製造業者は、多数のＲＦトランジスタ増幅器２００Ｃを購入し、次いで、様々な異なる周波数帯域において動作する無線機においてこれらのＲＦトランジスタ増幅器２００Ｃを使用する場合がある。例えば、多くのセル無線は、その他のＲＦトランジスタ増幅器ダイに実装されたそれぞれの主増幅器に入力されるＲＦ信号のレベルを上げるために使用される前置増幅器としてＲＦトランジスタ増幅器を使用する。ＲＦトランジスタ増幅器２００Ｃは、広範囲の様々な異なる無線機において使用することができる、多周波数帯域前置増幅器として機能する場合がある。
再び図４Ａを参照すると、各ＲＦ入力パッド３０１－１～３０１－４は、図４Ｂに示されたゲートマニホールド２４２－１～２４２－４のそれぞれ１つに電気的に接続されてよい。同様に、各ＲＦ出力パッド３０８－１～３０８－４は、ドレインマニホールド２４４－１～２４４－４のそれぞれ１つに電気的に接続されてよい。上述のように、各ゲートマニホールド２４２及び対応するドレインマニホールド２４４は、異なるゾーン２６０の１つを形成しており、各ゾーン２６０（又は、代替的にゾーンのグループ）は、異なる周波数帯域において動作するように構成されている。ＲＦトランジスタ増幅器２００Ｃは、例えば、特定の周波数帯域において動作する無線機に取り付けられてよく、無線回路は、無線機と同じ周波数帯域で動作するように構成されたＲＦトランジスタ増幅器ダイ２１０Ｃにおけるゾーン２６０に電気的に接続されたＲＦトランジスタ増幅器２００ＣのＲＦ入力及び出力パッド３０１、３０８に接続されてよい。他のゾーン２６０は使用されなくてもよい。
図４Ａ及び図４Ｂの実施例において、ＲＦトランジスタ増幅器ダイ２１０Ｃの第１のゾーン２６０－１は、最も低い周波数帯域において動作するように構成されており（最も長いゲートフィンガ２５２を有するため）、第２のゾーン２６０－２は、最も低い周波数帯域から２番目の周波数帯域において動作するように構成されており、第３のゾーン２６０－３は、最も低い周波数帯域から３番目の周波数帯域において動作するように構成されており、第４のゾーン２６０－４は、最も高い周波数帯域において動作するように構成されている。しかしながら、ゾーン２６０は、ＲＦトランジスタ増幅器ダイ２１０Ｃ内であらゆる適切な形式で配置されてよいことが認められるであろう。例えば、図４Ｃ及び図４Ｄは、図４ＢのＲＦトランジスタ増幅器ダイ２１０Ｃの代わりに使用されてよい一対のＲＦトランジスタ増幅器ダイ２１０Ｄ、２１０Ｅを示している。ＲＦトランジスタダイ２１０Ｄは、２つの異なる周波数帯域において動作するように構成されており、各周波数帯域に専用の２つのゾーン２６０を有する（すなわち、ゾーン２６０－２及び２６０－３は、より低い周波数において動作するように構成されており、ゾーン２６０－１及び２６０－４は、より高い周波数帯域において動作するように構成されている）。ＲＦトランジスタ増幅器ダイ２１０Ｄは、ＲＦトランジスタ増幅器ダイ２１０Ｄと共に使用される相互接続構造が２つのＲＦ入力パッド３０１及び２つのＲＦ出力パッド３０８のみを有してよいことを除き、図４Ａの相互接続構造３００Ｃと類似の相互接続構造を含むＲＦトランジスタ増幅器の一部であってよい。図４ＤのＲＦトランジスタ増幅器ダイ２１０Ｅは、別のバリエーションを示しており、この場合、第２のゾーン２６０－２は、最も低い周波数帯域において動作するように構成されており、第４のゾーン２６０－４は、最も低い周波数帯域から２番目の周波数帯域において動作するように構成されており、第３のゾーン２６０－３は、最も低い周波数帯域から３番目の周波数帯域において動作するように構成されており、第１のゾーン２６０－１は、最も高い周波数帯域において動作するように構成されている。多くのその他のバリエーションが可能である。
図４Ａ～図４Ｄは、各ゾーン２６０－１～２６０－４が異なる周波数帯域において動作するように、ＲＦトランジスタ増幅器ダイ２１０に含まれたゲートフィンガ２５２の長さが変化させられている実施例を示しているが、本発明の実施例はそれに限定されない。図４Ｅに示したように、その他の実施例では、ドレインフィンガ２５４の長さが変化させられてよい。このような実施例では、ゲートフィンガ２５２をセンターフィードするために、ゲートジャンパ２５１が使用されてよい。このような実施例において、より高い周波数帯域において動作するゾーンのためにゲートフィンガ２５２及びドレインフィンガ２５４の両方を短くすることが可能である。これらの領域に提供されたダイにおける余分な空間は、例えば、図４Ｅに概略的に示されたオンチップ入力インピーダンス整合回路２５３などのその他の目的のために使用されてよい。
本発明のさらなる実施例によれば、１つのＲＦトランジスタ増幅器ダイを使用して２つ以上のＲＦトランジスタ増幅器回路を含むＲＦトランジスタ増幅器を実装するために、本発明の実施例によるＲＦトランジスタ増幅器ダイのマルチゾーンレイアウトを利用する、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器が提供される。図５Ａ～図８Ｂは、１つのＲＦトランジスタ増幅器ダイ上に多数の異なるＲＦトランジスタ増幅器を含む、本発明の実施例による４つの実例のＲＦトランジスタ増幅器を示している。
まず図５Ａ～図５Ｃを参照すると、直列に電気的に接続された前置増幅器及び主増幅器を含む、本発明の実施例によるＲＦトランジスタ増幅器２００Ｆが示されている。図５Ａは、ＲＦトランジスタ増幅器２００Ｆのブロック図であるのに対し、図５Ｂは、図５ＡのＲＦトランジスタ増幅器２００ＦのＲＦトランジスタ増幅器ダイ２１０Ｆ及び結合要素２７０Ｆの概略的な平面図である。図５Ｃは、図５ＡのＲＦトランジスタ増幅器２００Ｆを実装するために（例えば、相互接続構造３００Ｆを使用して）ＲＦトランジスタ増幅器ダイ２１０Ｆのゾーンをどのように相互接続することができるかを示す概略的なブロック図である。
図５Ａに示したように、ＲＦトランジスタ増幅器２００Ｆは、ＲＦ入力部２０１、前置増幅器２０２、ステージ間インピーダンス整合ネットワーク２０４、主増幅器２０６及びＲＦ出力部２０９を含む。図５Ａ～図５Ｃには示されていないが、ＲＦトランジスタ増幅器２００Ｆは、ＲＦ入力部２０１と前置増幅器２０２との間に配置された入力整合ネットワーク、及び／又は主増幅器２０６とＲＦ出力部２０９との間に配置された出力整合ネットワークをさらに含んでよい。含まれている場合、入力整合ネットワーク及び／又は出力整合ネットワークは、例えば、ＲＦトランジスタ増幅器２００Ｆの相互接続構造３００Ｆ上又はその内部に実装されてよい。
図５Ｂに示したように、ＲＦトランジスタ増幅器２００Ｆに含まれたＲＦトランジスタ増幅器ダイ２１０Ｆは、複数のゾーン２６０－１～２６０－４に分割されている。上述のように、各ゾーン２６０は、複数のユニットセルトランジスタ２１６を含む。特定のゾーン２６０のユニットセルトランジスタは、対応するゲートマニホールド２４２及び対応するドレインマニホールド２４４に接続されてよい。ゲートマニホールド２４２は、それぞれのゲート端子２２２に接続されてよく、ゲート端子２２２自体は、それぞれのゲート接続パッド２７２を介して相互接続構造３００Ｆ上のそれぞれのゲート相互接続パッド３７２に結合されてよい。同様に、ドレインマニホールド２４４は、それぞれのドレイン端子２２４に接続されてよく、ドレイン端子２２４自体は、それぞれのドレイン接続パッド２７４を介して相互接続構造３００Ｆ上のそれぞれのドレイン相互接続パッド３７４に結合されてよい。したがって、特定のゲート相互接続パッド３７２に入力されたＲＦ信号は、ＲＦトランジスタ増幅器ダイ２１０Ｆの対応するゾーン２６０によって増幅され、増幅された信号は、特定のドレイン相互接続パッド３７４へ出力される。
図５Ｃは、１つのＲＦトランジスタ増幅器ダイ２１０Ｆを使用して、前置増幅器２０２、ステージ間インピーダンス整合ネットワーク２０４及び主増幅器２０６を含む図５ＡのＲＦトランジスタ増幅器２００Ｆを提供するために、ＲＦトランジスタ増幅器ダイ２１０Ｆの異なるゾーン２６０－１～２６０－４がどのように構成されてよいかを示す。特に、図５Ｃに示したように、ＲＦトランジスタ増幅器ダイ２１０Ｆは、相互接続構造３００Ｆ上に取り付けられている。ＲＦ入力部２０１は、相互接続構造３００Ｆ上に実装されてよい。相互接続構造３００Ｆは、ＲＦ入力部２０１をゲート相互接続パッド３７２－１に電気的に接続する導電性構造３２０－１を含んでよい。上述のように、ゲート相互接続パッド３７２－１は、ＲＦトランジスタ増幅器ダイ２１０Ｆの第１のゾーン２６０－１に電気的に接続されてよい。ＲＦトランジスタ増幅器ダイ２１０Ｆの第１のゾーン２６０－１は、前置増幅器２０２を実装してよく、ＲＦ入力部２０１に入力されるＲＦ信号を増幅してよい。第１のゾーン２６０－１は、増幅されたＲＦ信号をドレイン相互接続パッド３７４－１に出力してよい。相互接続構造３００Ｆ上の導電性構造３２０－２は、ドレイン相互接続パッド３７４－１をステージ間インピーダンス整合ネットワーク２０４に電気的に接続してよい。
ステージ間インピーダンス整合ネットワーク２０４は、例えば、前置増幅器２０２の出力部と主増副器２０６の入力部との間のインピーダンス整合を改善する回路を形成するために、あらゆる適切な構成で配置されたインダクタ及び／又はキャパシタを含んでよい。キャパシタは、例えば、相互接続構造３００Ｆ上の表面取付け構成要素として又は相互接続構造３００Ｆ内に実装されたプレート又は相互かみ合いフィンガキャパシタとして実装されてよい。インダクタは、例えば、相互接続構造３００Ｆ上の表面取付け構成要素として、ボンドワイヤとして、又は相互接続構造３００Ｆ上若しくは相互接続構造３００Ｆ内の細長い及び／若しくは狭められた導電性トレースセグメント（スパイラル構成を有してよい）として、実装されてよい。
相互接続構造３００Ｆ上及び／又は相互接続構造３００Ｆ内の導電性構造３２０－３は、ステージ間インピーダンス整合ネットワーク２０４の出力部を、ＲＦトランジスタ増幅器ダイ２１０Ｆのゾーン２６０－２～２６０－４に電気的に接続されたゲート相互接続パッド３７２－２～３７２－４に電気的に接続してよい。ゾーン２６０－２～２６０－４は、図５Ａの主増幅器２０６を形成している。ゾーン２６０－２～２６０－４は、並列に互いに電気的に接続されてよく、直列にゾーン２６０－１に電気的に接続されてよい。前置増幅器２０２によって増幅されたＲＦ信号は、ゾーン２６０－２～２６０－４に入力されてよく、そこでＲＦ信号はさらに増幅される。主増幅器２０６によって出力された増幅されたＲＦ信号は、ドレイン相互接続パッド３７４－２～３７４－４へ送られ、導電性構造３２０－４は、増幅されたＲＦ信号を、相互接続構造３００Ｆ上にパッドを含んでよいＲＦ出力部２０９へ運ぶ。
図５Ａ～図５Ｃは、多数の個々の増幅器を含む増幅器回路を実装するために、本発明の実施例によるマルチゾーンＲＦトランジスタ増幅器ダイがどのように使用されてよいかの１つの実例を示している。図６Ａ～図６Ｃは、多数の個々の増幅器を含む増幅器回路の別の実例の実装を示す同様の図である。
まず図６Ａを参照すると、ＲＦ入力部２０１、一対の前置増幅器２０２－１、２０２－２、一対のステージ間インピーダンス整合ネットワーク２０４－１、２０４－２、一対の主増幅器２０６－１、２０６－２及びＲＦ出力部２０９を含むＲＦトランジスタ増幅器２００Ｇが示されている。前置増幅器２０２－１及び主増幅器２０６－１（これらは直列に電気的に接続されている）は、前置増幅器２０２－２及び主増幅器２０６－２（これらは直列に電気的に接続されている）と並列に電気的に配置されている。図５Ａ～図５ＣのＲＦトランジスタ増幅器２００Ｆのように、ＲＦトランジスタ増幅器２００Ｇは、ＲＦ入力部２０１と前置増幅器２０２－１、２０２－２との間に配置された入力整合ネットワーク、及び／又は主増幅器２０６－１、２０６－２とＲＦ出力部２０９との間に配置された出力整合ネットワークをさらに含んでよい。
図６Ｂに示したように、ＲＦトランジスタ増幅器２００Ｇに含まれたＲＦトランジスタ増幅器ダイは、各ゾーン２６０と共に、合計で８つのゾーン２６０－１～２６０－８に分割されている。各ゾーン２６０のユニットセルトランジスタは、対応するゲートマニホールド２４２及び対応するドレインマニホールド２４４に接続されている。各ゲートマニホールド２４２は、それぞれのゲート端子２２２に接続されており、ゲート端子２２２自体は、それぞれのゲート接続パッド２７２を介して、相互接続構造３００Ｇ上のそれぞれのゲート相互接続パッド３７２に結合されている。同様に、各ドレインマニホールド２４４は、それぞれのドレイン端子２２４に接続されており、ドレイン端子２４４自体は、それぞれのドレイン接続パッド２７４を介して、相互接続構造３００Ｇ上のそれぞれのドレイン相互接続パッド３７４に結合されている。したがって、特定のゲート相互接続パッド３７２に入力されたＲＦ信号は、ＲＦトランジスタ増幅器ダイ２１０Ｇの対応するゾーン２６０によって増幅され、増幅された信号は、特定のドレイン相互接続パッド３７４へ出力される。
図６Ｃは、図６ＡのＲＦトランジスタ増幅器２００Ｇを実装するためにＲＦトランジスタ増幅器ダイ２１０Ｇの異なるゾーン２６０がどのように相互接続されてよいかを示している。図６Ｃに示したように、ＲＦトランジスタ増幅器ダイ２１０Ｇは、ＲＦ入力部２０１及びＲＦ出力部２０９を含む相互接続構造３００Ｇに取り付けられている。相互接続構造３００Ｇ上の導電性構造３２０－１は、ＲＦトランジスタ増幅器２００Ｇに入力されたＲＦ信号を前置増幅器２０２－１、２０２－２へ送るために、ＲＦ入力部２０１をゲート相互接続パッド３７２－１及び３７２－８に電気的に接続している。ドレイン相互接続パッド３７４－１は、相互接続構造３００Ｇ上の導電性構造３２０－２によって第１のステージ間インピーダンス整合ネットワーク２０４－１に電気的に接続されており、ドレイン相互接続パッド３７４－８は、相互接続構造３００Ｇ上の導電性構造３２０－３によって第２のステージ間インピーダンス整合ネットワーク２０４－２に電気的に接続されている。ステージ間インピーダンス整合ネットワーク２０４－１、２０４－２は、ステージ間インピーダンス整合ネットワーク２０４と類似又は同一であってよく、したがって、そのさらなる説明は省略される。
相互接続構造３００Ｇ上の導電性構造３２０－４は、ステージ間インピーダンス整合ネットワーク２０４－１の出力部をゲート相互接続パッド３７２－２～３７２－４に電気的に接続してよく、相互接続構造３００Ｇ上の導電性構造３２０－５は、ステージ間インピーダンス整合ネットワーク２０４－２の出力部をゲート相互接続パッド３７２－５～３７２－７に電気的に接続してよい。ＲＦトランジスタ増幅器ダイ２１０Ｇのゾーン２６０－２～２６０－４は、図５Ａの第１の主増幅器２０６－１を形成しており、ＲＦトランジスタ増幅器ダイ２１０Ｇのゾーン２６０－５～２６０－７は、図５Ａの第２の主増幅器２０６－２を形成している。主増幅器２０６－１によって増幅されたＲＦ信号は、ドレイン相互接続パッド３７４－２～３７４－４へ出力され、主増幅器２０６－２によって増幅されたＲＦ信号は、ドレイン相互接続パッド３７４－５～３７４－７へ出力される。ドレイン相互接続パッド３７４－２～３７４－７は、互いに電気的に接続されてよく、相互接続構造３００Ｇ上の導電性構造３２０－６によってＲＦ出力部２０９に接続されてよい。
本発明のさらなる実施例によれば、１つのＲＦトランジスタ増幅器ダイを使用してドハティ増幅器が実装されてよい。技術分野において知られているように、ドハティ増幅器回路は、第１及び第２の（又はそれ以上の）電力結合された増幅器を含む。第１の増幅器は、「主」又は「キャリア」増幅器と呼ばれ、第２の増幅器は「ピーク」増幅器と呼ばれる。２つの増幅器は、異なってバイアスされてよい。例えば、１つの共通のドハティ増幅器実装において、主増幅器は、クラスＡＢ又はクラスＢ増幅器を含んでよいのに対し、ピーク増幅器は、クラスＣ増幅器であってよい。飽和からバックオフされた電力レベルにおいて動作する場合、ドハティ増幅器は、バランスの取れた増幅器よりも効率的に動作する場合がある。ドハティ増幅器に入力されたＲＦ信号は、（直交カップラを使用して）分割され、２つの増幅器の出力は組み合わされる。主増幅器は、最初に（すなわちより低い入力電力レベルにおいて）オンにされるように構成されており、したがって、より低い電力レベルでは主増幅器のみが動作する。入力電力レベルは飽和に向かって増大させられると、ピーク増幅器がオンになり、入力されたＲＦ信号は、主増幅器とピーク増幅器との間で分割される。
図７Ａ～図７Ｃは、本発明の実施例によるドハティＲＦトランジスタ増幅器２００Ｈを概略的に示している。図７Ａに示したように、ドハティＲＦトランジスタ増幅器２００Ｈは、ＲＦ入力部２０１、入力スプリッタ２０３、主増幅器２０６、ピーク増幅器２０８、出力結合器２０７及びＲＦ出力部２０９を含む。ドハティＲＦトランジスタ増幅器２００Ｈは、選択的に、入力整合ネットワーク及び／又は出力整合ネットワーク（図示せず）を含んでよい。
図７Ｂに示したように、ＲＦトランジスタ増幅器２００Ｈに含まれたＲＦトランジスタ増幅器ダイ２１０Ｈは、合計で４つのゾーン２６０－１～２６０－４に分割されており、各ゾーン２６０は、それぞれのゲート相互接続パッド３７２及びそれぞれのドレイン相互接続パッド３７４と相互接続されている。図７Ｃは、ＲＦトランジスタ増幅器２００Ｈの相互接続構造３００Ｈ上で入力スプリッタ２０３及び出力結合器２０７がどのように実装されてよいか、また、ドハティ増幅器を実装するためにＲＦトランジスタ増幅器ダイ２１０Ｈの異なるゾーン２６０がどのように相互接続されてよいかを示している。図７Ｃに示された特定の実例において、主増幅器２０６を実装するために２つのゾーン２６０が使用され、ピーク増幅器２０８を実装するために２つのゾーン２６０が使用されている。
幾つかの実施例において、ＲＦトランジスタ増幅器ダイ２１０Ｈは、大幅に多い数のゾーン２６０（例えば、２０個のゾーン）を含んでよい。このような実施例では、それぞれが異なる数のゾーン２６０を主増幅器及びピーク増幅器２０６、２０８に電気的に接続する異なる相互接続構造３００が設けられてよい。例えば、図７Ｄに概略的に示したように、第１の相互接続構造３００Ｉは、入力スプリッタ２０３の第１の出力部及び出力結合器２０７の第１の入力部をゾーン２６０－１～２６０－１０に電気的に接続してよく、入力スプリッタ２０３の第２の出力部及び出力結合器２０７の第２の入力部をゾーン２６０－１１～２６０－２０に電気的に接続してよい。図７Ｅに示したように、第２の相互接続構造３００Ｊは、入力スプリッタ２０３の第１の出力部及び出力結合器２０７の第１の入力部をゾーン２６０－１～２６０－１２に電気的に接続してよく、入力スプリッタ２０３の第２の出力部及び出力結合器２０７の第２の入力部をゾーン２６０－１３～２６０－２０に電気的に接続してよく、これにより、主増幅器２０６は、ピーク増幅器２０８と比較してより高い電力処理能力を有する。その他のスプリットを実装する追加的な相互接続構造が設けられてよい。これにより、一連のドハティ増幅器を提供するために、相互接続構造のセットと関連して、１つのＲＦトランジスタ増幅器ダイ２１０Ｈが使用されてよい。これは有利である。なぜならば、主増幅器とピーク増幅器２０６、２０８の間で異なる電力スプリットを実装するＲＦトランジスタ増幅器ダイを設計及び製造することと比較して、異なる相互接続構造を設計及び製造することが大幅に容易になる場合があるからである。
上述の技術は、その他の構成を有するＲＦトランジスタ増幅器を実装するために使用されてもよい。
例えば、図８Ａは、共通ゲート・共通ソース又は「ＣＧＣＳ」構成を有するＲＦトランジスタ増幅器２００Ｋの回路図である。図８Ａに示したように、ＲＦトランジスタ増幅器２００Ｋは、第１の「共通ゲート」トランジスタ増幅器２１７（すなわち、第１のトランジスタ増幅器２１７のゲートが接地に結合されている）、選択的なステージ間インピーダンス整合ネットワーク２０４及び第２の「共通ソース」トランジスタ増幅器２１９（すなわち、第２のトランジスタ増幅器２１９のソースが接地に結合されている）を含む。ＲＦトランジスタ増幅器２００Ｋの第１のステージは、トランスインピーダンス増幅器として機能し、第１の共通ゲートトランジスタ増幅器２１７のソースにおいて入力されるＲＦ入力信号の電流バッファ及び電圧増幅器として働く。第１の共通ゲートトランジスタ増幅器２１７のドレインは、第２の共通ソーストランジスタ増幅器２１９のゲートにＤＣ又はＡＣ結合されてよい。上記のように、目標周波数帯域の性能を改善するために、選択的なステージ間インピーダンス整合ネットワーク２０４が、第１の共通ゲートトランジスタ増幅器２１７のドレインと、第２の共通ソーストランジスタ増幅器２１９のゲートとの間に結合されてよい。ＲＦトランジスタ増幅器２００Ｋは、改善されたインピーダンス整合帯域幅を示す場合があり、ＩＩＩ族窒化物・オン・ＳｉＣベース材料システムにおいてエンハンスメントモード増幅器を実装するための潜在的な方法でもある。
図８Ｂは、本発明の実施例によって図８ＡのＣＧＣＳ ＲＦトランジスタ増幅器２００Ｋがどのように実装されてよいかを示す概略図である。図８Ｂに示したように、ＣＧＣＳ ＲＦトランジスタ増幅器２００Ｋは、ＲＦ入力部２０１、共通ゲートトランジスタ増幅器２１７、ステージ間インピーダンス整合ネットワーク２０４、共通ソーストランジスタ増幅器２１９及びＲＦ出力部２０９を含む。ＣＧＣＳ ＲＦトランジスタ増幅器２００Ｋは、選択的に、入力整合ネットワーク及び／又は出力整合ネットワーク（図示せず）を含んでよい。
図８Ｂに示したように、ＲＦトランジスタ増幅器２００Ｋに含まれたＲＦトランジスタ増幅器ダイは、合計で４つのゾーン２６０－１～２６０－４に分割されている。第１のゾーン２６０－１は、第１の共通ゲートトランジスタ増幅器２１７を実装するために使用されてよい。共通ゲートトランジスタ増幅器２１７を形成するために、ＲＦ入力部２０１は、ソース相互接続パッド３７６－１に結合されており、ゲート接続パッド３７２－１は、電気的接地に結合されている。ドレイン相互接続パッド３７４－１は、ステージ間インピーダンス整合ネットワーク２０４の入力部に結合されてよい。ステージ間インピーダンス整合ネットワーク２０４の出力部は、３つの残りのゾーン２６０－２～２６０－４のためのゲート相互接続パッド３７２－２～３７２－４に出力信号を供給する電力スプリッタに結合されている。これらのゾーンは、第２の共通ソーストランジスタ増幅器２１９を実装するために使用される。ステージ間インピーダンス整合ネットワーク２０４及び電力スプリッタは、例えば、ＲＦトランジスタ増幅器２００Ｋの相互接続構造３００Ｋ上に実装されてよい。第２の共通ソーストランジスタ増幅器２１９のドレイン相互接続パッド３７４－２～３７４－４は、ＲＴＦ出力部２０９に結合されている。
本発明のさらなる実施例によれば、１つ又は複数の冗長増幅器回路を有するＲＦトランジスタ増幅器が提供されてよい。これらのＲＦトランジスタ増幅器は、マルチゾーンＲＦトランジスタ増幅器ダイを含んでよく、ゾーンのうちの少なくとも１つは、最初は使用されない冗長ゾーンとして設計されてよい。これらのＲＦトランジスタ増幅器は、適切に動作していないゾーンをバイパスし且つ冗長ゾーンをバイパスされたゾーンの代わりの回路へ切り替えるために使用されてよい、入力及び出力スイッチングネットワークをさらに含んでよい。これらのＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイのゾーンが故障した又はさもなければ適切に動作していないときに検出する検出回路（図示せず）をさらに含んでよい。このような故障の検出時、入力及び出力スイッチングネットワークは、回路の故障したゾーンから冗長ゾーンへ動作を切り替えるように構成されてよい。図９は、そのような冗長増幅器回路を含む本発明の実施例によるＲＦトランジスタ増幅器２００Ｌの概略図である。
図９に示したように、ＲＦトランジスタ増幅器２００Ｌは、相互接続構造３００Ｌ上に取り付けられたＲＦトランジスタ増幅器ダイ２１０Ｌを含む。ＲＦトランジスタ増幅器ダイ２１０Ｌは、４つのゾーン２６０－１～２６０－４に分割されている。ゾーン２６０－１～２６０－３は、ＲＦトランジスタ増幅器ダイ２１０Ｌの通常動作において使用される「主」ゾーンである。ゾーン２６０－４は、これらのゾーン２６０－１～２６０－３のうちの１つ以上において故障が生じた場合、ゾーン２６０－１～２６０－３の代わりに切り替えられてよい冗長ゾーンである。
相互接続構造３００Ｌは、入力スプリッタ３３３と、３つのスイッチ３３４－１～３３４－３と、入力結合器３３６とを含む。入力スプリッタ３３３は、相互接続構造３００Ｌ上に設けられたＲＦ入力部３０１に接続されてよく、ＲＦ入力部２０１において受信されたＲＦ信号を、入力スプリッタ３３３の３つの出力ラインにおいて出力される３つのサブコンポーネントに分割してよい。入力スプリッタ３３３の各出力ラインは、（例えば、相互接続構造３００Ｌ上の導電性パターン３２０によって）それぞれのＲＦスイッチ３３４－１～３３４－３に接続されている。各ＲＦスイッチ３３４は、一対の出力部を有し、ＲＦスイッチ３３４のセッティングに応じて、ＲＦスイッチ３３４の入力部において受信されたＲＦ信号を、２つの出力部のうちの１つへ出力する。ＲＦスイッチ３３４－１の第１の出力部はゾーン２６０－１に結合されており、ＲＦスイッチ３３４－２の第１の出力部はゾーン２６０－２に結合されており、ＲＦスイッチ３３４－３の第１の出力部はゾーン２６０－３に結合されている。各ＲＦスイッチ３３４の第２の出力部は入力結合器３３６に結合されている。
ゾーン２６０－１～２６０－３へ送られたＲＦ信号は、増幅されたＲＦトランジスタ増幅器ダイ２１０Ｌである。示された実施例において、ゾーン２６０－１～２６０－３によって出力された増幅されたＲＦ信号は、結合器３４０へ供給される。ゾーン２６０－４の出力も、結合器３４０へ送られる。結合器３４０の出力部は、相互接続構造３００Ｌ上のＲＦ出力部３０８に結合されている。
動作時、最初に各ＲＦスイッチ３３４は、その入力部を第１の出力部に接続するように設定される。その結果、ＲＦトランジスタ増幅器ダイ２１０Ｌは、第１～第３のゾーン２６０－１～２６０－３がＲＦ入力部３０１とＲＦ出力部３０８との間に並列に電気的に配置された状態で動作する。第４のゾーン２６０－４は、ＲＦスイッチ３３４によってＲＦ入力部３０１から隔離される。上述の検出回路が、ＲＦトランジスタ増幅器ダイ２１０Ｌのゾーン２６０－１～２６０－３のうちの１つ（例えば、第２のゾーン２６０－２）において故障が生じたことを検出した場合、ＲＦ信号が、故障したゾーン２６０－２へ送られないように、制御信号がＲＦスイッチ３３４－２の制御入力部（図示せず）へ送信されてよい。リセットスイッチ３３４－２も、第４のゾーン２６０－４が第２のゾーン２６０－２と有効に置き換わるように、第１及び第３のゾーン２６０－１、２６０－３と並列にゾーン２６０－４を配置するように機能する。この形式において、オン・ダイ冗長回路を有するＲＦトランジスタ増幅器が提供されてよい。
示された実施例において、全ての４つのゾーン２６０－１～２６０－４は結合器３４０に直接に接続されているが、実際には、ゾーン出力部と結合器３４０との間にスイッチを追加することが有益である場合がある。３つのスイッチは、増幅されたＲＦ信号を結合器３４０へ送り、第４のスイッチは、不活性のゾーン２６０を接地へ終端処理するように設定される。
ＲＦトランジスタ増幅器がより大きくなると生じる場合がある別の問題は、ＲＦ入力信号が、比較的一定の波面を有するＲＦトランジスタ増幅器の並列の増幅経路のそれぞれを通過することを保証することが困難である場合があるということである。従来のＲＦトランジスタ増幅器において、ＲＦ信号は、ＲＦトランジスタ増幅器のゲート端子へ入力されてよい。ＲＦ信号は、ゲート端子から、ゲート端子を増幅器のゲートフィンガに接続する１つ又は複数のゲートマニホールドへ通過する。ＲＦ信号は、例えば、ゲート端子の中央において入力されてよく、次いで、ゲート端子に沿って、ゲート端子をゲートマニホールドに接続するピラー又はその他の導電性構造へ移動する。あいにく、この配列の場合、各ゲートフィンガまでのＲＦ伝送経路の電気的長さは変化する場合があり、ＲＦトランジスタ増幅器ダイの中央におけるゲートフィンガと、ＲＦトランジスタ増幅器ダイの端部の近くに配置されたゲートフィンガとの電気的経路長さの差が、顕著になる場合がある。その結果、各ゲートフィンガへ送られるＲＦ信号のサブコンポーネントの位相が変化する。この変化の結果、増幅されたＲＦ信号の結合が完全でなくなる。増幅されたＲＦ信号が結合され、ドレイン端子へ送られるとき、全く同じ問題が逆にデバイスの出力側において生じる。
本発明の実施例によれば、増幅器のゲートフィンガの間で位相一貫性を大幅により厳密に維持するＲＦトランジスタ増幅器が提供される。図１０は、より良い位相一貫性を維持するためにＲＦトランジスタ増幅器ダイの複数の異なるゾーンのそれぞれへの等しい長さのＲＦ伝送経路を有する本発明の実施例によるＲＦトランジスタ増幅器２００Ｍを示す概略図である。以下の説明は、ＲＦ伝送線路の「物理的」及び「電気的」長さの両方に関する。物理的長さは、ＲＦ伝送線路の測定された長さを指す。電気的長さは、ＲＦ伝送線路を横切る電気信号が受けるＲＦ伝送線路の長さを指す。当業者に知られているように、ＲＦ伝送線路の電気的長さは、例えば、ＲＦ伝送線路の導電性構造に隣接する誘電性材料の誘電率に基づいて変化する場合がある。これにより、例えば、ＲＦ伝送線路を形成する際に異なる誘電材料が使用された場合、同じ物理的長さを有する２つのＲＦ伝送線路が異なる電気的長さを有する場合がある。位相一貫性を維持するために、２つのＲＦ伝送線路の電気的長さは、実質的に同じであるべきである。ここで、「実質的に」とは、±５％を意味する。
図１０に示したように、ＲＦトランジスタ増幅器２００Ｍは、相互接続構造３００Ｍ上に取り付けられたＲＦトランジスタ増幅器ダイ２１０Ｍを含む。ＲＦトランジスタ増幅器ダイ２１０Ｍは、図１０の概略図において相互接続構造３００Ｍの下側に取り付けられており、したがって、破線を用いて示されている。相互接続構造３００Ｍは、ＲＦ入力部３０１と、複数のゲート相互接続パッド３７２と、複数のドレイン相互接続パッド３７４と、ＲＦ出力部３０８とを有する。複数の第１の伝送線路３６１はＲＦ入力部をそれぞれのゲート相互接続パッド３７２に接続しており、複数の第２の伝送線路３６３はそれぞれのドレイン相互接続パッド３７４をＲＦ出力部３０８に接続している。各ゲート相互接続パッド３７２及び対応するドレイン相互接続パッド３７４は、前述のようにＲＦトランジスタ増幅器ダイ２１０Ｍのそれぞれのゾーン２６０に接続されている。
図１０に見られるように、全ての第１の伝送線路３６１はほぼ同じ長さを有してよく、全ての第２の伝送線路３６３はほぼ同じ長さを有してよい。その結果、ＲＦ入力部３０１において入力されたＲＦ信号のサブコンポーネントは、同時に（すなわち、同相で）それぞれのゲート相互接続パッド３７２に到達してよい。同様に、ドレイン相互接続パッド３７４に出力された増幅されたＲＦ信号は、同相でＲＦ出力部３０８へ通過してよい。したがって、マルチゾーンＲＦトランジスタ増幅器ダイ２１０Ｍの各ゾーン２６０が個々に供給されてよく、また、第１及び第２の伝送線路３６１、３６３が、同じ長さを有するように容易に形成されてよいので、ＲＦトランジスタ増幅器２００Ｍを通過するＲＦ信号に関して良好な位相均一性を維持することが容易となる場合がある。さらに、この位相均一性は、ＲＦトランジスタ増幅器ダイ２１０Ｍのサイズが増大された場合にも維持される場合がある。
マルチゾーンＲＦトランジスタ増幅器ダイは、増大した効率レベルにおいて動作する場合があるＲＦトランジスタ増幅器を提供することも容易にする場合がある。より高い効率レベルは、より低い電力動作の間にゾーン２６０のサブセットを使用することのみによって達成される場合がある。図１１Ａ及び図１１Ｂは、例えば、ＲＦトランジスタ増幅器２００Ｎの入力又は出力電力レベルに基づいて、使用されるゾーン２６０の数を調節するように設計された、本発明の実施例によるＲＦトランジスタ増幅器２００Ｎを概略的に示している。
図１１Ａは、ＲＦトランジスタ増幅器２００Ｎの概略図である。図１１Ａに示したように、ＲＦトランジスタ増幅器２００Ｎは、ＲＦトランジスタ増幅器ダイ２１０Ｎ及び相互接続構造３００Ｎを含む。ＲＦトランジスタ増幅器ダイ２１０Ｎは、４つのゾーン２６０－１～２６０－４（ゲート及びドレイン相互接続パッド３７２－１、３７４－１；３７２－２、３７４－２；３７２－３、３７４－３；３７２－４、３７４－４に対応する）に分割されている。相互接続構造３００Ｎは、ＲＦ入力部３０１と、入力スイッチングネットワーク３４２と、ゲート相互接続パッド３７２－１～３７２－４と、ドレイン相互接続パッド３７４－１～３７４－４と、出力スイッチングネットワーク３４４と、ＲＦ出力部３０８とを含む。入力スイッチングネットワーク３４２は、ＲＦ入力部３０１をゲート相互接続パッド３７２のうちの１つ又は複数のあらゆる組合せに接続してよいマトリクススイッチを含んでよい。出力スイッチングネットワーク３４４は、ＲＦ出力部３０８をドレイン相互接続パッド３７４のうちの１つ又は複数のあらゆる組合せに接続してよいマトリクススイッチを含んでよい。ＲＦ信号の電力（例えば、入力電力、出力電力など）を決定する電力センサ又はその他の回路は、入力スイッチ３４２及び出力スイッチ３４４がどのように設定されるかを決定するために使用されてよい。
スイッチングネットワーク３４２、３４４を使用する代わりに、ダイの動作を最適化するために１つのＲＦトランジスタ増幅器ダイを備える複数の異なる相互接続構造のうちの選択された１つを代わりに使用することが可能である場合がある。これは、図１１Ｂを参照して示されている。
特に、図１１Ｂの上段の図を参照すると、低電力レベルで動作するＲＦトランジスタ増幅器が要求される場合、そのＲＦ入力部３０１及びＲＦ出力部３０８をＲＦトランジスタ増幅器ダイ２１０Ｎの１つのゾーン（ゾーン２６０－２）に接続するためだけに配線される場合がある第１の相互接続構造３００Ｎ－Ａが使用される場合があることが分かる。図１１Ｂの中段の図を参照すると、中間電力レベルで動作するＲＦトランジスタ増幅器ダイが要求される場合、そのＲＦ入力部３０１及びＲＦ出力部３０８をＲＦトランジスタ増幅器ダイ２１０Ｎのゾーンのうちの２つ（ゾーン２６０－２及び２６０－３）に接続するために配線される場合がある第２の相互接続構造３００Ｎ－Ｂが使用される場合があることが分かる。図１１Ｂの下段の図を参照すると、高電力レベルで動作するＲＦトランジスタ増幅器ダイが要求される場合、そのＲＦ入力部３０１及びＲＦ出力部３０８をＲＦトランジスタ増幅器ダイ２１０Ｎの全ての４つのゾーン２６０－１～２６０－４に接続するために配線される場合がある第３の相互接続構造３００Ｎ－Ｃが使用される場合があることが分かる。この形式において、広範囲の様々な異なる電力レベルを使用する用途において効率的に動作するように構成される場合がある１つのＲＦトランジスタ増幅器ダイ２１０Ｎが設計される場合がある。
上述の本発明の実施例によるマルチゾーンＲＦトランジスタ増幅器ダイは、便宜上、同じ数のゲート端子、ドレイン端子及びソース端子を有するものとして示されている。しかしながら、本発明の実施例はそれに限定されないことが認められるであろう。例えば、ソース端子は典型的には共通の接地基準に接続されるので、あらゆる数のソース端子が多くの用途において提供されてよい。さらに、ゲート端子及びドレイン端子の数は同じである必要もない。例えば、ゾーンが相互接続構造を介してどのように相互接続されるかに応じて、ゲート端子の数はドレイン端子の数の２倍であることができる。代替的に、ドレイン端子の数がゲート端子の数よりも多くてもよい。
本発明の実施例によるＲＦトランジスタ増幅器は、パッケージングされたＲＦトランジスタ増幅器を提供するために、パッケージングを貫通して延びるリード又はその他の接触構造と共にパッケージング材料に部分的又は完全に封入されてよい。あらゆる適切なパッケージング技術が使用されてよい。図１２Ａ～図１２Ｄは、本発明の実施例によるＲＦトランジスタ増幅器がパッケージングされてよい異なる方法のうちの複数の実例を示す。
特に図１２Ａは、本発明の実施例によるＲＦトランジスタ増幅器のうちの１つ（図１２Ａにおいて全体的に４２０で示される）を含むパッケージングされたＲＦトランジスタ増幅器４００の概略的な断面図である。図１２Ａに示したように、パッケージングされたＲＦトランジスタ増幅器４００は、パッケージ４１０を含み、その中にＲＦトランジスタ増幅器４２０が封入されている。
パッケージ４１０は、キャリア基板４３０、側壁４４０及び蓋４５０を含むセラミックパッケージを含み、これらは一緒にオープンキャビティ４６０を画定している。ＲＦトランジスタ増幅器４１０（相互接続構造４２２を含む）は、オープンキャビティ４６０内でキャリア基板４３０上に配置されている。
キャリア基板４３０は、パッケージ４１０の熱管理を補助するように構成された材料を含んでよい。例えば、キャリア基板４３０は、銅及び／又はモリブデンを含んでよい。幾つかの実施例において、キャリア基板４３０は、多数の層から成ってよい及び／又はビア／相互接続部を含んでよい。実例の実施例では、キャリア基板４３０は、そのいずれかの主面において銅被覆層を備えるコアモリブデン層を含む、多層銅／モリブデン／銅金属フランジであってよい。側壁４４０及び／又は蓋４５０は、幾つかの実施例において絶縁材料から形成されてよい又は絶縁材料を含んでよい。例えば、側壁４４０及び／又は蓋４５０は、セラミック材料から形成されてよい又はセラミック材料を含んでよい。幾つかの実施例では、側壁４４０及び／又は蓋４５０は、例えば、Ａｌ２Ｏ３から形成されてよい。蓋４５０は、エポキシ接着剤を使用して側壁４４０に接着されてよい。側壁４４０は、例えば、ブレージングを介してキャリア基板４３０に取り付けられてよい。リード４７０－１、４７０－２は、側壁４４０を貫通して延びるように構成されてよいが、本発明の実施例はそれに限定されない。リード４７０は、例えば、導電性ダイアタッチ材料を使用して相互接続構造４２２に結合されてよい。示された実施例において、リード４７０は、いかなるワイヤボンドも使用することなく相互接続構造４２２に接続されている。
図１２Ｂは、オーバーモールドされたプラスチックパッケージにおいて本発明の実施例によるＲＦトランジスタ増幅器のうちの１つ（図１２Ｂに全体的に５２０で示される）を含むパッケージングされたＲＦトランジスタ増幅器５００の概略的な断面図である。パッケージングされたＲＦトランジスタ増幅器５００は、パッケージ５１０を含み、その中にＲＦトランジスタ増幅器５２０が封入されている。
パッケージ５００は、キャリア基板５３０と、リード５４０－１、５４０－２と、オーバーモールドプラスチック材料５５０とを含む。ＲＦトランジスタ増幅器５２０（相互接続構造５２２を含む）はキャリア基板５３０上に配置されている。リード５４０－１、５４０－２は、（例えば、図１２Ａを参照して上述したのと同じ形式で）相互接続構造５２２に接続されている。プラスチック又はプラスチックポリマー化合物であってよい。オーバーモールド材料５５０は、ＲＦトランジスタ増幅器５２０（相互接続構造５２２を含む）の周囲に射出成形され、それにより、外部環境からの保護を提供する。
パッケージ５００のキャリア基板５３０は、熱管理を補助するように構成された材料を含んでよい。例えば、キャリア基板５３０は、銅及び／又はモリブデンを含んでよい。幾つかの実施例では、キャリア基板５３０は、多数の層から成ってよい及び／又はビア／相互接続部を含んでよい。幾つかの実施例では、キャリア基板５３０は、プラスチックオーバーモールドプラスチック５５０によって少なくとも部分的に包囲されたリードフレーム又は金属スラグの一部である金属ヒートシンクを含んでよい。
図１２Ｃに示したように、その他の実施例では、ＲＦトランジスタ増幅器ダイ及び結合要素のみが、オーバーモールドプラスチック材料内に封入されてよく、相互接続構造５２２上のパッド又はその他の構造は、ＲＦトランジスタ増幅器のためのリードとして機能してよい。図１２Ｄに示したように、さらに他の実施例において、ＲＦトランジスタ増幅器ダイ５２０、結合要素５２４及び相互接続構造５２２の３つ全てが、封入されていてよい。デバイスの様々な端子（例えば、ＲＦ入力端子、ＲＦ出力端子、接地端子、ビア電圧端子など）へのアクセスを提供するために、封入材料内に開口部が形成されてよい。
本明細書で説明された本発明の実施例によるＲＦトランジスタ増幅器のいずれも、図１２Ａ～図１２Ｄに示されたパッケージなどのパッケージに取り付けられてよいことが認められるであろう。
本発明の概念の実施例は、発明の実施例が示されている添付の図面を参照して上記に説明されている。しかしながら、この発明の概念は、多くの異なる形態で具体化されてよく、本明細書に示された実施例に限定されると解釈されるべきではない。むしろ、これらの実施形態は、この開示が徹底した完全なものとなり、当業者に発明の概念の範囲を完全に伝達するように提供されている。同じ番号は、全体を通じて同じ要素を指している。
第１、第２などの用語は、様々な要素を説明するために本明細書において使用される場合があるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素を別の要素から区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素は、第２の要素と呼ぶことができ、同様に、第２の要素は、第１の要素と呼ぶことができる。本明細書において使用される場合、「及び／又は」という用語は、関連する列挙されたアイテムのうちの１つ又は複数のあらゆる及び全ての組合せを含む。
本明細書において使用される用語は、特定の実施例を説明するためだけのものであり、発明の限定であることは意図されていない。本明細書において使用される場合、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」及び／又は「ｉｎｃｌｕｄｉｎｇ」という用語は、述べられた特徴、整数、ステップ、動作、要素及び／又は構成要素の存在を示すが、１つ又は複数のその他の特徴、整数、ステップ、動作、要素、構成要素及び／又はそれらのグループの存在又は追加を排除しない。
層、領域又は基板などの要素が別の要素の「上」にある又はその「上へ」延びていると述べられたとき、それはその他の要素の直接的に上にある又は直接的に上へ延びていることができるか、又は介在する要素が存在してもよいことが理解されるであろう。対照的に、ある要素が別の要素の「直接的に上に」ある又は「直接的に上へ」延びていると述べられた場合、介在する要素は存在しない。ある要素が別の要素に「接続」又は「結合」されている述べられた場合、それは他の要素に直接的に接続又は結合されることができるか、又は介在する要素が存在してよいことも理解されるであろう。対照的に、ある要素が別の要素に「直接的に接続」又は「直接的に結合」されていると述べられた場合、介在する要素は存在しない。
「～の下」又は「～の上」又は「上側」又は「下側」又は「水平方向」又は「横方向」又は「垂直方向」などの相対的な用語は、図面に示されたときの別の要素、層又は領域に対する１つの要素、層又は領域の関係を説明するために本明細書において使用される場合がある。これらの用語が、図面に示された向きに加えてデバイスの異なる向きを包含することが意図されていることが理解されるであろう。
図面及び明細書において、発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらの用語は、限定のためではなく、一般的及び説明的な意味でのみ使用されており、発明の範囲は以下の請求項において示されている。

Claims (57)

  1. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、
    ＩＩＩ族窒化物ベースの半導体層構造、並びにそれぞれが前記半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子、及び少なくとも１つのソース端子を有するＲＦトランジスタ増幅器ダイと、
    前記ＲＦトランジスタ増幅器ダイの上面における相互接続構造と、
    前記ゲート端子、前記ドレイン端子、及び前記ソース端子を前記相互接続構造に電気的に接続する、前記ＲＦトランジスタ増幅器ダイと前記相互接続構造との間の結合要素と
    を含む、無線周波数（「ＲＦ」）トランジスタ増幅器。
  2. 前記ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割され、前記複数のゾーンのそれぞれが、複数のユニットセルトランジスタを含み、前記複数のゾーンのうちの少なくとも１つが、前記複数のゾーンのうちの他のゾーンから独立して動作することができる、請求項１に記載のＲＦトランジスタ増幅器。
  3. 前記複数のゾーンのうちの第１のゾーンが、第１の周波数範囲におけるＲＦ信号を増幅するように構成され、前記複数のゾーンのうちの第２のゾーンが、前記第１の周波数範囲とは異なる第２の周波数範囲におけるＲＦ信号を増幅するように構成されている、請求項２に記載のＲＦトランジスタ増幅器。
  4. 前記複数のゾーンのそれぞれが、それぞれの複数のユニットセルトランジスタを含み、前記複数のゾーンのうちの第１のゾーンにおけるゲートフィンガが、第１の長さを有し、前記複数のゾーンのうちの第２のゾーンにおけるゲートフィンガが、前記第１の長さとは異なる第２の長さを有する、請求項２又は３に記載のＲＦトランジスタ増幅器。
  5. 前記ＲＦトランジスタ増幅器が、出力電力レベルの第１の範囲における動作のために前記複数のゾーンの第１のサブセットにＲＦ信号を転送し、前記出力電力レベルの第１の範囲とは異なる出力電力レベルの第２の範囲における動作のために前記第１のサブセットとは異なる前記複数のゾーンの第２のサブセットにＲＦ信号を転送するように構成されている、請求項２から４のいずれか一項に記載のＲＦトランジスタ増幅器。
  6. 前記ＲＦトランジスタ増幅器への入力部と前記ＲＦトランジスタ増幅器の出力部との間のＲＦ伝送経路に前記複数のゾーンのうちの幾つかのゾーンを切り替えるように構成可能である、入力スイッチングネットワーク及び出力スイッチングネットワークをさらに含む、請求項２から５のいずれか一項に記載のＲＦトランジスタ増幅器。
  7. 前記入力スイッチングネットワーク及び前記出力スイッチングネットワークのうちの少なくとも一方が、前記相互接続構造上及び／又は前記相互接続構造内に設けられる、請求項６に記載のＲＦトランジスタ増幅器。
  8. 前記複数のゾーンのうちの１つが、冗長ゾーンを含み、前記ＲＦトランジスタ増幅器が、伝送経路を前記複数のゾーンのうちの第１のゾーンから前記冗長ゾーンに切り替えるように設定されることができるスイッチネットワークをさらに含む、請求項２に記載のＲＦトランジスタ増幅器。
  9. 前記複数のゾーンのうちの第１のゾーンの前記ユニットセルトランジスタが、前記複数のゾーンのうちの第２のゾーンの前記ユニットセルトランジスタと直列に電気的に結合されている、請求項２に記載のＲＦトランジスタ増幅器。
  10. 前記複数のゾーンのうちの前記第１のゾーンの前記ユニットセルトランジスタが、前置増幅器として構成され、前記複数のゾーンのうちの前記第２のゾーンの前記ユニットセルトランジスタが、主増幅器として構成されている、請求項９に記載のＲＦトランジスタ増幅器。
  11. 前記救数のゾーンのうちの第１のゾーンの前記ユニットセルトランジスタが、前記複数のゾーンのうちの第２のゾーンの前記ユニットセルトランジスタとは異なる構成を有し、前記複数のゾーンのうちの前記第１のゾーンの前記ユニットセルトランジスタと、前記複数のゾーンのうちの前記第２のゾーンの前記ユニットセルトランジスタとが、並列に電気的に接続されている、請求項２に記載のＲＦトランジスタ増幅器。
  12. 前記複数のゾーンのうちの前記第１のゾーンの前記ユニットセルトランジスタが、ドハティ増幅器の主増幅器として構成され、前記複数のゾーンのうちの前記第２のゾーンの前記ユニットセルトランジスタが、前記ドハティ増幅器のピーク増幅器として構成されている、請求項１１に記載のＲＦトランジスタ増幅器。
  13. 前記複数のゾーンのうちの第１のゾーンの前記ゲート端子が、接地接続に結合され、前記複数のゾーンのうちの第２のゾーンの前記ソース端子が、接地接続に結合されている、請求項２に記載のＲＦトランジスタ増幅器。
  14. 前記第１のゾーン及び前記第２のゾーンが、共通ゲート・共通ソース増幅器を形成する、請求項１３に記載のＲＦトランジスタ増幅器。
  15. 前記第１のゾーンの出力部と前記第２のゾーンの入力部との間に結合されたインピーダンス整合ネットワークをさらに含む、請求項１３に記載のＲＦトランジスタ増幅器。
  16. 前記インピーダンス整合ネットワークが、前記相互接続構造上及び／又は前記相互接続構造内にある、請求項１５に記載のＲＦトランジスタ増幅器。
  17. 前記相互接続構造が、前記複数のゾーンのサブセットを並列に電気的に接続する連結ネットワークを含む、請求項１２に記載のＲＦトランジスタ増幅器。
  18. それぞれのゲート端子が、それぞれのＲＦ伝送経路によって前記ＲＦトランジスタ増幅器の入力部に結合され、前記ＲＦ伝送経路の電気的長さが、実質的に等しい、請求項１１に記載のＲＦトランジスタ増幅器。
  19. 前記複数のドレイン端子のうちの第１のドレイン端子が、前記複数のゲート端子のうちの第２のゲート端子に直列で電気的に結合されている、請求項１に記載のＲＦトランジスタ増幅器。
  20. 前記相互接続構造が、再配線層ラミネート構造を含む、請求項１から１９のいずれか一項に記載のＲＦトランジスタ増幅器。
  21. 前記相互接続構造が、プリント回路基板を含む、請求項１から１９のいずれか一項に記載のＲＦトランジスタ増幅器。
  22. 前記相互接続構造に、複数の回路素子が取り付けられている、請求項１から２１のいずれか一項に記載のＲＦトランジスタ増幅器。
  23. 前記回路素子が、表面実装キャパシタ及び表面実装インダクタのうちの少なくとも１つを含む、請求項２２に記載のＲＦトランジスタ増幅器。
  24. 前記相互接続構造に接続されていない前記ＲＦトランジスタ増幅器ダイの側が、封入されている、請求項２２に記載のＲＦトランジスタ増幅器。
  25. それぞれのゾーンが、前記複数のゲート端子のうちのそれぞれの１つと、前記複数のドレイン端子のうちのそれぞれの１つとを含む、請求項２に記載のＲＦトランジスタ増幅器。
  26. 前記ゲート端子の数が、前記ドレイン端子の数とは異なる、請求項１から２５のいずれか一項に記載のＲＦトランジスタ増幅器。
  27. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、
    ＩＩＩ族窒化物ベースの半導体層構造、並びにそれぞれが前記半導体層構造の上面にある、複数のゲート端子、複数のドレイン端子、及びソース端子を有するＲＦトランジスタ増幅器ダイを含み、
    前記ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割され、前記複数のゾーンのそれぞれが、複数のユニットセルトランジスタを含み、前記複数のゾーンのうちの第１のゾーンが、前記複数のゾーンのうちの第２のゾーンと直列に電気的に結合されている、無線周波数（「ＲＦ」）トランジスタ増幅器。
  28. 前記複数のゾーンのうちの前記第１のゾーンが、前記複数のゾーンのうちの第３のゾーンと並列に電気的に結合されている、請求項２７に記載のＲＦトランジスタ増幅器。
  29. 前記複数のゾーンのうちの前記第２のゾーンが、前記複数のゾーンのうちの第４のゾーンと並列に電気的に結合されている、請求項２８に記載のＲＦトランジスタ増幅器。
  30. 前記ＲＦトランジスタ増幅器ダイの上面における相互接続構造と、
    前記ゲート端子、前記ドレイン端子、及び前記ソース端子を前記相互接続構造に電気的に接続する、前記ＲＦトランジスタ増幅器ダイと前記相互接続構造との間の結合要素と
    をさらに含む、請求項２７から２９のいずれか一項に記載のＲＦトランジスタ増幅器。
  31. 前記複数のゾーンのうちの前記第１のゾーンの前記ユニットセルトランジスタが、前置増幅器として構成され、前記複数のゾーンのうちの前記第２のゾーンの前記ユニットセルトランジスタが、主増幅器として構成されている、請求項２７から３０のいずれか一項に記載のＲＦトランジスタ増幅器。
  32. 前記複数のゾーンのうちの前記第１のゾーンの前記ユニットセルトランジスタに電気的に接続された前記複数のゲート端子のうちの第１のゲート端子が、接地接続に結合され、前記複数のゾーンのうちの前記第２のゾーンの前記ユニットセルトランジスタに電気的に接続された前記複数のソース端子のうちの第１のソース端子が、接地接続に結合されている、請求項２７に記載のＲＦトランジスタ増幅器。
  33. 前記第１のゾーン及び前記第２のゾーンが、共通ゲート・共通ソース増幅器を形成する、請求項３２に記載のＲＦトランジスタ増幅器。
  34. 前記第１のゾーンの出力部と前記第２のゾーンの入力部との間に結合されたインピーダンス整合ネットワークをさらに含む、請求項３２又は３３に記載のＲＦトランジスタ増幅器。
  35. 前記インピーダンス整合ネットワークが、前記ＲＦトランジスタ増幅器ダイの上面にある相互接続構造上及び／又は前記相互接続構造内にある、請求項３４に記載のＲＦトランジスタ増幅器。
  36. 前記複数のドレイン端子のうちの第１のドレイン端子が、前記複数のゲート端子のうちの第２のゲート端子に直列に電気的に結合されている、請求項２７に記載のＲＦトランジスタ増幅器。
  37. 前記相互接続構造が、再配線層ラミネート構造及び／又はプリント回路基板を含む、請求項３０に記載のＲＦトランジスタ増幅器。
  38. それぞれのゾーンが、前記複数のゲート端子のうちのそれぞれの１つと、前記複数のドレイン端子のうちのそれぞれの１つとを含む、請求項２７から３７のいずれか一項に記載のＲＦトランジスタ増幅器。
  39. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、
    ＩＩＩ族窒化物ベースの半導体層構造及び複数のユニットセルトランジスタを有するＲＦトランジスタ増幅器ダイであって、各ユニットセルトランジスタがゲートフィンガを含む、ＲＦトランジスタ増幅器ダイを含み、
    前記複数のゲートフィンガのうちの第１のゲートフィンガが、第１の長さを有し、前記複数のゲートフィンガのうちの第２のゲートフィンガが、前記第１の長さとは異なる第２の長さを有する、無線周波数（「ＲＦ」）トランジスタ増幅器。
  40. 前記ＲＦトランジスタ増幅器ダイが、異なる周波数帯域における動作のために構成された複数のゾーンに分割され、前記複数のゲートフィンガのうちの前記第１のゲートフィンガが、前記複数のゾーンのうちの第１のゾーンにあり、前記複数のゲートフィンガのうちの前記第２のゲートフィンガが、前記複数のゾーンのうちの第２のゾーンにある、請求項３９に記載のＲＦトランジスタ増幅器。
  41. 前記複数のゾーンのうちの前記第１のゾーンが、第１の周波数範囲におけるＲＦ信号を増幅するように構成され、前記複数のゾーンのうちの前記第２のゾーンが、前記第１の周波数範囲とは異なる第２の周波数範囲におけるＲＦ信号を増幅するように構成されている、請求項４０に記載のＲＦトランジスタ増幅器。
  42. 前記ＲＦトランジスタ増幅器ダイの表面における相互接続構造と、
    前記ＲＦトランジスタ増幅器ダイを前記相互接続構造に電気的に接続する、前記ＲＦトランジスタ増幅器ダイと前記相互接続構造との間の結合要素と
    をさらに含む、請求項４１に記載のＲＦトランジスタ増幅器。
  43. 前記相互接続構造が、前記第１のゾーンに対応する第１のＲＦ入力部と、前記第２のゾーンに対応する第２のＲＦ入力部とを含む、請求項４２に記載のＲＦトランジスタ増幅器。
  44. 前記相互接続構造に、複数の回路素子が取り付けられている、請求項４３に記載のＲＦトランジスタ増幅器。
  45. 前記回路素子が、表面実装キャパシタ及び表面実装インダクタのうちの少なくとも１つを含む、請求項４４に記載のＲＦトランジスタ増幅器。
  46. 前記ＲＦトランジスタ増幅器ダイが、複数のゲート端子、複数のドレイン端子、及び少なくとも１つのソース端子をさらに含み、前記複数のゲート端子のそれぞれが、前記複数のゾーンのうちのそれぞれの１つに結合されている、請求項４０から４５のいずれか一項に記載のＲＦトランジスタ増幅器。
  47. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、
    ＩＩＩ族窒化物ベースの半導体層構造及び複数のゲートマニホールドを有するＲＦトランジスタ増幅器ダイと、
    前記ＲＦトランジスタ増幅器ダイの上面における相互接続構造であって、ＲＦ入力部を含む相互接続構造と、
    前記ＲＦトランジスタ増幅器ダイを前記相互接続構造に電気的に接続する、前記ＲＦトランジスタ増幅器ダイと前記相互接続構造との間の結合要素と、
    前記ＲＦ入力部からそれぞれの前記ゲートマニホールドに延びる複数のＲＦ伝送線路であって、前記複数の伝送線路のそれぞれが、実質的に同じ電気的長さを有する、複数のＲＦ伝送線路と
    を含む、無線周波数（「ＲＦ」）トランジスタ増幅器。
  48. 前記複数のＲＦ伝送線路のそれぞれが、実質的に同じ物理的長さを有する、請求項４７に記載のＲＦトランジスタ増幅器。
  49. 前記ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割され、前記複数のゾーンのそれぞれが、複数のユニットセルトランジスタを含み、それぞれのゲートマニホールドが、前記複数のゾーンのうちのそれぞれの１つの前記複数のユニットセルトランジスタに接続されている、請求項４７又は４８に記載のＲＦトランジスタ増幅器。
  50. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、
    ＩＩＩ族窒化物ベースの半導体層構造を有するＲＦトランジスタ増幅器ダイと、
    前記ＲＦトランジスタ増幅器ダイの上面における相互接続構造であって、ＲＦ入力部を含む相互接続構造と
    を含み、
    前記ＲＦトランジスタ増幅器ダイが、複数のゾーンに分割され、前記複数のゾーンのそれぞれが、複数のユニットセルトランジスタを含み、
    前記相互接続構造が、前記ＲＦ入力部を前記複数のゾーンのうちの１つ以上に選択的に接続するように構成されたスイッチネットワークを含む、無線周波数（「ＲＦ」）トランジスタ増幅器。
  51. 前記複数のゾーンのうちの第１のゾーンが、冗長ゾーンであり、前記スイッチネットワークが、前記ＲＦ入力部において受信されたＲＦ信号を、障害を生じた前記複数のゾーンのうちの別のゾーンの代わりに前記冗長ゾーンに転送するように設定されることができる、請求項５０に記載のＲＦトランジスタ増幅器。
  52. 前記複数のゾーンのうちの少なくとも１つが、前記複数のゾーンのうちの他のゾーンから独立して動作するように構成されている、請求項５０又は５１に記載のＲＦトランジスタ増幅器。
  53. 前記ＲＦ増幅器が、出力電力レベルの第１の範囲における動作のために前記複数のゾーンの第１のサブセットにＲＦ信号を転送し、前記出力電力レベルの第１の範囲とは異なる出力電力レベルの第２の範囲における動作のために前記第１のサブセットとは異なる前記複数のゾーンの第２のサブセットにＲＦ信号を転送するように構成されている、請求項５０又は５１に記載のＲＦトランジスタ増幅器。
  54. 前記複数のゾーンのうちの１つが、冗長ゾーンを含み、前記スイッチネットワークが、伝送経路を前記複数のゾーンのうちの第１のゾーンから前記冗長ゾーンに切り替えるように設定されることができる、請求項５０に記載のＲＦトランジスタ増幅器。
  55. 無線周波数（「ＲＦ」）トランジスタ増幅器であって、ＲＦトランジスタ増幅器ダイを含み、前記ＲＦトランジスタ増幅器ダイが、
    複数のゾーンに分割されたＩＩＩ族窒化物ベースの半導体層構造であって、前記複数のゾーンのそれぞれが、複数のユニットセルトランジスタを含む、半導体層構造と、
    複数のゲート端子であって、それぞれのゾーンの前記複数のユニットセルトランジスタが、前記複数のゲート端子のそれぞれの１つに電気的に接続されている、複数のゲート端子と、
    複数のドレイン端子であって、それぞれのゾーンの前記複数のユニットセルトランジスタが、前記複数のドレイン端子のそれぞれの１つに電気的に接続されている、複数のドレイン端子と、
    少なくとも１つのソース端子と
    を含む、無線周波数（「ＲＦ」）トランジスタ増幅器。
  56. 前記複数のゲート端子、前記複数のドレイン端子、及び前記少なくとも１つのソース端子が全て、前記半導体層構造の上面にある、請求項５５に記載のＲＦトランジスタ増幅器。
  57. 前記複数のゾーンのうちの少なくとも１つが、前記複数のゾーンのうちの他のゾーンから独立して動作することができる、請求項５５又は５６に記載のＲＦトランジスタ増幅器。
JP2022578573A 2020-06-25 2021-06-24 マルチゾーン無線周波数トランジスタ増幅器 Pending JP2023531915A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/911,757 2020-06-25
US16/911,757 US11533024B2 (en) 2020-06-25 2020-06-25 Multi-zone radio frequency transistor amplifiers
PCT/US2021/038799 WO2021262920A2 (en) 2020-06-25 2021-06-24 Multi-zone radio frequency transistor amplifiers

Publications (1)

Publication Number Publication Date
JP2023531915A true JP2023531915A (ja) 2023-07-26

Family

ID=76943163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022578573A Pending JP2023531915A (ja) 2020-06-25 2021-06-24 マルチゾーン無線周波数トランジスタ増幅器

Country Status (6)

Country Link
US (1) US11533024B2 (ja)
EP (1) EP4173036A2 (ja)
JP (1) JP2023531915A (ja)
KR (1) KR20230028394A (ja)
CN (1) CN115803879A (ja)
WO (1) WO2021262920A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287122B2 (en) * 2014-03-17 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method for growing epitaxies of a chemical compound semiconductor
CN117082730B (zh) * 2023-09-20 2024-02-09 成都华兴大地科技有限公司 一种可气密多层陶瓷结构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
US5990757A (en) 1998-06-05 1999-11-23 Raytheon Company Gallium arsenide monolithic microwave integrated circuits employing thermally bumped devices
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7348842B2 (en) 2005-01-19 2008-03-25 Micro-Mobio Multi-substrate RF module for wireless communication devices
US8796843B1 (en) 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
US9824951B2 (en) * 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10600718B1 (en) 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
EP3133735B1 (en) 2015-08-21 2020-06-17 NXP USA, Inc. Rf amplifier module and methods of manufacture thereof
US9508652B1 (en) * 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
US11410908B2 (en) * 2018-06-26 2022-08-09 Intel Corporation Integrated circuit devices with front-end metal structures
US11791237B2 (en) * 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US10658386B2 (en) * 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
US11417698B2 (en) * 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11837457B2 (en) * 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers

Also Published As

Publication number Publication date
CN115803879A (zh) 2023-03-14
WO2021262920A3 (en) 2022-02-10
EP4173036A2 (en) 2023-05-03
WO2021262920A2 (en) 2021-12-30
US20210408976A1 (en) 2021-12-30
US11533024B2 (en) 2022-12-20
KR20230028394A (ko) 2023-02-28

Similar Documents

Publication Publication Date Title
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
KR20230018451A (ko) 다이 전면측 상의 기둥 접속과 배면측 상의 수동 디바이스 통합을 위한 방법들
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
JP2021531655A (ja) エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
TWI833160B (zh) 具有均勻組件之裝置封裝及其形成方法
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240520