KR20230028394A - 다중 구역 라디오 주파수 트랜지스터 증폭기 - Google Patents

다중 구역 라디오 주파수 트랜지스터 증폭기 Download PDF

Info

Publication number
KR20230028394A
KR20230028394A KR1020237001785A KR20237001785A KR20230028394A KR 20230028394 A KR20230028394 A KR 20230028394A KR 1020237001785 A KR1020237001785 A KR 1020237001785A KR 20237001785 A KR20237001785 A KR 20237001785A KR 20230028394 A KR20230028394 A KR 20230028394A
Authority
KR
South Korea
Prior art keywords
transistor amplifier
zones
gate
transistor
interconnect structure
Prior art date
Application number
KR1020237001785A
Other languages
English (en)
Inventor
광모 크리스 임
바심 누리
치안리 무
마빈 마벨
스캇 쉐퍼드
알렉산더 콤포슈
Original Assignee
울프스피드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울프스피드, 인크. filed Critical 울프스피드, 인크.
Publication of KR20230028394A publication Critical patent/KR20230028394A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

RF 트랜지스터 증폭기들은, Ⅲ족 질화물 기반의 반도체 층 구조물 및 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자 및 적어도 하나의 소스 단자를 갖는 RF 트랜지스터 증폭기 다이, RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물, 및 게이트 단자들, 드레인 단자들, 및 소스 단자들을 인터커넥트 구조물에 전기적으로 접속하는, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이의 결합 요소를 포함한다.

Description

다중 구역 라디오 주파수 트랜지스터 증폭기
본 출원은, 전체내용이 본 명세서에 개시된 것처럼 참조에 의해 본 명세서에 포함되는, 2020년 6월 25일에 출원된 미국 특허 출원 제16/911,757호에 대한 우선권을 주장한다.
본 발명은 마이크로전자 디바이스들에 관한 것으로, 더 구체적으로는, 라디오 주파수("RF") 트랜지스터 증폭기들에 관한 것이다.
R-대역(0.5-1 GHz), S-대역(3 GHz), X-대역(10 GHz), Ku-대역(12-18 GHz), K-대역(18-27GHz), Ka-대역(27-40 GHz) 및 V-대역(40-75 GHz) 등의 고주파들에서 동작하면서 높은 전력 처리 능력을 요구하는 전기 회로들이 더욱 보편화되었다. 특히, 현재 예를 들어 500 MHz 이상의 주파수들(마이크로파 주파수들 포함)에서 RF 신호들을 증폭하는데 이용되는 RF 트랜지스터 증폭기들에 대한 수요가 높다. 이들 RF 트랜지스터 증폭기들은, 종종, 높은 신뢰성, 우수한 선형성을 나타내고 높은 출력 전력 레벨들을 처리할 필요가 있다.
대부분의 RF 트랜지스터 증폭기들은, 실리콘 카바이드("SiC") 및 III족 질화물 재료들 등의, 실리콘 또는 와이드 밴드갭 반도체 재료들로 구현된다. 본 명세서에서 사용될 때, 용어 "III족 질화물"이란, 질소와 주기율표의 Ⅲ족 원소들, 대개는 알루미늄(Al), 갈륨(Ga), 및/또는 인듐(In) 사이에서 형성된 반도체성 화합물들을 말한다. 이 용어는 또한, AlGaN 및 AlInGaN 등의 3원소 및 4원소 화합물을 말한다. 이들 화합물들은 1 몰의 질소가 총 1 몰의 III족 원소들과 결합된 실험적 공식을 갖는다.
실리콘 기반의 RF 트랜지스터 증폭기들은 전형적으로 측방향 확산형 금속 산화물 반도체("LDMOS") 트랜지스터들을 이용하여 구현된다. 실리콘 LDMOS RF 트랜지스터 증폭기는 높은 수준의 선형성을 나타낼 수 있고 제작 비용이 비교적 저렴할 수 있다. III족 질화물 기반의 RF 트랜지스터 증폭기들은 전형적으로 "HEMT"(High Electron Mobility Transistors)로서 구현되며, LDMOS RF 트랜지스터 증폭기들이 고유한 성능 제한들을 가질 수 있는 고전력 및/또는 고주파 동작을 요구하는 응용들에서 주로 이용된다.
RF 트랜지스터 증폭기들은 하나 이상의 증폭 스테이지를 포함할 수 있으며, 각각의 스테이지는 전형적으로 트랜지스터 증폭기로서 구현된다. 출력 전력 및 전류 처리 능력들을 증가시키기 위해, RF 트랜지스터 증폭기들은 전형적으로, 많은 수의 개개의 "단위 셀" 트랜지스터들이 전기적으로 병렬로 배열되는 "단위 셀" 구성으로 구현된다. RF 트랜지스터 증폭기는 단일의 집적 회로 칩 또는 "다이"로서 구현될 수 있거나 복수의 다이를 포함할 수 있다. 복수의 RF 트랜지스터 증폭기 다이가 이용될 때, 이들은 직렬 및/또는 병렬로 접속될 수 있다.
RF 트랜지스터 증폭기들은, 종종 (1) RF 트랜지스터 증폭기 다이와 이에 접속된 전송 라인들 사이의 (증폭기의 기본 동작 주파수에서의 RF 신호들에 대한) 임피던스 정합을 개선하도록 설계된 임피던스 정합 회로들, 및 2) 2차 및 3차 고조파 등의 디바이스 동작 동안에 생성될 수 있는 고조파들을 적어도 부분적으로 종단하도록 설계된 고조파 종단 회로들 등의 정합 회로를 포함한다. RF 트랜지스터 증폭기 다이(들)뿐만 아니라 임피던스 정합 및 고조파 종단 회로들은 팩키지에 봉입될 수 있다. RF 트랜지스터 증폭기를 입력 및 출력 RF 전송 라인들 및 바이어스 전압 소스들 등의 외부 회로 요소들에 전기적으로 접속하는데 이용되는 전기 리드들은 팩키지로부터 연장될 수 있다.
위에서 언급된 바와 같이, III족 질화물 기반의 RF 트랜지스터 증폭기들은 종종 고전력 및/또는 고주파 응용들에서 이용된다. 전형적으로, 동작 동안에 III족 질화물 기반의 RF 트랜지스터 증폭기 다이 내에서 높은 수준의 열이 발생한다. RF 트랜지스터 증폭기 다이가 너무 뜨거워지면, 그 성능(예를 들어, 출력 전력, 효율, 선형성, 이득 등)이 저하될 수 있거나 및/또는 RF 트랜지스터 증폭기 다이가 손상될 수 있다. 따라서, III족 질화물 기반의 RF 트랜지스터 증폭기들은 전형적으로 열 제거에 최적화될 수 있는 팩키지들에서 장착된다.
도 1a 내지 도 1d는 종래의 III족 질화물 기반의 RF 트랜지스터 증폭기 다이(10)를 개략적으로 나타내는 다양한 도면이다. 특히, 도 1a는 III족 질화물 기반의 RF 트랜지스터 증폭기 다이(10)의 개략적 평면도이고, 도 1b는 도 1a의 라인 1B-1B를 따라 취해진 RF 트랜지스터 증폭기 다이(10)의 단면도이다. 도 1c는 RF 트랜지스터 증폭기 다이(10)의 반도체 층 구조물의 상단 표면 상의 금속화를 도시하는 도 1b의 라인 1C-1C를 따라 취해진 개략적인 단면도이고, 도 1d는 도 1c의 라인 1D-1D를 따라 취해진 RF 트랜지스터 증폭기 다이(10)의 단면도이다. 도 1e 및 도 1f는, 각각 팩키징된 RF 트랜지스터 증폭기들(1A 및 1B)을 제공하도록 도 1a 내지 도 1d의 RF 트랜지스터 증폭기 다이(10)가 팩키징될 수 있는 2개의 예시적인 방법을 나타내는 개략적인 단면도이다. 도 1a 내지 도 1f(및 본 출원의 많은 다른 도면들)는 고도로 단순화된 도면이고, 실제 RF 트랜지스터 증폭기들은 본 명세서의 단순화된 도면에 도시되지 않은 더 많은 단위 셀들 및 다양한 회로 및 요소들을 포함할 수 있다는 것을 이해할 것이다.
도 1a에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)는 RF 트랜지스터 증폭기 다이(10)의 상단측에 노출된 게이트 단자(22) 및 드레인 단자(24)를 포함한다. 제1 회로 요소(미도시)는 예를 들어 본드 와이어들(미도시)에 의해 게이트 단자(22)에 접속될 수 있고, 제2 회로 요소(미도시)는 예를 들어 본드 와이어들(미도시)에 의해 드레인 단자(24)에 접속될 수 있다. 예를 들어, 제1 회로 요소는 증폭될 입력 RF 신호를 RF 트랜지스터 증폭기 다이(10)에 전달할 수 있고, 제2 회로 요소는 RF 트랜지스터 증폭기 다이(10)에 의해 출력되는 증폭된 RF 신호를 수신할 수 있다. 보호 절연 층 또는 패턴(28)은 RF 트랜지스터 증폭기 다이(10)의 상단 표면의 나머지 부분을 덮을 수 있다.
도 1b 내지 도 1d를 참조하면, RF 트랜지스터 증폭기 다이(10)는, 반도체 층 구조물(30), 상단측 금속화 구조물(20), 및 RF 트랜지스터 증폭기 다이(10)에 대한 소스 단자(26)로서 역할하는 배면측 금속화 구조물을 포함한다.
반도체 층 구조물(30)은 복수의 반도체 층을 포함한다. RF 트랜지스터 증폭기 다이(10)는 HEMT 기반의 RF 트랜지스터 증폭기 다이일 수 있고, 따라서 반도체 층 구조물(30)은 적어도 채널 층 및 장벽 층을 포함할 수 있다. 도 1d를 참조하면, 도시된 예에서, 반도체 층 구조물(30)은, 총 3개의 층, 즉, 성장 기판(32), 성장 기판(32) 상에 형성된 반도체 채널 층(34), 및 성장 기판(32) 반대편의 채널 층(34) 상에 형성된 반도체 장벽 층(36)을 포함한다. 성장 기판(32)은 (SiC 또는 사파이어 기판 등의) 반도체 또는 절연 기판일 수 있다. 성장 기판(32)은 비-반도체 재료로 형성되더라도 반도체 층 구조물(30)의 일부로서 간주된다.
다시 도 1b를 참조하면, 반도체 층 구조물(30)은 상단측(12) 및 하단측(14)을 갖는다. 상단측 금속화 구조물(20)은 반도체 층 구조물(30)의 상단측(12) 상에 형성되고 소스 단자(26)는 반도체 층 구조물(30)의 하단측(14) 상에 형성된다. 상단측 금속화 구조물(20)은, 특히, 전도성(전형적으로 금속) 게이트 매니폴드(manifold, 42) 및 전도성(전형적으로 금속) 드레인 매니폴드(44), 전도성 게이트 및 드레인 비아들(43, 45), 전도성 게이트 및 드레인 단자들(22, 24), 및 게이트, 드레인 및 소스 핑거들(52, 54, 56)(후술됨)을 포함한다. 게이트 매니폴드(42)는 게이트 비아(43)를 통해 게이트 단자(22)에 전기적으로 접속되고, 드레인 매니폴드(44)는 전도성 드레인 비아(45)를 통해 드레인 단자(24)에 전기적으로 접속된다. 게이트 및 드레인 비아들(43, 45)은, 예를 들어, 실리콘 산화물 또는 실리콘 질화물 등의 유전체 재료를 통해 형성된 금속 기둥들을 포함할 수 있다.
도 1c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)는 복수의 단위 셀 트랜지스터(16)를 포함하고, 그 중 하나는 도 1c에서 파선 박스로 표시되어 있다. 각각의 단위 셀 트랜지스터(16)는, 게이트 핑거(52), 드레인 핑거(54) 및 소스 핑거(56)를 포함한다. 게이트, 드레인 및 소스 핑거들(52, 54, 56)은 반도체 층 구조물(30)의 상위 표면 상에 형성되고 상단측 금속화 구조물(20)의 일부를 포함한다. 상단측 금속화 구조물(20)은 게이트 매니폴드(42) 및 드레인 매니폴드(44)를 더 포함한다. 게이트 핑거들(52)은 게이트 매니폴드(42)에 전기적으로 접속되고, 드레인 핑거들(54)은 드레인 매니폴드(44)에 전기적으로 접속된다. 소스 핑거들(56)은, 반도체 층 구조물(30)을 통해 연장되는 복수의 전도성 소스 비아(66)를 통해 소스 단자(26)(도 1b)에 전기적으로 접속된다. 전도성 소스 비아(66)는 반도체 층 구조물(30)을 통해 완전히 연장되는 금속 도금된 비아를 포함할 수 있다.
도 1e는 도 1a 내지 도 1d의 RF 트랜지스터 증폭기 다이(10)를 포함하는 팩키징된 III족 질화물 기반의 RF 트랜지스터 증폭기(1A)의 개략적인 측면도이다. 도 1e에 도시된 바와 같이, 팩키징된 RF 트랜지스터 증폭기(1A)는 RF 트랜지스터 증폭기 다이(10) 및 개방 캐버티 팩키지(70)를 포함한다. 팩키지(70)는, 금속 게이트 리드들(72), 금속 드레인 리드들(74), 금속 서브마운트(76), 세라믹 측벽들(78) 및 세라믹 덮개(80)를 포함한다.
RF 트랜지스터 증폭기 다이(10)는, 금속 서브마운트(76), 세라믹 측벽들(78) 및 세라믹 덮개(80)에 의해 정의된 캐버티 내의 금속 서브마운트(76)(금속 플랜지일 수 있음)의 상위 표면 상에 장착된다. RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)는 금속 서브마운트(76)에 직접 접촉할 수 있다. 금속 서브마운트(76)는 소스 단자(26)로의 전기 접속을 제공할 수 있고, 또한 RF 트랜지스터 증폭기 다이(10)에서 발생되는 열을 발산시키는 방열 구조물로서 역할할 수 있다. 열은, 예를 들어, 단위 셀 트랜지스터들(16)의 채널 영역들에서 비교적 높은 전류 밀도들이 생성되는 RF 트랜지스터 증폭기 다이(10)의 상위 부분에서 주로 발생된다. 이 열은 소스 비아(66) 및 반도체 층 구조물(30)을 통해 소스 단자(26)에 전달된 다음, 금속 서브마운트(76)에 전달될 수 있다.
입력 정합 회로들(90) 및/또는 출력 정합 회로들(92)도 팩키지(70) 내에 장착될 수 있다. 정합 회로들(90, 92)은 RF 트랜지스터 증폭기(1A)에 입력되거나 이로부터 출력되는 RF 신호들의 기본 성분의 임피던스를 각각 RF 트랜지스터 증폭기 다이(10)의 입력 또는 출력에서의 임피던스와 정합시키는 임피던스 정합 회로들, 및/또는 RF 트랜지스터 증폭기 다이(10)의 입력 또는 출력에 존재할 수 있는 기본 RF 신호의 고조파들을 접지하도록 구성된 고조파 종단 회로일 수 있다. 하나보다 많은 입력 정합 회로(90) 및/또는 출력 정합 회로(92)가 제공될 수 있다. 도 1e에 개략적으로 도시된 바와 같이, 입력 및 출력 정합 회로들(90, 92)은 금속 서브마운트(76)에 장착될 수 있다. 게이트 리드(72)는 하나 이상의 제1 본드 와이어(82)에 의해 입력 정합 회로(90)에 접속될 수 있고, 입력 정합 회로(90)는 하나 이상의 제2 본드 와이어(84)에 의해 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22)에 접속될 수 있다. 유사하게, 드레인 리드(74)는 하나 이상의 제4 본드 와이어(88)에 의해 출력 정합 회로(92)에 접속될 수 있고, 출력 정합 회로(92)는 하나 이상의 제3 본드 와이어(86)에 의해 RF 트랜지스터 증폭기 다이(10)의 드레인 단자(24)에 접속될 수 있다. 유도성 요소들인 본드 와이어들(82, 84, 86, 88)은 입력 및/또는 출력 정합 회로들의 일부를 형성할 수 있다. 게이트 리드(72) 및 드레인 리드(74)는 세라믹 측벽들(78)을 통하여 연장될 수 있다. 팩키지(70)의 내부는 공기가 채워진 캐버티를 포함할 수 있다.
도 1f는 또 다른 종래의 팩키지화된 III족 질화물 기반의 RF 트랜지스터 증폭기(1B)의 개략적인 측면도이다. RF 트랜지스터 증폭기(1B)는 상이한 팩키지(70')를 포함한다는 점에서 RF 트랜지스터 증폭기(1A)와는 상이하다. 팩키지(70')는, 게이트 및 드레인 리드들(72', 74')뿐만 아니라 금속 서브마운트(76)(금속 히트 싱크로서 역할하고 금속 슬러그로서 구현될 수 있음)를 포함한다. RF 트랜지스터 증폭기(1B)는 또한, RF 트랜지스터 증폭기 다이(10), 리드들(72', 74') 및 금속 서브마운트(76)를 적어도 부분적으로 둘러싸는 플라스틱 오버몰드(78')를 포함한다. RF 트랜지스터 증폭기(1B)의 다른 컴포넌트들은 RF 트랜지스터 증폭기(1A)의 유사한 번호의 컴포넌트들과 동일할 수 있으므로 그에 대한 추가 설명은 생략될 것이다.
본 발명의 실시예들에 따라, Ⅲ족 질화물 기반의 반도체 층 구조물 및 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자 및 적어도 하나의 소스 단자를 갖는 RF 트랜지스터 증폭기 다이, RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물, 및 게이트 단자들, 드레인 단자들, 및 소스 단자들을 인터커넥트 구조물에 전기적으로 접속하는, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이의 결합 요소를 포함하는 RF 트랜지스터 증폭기들이 제공된다.
일부 실시예에서, RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할될 수 있고, 여기서 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 구역들 중 적어도 하나는 구역들 중 다른 구역과 독립적으로 동작할 수 있다. 이러한 실시예에서, 구역들 중 제1 구역은 제1 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있고, 구역들 중 제2 구역은 제1 주파수 범위와는 상이한 제2 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있다. 일부 실시예에서, 구역들 각각은 각자의 복수의 단위 셀 트랜지스터를 포함할 수 있고, 제1 구역 내의 게이트 핑거들은 제1 길이를 가질 수 있고 제2 구역 내의 게이트 핑거들은 제1 길이와는 상이한 제2 길이를 가질 수 있다. 일부 실시예에서, RF 증폭기는 제1 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트의 구역들로 RF 신호들을 라우팅하고, 제1 범위의 출력 전력 레벨들과는 상이한 제2 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트와는 상이한 제2 서브세트의 구역들로 RF 신호들을 라우팅하도록 구성될 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기는, RF 트랜지스터 증폭기로의 입력과 RF 트랜지스터 증폭기의 출력 사이의 RF 전송 경로로 상기 구역들 중의 구역들을 스위칭하도록 구성가능한 입력 스위칭 네트워크 및 출력 스위칭 네트워크를 더 포함할 수 있다. 일부 실시예에서, 입력 스위칭 네트워크 및 출력 스위칭 네트워크 중 적어도 하나는 인터커넥트 구조물 상에 및/또는 인터커넥트 구조물 내부에 제공된다.
일부 실시예에서, 구역들 중 하나는 중복 구역(redundant zone)을 포함하고, RF 트랜지스터 증폭기는 구역들 중 제1 구역으로부터 중복 구역으로 전송 경로를 스위칭하도록 설정될 수 있는 스위치 네트워크를 더 포함한다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들은 제2 구역의 단위 셀 트랜지스터들과 전기적으로 직렬로 결합될 수 있다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들은 전치 증폭기로서 구성될 수 있고, 제2 구역의 단위 셀 트랜지스터들은 메인 증폭기로서 구성될 수 있다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들은 제2 구역의 단위 셀 트랜지스터들과는 상이한 구성을 가질 수 있고, 제1 구역의 단위 셀 트랜지스터들 및 제2 구역의 단위 셀 트랜지스터들은 전기적으로 병렬로 접속될 수 있다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들은 Doherty 증폭기의 메인 증폭기로서 구성되고 제2 구역의 단위 셀 트랜지스터들은 Doherty 증폭기의 피킹 증폭기로서 구성된다.
일부 실시예에서, 제1 구역에 대한 게이트 단자는 접지 접속에 결합되고 제2 구역에 대한 소스 단자는 접지 접속에 결합된다.
일부 실시예에서, 제1 구역 및 제2 구역은 공통-게이트 공통-소스 증폭기를 형성할 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기는 제1 구역의 출력과 제2 구역의 입력 사이에 결합된 임피던스 정합 네트워크를 더 포함할 수 있다. 일부 실시예에서, 임피던스 정합 네트워크는 인터커넥트 구조물 상에 및/또는 인터커넥트 구조물 내부에 있을 수 있다.
일부 실시예에서, 인터커넥트 구조물은 구역들의 서브세트를 전기적으로 병렬로 접속하는 결합 네트워크를 포함할 수 있다.
일부 실시예에서, 각각의 게이트 단자는 각자의 RF 전송 경로에 의해 RF 트랜지스터 증폭기로의 입력에 결합될 수 있고, 여기서 RF 전송 경로들의 전기적 길이들은 실질적으로 동일하다.
일부 실시예에서, 제1 드레인 단자는 제2 게이트 단자에 전기적으로 직렬로 결합될 수 있다.
일부 실시예에서, 인터커넥트 구조물은 재배선 층 라미네이트 구조물 또는 인쇄 회로 보드를 포함할 수 있다. 일부 실시예에서, 복수의 회로 요소가 인터커넥트 구조물 상에 장착된다. 회로 요소들은 예를 들어 표면 장착 커패시터 및 표면 장착 인덕터 중 적어도 하나를 포함할 수 있다.
일부 실시예에서, 인터커넥트 구조물에 접속되지 않는 RF 트랜지스터 증폭기 다이의 측면들이 캡슐화될 수 있다.
일부 실시예에서, 각각의 구역은 게이트 단자들 중 각자의 것 및 드레인 단자들 중 각자의 것 포함할 수 있다.
일부 실시예에서, 게이트 단자의 수는 드레인 단자의 수와는 상이할 수 있다.
본 발명의 실시예들에 따르면, Ⅲ족 질화물 기반의 반도체 층 구조물 및 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자, 및 소스 단자를 갖는 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공된다. RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 제1 구역은 제2 구역과 전기적으로 직렬로 결합된다.
일부 실시예에서, 제1 구역은 제3 구역과 전기적으로 병렬로 결합될 수 있다. 일부 실시예에서, 제2 구역은 제4 구역과 전기적으로 병렬로 결합될 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기는, RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물, 및 게이트 단자들, 드레인 단자들 및 소스 단자를 인터커넥트 구조물에 전기적으로 접속하는, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이의 결합 요소를 더 포함할 수 있다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들은 전치 증폭기로서 구성될 수 있고, 제2 구역의 단위 셀 트랜지스터들은 메인 증폭기로서 구성될 수 있다.
일부 실시예에서, 제1 구역의 단위 셀 트랜지스터들에 전기적으로 접속된 게이트 단자는 접지 접속에 결합될 수 있고, 제2 구역의 단위 셀 트랜지스터들에 전기적으로 접속된 소스 단자는 접지 접속에 결합될 수 있다. 일부 실시예에서, 제1 구역 및 제2 구역은 공통-게이트 공통-소스 증폭기를 형성할 수 있다. RF 트랜지스터 증폭기는, 제1 구역의 출력과 제2 구역의 입력 사이에 결합된 임피던스 정합 네트워크를 더 포함할 수 있다. 임피던스 정합 네트워크는 RF 트랜지스터 증폭기 다이의 상위 표면 상에 있는 인터커넥트 구조물 상에 및/또는 인터커넥트 구조물 내부에 있을 수 있다.
일부 실시예에서, 제1 드레인 단자들은 제2 게이트 단자들에 전기적으로 직렬로 결합될 수 있다.
일부 실시예에서, 인터커넥트 구조물은 재배선 층 라미네이트 구조물 및/또는 인쇄 회로 보드일 수 있다.
일부 실시예에서, 각각의 구역은 각자의 게이트 단자 및 각자의 드레인 단자를 포함할 수 있다.
본 발명의 역시 추가적인 실시예들에 따라, Ⅲ족 질화물 기반의 반도체 층 구조물 및 복수의 단위 셀 트랜지스터를 갖는 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공되고, 각각의 단위 셀 트랜지스터는 게이트 핑거를 포함하고, 여기서 제1 게이트 핑거는 제1 길이를 갖고 제2 게이트 핑거는 제1 길이와는 상이한 제2 길이를 갖는다.
일부 실시예에서, RF 트랜지스터 증폭기 다이는 상이한 주파수 대역들에서 동작하도록 구성된 복수의 구역으로 분할될 수 있고, 제1 게이트 핑거는 제1 구역에 있을 수 있고 제2 게이트 핑거는 제2 구역에 있을 수 있다. 일부 실시예에서, 제1 구역은 제1 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있고, 제2 구역은 제1 주파수 범위와는 상이한 제2 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있다. 일부 실시예에서, RF 트랜지스터 증폭기는, RF 트랜지스터 증폭기 다이의 표면 상의 인터커넥트 구조물, 및 RF 트랜지스터 증폭기 다이를 인터커넥트 구조물에 전기적으로 접속하는, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이의 결합 요소를 더 포함할 수 있다.
일부 실시예에서, 인터커넥트 구조물은 제1 구역에 대응하는 제1 RF 입력 및 제2 구역에 대응하는 제2 RF 입력을 포함할 수 있다.
일부 실시예에서, 복수의 회로 요소가 인터커넥트 구조물 상에 장착된다. 회로 요소들은 예를 들어 표면 장착 커패시터 및 표면 장착 인덕터 중 적어도 하나를 포함할 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기 다이는, 복수의 게이트 단자, 복수의 드레인 단자, 및 적어도 하나의 소스 단자를 더 포함할 수 있고, 여기서 각각의 게이트 단자는 복수의 구역들 중 각자의 것에 결합될 수 있다.
본 발명의 역시 추가적인 실시예들에 따르면, Ⅲ족 질화물 기반의 반도체 층 구조물 및 복수의 게이트 매니폴드를 갖는 RF 트랜지스터 증폭기 다이, RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물 ―인터커넥트 구조물은 RF 입력을 포함함―, RF 트랜지스터 증폭기 다이를 인터커넥트 구조물에 전기적으로 접속하는, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이의 결합 요소, 및 RF 입력으로부터 각자의 게이트 매니폴드들까지 연장되는 복수의 RF 전송 라인 ―각각의 RF 전송 라인은 실질적으로 동일한 전기적 길이를 가짐― 을 포함하는 RF 트랜지스터 증폭기들이 제공된다.
일부 실시예에서, RF 전송 라인들 각각은 실질적으로 동일한 물리적 길이를 가질 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할될 수 있고, 구역들 각각은 복수의 단위 셀 트랜지스터를 포함할 수 있으며, 각각의 게이트 매니폴드는 구역들 중 각자의 것의 단위 셀 트랜지스터들에 접속될 수 있다.
본 발명의 역시 추가적인 실시예들에 따라, III족 질화물 기반의 반도체 층 구조물을 갖는 RF 트랜지스터 증폭기 다이 및 RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물 ―인터커넥트 구조물은 RF 입력을 포함함―을 포함하는 RF 트랜지스터 증폭기들이 제공된다. RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 여기서 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 인터커넥트 구조물은 RF 입력을 복수의 구역들 중 하나 이상에 선택적으로 접속하도록 구성된 스위치 네트워크를 포함한다.
일부 실시예에서, 제1 구역은 중복 구역일 수 있고 스위치 네트워크는 RF 입력에서 수신된 RF 신호들을 구역들 중 고장을 겪은 구역 대신에 중복 구역으로 라우팅하도록 설정될 수 있다.
일부 실시예에서, 구역들 중 적어도 하나는 다른 구역과는 독립적으로 동작되도록 구성될 수 있다.
일부 실시예에서, RF 증폭기는 제1 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트의 구역들로 RF 신호들을 라우팅하고, 제1 범위의 출력 전력 레벨들과는 상이한 제2 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트와는 상이한 제2 서브세트의 구역들로 RF 신호들을 라우팅하도록 구성될 수 있다.
일부 실시예에서, 구역들 중 하나는 중복 구역을 포함할 수 있고, 스위치 네트워크는 구역들 중 제1 구역으로부터 중복 구역으로의 전송 경로를 스위칭하도록 설정될 수 있다.
본 발명의 역시 추가적인 실시예들에 따라, 복수의 구역으로 분할되는 III족 질화물 기반의 반도체 층 구조물을 포함하는 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공되며, 여기서, 구역들 각각은 복수의 단위 셀 트랜지스터, 복수의 게이트 단자, ―각각의 구역의 단위 셀 트랜지스터들은 게이트 단자들 중 각자의 것에 전기적으로 접속됨―, 복수의 드레인 단자, ―각각의 구역의 단위 셀 트랜지스터들은 드레인 단자들 중 각자의 것에 전기적으로 접속됨―, 및 적어도 하나의 소스 단자를 포함한다.
일부 실시예에서, 게이트 단자들, 드레인 단자들 및 적어도 하나의 소스 단자는 모두 반도체 층 구조물의 상위 표면 상에 있을 수 있다.
일부 실시예에서, 구역들 중 적어도 하나는 구역들 중 다른 구역과 독립적으로 동작될 수 있다.
도 1a는 종래의 III족 질화물 기반의 RF 트랜지스터 증폭기 다이의 개략적인 평면도이다.
도 1b는 도 1a의 라인 1B-1B를 따라 취해진 개략적인 단면도이다.
도 1c는 반도체 층 구조물의 상단 표면 상에 직접 형성되는 금속화 층들을 나타내는 도 1b의 라인 1C-1C를 따라 취해진 개략적인 단면도이다.
도 1d는 도 1c의 라인 1D-1D를 따라 취해진 개략적인 단면도이다.
도 1e는 세라믹 팩키지에 팩키징된 도 1a 내지 도 1d의 III족 질화물 기반의 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 1f는 오버몰드 팩키지에 팩키징된 도 1a 내지 도 1d의 III족 질화물 기반의 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 2는 본 발명의 소정의 실시예들에 따른 RF 트랜지스터 증폭기들의 컴포넌트들 중 일부를 나타내는 개략적인 단면도이다.
도 3a는, 스플릿 게이트, 드레인 및 소스 단자들을 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 평면도이다.
도 3b는 도 3a의 라인 3B-3B를 따라 취해진 개략적인 단면도이다.
도 3c는 반도체 층 구조물과 직접 접촉하는 상단측 금속화를 나타내는 도 3b의 라인 3C-3C를 따라 취해진 개략적인 평면도이다.
도 3d는 도 3c의 라인 3D-3D를 따라 취해진 개략적인 단면도이다.
도 3e는 도 3c의 라인 3E-3E를 따라 취해진 개략적인 단면도이다.
도 3f는, 인터커넥트 구조물 상에 장착된 도 3a 내지 도 3e의 III족 질화물 기반의 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 3g는 대안적인 인터커넥트 구조물 상에 장착된 도 3a 내지 도 3e의 III족 질화물 기반의 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 3h는 도 3a 내지 도 3e의 Ⅲ족 질화물 기반의 RF 트랜지스터 증폭기의 수정된 버전의 개략적인 단면도이다.
도 4a 및 도 4b는, 각각, 복수의 상이한 주파수 대역에서의 동작을 지원하는 본 발명의 추가 실시예들에 따른 III족 질화물 기반의 RF 트랜지스터 증폭기의 개략적인 평면도 및 개략적인 단면도이다.
도 4c 내지 4e는 도 4a 및 도 4b의 III족 질화물 기반 RF 트랜지스터 증폭기에 포함된 RF 트랜지스터 증폭기 다이 대신에 이용될 수 있는 대안적인 RF 트랜지스터 증폭기 다이의 개략적인 단면도들이다.
도 5a 내지 도 5c는 전치 증폭기와 메인 증폭기 양쪽 모두를 단일 RF 트랜지스터 증폭기 다이에 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기의 개략도들이다.
도 6a 내지 도 6c는 2개의 전치 증폭기와 2개의 메인 증폭기 양쪽 모두를 단일 RF 트랜지스터 증폭기 다이에 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기의 개략도들이다.
도 7a 내지 도 7d는 단일 RF 트랜지스터 증폭기 다이를 이용하여 구현되는 Doherty 증폭기 구성을 갖는 RF 트랜지스터 증폭기의 개략도들이다.
도 8a는 공통-게이트 공통-소스 구성을 갖는 RF 트랜지스터 증폭기의 회로도이다.
도 8b는 본 발명의 실시예들에 따른 공통-게이트 공통-소스 RF 트랜지스터 증폭기를 나타내는 개략도이다.
도 9는 중복 증폭기 회로를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기의 개략도이다.
도 10은 RF 트랜지스터 증폭기 다이의 복수의 상이한 구역들로의 동일한 길이의 RF 전송 경로들을 갖는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기를 나타내는 개략도이다.
도 11a는 구역들의 상이한 조합들을 선택하기 위해 이용될 수 있는 스위칭 회로를 갖춘 인터커넥트 구조물을 갖는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기의 개략도이다.
도 11b는 상이한 전력 레벨들을 지원하는 일련의 RF 트랜지스터 증폭기 다이들을 제공하기 위해 RF 트랜지스터 증폭기 다이가 상이한 인터커넥트 구조물들과 어떻게 결합될 수 있는지를 나타내는 개략도이다.
도 12a 내지 도 12d는 본 발명의 실시예들에 따른 팩키징된 RF 트랜지스터 증폭기들의 개략적인 단면도이다.
본 발명의 실시예들에 따라, 복수의 상이한 구역으로 세분되는 RF 트랜지스터 증폭기 다이들을 포함하는 III족 질화물 기반의 RF 트랜지스터 증폭기들이 제공된다. 각각의 구역은 복수의 단위 셀 트랜지스터를 포함할 수 있고 개개의 증폭기 유닛으로서 동작할 수 있다. RF 트랜지스터 증폭기 다이는 RF 트랜지스터 증폭기 다이 상에 복수의 게이트 단자 및 복수의 드레인 단자를 형성함으로써 복수의 구역으로 세분될 수 있다. 복수의 게이트 단자, 복수의 드레인 단자 및 하나 이상의 소스 단자는 모두 RF 트랜지스터 증폭기 다이의 상위측에 위치할 수 있다. RF 트랜지스터 증폭기 다이는 예를 들어 결합 요소를 통해 인터커넥트 구조물에 접속될 수 있다. RF 트랜지스터 증폭기 다이를 복수의 잠재적으로 독립된 구역으로 분할함으로써, 다양한 상이한 능력들이 지원될 수 있다.
예를 들어, 일부 실시예에서, RF 트랜지스터 증폭기들은 구역들의 상이한 조합들을 선택하는데 이용될 수 있는 스위칭 네트워크를 포함할 수 있다. 이것은 RF 트랜지스터 증폭기가 특정한 응용들에 대해 맞춤화되는 것을 허용할 수 있다. 예를 들어, 저전력 응용들의 경우, 스위칭 네트워크는 RF 트랜지스터 증폭기의 입력과 출력 사이의 RF 전송 경로를 따라 소수의 구역들만을 접속할 수 있는 반면, 고전력 응용들의 경우, 대부분 또는 모든 구역이 RF 전송 경로로 스위칭될 수 있다. 이것은 RF 트랜지스터 증폭기가 고효율 동작을 제공할 구성으로 설정되는 것을 허용할 수 있다. 스위칭 네트워크는 일부 실시예에서 인터커넥트 구조물 상에 제공될 수 있다. 더욱이, 다른 실시예들에서, 스위칭 네트워크는 생략될 수 있고, 대신에 RF 트랜지스터 증폭기의 입력과 출력 사이의 RF 전송 경로를 따라 RF 트랜지스터 증폭기 다이의 구역들의 상이한 조합들을 접속하는 하드-와이어드 RF 전송 라인들을 각각 갖는 상이한 인터커넥트 구조물들이 제공될 수 있다. 이들 실시예들에서, 공통 RF 트랜지스터 증폭기 다이가 이용될 수 있고, RF 전송 경로를 따라 원하는 수의 구역들을 개재시키는 RF 트랜지스터 증폭기 다이에 상이한 인터커넥트 구조물이 부착될 수 있다.
다른 실시예들에서, 동작 동안에 1차 증폭기 유닛이 고장난 경우에 이용될 수 있는 하나 이상의 내장형 중복 증폭기 유닛을 포함하는 RF 트랜지스터 증폭기들이 제공될 수 있다.
역시 다른 실시예들에서, 상이한 주파수 대역들에서 동작하도록 구성된 상이한 구역들을 갖는 다중 구역 III족 질화물 기반의 RF 트랜지스터 증폭기들이 제공된다. 각각의 구역 내의 게이트 핑거들은 상이한 길이들을 가질 수 있다. 이들 RF 트랜지스터 증폭기들은, 예를 들어, 어느 구역(들)이 외부 회로들에 접속되는지를 간단히 선택함으로써 단일의 RF 트랜지스터 증폭기가 상이한 응용들에서 이용되는 것을 허용할 수 있다. 이들 RF 트랜지스터 증폭기들은 단일 부품을 복수의 상이한 응용들에 이용되는 것을 허용하므로, 부품 수를 감소시키고 통합기들에게 유연성을 제공할 수 있다.
역시 다른 실시예들에서, 본 발명의 실시예들에 따른 다중 구역 RF 트랜지스터 증폭기 다이는 단일의 RF 트랜지스터 증폭기 다이를 이용하는 복수의 RF 트랜지스터 증폭기를 포함하는 RF 증폭기들을 구현하는데 이용될 수 있다. 예를 들어, 하나의 일반적인 RF 증폭기 구성은 전기적으로 직렬로 접속된 전치 증폭기와 메인 증폭기를 포함한다. 이러한 증폭기 구성은 또한, 입력 정합 네트워크들, 스테이지간 정합 네트워크들 및 출력 정합 네트워크들 중 하나 이상을 포함할 수 있다. 본 발명의 실시예들에 따르면, RF 트랜지스터 증폭기 다이의 제1 서브세트의 구역들은 전치 증폭기를 구현하는데 이용될 수 있고, RF 트랜지스터 증폭기 다이의 제2 서브세트의 구역들은 메인 증폭기를 구현하는데 이용될 수 있다. 인터커넥트 구조물은 전치 증폭기와 메인 증폭기를 전기적으로 직렬로 접속하는데 이용될 수 있고, 정합 네트워크들은 또한, 적어도 부분적으로, 인터커넥트 구조물 내에 및/또는 구조물 상에 구현될 수 있다. 동일한 기술을 이용하여 복수의 증폭기를 병렬로 구현(예를 들어, Doherty 증폭기 구성)하거나, 단일의 RF 트랜지스터 증폭기 다이를 이용하여, 공통-게이트 공통-소스 구성 등의, 다른 고유한 구성들을 갖는 RF 트랜지스터 증폭기들을 구현할 수 있다. 또한, 위에서 논의한 바와 같이, 이들 다중 증폭기 회로들에서 각각의 증폭기에 포함된 구역의 수를 변경하기 위해 상이한 인터포저들(또는 인터커넥트 구조물 상의 스위칭 네트워크)가 이용될 수 있다. 이것은 유리하게도, 요구되는 RF 트랜지스터 증폭기 설계의 수를 감소시킬 수 있다.
종래의 RF 트랜지스터 증폭기들에서의 한 가지 문제는, 입력 RF 신호가 상이한 시간들에서 RF 트랜지스터 증폭기 다이의 상이한 게이트 핑거들에 도달하므로 다이의 상이한 부분들에서 증폭되는 RF 신호의 부분-성분들이 어느 정도 서로에 관해 위상이 어긋나게 된다는 것이다. 이것은 성능 저하를 초래할 수 있다. 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은, 각자의 구역들까지의 RF 전송 경로들의 전기적 길이들이 (예를 들어, 인터커넥트 구조물에서) 동등하게 될 수 있기 때문에 이 문제를 감소시키거나 심지어 제거할 수 있어서, 상이한 구역들에 제공되는 RF 신호의 부분-성분들이 동위상이다.
일부 실시예에 따르면, Ⅲ족 질화물 기반의 반도체 층 구조물 및 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자, 및 적어도 하나의 소스 단자를 갖는 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공된다. RF 트랜지스터 증폭기 다이의 상위 표면 상에는 인터커넥트 구조물이 장착되고, RF 트랜지스터 증폭기 다이와 인터커넥트 구조물 사이에는, 게이트 단자들, 드레인 단자들 및 소스 단자를 인터커넥트 구조물에 전기적으로 접속하는 결합 요소가 제공된다. RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할될 수 있으며, 구역들 각각은 복수의 단위 셀 트랜지스터를 포함한다. 일부 실시예에서, 구역들 중 적어도 하나는 구역들 중 다른 구역과 독립적으로 동작될 수 있다.
하나의 특정한 실시예에서, 구역들 중 제1 구역은 제1 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있고, 구역들 중 제2 구역은 제1 주파수 범위와는 상이한 제2 주파수 범위에서 RF 신호들을 증폭하도록 구성될 수 있다. 이러한 실시예에서, 제1 구역 내의 게이트 핑거들은 제1 길이를 가질 수 있고 제2 구역 내의 게이트 핑거들은 제1 길이와는 상이한 제2 길이를 가질 수 있다.
다른 실시예들에서, 제1 구역의 단위 셀 트랜지스터들은 제2 구역의 단위 셀 트랜지스터들과 전기적으로 직렬로 결합될 수 있다. 예를 들어, 제1 구역의 단위 셀 트랜지스터들은 전치 증폭기로서 구성될 수 있고, 메인 증폭기로서 구성될 수 있는 제2 구역의 단위 셀 트랜지스터들과 직렬로 결합될 수 있다.
역시 다른 실시예들에서, 제1 구역의 단위 셀 트랜지스터들은 제2 구역의 단위 셀 트랜지스터들과 전기적으로 병렬로 결합될 수 있고, 제1 구역의 단위 셀 트랜지스터들은 제2 구역의 단위 셀 트랜지스터들과는 상이한 구성을 갖는다. 예를 들어, 제1 구역의 단위 셀 트랜지스터들은 Doherty 증폭기의 메인 증폭기로서 구성될 수 있고, 제2 구역의 단위 셀 트랜지스터는 Doherty 증폭기의 피킹 증폭기로서 구성될 수 있다. 또 다른 예로서, 제1 구역 및 제2 구역이 공통-게이트 공통-소스 증폭기를 형성하도록, 제1 구역에 대한 게이트 단자는 접지 접속에 결합될 수 있고 제2 구역에 대한 소스 단자는 접지 접속에 결합될 수 있다.
일부 실시예에서, 결합 요소는 RF 트랜지스터 증폭기 다이의 게이트, 드레인, 및/또는 소스 단자에 직접 접속될 수 있다. 일부 실시예에서, 결합 요소는, RF 트랜지스터 증폭기 다이의 게이트, 드레인, 및/또는 소스 단자를 인터커넥트 구조물에 물리적 및 전기적으로 접속할 수 있다. 다른 실시예들에서, 인터커넥트 구조물은 생략될 수 있고, 결합 요소는 RF 트랜지스터 증폭기 다이의 게이트, 드레인, 및/또는 소스 단자들을 RF 트랜지스터 증폭기의 별도로 장착된 컴포넌트들 및/또는 리드들에 물리적 및 전기적으로 접속할 수 있다.
본 발명의 실시예들이 이제 도 2 내지 도 12d를 참조하여 더 상세히 논의될 것이다.
도 2는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(100)의 개략적인 단면도이다. 도 2에 도시된 바와 같이, RF 트랜지스터 증폭기(100)는, RF 트랜지스터 증폭기 다이(110), 결합 요소(120), 및 인터커넥트 구조물(130)을 포함한다. RF 트랜지스터 증폭기 다이(110)는, 복수의 단위 셀 트랜지스터(미도시)를 포함하는 III족 질화물 기반의 RF 트랜지스터 증폭기 다이를 포함할 수 있다. 각각의 단위 셀 트랜지스터는, 게이트, 드레인 및 소스를 갖는 전계 효과 트랜지스터(예를 들어, HEMT 트랜지스터)를 포함할 수 있다. 단위 셀 트랜지스터들의 적어도 일부는 전기적으로 병렬로 접속될 수 있다. RF 트랜지스터 증폭기 다이(110)는, 복수의 게이트 단자(122), 복수의 드레인 단자(124) 및 적어도 하나의 소스 단자(126)를 포함할 수 있다. 게이트 단자들(122), 드레인 단자들(124) 및 소스 단자(들)(126)는 모두 RF 트랜지스터 증폭기 다이(110)의 상단측 상에 위치할 수 있다.
도 2에 더 도시된 바와 같이, 결합 요소(120)는 RF 트랜지스터 증폭기 다이(110)의 상위 표면 상에 제공되고, 인터커넥트 구조물(130)은 결합 요소(120)의 상위 표면 상에 제공된다. 따라서, 결합 요소(120)는 RF 트랜지스터 증폭기 다이(110)와 인터커넥트 구조물(130) 사이에 개재될 수 있다. 일부 실시예에서, 결합 요소(120)는, 종래의 반도체 처리 기술들 및/또는 다른 방법들을 이용하여 웨이퍼 레벨 처리 동안(즉, 복수의 RF 트랜지스터 증폭기 다이(110)를 포함하는 반도체 웨이퍼가 개개의 RF 트랜지스터 증폭기 다이들(110)로 다이싱되기 전에) 형성되는 전도성 구조물들(예를 들어, 금속 기둥들 및 패드들)을 포함할 수 있다. 이러한 실시예들에서, 모세관 언더필 재료 등의 언더필 재료는 결합 요소(120)의 전도성 구조물들 사이의 공간을 채우기 위해 주입될 수 있다. 여기서는 결합 요소가 웨이퍼 레벨 처리의 일부로서 형성되더라도, 설명의 편의를 위해 RF 트랜지스터 증폭기 다이(110)와는 별개의 요소인 것으로 설명될 것임에 유의해야 한다. 다른 실시예들에서, 결합 요소(120)는, 예를 들어, 웨이퍼 레벨 처리 단계 동안(즉, 웨이퍼가 개개의 RF 트랜지스터 증폭기 다이들(110)로 다이싱되기 전에) RF 트랜지스터 증폭기 다이(110)에 부착되거나 개개의 RF 트랜지스터 증폭기 다이(110)에 적용될 수 있는, 재배선 층("RDL") 라미네이트 구조물 및/또는 RF 트랜지스터 증폭기 다이(110)와는 별개로 형성될 수 있는 인터포저 등의, 별개의 구조물일 수 있다. 또한, 인터커넥트 구조물(130)은, 아래에서 더 상세히 설명되는 바와 같이, 본 발명의 일부 실시예에서 생략될 수 있다는 점에 유의해야 한다.
게이트 단자들(122), 드레인 단자들(124) 및 소스 단자(들)(126) 3개 모두를 RF 트랜지스터 증폭기 다이의 동일한 측에 위치시키는 것은 많은 이점을 가질 수 있다.
첫째, 이러한 배열은, RF 트랜지스터 증폭기 다이의 반도체 층 구조물을 통해 비아들을 형성하는 것이 더 이상 필요하지 않을 수 있고 일부 경우에 배면측 금속화 프로세스들도 생략될 수 있기 때문에 제조 비용을 감소시킬 수 있다. 더욱이, 소스 단자(들)는 소스 단자들의 제작이 어떠한 추가적인 처리 단계들도 요구하지 않을 수 있도록 종래의 상단측 게이트 및 드레인 단자들을 형성하는데 이용되는 단계들과 동일한 단계들에서 형성될 수 있다.
둘째, 성장 기판의 두께를 감소시키기 위해 소스 비아들(66)을 형성하기 전에 도 1a 내지 도 1f의 RF 트랜지스터 증폭기 다이(10) 등의 종래의 RF 트랜지스터 증폭기 다이 상에서 전형적으로 연마 동작들이 수행된다. 게이트, 드레인, 소스 단자들 3개 모두를 반도체 층 구조물의 상단측 상에 형성하면, 이러한 연마 동작이 생략되거나 적게 수행할 수 있어서, 다시 한번 제조 비용을 절감할 수 있다. 추가로, 더 두꺼운 다이들은 제조 수율에서의 향상을 제공하고(균열 다이 수가 적기 때문), 취급이 쉬워지고, 열 관리 능력을 개선시킬 수 있다.
셋째, 게이트, 드레인 및 소스 단자들 3개 모두가 RF 트랜지스터 증폭기 다이의 상위측에 있기 때문에, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은, 도 2에 도시된 바와 같이, RF 트랜지스터 증폭기 다이가 인터커넥트 구조물 등의 또 다른 기판 상에 스택화된 배열로 장착될 수 있는 플립 칩 배열로 장착될 수 있다. 따라서, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은 게이트 및/또는 드레인 접속들을 위한 본드 와이어들을 포함하지 않을 수 있다. 본드 와이어들은 고유의 인덕턴스를 가지며, 이것은 전형적으로 종래의 RF 트랜지스터 증폭기들의 임피던스 정합 및/또는 고조파 종단 회로들의 인덕턴스 일부를 공급하는데 이용된다. 본드 와이어들에 의해 제공되는 인덕턴스의 양은, 본드 와이어들이 원하는 양의 인덕턴스를 제공하도록 본드 와이어들의 길이 및/또는 단면적(예를 들어, 직경)을 변경함으로써 변경될 수 있다. 불행하게도, 응용들이 더 높은 주파수들로 이동함에 따라, 매우 짧은 본드 와이어들의 인덕턴스조차, 임피던스 정합 및/또는 고조파 종단 회로들에 대한 원하는 양의 인덕턴스를 초과할 수 있다. 이런 일이 발생하면, 정합 네트워크들은 양호한 임피던스 정합을 획득하지 못하거나 및/또는 2차 또는 3차 고조파들을 충분히 종료하지 못할 수 있다. 게다가, 대량 제조에 전형적으로 이용되는 와이어 본딩 장비는 +/-1 mil의 허용 공차를 가질 수 있다, 즉, 임의의 특정한 본드 와이어의 길이는 4 mil (즉, 각각의 본드 와이어의 끝에서 +/-1 mil) 정도만큼 달라질 수 있다는 것을 의미한다. 고주파 응용들의 경우, 본드 와이어의 4 mils와 연관된 인덕턴스의 변화가 상당할 수 있으므로, 본드 와이어들이 원하는 공칭 길이로부터 1-2 mils 너무 짧거나 길다면 정합 회로들의 성능이 저하될 수 있다. 따라서 본드 와이어의 필요성을 감소시키거나 제거함으로써, 향상된 정합 및 더 일관된 성능을 획득될 수 있다.
넷째, 게이트 및 드레인 단자 본드 와이어들의 제거는, 디바이스 동작에 악영향을 미칠 수 있는 원치 않는 고유 게이트-드레인 커패시턴스를 감소시킬 수 있다.
다섯째, RF 트랜지스터 증폭기 다이의 동일한 측에 및 잠재적으로 동일한 평면에 게이트, 드레인 및 소스 단자들 3개 모두를 제공하는 것은, 임피던스 정합, 결합 회로들, 스위치들 등을 위한 커패시터들 또는 인덕터들 등의 다른 회로 요소들을 포함할 수 있는 인터커넥트 구조물 상의 RF 트랜지스터 다이 장착을 용이화할 수 있다.
RF 트랜지스터 증폭기 다이의 동일한 측에 게이트, 드레인 및 소스 단자들 3개 모두를 배치하는 것의 한 추가적인 이점은, RF 트랜지스터 증폭기 다이가 복수의 구역으로 세분될 수 있다는 것이다. 이것은, 예를 들어, 게이트 및/또는 드레인 단자들 중 적어도 하나를 복수의 게이트 및/또는 드레인 단자로 분할함으로써 달성될 수 있다. 각각의 구역은 전기적으로 병렬로 접속되어 각자의 증폭기 유닛들을 형성하는 복수의 단위 셀 트랜지스터를 포함할 수 있다. 상이한 구역들/증폭기 유닛들은, 병렬, 직렬, 서로 선택적으로 접속되는 것 등을 포함한 임의의 적절한 방식으로 접속될 수 있다. 위에서 논의된 바와 같이, RF 트랜지스터 증폭기 다이를 복수의 구역으로 세분하는 것은, (1) 상이한 전력 레벨들에서 최적화된 성능을 갖고, (2) 복수의 상이한 주파수 대역들에서 동작할 수 있고, (3) 단일의 RF 트랜지스터 증폭기 다이를 이용하여 다중 증폭기 회로들을 구현할 수 있고, (4) 향상된 위상 성능을 나타낼 수 있고 및/또는 (5) 중복성을 제공할 수 있는 RF 트랜지스터 증폭기들의 제공을 용이화할 수 있다. 상기 이점들 각각을 제공하는 RF 트랜지스터 증폭기들의 예들이 이제 더 상세히 설명될 것이다. 이들 예들을 설명하기 전에, 다중 구역을 포함하는 본 발명의 소정의 실시예들에 따른 III족 질화물 기반의 RF 트랜지스터 증폭기(200)의 한 예가 먼저 도 3a 내지 도 3f를 참조하여 설명될 것이다.
특히, 도 3a는 III족 질화물 기반의 RF 트랜지스터 증폭기(200)의 개략적인 평면도이다. 도 3b는 도 3a의 라인 3B-3B를 따라 취해진 RF 트랜지스터 증폭기(200)의 개략적인 단면도이다. 도 3c는 RF 트랜지스터 증폭기(200)에 포함된 RF 트랜지스터 증폭기 다이(210)의 반도체 층 구조물과 직접 접촉하는 상단측 금속화 부분을 나타내는 도 3b의 라인 3C-3C를 따라 취해진 개략적인 평면도이다. 도 3d 및 도 3e는 각각 도 3c의 라인 3D-3D 내지 3E-3E를 따라 취해진 RF 트랜지스터 증폭기(200)의 개략적인 단면도들이다. 도 3e는, 재배선 라미네이트 구조물 또는 인쇄 회로 보드 등의 선택사항적 인터커넥트 구조물(300)을 어떻게 포함하고 그 위에 장착될 수 있는지를 보여주는 RF 트랜지스터 증폭기(200)의 단면도이다.
도 3a 및 도 3b를 참조하면, III족 질화물 기반의 RF 트랜지스터 증폭기(200)는, RF 트랜지스터 증폭기 다이(210) 및 RF 트랜지스터 증폭기 다이(210)의 상위 표면에 장착되는 결합 요소(270)를 포함할 수 있다. 도 3f를 참조하여 더 논의되는 바와 같이, RF 트랜지스터 증폭기(200)는 인터커넥트 구조물(300)을 더 포함할 수 있다. 결합 요소(270)는 RF 트랜지스터 증폭기 다이(210)와 인터커넥트 구조물(300) 사이에 있을 수 있고, RF 트랜지스터 증폭기 다이(210)를 인터커넥트 구조물(300)에 전기적으로 접속할 수 있다. RF 트랜지스터 증폭기 다이(210), 결합 요소(270) 및 인터커넥트 구조물(300)은 스택화된 관계 또는 배열일 수 있다.
RF 트랜지스터 증폭기 다이(210)는, 상단측(212) 및 배면측(214)을 갖는 반도체 층 구조물(230)을 포함한다. 상단측 금속화 구조물(220)은 반도체 층 구조물(230)의 상단측(212) 상에 형성되고 하단측 열 층(thermal layer, 240)은 반도체 층 구조물(230)의 하단측(214) 상에 형성될 수 있다. 상단측 금속화 구조물(220)은, 복수의 게이트 단자(222), 복수의 드레인 단자(224) 및 복수의 소스 단자(226) 뿐만 아니라 이하에서 더 상세히 논의될 다른 금속화를 포함한다. RF 트랜지스터 증폭기 다이(210)는 HEMT 기반의 RF 트랜지스터 증폭기 다이일 수 있으며, 이 경우 반도체 층 구조물(230)은 아래에서 더 상세히 논의되는 바와 같이 적어도 채널 층 및 장벽 층을 포함할 수 있다.
각각의 게이트 단자(222)는 RF 트랜지스터 증폭기 다이(210)에 입력되는 제1 외부 회로로부터 RF 신호들을 수신하고 이들 입력 RF 신호들을 다중 구역 RF 트랜지스터 증폭기 다이(210)의 각자의 구역에 결합할 수 있다. 각각의 드레인 단자(224)는 다중 구역 RF 트랜지스터 증폭기 다이(210)의 구역들 중 각자의 것에 의해 증폭된 RF 신호들을 출력할 수 있다.
결합 요소(270)는 상단측 금속화 구조물(220) 상의 RF 트랜지스터 증폭기 다이(210)의 상단 상에 형성된다. 결합 요소(270)는 RF 트랜지스터 증폭기 다이(210)를 인터커넥트 구조물 등의 또 다른 구조물에 접속하는데 이용될 수 있다. 도 3f는, RF 트랜지스터 증폭기 다이(210)를 인쇄 회로 보드 형태의 인터커넥트 구조물(300)에 접속하기 위해 결합 요소(270)가 어떻게 이용될 수 있는지를 나타낸다. 일부 실시예에서, 결합 요소(270)는, 반도체, 및/또는 비-반도체 처리 기술들을 이용하여 웨이퍼 레벨 처리 동안 형성될 수 있다. 다른 실시예들에서, 결합 요소(270)는, 예를 들어 RDL 라미네이트 구조물 또는 인터포저 등의 별개의 구조물을 포함할 수 있다. RDL 라미네이트 구조물이란, 전도성 층 패턴, 및/또는 전도성 비아들을 갖는 기판을 말한다.
도 3a 및 도 3b에 도시된 바와 같이, 결합 요소(270)는, 복수의 게이트 접속 패드(272), 복수의 드레인 접속 패드(274), 및 복수의 소스 접속 패드(276)를 포함한다. 도면들에서 유사한 요소들을 설명하기 위해 2개 부분으로 된 참조 번호가 이용될 수 있고(예를 들어, 드레인 단자 274-2), 전체 참조 번호는 요소의 특정한 인스턴스를 참조하기 위해 이용될 수 있는 반면, 참조 번호의 첫 번째 부분은 요소들을 집합적이라고 참조하기 위해 이용될 수 있다는 점에 유의한다. 이들 접속 패드들(272, 274, 276) 각각은 예를 들어 노출된 구리 패드를 포함할 수 있지만, 본 발명은 이것으로 제한되는 것은 아니다. 각각의 게이트 접속 패드(272)는 하나 이상의 전도성 게이트 기둥(273)에 의해 게이트 단자들(222) 중 각자의 것에 전기적으로 결합될 수 있다. 유사하게, 각각의 드레인 접속 패드(274)는 하나 이상의 전도성 드레인 기둥(275)에 의해 드레인 단자들(224) 중 각자의 것에 전기적으로 결합될 수 있고, 각각의 소스 접속 패드(276)는 하나 이상의 전도성 소스 기둥(277)에 의해 소스 단자들(226) 중 각자의 것에 전기적으로 결합될 수 있다. 도면에 도시되지 않았지만, 결합 요소(270)는 대안으로서 팬-인(fan-in) 구성 또는 팬-아웃(fan-out) 구성을 가질 수 있다.
일부 실시예에서 결합 요소(270)는 웨이퍼 레벨 처리 동작의 일부로서 형성될 수 있다. 예를 들어, 결합 요소(270)는, 게이트 단자들(222) 상에 전도성 게이트 기둥들(273)을, 드레인 단자들(224) 상에 전도성 드레인 기둥들(275)을, 소스 단자들(226) 상에 전도성 소스 기둥들(277)을 형성함으로써 형성될 수 있다. 일부 실시예에서, 전도성 기둥들(273, 275, 277)은 구리 기둥들을 포함할 수 있다. 예를 들어, 전도성 기둥들은, 게이트, 드레인 및 소스 단자들(222, 224, 226) 상에 구리 시드 층을 전기도금하고 그 위에 하나 이상의 마스크를 이용하여 전도성 기둥들(273, 275, 277)을 형성함으로써 형성될 수 있다. 게이트 접속 패드들(272), 드레인 접속 패드들(274), 및 소스 접속 패드들(276)은, 그 다음, 각자의 게이트, 드레인 및 소스 기둥들(273, 275, 277) 상에 형성될 수 있다. 전도성 기둥들(273, 275, 277) 및 접속 패드들(272, 274, 276)은, 유전체 재료를 포함할 수 있는 캡슐화 구조물(미도시) 내에 적어도 부분적으로 배치될 수 있다. 예를 들어, 실리콘 산화물, 실리콘 질화물, 폴리머, 몰딩 화합물, 및/또는 이들의 조합을 포함하는 다양한 유전체 재료가 이용될 수 있다. 유전체 재료는, 게이트 접속 패드들(272), 드레인 접속 패드들(274), 및/또는 소스 접속 패드들(276)을 노출시키도록 처리(예를 들어, 평탄화)될 수 있다. 결합 요소(270)가 웨이퍼 레벨 프로세스들을 이용하여 형성될 때, 복수의 결합 요소(270)가 형성될 수 있고(웨이퍼에 포함된 각각의 RF 트랜지스터 증폭기 다이(210)의 상단에 하나씩), 그 다음, RF 트랜지스터 증폭기 다이(210)가 그 표면 상에 개개의 결합 요소들(270)이 형성된 상태로 단품화될 수 있다.
일부 실시예에서, 결합 요소(270)는 칩-우선(chip-first) 또는 칩-마지막(chip-last) 프로세스로 형성될 수 있다. 칩-우선 프로세스에서, 결합 요소(270)는, 위에서 설명된 방식으로 RF 트랜지스터 증폭기 다이(210)를 포함하는 웨이퍼 상에(또는 대안으로서, 단품화된 RF 트랜지스터 증폭기 다이(210) 상에) 직접 형성될 수 있다. 칩-마지막 프로세스에서, 결합 요소(270)는 임시 캐리어 층(미도시) 상에 형성될 수 있다. 전도성 기둥들(273, 275, 277) 및 접속 패드들(272, 274, 276)은 임시 캐리어 층 상에 칩-우선 프로세스와 유사한 방식으로 형성될 수 있다. 완료될 때, 결합 요소(270)는 임시 캐리어 층으로부터 분리될 수 있고, 그 다음, (웨이퍼 레벨 프로세스 또는 칩 레벨 프로세스로서) RF 트랜지스터 증폭기 다이(210)에 결합될 수 있다.
예를 들어, 인쇄 회로 보드(예를 들어, 다층 인쇄 회로 보드), RDL 라미네이트 구조물, 전도성 비아들 및/또는 패드들을 포함하는 세라믹 기판, 또는 RF 트랜지스터 증폭기 다이(210)로의 적절한 전기 접속을 형성할 수 있는 임의의 결합 등의, 다른 결합 요소(270)가 대안으로서 이용될 수 있다. 일부 구성에서, 본 명세서에서 추가로 논의되는 바와 같이, 결합 요소(270)는 생략될 수 있다.
도 3a 및 도 3b에 나타낸 전도성 기둥들(273, 275, 277) 및 접속 패드들(272, 274, 276)의 배열은 단지 예일 뿐이며, 본 발명으로부터 벗어나지 않고 다른 배열들이 가능하다.
RF 트랜지스터 증폭기 다이(210)의 반도체 층 구조물(230)이 높은 열 전도율을 갖는 실시예들에서, RF 트랜지스터 증폭기 다이(210)의 배면측은, 금속 슬러그, 리드프레임, 또는 플랜지 등의 열 전도성 캐리어 기판 또는 서브마운트 상에 장착되어, RF 트랜지스터 증폭기 다이에 의해 생성된 열의, 증폭기 팩키지로부터의 개선된 열 발산을 제공할 수 있다. 위에서 언급된 바와 같이, 선택사항적 열 층(240)은 반도체 층 구조물(230)의 배면측(214) 상에 형성될 수 있다. 열 층(240)은 RF 트랜지스터 증폭기 다이(210)와 캐리어 기판 또는 서브마운트 사이의 열 전달을 용이화하도록 구성될 수 있다. 일부 실시예에서, 열 층(240)은 공융 층(eutectic layer) 등의 다이 부착 층일 수 있다. 열 층(240)은 공융 또는 다른 금속 접합을 형성하기 위한 금속 층일 수 있다. 일부 실시예에서, 열 층(240)은 열 접착제일 수 있다.
도 3c는 도 3b의 라인 3C-3C를 따라 취해진 RF 트랜지스터 증폭기 다이(210)의 개략적인 평면도로서, 반도체 층 구조물(230)과 접촉하는 상단측 금속화 구조물(220)의 일부를 도시한다. RF 트랜지스터 증폭기 다이(210)는, 전기적으로 서로 병렬로 접속된 복수의 단위 셀 트랜지스터(216)를 포함하는 III족 질화물 기반의 HEMT RF 트랜지스터 증폭기를 포함할 수 있다. 도 3c의 파선 박스는 단위 셀 트랜지스터들(216) 중 하나를 강조한다. 단위 셀 트랜지스터(216)는, 반도체 층 구조물(230)의 아래에 놓인 부분과 함께, 게이트 핑거(252), 드레인 핑거(254), 및 소스 핑거(246)를 포함한다.
도 3c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210)는 복수의 게이트 매니폴드(242) 및 복수의 드레인 매니폴드(244)를 포함한다. 복수의 게이트 핑거(252)는 각각의 게이트 매니폴드(242)로부터 X 방향으로 연장되고, 복수의 드레인 핑거(254)는 각각의 드레인 매니폴드(244)로부터 X 방향으로 연장되며, 소스 핑거들(246)은 게이트 핑거들(242)에 평행하게 연장된다. 이들 요소들 모두는 반도체 층 구조물(230)의 상위 표면 상에 형성될 수 있다. 단위 셀 트랜지스터들(216)을 포함하는 게이트 매니폴드들(242)과 드레인 매니폴드들(244) 사이의 영역은, RF 트랜지스터 증폭기 다이(210)의 활성 영역(218)이라고 지칭된다.
게이트 핑거들(252)은, Ni, Pt, Cu, Pd, Cr, W, 및/또는 WSiN 등의 III족 질화물 기반의 반도체 재료와의 Schottky 접촉을 형성할 수 있는 재료들로 형성될 수 있다. 드레인 핑거들(254) 및 소스 핑거들(246)은, III족 질화물 기반의 재료에 대한 오옴 접촉을 형성할 수 있는 TiAlN 등의 금속을 포함할 수 있다. 게이트 매니폴드/핑거들(242, 252), 드레인 매니폴드/핑거들(244, 254) 및 소스 핑거들(246)을 서로 격리시키는 것을 돕는 유전체 층(또는 일련의 유전체 층)은 RF 트랜지스터 증폭기 다이(210)의 요소들을 더 잘 예시하기 위해 도 3c에 도시되지 않았다.
RF 트랜지스터 증폭기 다이(210)는 복수의 구역(260)으로 세분된다. 각각의 구역(260)은 단위 셀 트랜지스터들(216)의 서브세트를 포함한다. 도 3a 내지 도 3f의 실시예에서, RF 트랜지스터 증폭기 다이(210)는 총 4개의 구역(260-1 내지 260-4)으로 분할되지만, 본 발명의 실시예들은 이것으로 제한되는 것은 아니다. 다른 실시예들에서, RF 트랜지스터 증폭기 다이(210)는, 2개, 3개, 5개, 6개, 7개, 8개, 9개 또는 10개 이상의 구역(260)으로 분할될 수 있다. 실제로, 일부 실시예에서, 많은 수의 상이한 구역(260)이 제공될 수 있다(예를 들어, 예를 들어, 20개 또는 40개 구역). 본 명세서에서 더 상세히 논의되는 바와 같이, RF 트랜지스터 증폭기 다이(210)를 복수의 구역(260)으로 분할하는 것은 많은 이점을 가질 수 있고 RF 트랜지스터 증폭기가 다양한 새롭고 상이한 방식들로 동작하게끔 구성되는 것을 허용할 수 있다.
도 3a 내지 도 3c에서 알 수 있는 바와 같이, 일부 실시예에서, 각각의 구역(260)은, 게이트 매니폴드(242), 드레인 매니폴드(244), 복수의 단위 셀 트랜지스터(216), 게이트 접속 패드(272), 드레인 접속 패드(244) 및 소스 접속 패드(276)를 포함할 수 있다. 구역(260) 내의 게이트 핑거들(252) 모두는 공통 게이트 매니폴드(242)에 전기적으로 접속될 수 있고, 구역(260) 내의 드레인 핑거들(254) 모두는 공통 드레인 매니폴드(244)에 전기적으로 접속될 수 있으며, 소스 핑거들(246) 모두는 공통 소스 단자(226)(후술됨)를 통해 함께 전기적으로 접속될 수 있다. 따라서, 각각의 구역(260) 내의 단위 셀 트랜지스터들(216)은 함께 전기적으로 병렬로 접속될 수 있다.
단위 셀 트랜지스터들(216)은 HEMT 디바이스들일 수 있다. 본 발명의 실시예들을 이용할 수 있는 III족 질화물 기반의 HEMT 디바이스들에 대한 적절한 구조물들은, 예를 들어, 참조에 의해 그 전체 내용이 본 명세서에 포함되는, 발명의 명칭이 "Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same"이고 2002년 6월 6일 공개되고 일반 양도된 미국 특허 공보 제2002/0066908A1호, 발명의 명칭이 "Group-III Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer"이고 2002년 11월 14일 공개된 미국 특허 공보 제2002/0167023A1호, 발명의 명칭이 "Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses"이고 2004년 4월 1일 공개된 미국 특허 공보 제2004/0061129호, 발명의 명칭이 "Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess"이고 2011년 3월 15일 허여된 미국 특허 제7,906,799호, 및 발명의 명칭이 "Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates"이고 2001년 11월 13일 허여된 미국 특허 제6,316,793호에 설명되어 있다.
도 3d 및 도 3e를 참조하면, 반도체 층 구조물(230)은 성장 기판(232) 및 그 표면 상에 형성된 복수의 반도체 층을 포함한다. 도시된 실시예에서, 성장 기판(232) 상에 총 2개의 반도체 층, 즉, 채널 층(234) 및 채널 층(234)의 상단측 상에 있는 장벽 층(236)이 도시되어 있다. 반도체 층 구조물(230)은, 채널 층(234) 아래의 성장 기판(232) 상에 제공될 수 있는 선택사항적 버퍼, 핵형성, 및/또는 천이 층들(미도시) 등의 추가적인 반도체 및/또는 비-반도체 층들을 포함할 수 있다. 예를 들어, SiC 성장 기판(232)과 반도체 층 구조물(230) 나머지 사이에 적절한 결정 구조물 천이를 제공하기 위해 AlN 버퍼 층이 포함될 수 있다. 추가적으로, 예를 들어, 그 전체 내용이 본 명세서에 마치 완전히 개시된 것처럼 참조에 의해 포함되는, 발명의 명칭이 "Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors"인, 2003년 6월 5일 공개되고 일반 양도된 미국 특허 공보 제2003/0102482A1호에 설명된 바와 같이, 스트레인 밸런싱 천이 층(들)이 역시 제공될 수 있다. 성장 기판(232)은, 예를 들어, 4H-SiC 또는 6H-SiC 기판을 포함할 수 있다. 다른 실시예들에서, 성장 기판은 상이한 반도체 재료(예를 들어, III족 질화물 기반의 재료, Si, GaAs, ZnO, InP) 또는 비-반도체 재료(예를 들어, 사파이어)일 수 있거나 이를 포함할 수 있다.
SiC는, III족 질화물 디바이스들의 매우 일반적인 기판 재료들인 사파이어(Al2O3) 또는 실리콘보다 III족 질화물들에 훨씬 더 가까운 결정 격자 정합을 가지고 있다. SiC의 더 가까운 격자 정합은, 사파이어 또는 실리콘 상에서 일반적으로 이용가능한 것들보다 더 높은 품질의 Ⅲ족 질화물 막들을 생성할 수 있다. SiC는 또한, 매우 높은 열 전도성을 가지므로, 실리콘 탄화물 상의 Ⅲ족 질화물 디바이스의 총 출력 전력은, 전형적으로, 사파이어 상에 형성된 동일한 디바이스의 경우와 같이 기판의 열 발산에 의해 제한되지 않는다. 또한, 반-절연성 SiC 기판의 가용성은 디바이스 격리 및 감소된 기생 커패시턴스를 제공할 수 있다.
일부 실시예에서, 채널 층(234)의 전도 대역 가장자리의 에너지가 채널 층과 장벽 층들(234, 236) 사이의 계면에서 장벽 층(236)의 전도 대역 가장자리의 에너지보다 작다면, 채널 층(234)은 AlxGa1-xN 등의 Ⅲ족 질화물 재료이고, 여기서, 0 ≤ x < 1이다. 본 발명의 소정의 실시예들에서, x=0인 것은, 채널 층(234))이 갈륨 질화물(GaN)임을 나타낸다. 채널 층(234)은, InGaN, AlInGaN 등의 다른 Ⅲ족 질화물일 수도 있다. 채널 층(234)은 언도핑되거나 의도하지 않게 도핑될 수 있고, 예를 들어 약 2 nm보다 큰 두께까지 성장될 수 있다. 채널 층(234)은 또한, GaN, AlGaN 등의 초격자 또는 조합들 등의 다층 구조물일 수 있다.
채널 층(234)은 장벽 층(236)의 적어도 일부의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(234)은 또한, 장벽 층(236)보다 큰 전자 친화도를 가질 수 있다. 소정의 실시예들에서, 장벽 층(236)은 약 0.1 nm 내지 약 30 nm 이상의 두께를 갖는 AlN, AlInN, AlGaN 또는 AlInGaN이거나 이들 층들의 조합들이다. 특정한 실시예들에서, 장벽 층(236)은 충분히 두껍고 채널 층(234)과 장벽 층(236) 사이의 계면에서 상당한 캐리어 농도를 유도하기에 충분히 높은 Al 조성과 도핑을 갖는다.
장벽 층(236)은 Ⅲ족 질화물일 수 있고, 채널 층(234)의 밴드갭보다 큰 밴드갭과 채널 층(234)보다 작은 전자 친화도를 가질 수 있다. 소정의 실시예들에서, 장벽 층(236)은 언도핑되거나 n형 도펀트로 약 1019 cm3 미만의 농도까지 도핑된다. 본 발명의 일부 실시예에서, 장벽 층(236)은 AlxGa1-xN이고, 여기서, 0 < x < 1이다. 특정한 실시예들에서, 알루미늄 농도는 약 25 %이다. 그러나, 본 발명의 다른 실시예들에서, 장벽 층(236)은 약 5% 내지 약 100%의 알루미늄 농도를 갖는 AlGaN을 포함한다. 본 발명의 특정한 실시예들에서, 알루미늄 농도는 약 10%보다 크다. 장벽 층(236)은 일부 실시예에서 그레이딩된 층 및/또는 다중 층으로서 구현될 수 있다.
장벽 층(236)과 채널 층(234) 사이의 밴드갭에서의 차이 및 장벽 층(236)과 채널 층(234) 사이의 계면에서의 압전 효과로 인해, 2차원 전자 개스(2DEG)가 채널 층(234)과 장벽 층(236) 사이의 접합부에서 채널 층(234) 내에 유도된다. 2DEG는 각각의 단위 셀 트랜지스터(216)의 소스 영역과 그 연관된 드레인 영역 사이의 전도를 허용하는 고전도성 층으로서 역할하며, 여기서 소스 영역은 소스 핑거(246) 바로 아래에 있는 반도체 층 구조물(230)의 일부이고 트랜지스터 드레인 영역은 대응하는 드레인 핑거(254) 바로 아래에 있는 반도체 층 구조물(230)의 일부이다.
게이트 핑거들(252), 드레인 핑거들(254) 및 소스 핑거들(246) 위에 절연 층(미도시)이 형성될 수 있다. 절연 층은, SiN, SiO2 등의 유전체 재료를 포함할 수 있다.
도 3b 및 도 3d에 도시된 바와 같이, 각각의 소스 단자(226)는 주어진 구역(260)에서 전도성 비아들(247)에 의해 소스 핑거(246)에 물리적 및 전기적으로 접속될 수 있다. 마찬가지로, 도 3e에 도시된 바와 같이, 각각의 게이트 단자(222)는 전도성 비아들(243)에 의해 각자의 게이트 매니폴드(242)에 물리적 및 전기적으로 접속될 수 있다. 드레인 매니폴드들(244) 및 드레인 단자들(224)은 게이트 매니폴드들(242) 및 게이트 단자들(222)과 동일한 설계를 가질 수 있고, 따라서 각각의 드레인 단자(224)는 전도성 비아들(245)에 의해 각자의 드레인 매니폴드(244)에 물리적 및 전기적으로 접속될 수 있다.
단자들(222, 224, 226) 모두가 RF 트랜지스터 증폭기 다이(210)의 상단측 상에 위치하기 때문에, 반도체 층 구조물(230)을 통해 RF 트랜지스터 증폭기 다이(210)의 배면측으로 연장되는 전도성 비아들이 요구되지 않는다. 소스를 접지된 전기 전도성 서브마운트에 접속하는 RF 트랜지스터 증폭기 다이(210)의 배면측 상의 비아들 없이, 서브마운트를 완전히 생략하거나 비-전도성 서브마운트를 이용하는 것이 가능해진다. 또한, RF 트랜지스터 증폭기 다이(210)의 배면측은 개선된 열 발산을 제공하기 위해 히트 싱크 등의 열 전도성 서브마운트 또는 층(240) (도 3b 참조)에 결합될 수 있다. 일부 실시예에서, 열 층(240)은 이러한 열 결합을 용이화할 수 있다. SiC가 (기판(232)을 위한) 기판 재료로서 이용되는 경우, SiC의 개선된 열전도율로 인해 팩키지의 열적 속성들이 더욱 향상될 수 있다.
더욱이, RF 트랜지스터 증폭기 다이(210)의 상단측 상의 모든 단자(222, 224, 226)의 배치는 결합 요소(270)의 이용을 허용하며, 이것은 모든 트랜지스터 접속을 각자의 접속 패드들(272, 274, 276)로 가져올 수 있다. 이것은, 본딩 와이어들을 피하는 접속 방법들을 이용하여 RF 트랜지스터 증폭기 다이(210)가 회로의 다른 요소들(예를 들어, 다른 라우팅 요소들, 접지 요소들, 고조파 및/또는 입력/출력 임피던스 정합 요소들)에 추가로 결합되는 것을 허용할 수 있다.
도 3f는 RF 트랜지스터 증폭기(200)의 개략적인 단면도로서, 여기서 RF 트랜지스터 증폭기(200)는 결합 요소(270)에 장착되는 인터커넥트 구조물(300)을 추가로 포함한다. 결합 요소(270)는 RF 트랜지스터 증폭기 다이(210)를 인터커넥트 구조물(300)에 접속하는데 이용될 수 있다. RF 트랜지스터 증폭기 다이(210) 및 결합 요소(270)는 도 3a 내지 도 3e를 참조하여 위에서 상세하게 논의되었으므로, 이하의 논의는 인터커넥트 구조물(300)에 초점을 맞출 것이다.
인터커넥트 구조물(300)은 RF 트랜지스터 증폭기 다이(210)를 다른 회로 요소에 접속하는데 이용될 수 있다. 예를 들어, 인터커넥트 구조물(300)은, RF 트랜지스터 증폭기 다이(210)의 각자의 구역들(260)(또는 구역 그룹)에 결합될 각자의 RF 신호들을 수신하는 하나 이상의 RF 입력(301), 및 RF 트랜지스터 증폭기 다이(210)로부터 출력되는 각자의 RF 신호들을 수신하는 하나 이상의 RF 출력(308)을 포함할 수 있다. 인터커넥트 구조물(300)은 접지 기준 전압을 각각 수신하는 하나 이상의 접지 입력(309)을 더 포함할 수 있다. 인터커넥트 구조물(300)은, 각자의 게이트 접속 패드들(272)에 결합되도록 구성될 수 있는 복수의 게이트 인터커넥트 패드(372), 각자의 드레인 접속 패드들(274)에 결합되도록 구성될 수 있는 복수의 드레인 인터커넥트 패드(374), 및 결합 요소(270)의 각자의 소스 접속 패드들(276)에 결합하도록 구성될 수 있는 복수의 소스 인터커넥트 패드(376)를 더 포함할 수 있다. 본딩 요소(360)(예를 들어, 땜납 볼들 및/또는 범프들, 전도성 다이 부착 재료 등)는, 게이트, 드레인 및 소스 인터커넥트 패드들(372, 374, 376)을 각자의 게이트, 드레인 및 소스 접속 패드들(272, 274, 276)에 결합하는데 이용될 수 있다.
각각의 게이트, 드레인 및 소스 인터커넥트 패드(372, 374, 376)는 인터커넥트 구조물(300) 내의 하나 이상의 전도성 패턴(320)에 결합될 수 있다. 전도성 패턴들(320)은 인터커넥트 구조물(300) 내에서 다양한 라우팅 및/또는 회로를 제공할 수 있다. 예를 들어, 전도성 패턴들(320)은 게이트 인터커넥트 패드들(372)의 적어도 일부를 하나 이상의 제1 표면 접속 패드(312) 및/또는 각자의 RF 입력들(301)에 접속할 수 있다. 전도성 패턴들(320)은, 유사하게, 드레인 인터커넥트 패드들(374)의 적어도 일부를 하나 이상의 제2 표면 접속 패드(322) 및/또는 각자의 RF 출력들(308)에 접속할 수 있다. 전도성 패턴들(320)은 또한, 소스 인터커넥트 패드(376)를 하나 이상의 제3 표면 접속 패드(332) 및 하나 이상의 접지 패드(309)에 접속할 수 있다. 따라서, 인터커넥트 구조물(300)은, 복수의 제1 표면 접속 패드(312), 복수의 제2 표면 접속 패드(322), 및 복수의 제3 표면 접속 패드(332)를 갖는 표면(예를 들어, 상단 표면)을 가질 수 있다.
전도성 패턴들(320)은 격리 재료(315)로 둘러싸일 수 있다. 일부 실시예에서, 격리 재료(315)는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 폴리머, 몰딩 화합물, 유전체 기판 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 인터커넥트 구조물(300)은 인쇄 회로 보드(PCB)로서 형성될 수 있다. PCB 실시예에서, 격리 재료(315)는 PCB의 기판일 수 있고, 전도성 패턴들(320)은 기판 내에 형성되는 트레이스들 및 도금되거나 금속으로 채워진 비아들일 수 있다.
회로 요소들(350)은 또한, 인터커넥트 구조물(300) 상에 및/또는 인터커넥트 구조물(300) 내부에 형성될 수 있다. 예를 들어, 회로 요소들(350)은, 제1, 제2 및 제3 표면 접속 패드(312, 322, 332) 중 2개 이상 사이에서 (예를 들어, 땜납 또는 다른 본딩을 통해) 결합될 수 있다. 회로 요소들(350)은 다양한 전자적 능력을 RF 트랜지스터 증폭기(200)에 제공할 수 있다. 예를 들어, 회로 요소들(350)은, 임피던스 정합 및/또는 고조파 종단에 이용될 수 있는 (예를 들어, 저항성, 유도성 및 용량성 요소를 포함한) 임피던스를 포함할 수 있다. 전도성 패턴들(320)은 회로 요소들(350)이 다양한 상이한 구성으로 입력 또는 출력 경로들을 따라 결합되는 것을 허용한다.
인터커넥트 구조물(300)의 표면 상에 있는 것으로 도시되어 있지만, 추가적인 회로 요소들(350)은 인터커넥트 구조물(300) 내부에 제공될 수도 있다는 것을 이해할 것이다. 예를 들어, 플레이트 커패시터들, 맞물린 핑거 커패시터들 및/또는 전도성 비아들 사이에 형성된 커패시터들이 인터커넥트 구조물(300) 내에서 구현될 수 있다. 마찬가지로 나선형 인덕터들 또는 다른 유도성 요소들도 인터커넥트 구조물(300) 내에서 구현될 수 있다. 저항성 요소들은, 예를 들어 더 높은 저항의 전도성 재료들을 이용하여 트레이스 세그먼트들 또는 전도성 비아들을 형성함으로써 인터커넥트 구조물(300) 상에 또는 인터커넥트 구조물(300) 내부에 형성될 수 있다. 일부 실시예에서, 회로 요소들(350) 및/또는 전도성 패턴들(320)은, 고조파 종단 회로, 정합 회로, 분할 회로, 결합 회로, 및/또는 바이어싱 회로의 적어도 일부를 제공하도록 구성될 수 있다. 전도성 패턴들(320)의 다른 구성들 및/또는 다른 유형들의 회로 요소들(350)이 본 발명의 범위를 벗어나지 않고 이용될 수 있다. 또한, 도 3f에 나타낸 전도성 패턴들(320) 및 회로 요소들(350)의 구성은 단지 예일 뿐이며 본 발명의 실시예들을 제한하려는 의도가 아님을 이해할 것이다.
일부 실시예에서, 인터커넥트 구조물(300) 및 회로 요소들(350)은 캡슐화 재료(미도시) 내에 선택사항으로서 둘러싸일 수 있다. 캡슐화 재료는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 폴리머, 몰딩 화합물, 또는 이들의 조합을 포함할 수 있다.
도 3f에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210)의 상단측 컨택트와 함께 인터커넥트 구조물(300)의 제공은, 임피던스 정합 및/또는 고조파 종단 등의 추가적인 기능이, 광범위한 와이어 본딩을 이용하지 않고 RF 트랜지스터 증폭기(200)에 편리하게 추가되는 것을 허용한다. 따라서, RF 트랜지스터 증폭기(200)의 기능은, 간단히 상이한 인터커넥트 구조물(300)을 이용함으로써 수정될 수 있다. 와이어 본드들에 대한 감소되거나 제거된 필요성은 또한 (와이어 본드 패드들의 크기들이 다이 크기에 관여하는) 일부 응용에서 감소된 다이 크기를 허용할 수 있고, 따라서 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이는 또한 증가된 통합 밀도를 나타낼 수 있다. 따라서, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이는, 특히 밀리미터파 주파수들 등의 고주파들에서 동작하는 제품들에 대해, 향상된 제품 조립 일관성, 더 높은 수율, 증가된 제품 통합, 감소된 비용 및 향상된 RF 성능을 나타낼 수 있다.
도 3g는 도 3f의 RF 트랜지스터 증폭기(200)와 유사한 RF 트랜지스터 증폭기(200A)의 개략적인 단면도이다. RF 트랜지스터 증폭기들(200 및 200A) 사이의 차이점은, 회로 요소들(350)이 RF 트랜지스터 증폭기 다이(210)에서와 같이 인터커넥트 구조물(300)의 동일한 측 상에 장착되는 인터커넥트 구조물(300A)을 RF 트랜지스터 증폭기(200A)가 포함한다는 점이다. 다른 실시예들에서, 회로 요소들(350)은 인터커넥트 구조물(300, 300A)의 양쪽 주 표면들 상에 제공될 수 있다는 것이 이해될 것이다. 또한, RF 입력들(301), RF 출력들(308), 및 하나 이상의 접지 입력(309)이 인터커넥트 구조물의 어느 한 주 표면 상에 제공될 수 있다는(그리고, 입력들(301, 308 및 309)은 모두 동일한 주 표현 상에 있을 필요는 없다) 것을 이해할 것이다. 이들 상이한 배열들은 상이한 팩키징 방식들을 용이화할 수 있다.
본 명세서에 개시된 기술들은, 정합 회로들에서 요구되는 인덕턴스가 이러한 응용들에서 훨씬 더 낮을 수 있고 그에 따라 전통적인 본드 와이어들의 이용이 너무 많은 인덕턴스를 주입할 수 있기 때문에, 특히, 더 높은 주파수 응용들에서 유익할 수 있다. 추가로, 본드 와이어 길이들에서의 허용 공차들은 더 높은 주파수들에서 더 큰 영향을 미칠 수 있고, 고주파 응용들(특히 더 낮은 전력의 경우)에서 본드 패드들의 크기가 다이의 크기에 영향을 줄 수 있다. 일부 실시예에서, 본 명세서에 개시된 임의의 RF 트랜지스터 증폭기 다이는 1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 다른 실시예들에서, 이들 RF 트랜지스터 증폭기 다이들은 2.5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 역시 다른 실시예들에서, 이들 RF 트랜지스터 증폭기 다이들은 3.1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 역시 추가적인 실시예들에서, 이들 RF 트랜지스터 증폭기 다이들은 5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 일부 실시예에서, 이들 RF 트랜지스터 증폭기 다이들은, 2.5-2.7GHz, 3.4-4.2GHz, 5.1-5.8GHz, 12-18GHz, 18-27GHz, 27-40GHz 또는 40-75GHz 주파수 대역들 또는 그 하위 부분들 중 적어도 하나에서 동작하도록 구성될 수 있다.
전술된 실시예에서, 게이트 매니폴드들(242) 및 게이트 단자들(222)은 별개의 요소들이고, 드레인 매니폴드들(244) 및 드레인 단자들(224)은 별개의 요소들이다(예를 들어, 각각, 비아들(243, 245)에 의해 접속됨). 그러나, 본 발명은 이것으로 제한되는 것은 아니다. 예를 들어, 각각의 게이트 매니폴드(242) 및 그 대응하는 게이트 단자(222)는 단일의 모놀리식 구조물로서 형성될 수 있거나 및/또는 각각의 드레인 매니폴드(244) 및 그 대응하는 드레인 단자(224)는 단일의 모놀리식 구조물로서 형성될 수 있다.
도 3a 내지 도 3f는 HEMT를 포함하는 반도체 층 구조물(230)을 나타내지만, 본 발명으로부터 벗어나지 않고 다른 유형들의 반도체 디바이스들이 반도체 층 구조물(230)에 형성될 수 있다는 것을 이해할 것이다. 예를 들어, 반도체 층 구조물(230)은, MOSFET, DMOS 트랜지스터, MESFET 및/또는 LDMOS 트랜지스터를 포함할 수 있다. 본 기술분야의 통상의 기술자라면, 결합 요소(270)의 이용을 포함한, 반도체 층 구조물(230)의 단일 측 상의 모든 소스/드레인/게이트 컨택트들의 배열은 개선된 접속 가능성 및 양호한 열 성능을 허용할 수 있다는 것을 인식할 것이다.
또한, RF 트랜지스터 증폭기 다이는 다양한 상이한 구성들을 가질 수 있다는 것을 이해할 것이다. 예를 들어, RF 트랜지스터 증폭기 다이는, 상단측 게이트, 드레인 및 소스 단자들(222, 224, 226)을 갖지만, 이들은 또한, 일부 실시예에서, 배면측 게이트, 드레인 및 소스 단자들(222', 224', 226') 중 하나 이상을 가질 수 있다. 이러한 구성이, 도 3b의 단면에 대응하는 RF 트랜지스터 증폭기(200B)의 개략적인 단면도인 도 3h에 개략적으로 도시되어 있다. 도 3h에 도시된 바와 같이, 게이트 비아들(211), 드레인 비아들(213) 및/또는 소스 비아들(215)은, 각자의 게이트, 드레인 및 소스 단자들(222', 224', 226')에 접속되는 반도체 층 구조물(230)을 통해 형성될 수 있다. 설명된 바와 같이, 예를 들어, 2020년 4월 3일에 출원된 미국 특허 가출원 번호 제63/004,985("'985 출원")에서, RF 트랜지스터 증폭기 다이의 배면측 상의 게이트 및 드레인 단자들을 포함시키는 것은, 다양한 더 유연한 임피던스 정합 회로 구현을 허용하는 것 등의 다양한 이점들을 가질 수 있다. '985 출원의 전체 내용은 참조에 의해 본 명세서에 포함된다. 배면측 게이트, 드레인 및 소스 단자들(222', 224', 226') 및/또는 대응하는 게이트, 드레인 및 소스 비아들(211, 213, 215)이 여기서 개시된 임의의 RF 트랜지스터 증폭기 다이에 포함될 수 있다는 것을 이해할 것이다.
위에서 논의된 바와 같이, RF 트랜지스터 증폭기를 복수의 구역(260)으로 분할함으로써, 다수의 새로운 응용이 지원될 수 있다. 하나의 이러한 응용은 복수의 상이한 주파수 대역들에서 동작하는 RF 트랜지스터 증폭기를 제공하는 것이다. III족 질화물 기반의 RF 트랜지스터 증폭기들은, 셀룰러 통신 응용들, 특히 셀룰러 기지국들의 증폭기들로서 널리 이용된다. 그러나, 셀룰러 네트워크는 다양한 대역과 하위 대역에서 동작할 수 있으며, 전형적으로 각각의 하위 대역에 대해 별개의 RF 트랜지스터 증폭기들이 제조된다. 본 발명의 실시예에 따라, 특정한 하위 대역들에서의 동작을 위해 RF 트랜지스터 증폭기 다이의 상이한 구역들(260)을 설계함으로써 2개 이상의 하위 대역에서 동작할 수 있는 단일의 RF 트랜지스터 증폭기가 제공될 수 있다. 그 다음, 셀룰러 라디오 제조자는 상이한 주파수 대역들에서 동작하는 라디오들에서 단일의 RF 트랜지스터 증폭기를 이용하여, 부품들의 재고를 줄이고 소정 부품들의 대량 생산으로 획득될 수 있는 효율성들을 허용할 수 있다. 라디오 제조자는, 라디오 회로를, 라디오의 동작 주파수 대역에서 동작하도록 설계된 구역(260)에 접속된 적절한 게이트 및 드레인 접속 패드들에 접속할 수 있다.
도 4a 및 도 4b는 복수의 상이한 주파수 대역에서 이러한 동작을 지원하는 본 발명의 실시예들에 따른 III족 질화물 기반의 RF 트랜지스터 증폭기(200C)를 나타내는 개략도들이다. 특히, 도 4a는 RF 트랜지스터 증폭기(200C)의 하단면 도면인 반면, 도 4b는 RF 트랜지스터 증폭기(200C)에 포함된 RF 트랜지스터 증폭기 다이(210C)를 통한 단면도이다. 도 4b의 단면도는 상기 도 3c의 단면도에 대응하고(즉, RF 트랜지스터 증폭기 다이(210C)의 반도체 층 구조물(230)의 상위 표면과 접촉하는 금속화를 도시함), 도 3a 내지 도 3e의 RF 트랜지스터 증폭기(200)가 복수의 상이한 주파수 대역들에서의 동작을 지원하도록 어떻게 수정될 수 있는지를 도시한다.
먼저 도 4a를 참조하면, RF 트랜지스터 증폭기 다이(200C)는 인터커넥트 구조물(300C) 상에 장착된 RF 트랜지스터 증폭기 다이(210C)를 포함한다. 결합 요소(도면들에서는 보이지 않음)가 RF 트랜지스터 증폭기 다이(210C)를 인터커넥트 구조물(300C) 상에 장착하는데 이용될 수 있다. 결합 요소는 도 3a 내지 도 3f를 참조하여 위에 나타낸 바와 같이 기둥들 및 패드들을 포함할 수 있거나, 단순히 전도성 범프들(땜납 볼들, 땜납 패드들, 다이 부착 재료 등) 또는 전도성 범프들, 기둥들, 패드들 등의 어떤 조합을 포함할 수 있다.
인터커넥트 구조물(300C)은, 복수의 RF 입력 패드(301-1 내지 301-4) 및 복수의 RF 출력 패드(308-1 내지 308-4)를 포함한다. 총 4개의 RF 입력 패드(301) 및 RF 출력 패드(308)가 도 4a에 도시되어 있지만, 임의의 적절한 수의 RF 입력 패드(301) 및 RF 출력 패드(308)가 제공될 수 있다는 것을 이해할 것이다(예를 들어, 이 예시적인 실시예들에서 각각 2개 내지 10개 이상). RF 입력들(301) 및 RF 출력들(308)은 패드들로서 구현될 필요가 없고 다른 형태들을 취할 수 있다는 것도 역시 이해할 것이다.
그 다음, 도 4b를 참조하면, RF 트랜지스터 증폭기 다이(210C)는 RF 트랜지스터 증폭기 다이(210)와 매우 유사하지만, RF 트랜지스터 증폭기 다이(210)에 포함된 게이트 핑거들(252)의 길이는 상이한 구역들(260-1 내지 260-4)에서 다르다는 것을 알 수 있다. 게이트 핑거(252)의 길이는 전형적으로 주파수의 함수이며, 낮은 주파수들은 더 긴 게이트 핑거들(252)을 갖는다. 도 4b에 도시된 바와 같이, 구역들(260-1 내지 260-4) 각각은, 각각의 구역(260)이 상이한 주파수 대역에서의 동작을 지원하게끔 구성되도록, 상이한 길이들을 갖는 상이한 게이트 핑거들(252)을 갖는다. 라디오들 등의 다른 제품들에 RF 트랜지스터 증폭기 다이들을 설치하는 제조자는 많은 수의 RF 트랜지스터 증폭기(200C)를 구입한 다음, 다양한 상이한 주파수 대역에서 동작하는 라디오들에서 이들 RF 트랜지스터 증폭기들(200C)을 이용할 수 있다. 예를 들어, 많은 셀룰러 라디오들은, 다른 RF 트랜지스터 증폭기 다이들 상에 구현된 각자의 메인 증폭기들에 입력될 RF 신호들의 레벨들을 높이는데 이용되는 전치 증폭기들로서 RF 트랜지스터 증폭기들을 이용한다. RF 트랜지스터 증폭기들(200C)은 매우 다양한 상이한 라디오들에서 이용될 수 있는 다중 주파수 대역 전치 증폭기로서 역할할 수 있다.
도 4a를 다시 참조하면, 각각의 RF 입력 패드(301-1 내지 301-4)는 도 4b에 도시된 게이트 매니폴드들(242-1 내지 242-4) 중 각자의 것에 전기적으로 접속될 수 있다. 마찬가지로, 각각의 RF 출력 패드(308-1 내지 308-4)는 각각의 드레인 매니폴드들(244-1 내지 244-4) 중 각자의 것에 전기적으로 접속될 수 있다. 전술한 바와 같이, 각각의 게이트 매니폴드(242) 및 대응하는 드레인 매니폴드(244)는 구역들(260) 중 상이한 하나를 형성하고, 여기서 각각의 구역(260)(또는 대안으로서 구역들의 그룹들)은 상이한 주파수 대역에서의 동작을 위해 구성된다. RF 트랜지스터 증폭기(200C)는, 예를 들어 특정한 주파수 대역에서 동작하는 라디오에 장착될 수 있고 라디오 회로는, 라디오와 동일한 주파수 대역에서의 동작을 위해 구성된 RF 트랜지스터 증폭기 다이(210C) 상의 구역(260)에 전기적으로 접속된 RF 트랜지스터 증폭기(200C)의 RF 입력 및 출력 패드들(301, 308)에 전기적으로 접속될 수 있다. 다른 구역들(260)은 이용되지 않을 수 있다.
도 4a 및 도 4b의 실시예에서, RF 트랜지스터 증폭기 다이(210C)의 제1 구역(260-1)은 가장 낮은 주파수 대역에서 동작하도록 구성되고(가장 긴 게이트 핑거들(252)을 갖기 때문), 제2 구역(260-2)은 2번째로 가장 낮은 주파수 대역에서 동작하도록 구성되고, 제3 구역(260-3)은 3번째로 가장 낮은 주파수 대역에서 동작하도록 구성되고, 제4 구역(260-4)은 가장 높은 주파수 대역에서 동작하도록 구성된다. 그러나, 구역들(260)은 RF 트랜지스터 증폭기 다이(210C) 내에서 임의의 적절한 방식으로 배열될 수 있다는 것을 이해할 것이다. 예를 들어, 도 4c 및 4d는 도 4b의 RF 트랜지스터 증폭기 다이(210C) 대신에 이용될 수 있는 한 쌍의 RF 트랜지스터 증폭기 다이(210D, 210E)를 나타낸다. RF 트랜지스터 다이(210D)는 2개의 상이한 주파수 대역들에서 동작하도록 구성되고, 각각의 주파수 대역 전용의 2개의 구역(260)을 갖는다(즉, 구역들(260-2 및 260-3)은 더 낮은 주파수 대역에서 동작하도록 구성되고 구역들(260-1 및 260-4)은 더 높은 주파수 대역에서 동작하도록 구성됨). RF 트랜지스터 증폭기 다이(210D)는, RF 트랜지스터 증폭기 다이(210D)에서 이용되는 인터커넥트 구조물은 단지 2개의 RF 입력 패드(301) 및 2개의 RF 출력 패드(308)를 가질 수 있다는 점을 제외하고는, 도 4a의 인터커넥트 구조물(300C)과 유사한 인터커넥트 구조물을 포함하는 RF 트랜지스터 증폭기의 일부일 수 있다. 도 4d의 RF 트랜지스터 증폭기 다이(210E)는, 제2 구역(260-2)이 가장 낮은 주파수 대역에서 동작하도록 구성되고, 제4 구역(260-4)이 2번째로 가장 낮은 주파수 대역에서 동작하도록 구성되고, 제3 구역(260-3)이 3번째로 가장 낮은 주파수 대역에서 동작하도록 구성되고, 제1 구역(260-1)은 가장 높은 주파수 대역에서 동작하도록 구성된 또 다른 변형을 도시한다. 많은 다른 변형이 가능하다.
도 4a 내지 도 4d는, 각각의 구역(260-1 내지 260-4)이 상이한 주파수 대역에서 동작하도록 RF 트랜지스터 증폭기 다이(210)에 포함된 게이트 핑거들(252)의 길이가 변화되는 실시예들을 나타내지만, 본 발명의 실시예들은 이것으로 제한되는 것은 아니다. 도 4e에 도시된 바와 같이, 다른 실시예들에서 드레인 핑거들(254)의 길이는 변경될 수 있다. 이러한 실시예들에서, 게이트 점퍼들(251)은 게이트 핑거들(252)을 중앙 공급하는데 이용될 수 있다. 이러한 실시예에서, 더 높은 주파수 대역들에서 동작하는 구역들에 대해 게이트 핑거들(252) 및 드레인 핑거들(254) 양쪽 모두를 짧게 하는 것이 가능하다. 이들 영역들에서 제공되는 다이 상의 여분의 공간은, 예를 들어 도 4e에 개략적으로 도시된 온칩 입력 임피던스 정합 회로(253) 등의 다른 목적들을 위해 이용될 수 있다.
본 발명의 추가 실시예들에 따라, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 다중 구역 레이아웃을 이용하여 단일의 RF 트랜지스터 증폭기 다이를 이용하는 하나보다 많은 RF 트랜지스터 증폭기 회로를 포함하는 RF 트랜지스터 증폭기들을 구현하는 III족 질화물 기반의 RF 트랜지스터 증폭기들이 제공된다. 도 5a 내지 도 8b는 단일의 RF 트랜지스터 증폭기 다이 상에 복수의 상이한 RF 트랜지스터 증폭기를 포함하는 본 발명의 실시예들에 따른 4개의 예시적인 RF 트랜지스터 증폭기들을 나타낸다.
먼저 도 5a 내지 도 5c를 참조하면, 전기적으로 직렬로 접속된 전치 증폭기 및 메인 증폭기를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200F)가 도시되어 있다. 도 5a는 RF 트랜지스터 증폭기(200F)의 블록도인 반면, 도 5b는 RF 트랜지스터 증폭기 다이(210F) 및 도 5a의 RF 트랜지스터 증폭기(200F)의 결합 요소(270F)의 개략적인 평면도이다. 도 5c는 도 5a의 RF 트랜지스터 증폭기(200F)를 구현하기 위해 RF 트랜지스터 증폭기 다이(210F)의 구역들이 (예를 들어, 인터커넥트 구조물(300F)을 이용하여) 어떻게 인터커넥트될 수 있는지를 나타내는 개략적인 블록도이다.
도 5a에 도시된 바와 같이, RF 트랜지스터 증폭기(200F)는, RF 입력(201), 전치 증폭기(202), 스테이지간 임피던스 정합 네트워크(204), 메인 증폭기(206), 및 RF 출력(209)을 포함한다. 도 5a 내지 도 5c에 도시되지는 않았지만, RF 트랜지스터 증폭기(200F)는 RF 입력(201)과 전치 증폭기(202) 사이에 개재된 입력 정합 네트워크 및/또는 메인 증폭기(206)와 RF 출력(209) 사이에 개재된 출력 정합 네트워크를 더 포함할 수 있다. 포함되는 경우, 입력 정합 네트워크 및/또는 출력 정합 네트워크는 예를 들어 RF 트랜지스터 증폭기(200F)의 인터커넥트 구조물(300F) 상에 또는 인터커넥트 구조물(300F) 내부에 구현될 수 있다.
도 5b에 도시된 바와 같이, RF 트랜지스터 증폭기(200F)에 포함된 RF 트랜지스터 증폭기 다이(210F)는 복수의 구역(260-1 내지 260-4)으로 분할된다. 전술된 바와 같이, 각각의 구역(260)은 복수의 단위 셀 트랜지스터(216)를 포함한다. 특정한 구역(260)의 단위 셀 트랜지스터들은 대응하는 게이트 매니폴드(242) 및 대응하는 드레인 매니폴드(244)에 접속될 수 있다. 게이트 매니폴드들(242)은 각자의 게이트 단자들(222)에 접속될 수 있고, 각자의 게이트 단자들(222)은 결국 각자의 게이트 접속 패드들(272)을 통해 인터커넥트 구조물(300F) 상의 각자의 게이트 인터커넥트 패드들(372)에 결합될 수 있다. 마찬가지로, 드레인 매니폴드들(244)은 각자의 드레인 단자들(224)에 접속될 수 있고, 각자의 드레인 단자들(224)은 결국 각자의 드레인 접속 패드들(274)을 통해 인터커넥트 구조물(300F) 상의 각자의 드레인 인터커넥트 패드들(374)에 결합될 수 있다. 따라서, 특정한 게이트 인터커넥트 패드(372)에 입력되는 RF 신호는 RF 트랜지스터 증폭기 다이(210F)의 대응하는 구역(260)에 의해 증폭될 것이고, 증폭된 신호는 특정한 드레인 인터커넥트 패드(374)에 출력될 것이다.
도 5c는, 단일의 RF 트랜지스터 증폭기 다이(210F)를 이용하여, 전치 증폭기(202), 스테이지간 임피던스 정합 네트워크(204) 및 메인 증폭기(206)를 포함하는 도 5a의 RF 트랜지스터 증폭기(200F)를 제공하도록 RF 트랜지스터 증폭기 다이(210F)의 상이한 구역들(260-1 내지 260-4)이 어떻게 구성될 수 있는지를 나타낸다. 특히, 도 5c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210F)는 인터커넥트 구조물(300F) 상에 장착된다. RF 입력(201)은 인터커넥트 구조물(300F) 상에 구현될 수 있다. 인터커넥트 구조물(300F)은 RF 입력(201)을 게이트 인터커넥트 패드(372-1)에 전기적으로 접속하는 전도성 구조물들(320-1)을 포함할 수 있다. 전술된 바와 같이, 게이트 인터커넥트 패드(372-1)는 RF 트랜지스터 증폭기 다이(210F)의 제1 구역(260-1)에 전기적으로 접속될 수 있다. RF 트랜지스터 증폭기 다이(210F)의 제1 구역(260-1)은 전치 증폭기(202)를 구현할 수 있고, RF 입력(201)에서 입력되는 RF 신호를 증폭할 수 있다. 제1 구역(260-1)은 증폭된 RF 신호를 드레인 인터커넥트 패드(374-1)에 출력할 수 있다. 인터커넥트 구조물(300F) 상의 전도성 구조물들(320-2)은 드레인 인터커넥트 패드(374-1)를 스테이지간 임피던스 정합 네트워크(204)에 전기적으로 접속할 수 있다.
스테이지간 임피던스 정합 네트워크(204)는, 예를 들어, 전치 증폭기(202)의 출력과 메인 증폭기(206)의 입력 사이의 임피던스 정합을 향상시키는 회로를 형성하기 위해 임의의 적절한 구성으로 배열된 인덕터들 및/또는 커패시터들을 포함할 수 있다. 커패시터들은, 예를 들어 인터커넥트 구조물(300F) 상의 표면 장착 컴포넌트들로서 또는 인터커넥트 구조물(300F) 내에 구현된 플레이트 또는 맞물린 핑거 커패시터들로서 구현될 수 있다. 인덕터들은, 예를 들어 인터커넥트 구조물(300F) 상의 표면 장착 컴포넌트들로서, 본드 와이어들로서, 또는 인터커넥트 구조물(300F) 상의 또는 인터커넥트 구조물(300F) 내부의 길쭉한 및/또는 좁은 전도성 트레이스 세그먼트들(나선형 구성들을 가질 수 있음)로서 구현될 수 있다.
인터커넥트 구조물(300F) 상의 및/또는 인터커넥트 구조물(300F) 내부의 전도성 구조물들(320-3)은, 스테이지간 임피던스 정합 네트워크(204)의 출력을, RF 트랜지스터 증폭기 다이(210F)의 구역들(260-2 내지 260-4)에 전기적으로 접속된 게이트 인터커넥트 패드들(372-2 내지 372-4)에 전기적으로 접속할 수 있다. 구역들(260-2 내지 260-4)은 도 5a의 메인 증폭기(206)를 형성한다. 구역들(260-2 내지 260-4)은 서로 전기적으로 병렬로 접속될 수 있고 구역(260-1)에 전기적으로 직렬로 접속될 수 있다. 전치 증폭기(202)에 의해 증폭된 RF 신호들은 RF 신호들이 추가로 증폭되는 구역들(260-2 내지 260-4)에 입력될 수 있다. 메인 증폭기(206)에 의해 출력된 증폭된 RF 신호들은 드레인 인터커넥트 패드들(374-2 내지 374-4)에 전달되고, 전도성 구조물들(320-4)은 증폭된 RF 신호를 인터커넥트 구조물(300F) 상의 패드를 포함할 수 있는 RF 출력(209)까지 운반한다.
도 5a 내지 도 5c는 본 발명의 실시예들에 따른 다중 구역 RF 트랜지스터 증폭기 다이가 복수의 개개의 증폭기를 포함하는 증폭기 회로들을 구현하기 위해 어떻게 이용될 수 있는지의 한 예를 나타낸다. 도 6a 내지 도 6c는 복수의 개개의 증폭기를 포함하는 증폭기 회로의 또 다른 예시적인 구현을 나타내는 유사한 도면들이다.
먼저 도 6a를 참조하면, RF 입력(201), 한 쌍의 전치 증폭기들(202-1, 202-2), 한 쌍의 스테이지간 임피던스 정합 네트워크들(204-1, 204-2), 한 쌍의 메인 증폭기들(206-1, 206-2) 및 RF 출력(209)을 포함하는 RF 트랜지스터 증폭기(200G)가 도시되어 있다. (전기적으로 직렬로 접속된) 전치 증폭기(202-1) 및 메인 증폭기(206-1)는, (전기적으로 직렬로 접속된) 전치 증폭기(202-2) 및 메인 증폭기(206-2)와 전기적으로 병렬로 배열된다. 도 5a 내지 도 5c의 RF 트랜지스터 증폭기(200F)에서와 같이, RF 트랜지스터 증폭기(200G)는, RF 입력(201)과 전치 증폭기들(202-1, 202-2) 사이에 개재된 입력 정합 네트워크, 및/또는 메인 증폭기들(206-1, 206-2)과 RF 출력(209) 사이에 개재된 출력 정합 네트워크를 더 포함할 수 있다.
도 6b에 도시된 바와 같이, RF 트랜지스터 증폭기(200G)에 포함된 RF 트랜지스터 증폭기 다이는 각각의 구역(260)에서 총 8개의 구역(260-1 내지 260-8)으로 분할된다. 각각의 구역(260)의 단위 셀 트랜지스터들은 대응하는 게이트 매니폴드(242) 및 대응하는 드레인 매니폴드(244)에 접속된다. 각각의 게이트 매니폴드(242)는 각자의 게이트 단자(222)에 접속되고, 각자의 게이트 단자(222) 결국 각자의 게이트 접속 패드들(272)을 통해 인터커넥트 구조물(300G) 상의 각자의 게이트 인터커넥트 패드들(372)에 결합된다. 마찬가지로, 각각의 드레인 매니폴드(244)는 각자의 드레인 단자(224)에 접속되고, 각자의 드레인 단자(224)는 결국 각자의 드레인 접속 패드들(274)을 통해 인터커넥트 구조물(300G) 상의 각자의 드레인 인터커넥트 패드들(374)에 결합된다. 따라서, 특정한 게이트 인터커넥트 패드(372)에 입력되는 RF 신호는 RF 트랜지스터 증폭기 다이(210G)의 대응하는 구역(260)에 의해 증폭될 것이고, 증폭된 신호는 특정한 드레인 인터커넥트 패드(374)에 출력될 것이다.
도 6c는 도 6a의 RF 트랜지스터 증폭기(200G)를 구현하기 위해 RF 트랜지스터 증폭기 다이(210G)의 상이한 구역들(260)이 어떻게 인터커넥트될 수 있는지를 나타낸다. 도 6c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210G)는 RF 입력(201) 및 RF 출력(209)을 포함하는 인터커넥트 구조물(300G) 상에 장착된다. 인터커넥트 구조물(300G) 상의 전도성 구조물들(320-1)은, RF 트랜지스터 증폭기(200G)로의 RF 신호 입력을 전치 증폭기들(202-1 및 202-2)에 전달하기 위해 RF 입력(201)을 게이트 인터커넥트 패드들(372-1 및 372-8)에 전기적으로 접속한다. 드레인 인터커넥트 패드(374-1)는 인터커넥트 구조물(300G) 상의 전도성 구조물들(320-2)에 의해 제1 스테이지간 임피던스 정합 네트워크(204-1)에 전기적으로 접속되고, 드레인 인터커넥트 패드(374-8)는 인터커넥트 구조물(300G) 상의 전도성 구조물들(320-3)에 의해 제2 스테이지간 임피던스 정합 네트워크(204-2)에 전기적으로 접속된다. 스테이지간 임피던스 정합 네트워크들(204-1, 204-2)은 스테이지간 임피던스 정합 네트워크(204)와 유사하거나 동일할 수 있으므로, 이에 대한 추가 설명은 생략될 것이다.
인터커넥트 구조물(300G) 상의 전도성 구조물들(320-4)은 스테이지간 임피던스 정합 네트워크(204-1)의 출력을 게이트 인터커넥트 패드들(372-2 내지 372-4)에 전기적으로 접속할 수 있고, 인터커넥트 구조물(300G) 상의 전도성 구조물들(320-5)은 스테이지간 임피던스 정합 네트워크(204-2)의 출력을 게이트 인터커넥트 패드들(372-5 내지 372-7)에 전기적으로 접속할 수 있다. RF 트랜지스터 증폭기 다이(210G)의 구역들(260-2 내지 260-4)은 도 5a의 제1 메인 증폭기(206-1)를 형성하고, RF 트랜지스터 증폭기 다이(210G)의 구역들(260-5 내지 260-7)은 도 5a의 제2 메인 증폭기(206-2)를 형성한다. 메인 증폭기(206-1)에 의해 증폭된 RF 신호들은 드레인 인터커넥트 패드들(374-2 내지 374-4)에 출력되고, 메인 증폭기(206-2)에 의해 증폭된 RF 신호들은 드레인 인터커넥트 패드들(374-5 내지 374-7)에 출력된다. 드레인 인터커넥트 패드들(374-2 내지 374-7)은 서로 전기적으로 접속될 수 있고 인터커넥트 구조물(300G) 상의 전도성 구조물들(320-6)에 의해 RF 출력(209)에 접속될 수 있다.
본 발명의 역시 추가적인 실시예들에 따르면, Doherty 증폭기들은 단일의 RF 트랜지스터 증폭기 다이를 이용하여 구현될 수 있다. 본 기술분야에 알려진 바와 같이, Doherty 증폭기 회로는 제1 및 제2(또는 그 이상의) 전력-결합된 증폭기들을 포함한다. 제1 증폭기는 "메인" 또는 "캐리어" 증폭기라고 하며 제2 증폭기는 "피킹" 증폭기라고 한다. 이들 두 증폭기는 상이하게 바이어스될 수 있다. 예를 들어, 하나의 일반적 Doherty 증폭기 구현에서, 메인 증폭기는 클래스 AB 또는 클래스 B 증폭기를 포함할 수 있는 반면, 피킹 증폭기는 클래스 C 증폭기일 수 있다. Doherty 증폭기는, 포화 상태로부터 백오프된 전력 레벨들에서 동작할 때 평형 증폭기들보다 더 효율적으로 동작할 수 있다. Doherty 증폭기에 입력되는 RF 신호는 (예를 들어, 직교 결합기를 이용하여) 분할되고, 2개의 증폭기의 출력들은 결합된다. 메인 증폭기는 먼저 켜지도록(즉, 더 낮은 입력 전력 레벨들에서) 구성되므로 메인 증폭기만 더 낮은 전력 레벨들에서 동작한다. 입력 전력 레벨이 포화를 향하여 증가하면, 피킹 증폭기가 켜지고 입력 RF 신호가 메인 증폭기와 피킹 증폭기 사이에 분할된다.
도 7a 내지 도 7c는 본 발명의 실시예들에 따른 Doherty RF 트랜지스터 증폭기(200H)를 개략적으로 나타낸다. 도 7a에 도시된 바와 같이, Doherty RF 트랜지스터 증폭기(200H)는, RF 입력(201), 입력 스플리터(203), 메인 증폭기(206), 피킹 증폭기(208), 출력 결합기(207) 및 RF 출력(209)을 포함한다. Doherty RF 트랜지스터 증폭기(200H)는 선택사항으로서 입력 정합 네트워크들 및/또는 출력 정합 네트워크들(미도시)을 포함할 수 있다.
도 7b에 도시된 바와 같이, RF 트랜지스터 증폭기(200H)에 포함된 RF 트랜지스터 증폭기 다이(210H)는 총 4개의 구역(260-1 내지 260-4)으로 분할되며, 각각의 구역(260)은 각자의 게이트 인터커넥트 패드(372) 및 각자의 드레인 인터커넥트 패드(374)와 인터커넥트된다. 도 7c는 입력 스플리터(203)와 출력 결합기(207)가 RF 트랜지스터 증폭기(200H)의 인터커넥트 구조물(300H) 상에서 어떻게 구현될 수 있는지, 및 RF 트랜지스터 증폭기 다이(210H)의 상이한 구역들(260)이 Doherty 증폭기를 구현하기 위해 어떻게 인터커넥트될 수 있는지를 나타낸다. 도 7c에 도시된 특정한 예에서, 2개의 구역(260)은 메인 증폭기(206)를 구현하는데 이용되고 2개의 구역(260)은 피킹 증폭기(208)를 구현하는데 이용된다.
일부 실시예에서, RF 트랜지스터 증폭기 다이(210H)는 훨씬 더 많은 수의 구역(260)(예를 들어, 20개의 구역)을 포함할 수 있다. 이러한 실시예들에서, 상이한 수의 구역들(260)을 메인 및 피킹 증폭기들(206, 208)에 각각 전기적으로 접속하는 상이한 인터커넥트 구조물들(300)이 제공될 수 있다. 예를 들어, 도 7d에 개략적으로 도시된 바와 같이, 제1 인터커넥트 구조물(300I)은 입력 스플리터(203)의 제1 출력과 출력 결합기(207)의 제1 입력을 구역들(260-1 내지 260-10)에 전기적으로 접속할 수 있고, 입력 스플리터(203)의 제2 출력과 출력 결합기(207)의 제2 입력을 구역들(260-11 내지 260-20)에 전기적으로 접속할 수 있다. 도 7e에 도시된 바와 같이, 제2 인터커넥트 구조물(300J)은 입력 스플리터(203)의 제1 출력과 출력 결합기(207)의 제1 입력을 구역들(260-1 내지 260-12)에 전기적으로 접속할 수 있고, 입력 스플리터(203)의 제2 출력과 출력 결합기(207)의 제2 입력을 구역들(260-13 내지 260-20)에 전기적으로 접속하여, 메인 증폭기(206)가 피킹 증폭기(208)에 비해 더 높은 전력 처리 능력들을 갖게 할 수 있다. 다른 분할들을 구현하는 추가적인 인터커넥트 구조물들이 제공될 수 있다. 이러한 방식으로, 단일의 RF 트랜지스터 증폭기 다이(210H)는 일련의 Doherty 증폭기를 제공하기 위해 한 세트의 인터커넥트 구조물들과 연계하여 이용될 수 있다. 이것은, 메인 증폭기와 피킹 증폭기(206, 208) 사이의 상이한 전력 분할들을 구현하는 RF 트랜지스터 증폭기 다이를 설계하고 제작하는 것과 비교하여, 상이한 인터커넥트 구조물들을 설계하고 제작하는 것이 훨씬 더 쉬울 수 있기 때문에 유리하다.
전술된 기술들은 또한, 다른 구성들을 갖는 RF 트랜지스터 증폭기들을 구현하는데 이용될 수 있다.
예를 들어, 도 8a는, 공통-게이트 공통-소스 또는 "CGCS" 구성을 갖는 RF 트랜지스터 증폭기(200K)의 회로도이다. 도 8a에 도시된 바와 같이, RF 트랜지스터 증폭기(200K)는, 제1 "공통 게이트" 트랜지스터 증폭기(217)(즉, 제1 트랜지스터 증폭기(217)의 게이트는 접지에 결합됨), 선택사항적 스테이지간 임피던스 정합 네트워크(204) 및 제2 "공통 소스" 트랜지스터 증폭기(219)(즉, 제2 트랜지스터 증폭기(219)의 소스는 접지에 결합됨)를 포함한다. RF 트랜지스터 증폭기(200K)의 제1 스테이지는 트랜스임피던스 증폭기로서 역할하고 제1 공통 게이트 트랜지스터 증폭기(217)의 소스에서 입력되는 RF 입력 신호의 전류 버퍼 및 전압 증폭기로서 동작한다. 제1 공통 게이트 트랜지스터 증폭기(217)의 드레인은 제2 공통 소스 트랜지스터 증폭기(219)의 게이트에 결합된 DC 또는 AC일 수 있다. 전술된 바와 같이, 목표 주파수 대역의 성능을 향상시키기 위해 선택사항적인 스테이지간 임피던스 정합 네트워크(204)가 제1 공통 게이트 트랜지스터 증폭기(217)의 드레인과 제2 공통 소스 트랜지스터 증폭기(219)의 게이트 사이에 결합될 수 있다. RF 트랜지스터 증폭기(200K)는 향상된 임피던스 정합 대역폭을 나타낼 수 있으며 또한 SiC 기반의 재료 시스템들 상의 III족 질화물로 강화 모드 증폭기를 구현하는 잠재적인 방식이다.
도 8b는 본 발명의 실시예들에 따라 도 8a의 CGCS RF 트랜지스터 증폭기(200K)가 어떻게 구현될 수 있는지를 나타내는 개략도이다. 도 8b에 도시된 바와 같이, CGCS RF 트랜지스터 증폭기(200K)는, RF 입력(201), 공통-게이트 트랜지스터 증폭기(217), 스테이지간 임피던스 정합 네트워크(204), 공통 소스 트랜지스터 증폭기(219) 및 RF 출력(209)을 포함한다. CGCS RF 트랜지스터 증폭기(200K)는 선택사항으로서 입력 정합 네트워크들 및/또는 출력 정합 네트워크들(미도시)을 포함할 수 있다.
도 8b에 도시된 바와 같이, RF 트랜지스터 증폭기(200K)에 포함된 RF 트랜지스터 증폭기 다이는 총 4개의 구역(260-1 내지 260-4)으로 분할된다. 제1 구역(260-1)은 제1 공통 게이트 트랜지스터 증폭기(217)를 구현하는데 이용될 수 있다. RF 입력(201)은 소스 인터커넥트 패드(376-1)에 결합되고 게이트 인터커넥트 패드(372-1)는 전기 접지에 결합되어 공통 게이트 트랜지스터 증폭기(217)를 형성한다. 드레인 인터커넥트 패드(374-1)는 스테이지간 임피던스 정합 네트워크(204)의 입력에 결합될 수 있다. 스테이지간 임피던스 정합 네트워크(204)의 출력은 3개의 나머지 구역(260-2 내지 260-4)에 대한 게이트 인터커넥트 패드들(372-2 내지 372-4)에 출력 신호를 공급하는 전력 스플리터에 결합된다. 이들 구역들은 제2 공통 소스 트랜지스터 증폭기(219)를 구현하는데 이용된다. 스테이지간 임피던스 정합 네트워크(204) 및 전력 스플리터는, 예를 들어, RF 트랜지스터 증폭기(200K)의 인터커넥트 구조물(300K) 상에 구현될 수 있다. 제2 공통 소스 트랜지스터 증폭기(219)의 드레인 인터커넥트 패드들(374-2 내지 374-4)은 RTF 출력(209)에 결합된다.
본 발명의 역시 추가적인 실시예들에 따르면, 하나 이상의 중복 증폭기 회로를 갖는 RF 트랜지스터 증폭기들이 제공될 수 있다. 이들 RF 트랜지스터 증폭기들은 다중 구역 RF 트랜지스터 증폭기 다이를 포함할 수 있으며, 구역들 중 적어도 하나는 초기에 이용되지 않는 중복 구역으로서 지정될 수 있다. 이들 RF 트랜지스터 증폭기들은, 적절하게 동작하지 않는 구역을 바이패스하고 바이패스된 구역 대신에 중복 구역을 회로 내로 스위칭하는데 이용될 수 있는 입력 및 출력 스위칭 네트워크들을 더 포함할 수 있다. 이들 RF 트랜지스터 증폭기들은, RF 트랜지스터 증폭기 다이의 구역이 고장났거나 그렇지 않으면 적절하게 동작하지 않을 때를 검출하는 검출 회로(미도시)를 더 포함할 수 있다. 이러한 고장의 검출시, 입력 및 출력 스위칭 네트워크들은 회로의 고장난 구역으로부터 중복 구역으로 동작을 스위칭하도록 재구성될 수 있다. 도 9는 이러한 중복 증폭기 회로를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200L)의 개략도이다.
도 9에 도시된 바와 같이, RF 트랜지스터 증폭기(200L)는 인터커넥트 구조물(300L) 상에 장착된 RF 트랜지스터 증폭기 다이(210L)를 포함한다. RF 트랜지스터 증폭기 다이(210L)는 4개의 구역(260-1 내지 260-4)으로 분할된다. 구역들(260-1 내지 260-3)은 RF 트랜지스터 증폭기 다이(210L)의 정상 동작에서 이용되는 "1차" 구역이다. 구역(260-4)은 이들 구역들(260-1 내지 260-3) 중 하나 이상에서 고장이 발생하는 경우 구역들(260-1 내지 260-3) 중 하나를 대신하여 스위칭될 수 있는 중복 구역이다.
인터커넥트 구조물(300L)은, 입력 스플리터(333), 3개의 스위치(334-1 내지 334-3) 및 입력 결합기(336)를 포함한다. 입력 스플리터(333)는 인터커넥트 구조물(300L) 상에 제공되는 RF 입력(301)에 접속될 수 있고, RF 입력(201)에서 수신되는 RF 신호들을 입력 스플리터(333)의 3개의 출력 라인 상에서 출력되는 3개의 부분-성분들로 분할할 수 있다. 입력 스플리터(333)의 각각의 출력 라인은 (예를 들어, 인터커넥트 구조물(300L) 상의 전도성 패턴들(320)에 의해) 각자의 RF 스위치(334-1 내지 334-3)에 접속된다. 각각의 RF 스위치(334)는 한 쌍의 출력들을 갖고, RF 스위치(334)의 설정에 따라 RF 스위치(334)의 입력에서 수신된 RF 신호를 2개의 출력 중 하나에 출력할 것이다. RF 스위치(334-1)의 제1 출력은 구역(260-1)에 결합되고, RF 스위치(334-2)의 제1 출력은 구역(260-2)에 결합되며, RF 스위치(334-3)의 제1 출력은 구역(260-3)에 결합된다. 각각의 RF 스위치(334)의 제2 출력은 입력 결합기(336)에 결합된다.
구역들(260-1 내지 260-3)에 전달된 RF 신호들은 증폭된 RF 트랜지스터 증폭기 다이(210L)이다. 도시된 실시예에서, 구역들(260-1 내지 260-3)에 의해 출력된 증폭된 RF 신호들은 결합기(340)에 공급된다. 구역(260-4)의 출력은 또한 결합기(340)에 전달된다. 결합기(340)의 출력은 인터커넥트 구조물(300L) 상의 RF 출력(308)에 결합된다.
동작시, 초기에 각각의 RF 스위치(334)는 그 입력을 그 제1 출력에 접속하도록 설정된다. 그 결과, RF 트랜지스터 증폭기 다이(210L)는, 제1 내지 제3 구역(260-1 내지 260-3)이 RF 입력(301)과 RF 출력(308) 사이에 전기적으로 병렬로 배치된 상태로 동작할 것이다. 제4 구역(260-4)은 RF 스위치들(334)에 의해 RF 입력(301)으로부터 격리된다. 전술된 검출 회로가 RF 트랜지스터 증폭기 다이(210L)의 구역들(260-1 내지 260-3) 중 하나(예를 들어, 제2 구역(260-2))에서 고장이 발생한 것을 검출하면, RF 신호들이 고장난 구역(260-2)에 전달되지 않도록 제어 신호들이 RF 스위치(334-2)의(미도시) 제어 입력들에 전송될 수 있다. 스위치(334-2)를 리셋하는 것은 또한, 구역(260-4)을 제1 및 제3 구역(260-1, 260-3)과 병렬로 배치하여 제4 구역(260-4)이 제2 구역(260-2)을 효과적으로 대체하도록 작용한다. 이러한 방식으로, 온다이 중복 회로들을 갖는 RF 트랜지스터 증폭기들이 제공될 수 있다.
도시된 실시예에서, 4개의 구역(260-1 내지 260-4) 모두가 결합기(340)에 직접 접속되지만, 실제로는 구역 출력들과 결합기(340) 사이에 스위치들을 추가하는 것이 유리할 수 있다. 스위칭된 것 중 3개는 증폭된 RF 신호들을 결합기(340)에 전달할 것이고 제4 스위치는 비활성 구역(260)을 접지에 종단시키도록 설정될 것이다.
RF 트랜지스터 증폭기들이 더 커짐에 따라 발생할 수 있는 또 다른 문제는, 비교적 일정한 파면(wave front)을 갖는 RF 트랜지스터 증폭기의 병렬 증폭 경로들 각각을 RF 입력 신호가 통과하는 것을 보장하는 것이 어려울 수 있다는 점이다. 종래의 RF 트랜지스터 증폭기들에서, RF 신호는 RF 트랜지스터 증폭기의 게이트 단자에 입력될 수 있다. RF 신호는, 게이트 단자로부터, 게이트 단자를 증폭기의 게이트 핑거들에 접속하는 하나 이상의 게이트 매니폴드로 통과한다. RF 신호는, 예를 들어 게이트 단자의 중간에서 입력된 다음, 게이트 단자를 따라, 게이트 단자를 게이트 매니폴드들에 접속하는 기둥들 또는 다른 전도성 구조물들에 이동할 수 있다. 불행하게도, 이 배열에서는, 각각의 게이트 핑거까지의 RF 전송 경로의 전기적 길이가 달라질 수 있고, RF 트랜지스터 증폭기 다이의 중간에 있는 게이트 핑거들과 RF 트랜지스터 증폭기 다이의 말단들 근처에 위치한 게이트 핑거들 사이의 전기적 경로 길이에서의 차이가 상당할 수 있다. 그 결과, 각각의 게이트 핑거에 전달되는 RF 신호들의 부분-성분들의 위상이 달라진다. 이러한 변동으로 인해, 결과적으로 증폭된 RF 신호들이 완벽하게 결합되지 않는다. 증폭된 RF 신호들이 결합되어 드레인 단자에 전달될 때 디바이스의 출력 측에서 역으로 동일한 문제가 경험된다.
본 발명의 실시예들에 따르면, 증폭기의 게이트 핑거들에 걸쳐 위상 일관성을 훨씬 더 엄격하게 유지하는 RF 트랜지스터 증폭기들이 제공된다. 도 10은, 더 양호한 위상 일관성을 유지하기 위해 RF 트랜지스터 증폭기 다이의 복수의 상이한 구역 각각까지의 동일한 길이의 RF 전송 경로들을 갖는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200M)를 나타내는 개략도이다. 아래의 논의는 RF 전송 라인들의 "물리적" 길이들과 "전기적" 길이들 양쪽 모두를 언급한다. 물리적 길이란, RF 전송 라인의 측정된 길이를 말한다. 전기적 길이란, RF 전송 라인을 통과하는 전기 신호가 겪는 RF 전송 라인의 길이를 말한다. 본 기술분야의 통상의 기술자에게 알려진 바와 같이, RF 전송 라인의 전기적 길이는, 예를 들어, RF 전송 라인의 전도성 구조물들에 인접한 유전체 재료의 유전 상수들에 기초하여 변할 수 있다. 따라서, 동일한 물리적 길이를 갖는 2개의 RF 전송 라인들은, 예를 들어, RF 전송 라인들을 형성하는데 있어서 상이한 유전체 재료들이 이용되는 경우, 상이한 전기적 길이들을 가질 수 있다. 위상 일관성을 유지하기 위해, 2개의 RF 전송 라인들의 전기적 길이들은 실질적으로 동일해야 한다. 여기서, "실질적으로"는 +/-5% 이내를 의미한다.
도 10에 도시된 바와 같이, RF 트랜지스터 증폭기(200M)는 인터커넥트 구조물(300M) 상에 장착된 RF 트랜지스터 증폭기 다이(210M)를 포함한다. RF 트랜지스터 증폭기 다이(210M)는 도 10의 개략도에서 인터커넥트 구조물(300M) 아래에 장착되고, 따라서 파선들을 이용하여 도시되어 있다. 인터커넥트 구조물(300M)은, RF 입력(301), 복수의 게이트 인터커넥트 패드(372), 복수의 드레인 인터커넥트 패드(374) 및 RF 출력(308)을 갖는다. 복수의 제1 전송 라인(361)은 RF 입력을 각자의 게이트 인터커넥트 패드(372)에 접속하고, 복수의 제2 전송 라인(363)은 각자의 드레인 인터커넥트 패드(374)를 RF 출력(308)에 접속한다. 각각의 게이트 인터커넥트 패드(372) 및 대응하는 드레인 인터커넥트 패드(374)는 앞서 논의된 바와 같이 RF 트랜지스터 증폭기 다이(210M)의 각자의 구역(260)에 접속된다.
도 10에서 알 수 있는 바와 같이, 제1 전송 라인들(361) 모두는 대략 동일한 길이를 가질 수 있고 제2 전송 라인들(363) 모두는 대략 동일한 길이를 가질 수 있다. 그 결과, RF 입력부(301)에 입력되는 RF 신호들의 부분-성분들이 동시에(즉, 동위상으로) 각자의 게이트 인터커넥트 패드들(372)에 도달할 수 있다. 마찬가지로, 드레인 인터커넥트 패드들(374)에 출력되는 증폭된 RF 신호들은 RF 출력(308)에 동위상으로 전달될 수 있다. 따라서, 다중 구역 RF 트랜지스터 증폭기 다이(210M)의 각각의 구역(260)은 개별적으로 공급받을 수 있고, 제1 및 제2 전송 라인(361, 363)은 동일한 길이를 갖도록 용이하게 형성될 수 있으므로, RF 트랜지스터 증폭기(200M)를 통과하는 RF 신호들에 관해 양호한 위상 균일성을 유지하기가 용이할 수 있다. 더욱이, 이 위상 균일성은 RF 트랜지스터 증폭기 다이(210M)의 크기가 증가하더라도 유지될 수 있다.
다중 구역 RF 트랜지스터 증폭기 다이들은 또한, 증가된 효율 레벨들에서 동작할 수 있는 RF 트랜지스터 증폭기들을 제공하는 것을 용이화할 수 있다. 더 낮은 전력 동작 동안 구역들(260)의 서브세트만을 이용함으로써 더 높은 효율 레벨들이 달성될 수 있다. 도 11a 및 도 11b는, 예를 들어, RF 트랜지스터 증폭기(200N)의 입력 또는 출력 전력 레벨들에 기초하여 이용되는 구역(260)의 수를 조정하도록 설계된 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200N)를 개략적으로 나타낸다.
도 11a는 RF 트랜지스터 증폭기(200N)의 개략도이다. 도 11a에 도시된 바와 같이, RF 트랜지스터 증폭기(200N)는 RF 트랜지스터 증폭기 다이(210N) 및 인터커넥트 구조물(300N)을 포함한다. RF 트랜지스터 증폭기 다이(210N)는, (게이트 및 드레인 인터커넥트 패드들(372-1, 374-1; 372-2, 374-2; 372-3, 374-3; 372-4, 374-4)에 대응하는) 4개의 구역(260-1 내지 260-4)으로 분할된다. 인터커넥트 구조물(300N)은, RF 입력(301), 입력 스위칭 네트워크(342), 게이트 인터커넥트 패드들(372-1 내지 372-4), 드레인 인터커넥트 패드들(374-1 내지 374-4), 출력 스위칭 네트워크(344) 및 RF 출력(308)을 포함한다. 입력 스위칭 네트워크(342)는 RF 입력(301)을 게이트 인터커넥트 패드들(372) 중 하나 이상의 임의의 조합에 접속할 수 있는 행렬 스위치를 포함할 수 있다. 출력 스위칭 네트워크(344)는 RF 출력(308)을 드레인 인터커넥트 패드들(374) 중 하나 이상의 임의의 조합에 접속할 수 있는 행렬 스위치를 포함할 수 있다. RF 신호들의 전력(예를 들어, 입력 전력, 출력 전력 등)을 결정하는 전력 센서 또는 어떤 다른 회로는, 입력 스위치(342) 및 출력 스위치(344)가 어떻게 설정되는지를 결정하는데 이용될 수 있다.
스위칭 네트워크들(342, 344)을 이용하는 것 대신에, 다이의 동작을 최적화하기 위해 단일의 RF 트랜지스터 증폭기 다이와 함께 복수의 상이한 인터커넥트 구조물 중 선택된 하나를 이용하는 것이 그 대신에 가능할 수 있다. 이것이 도 11b를 참조하여 도시되어 있다.
특히, 도 11b의 상단 도면을 참조하면, 낮은 전력 레벨들에서 동작할 RF 트랜지스터 증폭기가 요구되는 경우, 그 RF 입력(301) 및 RF 출력(308)만을 RF 트랜지스터 증폭기 다이(210N)의 단일의 구역(구역 260-2)에 접속하기 위해 하드와이어될 수 있는 제1 인터커넥트 구조물(300N-A)이 이용될 수 있다는 것을 알 수 있다. 도 11b의 중간 도면을 참조하면, 중간 전력 레벨들에서 동작할 RF 트랜지스터 증폭기 다이가 요구되는 경우, 그 RF 입력(301) 및 RF 출력(308)을 RF 트랜지스터 증폭기 다이(210N)의 구역들 중 2개(구역 260-2 및 260-3)에 접속하기 위해 하드와이어될 수 있는 제2 인터커넥트 구조물(300N-B)이 이용될 수 있다는 것을 알 수 있다. 도 11b의 하단 도면을 참조하면, 높은 전력 레벨들에서 동작할 RF 트랜지스터 증폭기 다이가 요구되는 경우, 그 RF 입력(301) 및 RF 출력(308)을 RF 트랜지스터 증폭기 다이(210N)의 4개의 구역(260-1 내지 260-4) 모두에 접속하기 위해 하드와이어될 수 있는 제3 인터커넥트 구조물(300N-C)가 이용될 수 있다는 것을 알 수 있다. 이러한 방식으로, 매우 다양한 상이한 전력 레벨을 이용하는 응용들에서 효율적으로서 동작하도록 구성될 수 있는 단일의 RF 트랜지스터 증폭기 다이(210N)가 설계될 수 있다.
위에서 논의된 본 발명의 실시예들에 따른 다중 구역 RF 트랜지스터 증폭기 다이들은, 편의상 동일한 수의 게이트 단자, 드레인 단자 및 소스 단자를 갖는 것으로 도시되었다. 그러나, 본 발명의 실시예들은 이것으로 제한되지 않는다는 것을 이해할 것이다. 예를 들어, 소스 단자들은 전형적으로 공통 접지 기준에 접속되기 때문에 많은 응용에서 임의의 수의 소스 단자가 제공될 수 있다. 또한, 게이트 단자와 드레인 단자의 수도 동일할 필요는 없다. 예를 들어, 구역들이 인터커넥트 구조물을 통해 어떻게 인터커넥트되는지에 따라 게이트 단자의 수는 드레인 단자 수의 2배가 될 수 있다. 대안으로서, 드레인 단자의 수가 게이트 단자의 수를 초과할 수 있다.
본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은, (팩키징된 RF 트랜지스터 증폭기들을 제공하기 위해 팩키징을 통해 연장되는 리드들 또는 다른 접촉 구조물들을 갖는) 팩키징 재료에 부분적으로 또는 완전히 봉입될 수 있다. 적절한 팩키징 기술들이 이용될 수 있다. 도 12a 내지 도 12d는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들이 팩키징될 수 있는 상이한 방식들의 여러 예를 나타낸다.
특히, 도 12a는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 하나를 포함하는 팩키징된 RF 트랜지스터 증폭기(400)(도 12a에서 일반적으로 420으로 라벨링됨)의 개략적인 단면도이다. 도 12a에 도시된 바와 같이, 팩키징된 RF 트랜지스터 증폭기(400)는 RF 트랜지스터 증폭기(420)가 봉입된 팩키지(410)를 포함한다.
팩키지(410)는, 개방 캐버티(460)를 함께 정의하는 캐리어 기판(430), 측벽들(440) 및 덮개(450)를 포함하는 세라믹 팩키지를 포함한다. (그 인터커넥트 구조물(422)을 포함하는) RF 트랜지스터 증폭기(410)는 개방 캐버티(460) 내의 캐리어 기판(430) 상에 배치된다.
캐리어 기판(430)은 팩키지(410)의 열 관리를 보조하도록 구성된 재료들을 포함할 수 있다. 예를 들어, 캐리어 기판(430)은 구리 및/또는 몰리브덴을 포함할 수 있다. 일부 실시예에서, 캐리어 기판(430)은 다중 층으로 구성되거나 및/또는 비아들/인터커넥트들을 포함할 수 있다. 한 예시적인 실시예에서, 캐리어 기판(430)은 주 표면 중 어느 하나에 구리 클래딩 층들을 갖는 코어 몰리브덴 층을 포함하는 다층 구리/몰리브덴/구리 금속 플랜지일 수 있다. 측벽들(440) 및/또는 덮개(450)는 일부 실시예에서 절연 재료로 형성되거나 이를 포함할 수 있다. 예를 들어, 측벽들(440) 및/또는 덮개(450)는 세라믹 재료들로 형성되거나 이를 포함할 수 있다. 일부 실시예에서, 측벽들(440) 및/또는 덮개(450)는 예를 들어 Al2O3로 형성될 수 있다. 덮개(450)는 에폭시 접착제를 이용하여 측벽들(440)에 접착될 수 있다. 측벽들(440)은, 예를 들어 브레이징을 통해 캐리어 기판(430)에 부착될 수 있다. 리드들(470-1, 470-2)은 측벽들(440)을 통해 연장되도록 구성될 수 있지만, 본 발명의 실시예들은 이것으로 제한되는 것은 아니다. 리드들(470)은, 예를 들어 전도성 다이 부착 재료를 이용하여 인터커넥트 구조물(422)에 결합될 수 있다. 도시된 실시예에서, 리드들(470)은 어떠한 와이어 본드도 이용하지 않고 인터커넥트 구조물(422)에 접속된다.
도 12b는 (도 12b에서 일반적으로 520으로 라벨링된) 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 하나를 오버몰드 플라스틱 팩키지에 포함하는 팩키징된 RF 트랜지스터 증폭기(500)의 개략적인 단면도이다. 팩키징된 RF 트랜지스터 증폭기(500)는 RF 트랜지스터 증폭기(520)가 내부에 봉입된 팩키지(510)를 포함한다.
팩키지(500)는, 캐리어 기판(530), 리드들(540-1, 540-2) 및 오버몰드 플라스틱 재료(550)를 포함한다. (인터커넥트 구조물(522)을 포함하는) RF 트랜지스터 증폭기(520)는 캐리어 기판(530) 상에 배치된다. 리드들(540-1, 5402)은 인터커넥트 구조물(522)에 접속된다(예를 들어, 도 12a를 참조하여 위에서 설명된 것과 동일한 방식으로). 플라스틱 또는 플라스틱 폴리머 화합물일 수 있는 오버몰드 재료(550)는, (인터커넥트 구조물(522)을 포함하는) RF 트랜지스터 증폭기(520) 주위에 사출 몰딩됨으로써, 외부 환경으로부터의 보호를 제공한다.
팩키지(500)의 캐리어 기판(530)은 열 관리를 보조하도록 구성된 재료들을 포함할 수 있다. 예를 들어, 캐리어 기판(530)은 구리 및/또는 몰리브덴을 포함할 수 있다. 일부 실시예에서, 캐리어 기판(530)은 다중 층으로 구성되거나 및/또는 비아들/인터커넥트들을 포함할 수 있다. 일부 실시예에서, 캐리어 기판(530)은, 리드 프레임의 일부인 금속 히트 싱크 또는 플라스틱 오버몰드 플라스틱(550)에 의해 적어도 부분적으로 둘러싸인 금속 슬러그를 포함할 수 있다.
도 12c에 도시된 바와 같이, 다른 실시예들에서, RF 트랜지스터 증폭기 다이 및 결합 요소만이 오버몰드 플라스틱 재료 내에 캡슐화될 수 있고, 인터커넥트 구조물(522) 상의 패드들 또는 다른 구조물들은 RF 트랜지스터 증폭기에 대한 리드들로서 역할할 수 있다. 도 12d에 도시된 바와 같이, 역시 다른 실시예들에서, RF 트랜지스터 증폭기 다이(520), 결합 요소(524) 및 인터커넥트 구조물(522)의 3개 모두가 캡슐화될 수 있다. 디바이스의 다양한 단자(예를 들어, RF 입력 단자, RF 출력 단자, 접지된 단자, 바이어스 전압 단자들 등)에 대한 액세스를 제공하기 위해 캡슐화 재료 내에 개구들이 형성될 수 있다.
본 명세서에서 논의되는 본 발명의 실시예들에 따른 임의의 RF 트랜지스터 증폭기는 도 12a 내지 도 12d에 도시된 팩키지들 등의 팩키지들로 장착될 수 있다는 것을 이해할 것이다.
이상, 본 발명의 실시예들이 도시되어 있는 첨부된 도면들을 참조하여, 본 발명적 개념들의 실시예들이 위에서 설명되었다. 그러나, 본 발명의 개념은 많은 상이한 형태로 구체화될 수 있고, 본 명세서에서 개시된 실시예들로 제한되는 것으로 해석되어서는 안된다. 오히려, 이들 실시예들은, 본 개시내용이 철저하고 완전해지도록, 및 본 발명적 개념의 범위를 본 기술분야의 통상의 기술자에게 충분히 전달할 수 있게 하도록 제공되는 것이다. 유사한 참조 번호는 전체를 통해 유사한 요소를 가리킨다.
용어, 제1, 제2 등이 다양한 요소들을 설명하기 위해 사용될 수도 있지만, 이들 요소들은 이들 용어에 의해 제한되어서는 안 된다는 것을 이해할 것이다. 이들 용어는 한 요소를 또 다른 요소로부터 구분하기 위해서만 사용된다. 예를 들어, 본 발명의 범위로부터 벗어나지 않고, 제1 요소는 제2 요소라고 명명될 수 있고, 마찬가지로 제2 요소는 제1 요소라고 명명될 수 있다. 본 명세서에서 사용될 때, 용어 "및/또는"은 열거된 연관된 항목들 중 하나 이상의 임의의 조합 및 모든 조합을 포함한다.
여기서 사용되는 용어는 특정한 실시예를 설명하기 위한 목적일 뿐이며, 본 발명을 제한하고자 함이 아니다. 본 명세서에서 사용될 때, 용어들 "포함한다(comprise)", "포함하는(comprising)", "포함한다(include)", 및/또는 "포함하는(including)"은, 진술된 피처, 완전체, 단계, 동작, 요소, 및/또는 컴포넌트의 존재를 명시하지만, 하나 이상의 다른 피처, 완전체, 단계, 동작, 요소, 컴포넌트, 및/또는 이들의 그룹의 존재나 추가를 배제하는 것은 아니다.
층, 영역 또는 기판 등의 요소가 또 다른 요소 "상"에 있거나 또 다른 요소 "상으로" 연장된다고 언급될 때, 이 요소는 그 다른 요소 상에 직접 있거나 그 다른 요소 상으로 직접 연장되거나, 또는 중간 요소가 존재할 수도 있다는 것임을 이해할 것이다. 대조적으로, 한 요소가 또 다른 요소 "상에 직접" 있거나 또 다른 요소 "상으로 직접" 연장된다고 언급될 때, 어떠한 중간 요소도 존재하지 않는다. 한 요소가 또 다른 요소에 "접속"되거나 "결합"된다고 언급될 때, 이 요소는 그 다른 요소에 직접 접속되거나 결합될 수 있고, 또는 중간 요소가 존재할 수도 있다는 것을 이해할 것이다. 대조적으로, 한 요소가 또 다른 요소에 "직접 접속"되거나 "직접 결합"된다고 언급될 때, 어떠한 중간 요소도 존재하지 않는다.
"아래" 또는 "위" 또는 "상위" 또는 "하위" 또는 "수평" 또는 "측방향" 또는 "수직" 등의 상대적 용어들은, 본 명세서에서는, 도면에서 예시될 때 하나의 요소, 층, 또는 영역의 또 다른 요소, 층, 또는 영역에 대한 관계를 기술하기 위해 사용될 수 있다. 이들 용어들은 도면들에 도시된 배향 외에도 디바이스의 상이한 배향들을 포괄하도록 의도된 것임을 이해할 것이다.
도면 및 명세서에서, 본 발명의 전형적인 실시예들이 개시되었고, 비록 특정한 용어들이 채용되었지만, 이들은 총칭적 및 설명의 의미로만 사용된 것이지 제한을 위한 것은 아니므로, 본 발명의 범위는 이하의 청구항들에서 개시된다.

Claims (57)

  1. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    Ⅲ족 질화물 기반의 반도체 층 구조물 및 상기 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자, 및 적어도 하나의 소스 단자를 갖는 RF 트랜지스터 증폭기 다이;
    상기 RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물; 및
    상기 게이트 단자들, 상기 드레인 단자들 및 상기 소스 단자를 상기 인터커넥트 구조물에 전기적으로 접속하는, 상기 RF 트랜지스터 증폭기 다이와 상기 인터커넥트 구조물 사이의 결합 요소
    를 포함하는 RF 트랜지스터 증폭기.
  2. 제1항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 상기 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 상기 구역들 중 적어도 하나는 상기 구역들 중 다른 구역과 독립적으로 동작될 수 있는, RF 트랜지스터 증폭기.
  3. 제2항에 있어서, 상기 구역들 중 제1 구역은 제1 주파수 범위에서 RF 신호들을 증폭하도록 구성되고, 상기 구역들 중 제2 구역은 상기 제1 주파수 범위와는 상이한 제2 주파수 범위에서 RF 신호들을 증폭하도록 구성된, RF 트랜지스터 증폭기.
  4. 제2항 또는 제3항에 있어서, 상기 구역들 각각은 각자의 복수의 단위 셀 트랜지스터를 포함하고, 상기 구역들 중 제1 구역 내의 게이트 핑거들은 제1 길이를 갖고 상기 구역들 중 제2 구역 내의 게이트 핑거들은 상기 제1 길이와는 상이한 제2 길이를 갖는, RF 트랜지스터 증폭기.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 RF 증폭기는 제1 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트의 구역들로 RF 신호들을 라우팅하고, 상기 제1 범위의 출력 전력 레벨들과는 상이한 제2 범위의 출력 전력 레벨들에서의 동작을 위해 상기 제1 서브세트와는 상이한 제2 서브세트의 구역들로 RF 신호들을 라우팅하도록 구성된, RF 트랜지스터 증폭기.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기로의 입력과 상기 RF 트랜지스터 증폭기의 출력 사이의 RF 전송 경로로 상기 구역들 중의 구역들을 스위칭하도록 구성가능한 입력 스위칭 네트워크 및 출력 스위칭 네트워크를 더 포함하는 RF 트랜지스터 증폭기.
  7. 제6항에 있어서, 상기 입력 스위칭 네트워크 및 상기 출력 스위칭 네트워크 중 적어도 하나는 상기 인터커넥트 구조물 상에 및/또는 상기 인터커넥트 구조물 내부에 제공되는, RF 트랜지스터 증폭기.
  8. 제2항에 있어서, 상기 구역들 중 하나는 중복 구역(redundant zone)을 포함하고, 상기 RF 트랜지스터 증폭기는 상기 구역들 중 제1 구역으로부터 상기 중복 구역으로 전송 경로를 스위칭하도록 설정될 수 있는 스위치 네트워크를 더 포함하는, RF 트랜지스터 증폭기.
  9. 제2항에 있어서, 상기 구역들 중 제1 구역의 단위 셀 트랜지스터들은 상기 구역들 중 제2 구역의 단위 셀 트랜지스터들과 전기적으로 직렬로 결합된, RF 트랜지스터 증폭기.
  10. 제9항에 있어서, 상기 구역들 중 상기 제1 구역의 단위 셀 트랜지스터들은 전치 증폭기로서 구성되고, 상기 구역들 중 상기 제2 구역의 단위 셀 트랜지스터들은 메인 증폭기로서 구성된, RF 트랜지스터 증폭기.
  11. 제2항에 있어서, 상기 구역들 중 제1 구역의 단위 셀 트랜지스터들은 상기 구역들 중 제2 구역의 단위 셀 트랜지스터들과는 상이한 구성을 갖고, 상기 구역들 중 상기 제1 구역의 단위 셀 트랜지스터들 및 상기 구역들 중 상기 제2 구역의 단위 셀 트랜지스터들은 전기적으로 병렬로 접속된, RF 트랜지스터 증폭기.
  12. 제11항에 있어서, 상기 구역들 중 상기 제1 구역의 단위 셀 트랜지스터들은 Doherty 증폭기의 메인 증폭기로서 구성되고, 상기 구역들 중 상기 제2 구역의 단위 셀 트랜지스터들은 상기 Doherty 증폭기의 피킹 증폭기로서 구성된, RF 트랜지스터 증폭기.
  13. 제2항에 있어서, 상기 구역들 중 제1 구역에 대한 상기 게이트 단자는 접지 접속에 결합되고, 상기 구역들 중 제2 구역에 대한 상기 소스 단자는 접지 접속에 결합되는, RF 트랜지스터 증폭기.
  14. 제13항에 있어서, 상기 제1 구역 및 상기 제2 구역은 공통-게이트 공통-소스 증폭기를 형성하는, RF 트랜지스터 증폭기.
  15. 제13항에 있어서, 상기 제1 구역의 출력과 상기 제2 구역의 입력 사이에 결합된 임피던스 정합 네트워크를 더 포함하는 RF 트랜지스터 증폭기.
  16. 제15항에 있어서, 상기 임피던스 정합 네트워크는 상기 인터커넥트 구조물 상에 및/또는 상기 인터커넥트 구조물 내부에 있는, RF 트랜지스터 증폭기.
  17. 제12항에 있어서, 상기 인터커넥트 구조물은 상기 구역들의 서브세트를 전기적으로 병렬로 접속하는 결합 네트워크를 포함하는, RF 트랜지스터 증폭기.
  18. 제11항에 있어서, 각각의 게이트 단자는 각자의 RF 전송 경로에 의해 상기 RF 트랜지스터 증폭기의 입력에 결합되고, 상기 RF 전송 경로들의 전기적 길이들은 실질적으로 동일한, RF 트랜지스터 증폭기.
  19. 제1항에 있어서, 상기 드레인 단자들 중 제1 드레인 단자는 상기 게이트 단자들 중 제2 게이트 단자에 전기적으로 직렬로 결합되는, RF 트랜지스터 증폭기.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 인터커넥트 구조물은 재배선 층 라미네이트 구조물을 포함하는, RF 트랜지스터 증폭기.
  21. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 인터커넥트 구조물은 인쇄 회로 보드를 포함하는, RF 트랜지스터 증폭기.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서, 상기 인터커넥트 구조물 상에 복수의 회로 요소가 장착되는, RF 트랜지스터 증폭기.
  23. 제22항에 있어서, 상기 회로 요소들은 표면 장착 커패시터 및 표면 장착 인덕터 중 적어도 하나를 포함하는, RF 트랜지스터 증폭기.
  24. 제22항에 있어서, 상기 인터커넥트 구조물에 접속되지 않는 상기 RF 트랜지스터 증폭기 다이의 측면들이 캡슐화되는, RF 트랜지스터 증폭기.
  25. 제2항에 있어서, 각각의 구역은 상기 게이트 단자들 중 각자의 것 및 상기 드레인 단자들 중 각자의 것을 포함하는, RF 트랜지스터 증폭기.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서, 게이트 단자의 수는 드레인 단자의 수와는 상이한, RF 트랜지스터 증폭기.
  27. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    Ⅲ족 질화물 기반의 반도체 층 구조물 및 상기 반도체 층 구조물의 상위 표면 상에 각각 있는 복수의 게이트 단자, 복수의 드레인 단자, 및 소스 단자를 갖는 RF 트랜지스터 증폭기 다이
    를 포함하고,
    상기 RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 상기 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 상기 구역들 중 제1 구역은 상기 구역들 중 제2 구역과 전기적으로 직렬로 결합된, RF 트랜지스터 증폭기.
  28. 제27항에 있어서, 상기 구역들 중 상기 제1 구역은 상기 구역들 중 제3 구역과 전기적으로 병렬로 결합되는, RF 트랜지스터 증폭기.
  29. 제28항에 있어서, 상기 구역들 중 상기 제2 구역은 상기 구역들 중 제4 구역과 전기적으로 병렬로 결합되는, RF 트랜지스터 증폭기.
  30. 제27항 내지 제29항 중 어느 한 항에 있어서,
    상기 RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물; 및
    상기 게이트 단자들, 상기 드레인 단자들 및 상기 소스 단자를 상기 인터커넥트 구조물에 전기적으로 접속하는, 상기 RF 트랜지스터 증폭기 다이와 상기 인터커넥트 구조물 사이의 결합 요소
    를 더 포함하는 RF 트랜지스터 증폭기.
  31. 제27항 내지 제30항 중 어느 한 항에 있어서, 상기 구역들 중 상기 제1 구역의 단위 셀 트랜지스터들은 전치 증폭기로서 구성되고, 상기 구역들 중 상기 제2 구역의 단위 셀 트랜지스터들은 메인 증폭기로서 구성된, RF 트랜지스터 증폭기.
  32. 제27항에 있어서, 상기 구역들 중 상기 제1 구역의 단위 셀 트랜지스터들에 전기적으로 접속된 상기 게이트 단자들 중의 제1 게이트 단자는 접지 접속에 결합되고, 상기 구역들 중 제2 구역의 단위 셀 트랜지스터들에 전기적으로 접속된 상기 소스 단자들 중의 제1 소스 단자는 접지 접속에 결합된, RF 트랜지스터 증폭기.
  33. 제32항에 있어서, 상기 제1 구역 및 상기 제2 구역은 공통-게이트 공통-소스 증폭기를 형성하는, RF 트랜지스터 증폭기.
  34. 제32항 또는 제33항에 있어서, 상기 제1 구역의 출력과 상기 제2 구역의 입력 사이에 결합된 임피던스 정합 네트워크를 더 포함하는 RF 트랜지스터 증폭기.
  35. 제34항에 있어서, 상기 임피던스 정합 네트워크는 상기 RF 트랜지스터 증폭기 다이의 상위 표면 상에 있는 인터커넥트 구조물 상에 및/또는 상기 인터커넥트 구조물 내부에 있는, RF 트랜지스터 증폭기.
  36. 제27항에 있어서, 상기 드레인 단자들 중 제1 드레인 단자는 상기 게이트 단자들 중 제2 게이트 단자에 전기적으로 직렬로 결합되는, RF 트랜지스터 증폭기.
  37. 제30항에 있어서, 상기 인터커넥트 구조물은 재배선 층 라미네이트 구조물 및/또는 인쇄 회로 보드를 포함하는, RF 트랜지스터 증폭기.
  38. 제27항 내지 제37항 중 어느 한 항에 있어서, 각각의 구역은 상기 게이트 단자들 중 각자의 것 및 상기 드레인 단자들 중 각자의 것을 포함하는, RF 트랜지스터 증폭기.
  39. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    Ⅲ족 질화물 기반의 반도체 층 구조물과 복수의 단위 셀 트랜지스터 ―각각의 단위 셀 트랜지스터는 게이트 핑거를 포함함―를 갖는 RF 트랜지스터 증폭기 다이
    를 포함하고,
    상기 게이트 핑거들 중 제1 게이트 핑거는 제1 길이를 갖고, 상기 게이트 핑거들 중 제2 게이트 핑거는 상기 제1 길이와는 상이한 제2 길이를 갖는, RF 트랜지스터 증폭기.
  40. 제39항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 상이한 주파수 대역들에서의 동작을 위해 구성된 복수의 구역으로 분할되고, 상기 게이트 핑거들 중 상기 제1 게이트 핑거는 상기 구역들 중 제1 구역에 있고 상기 게이트 핑거들 상기 제2 게이트 핑거는 상기 구역들 중 제2 구역에 있는, RF 트랜지스터 증폭기.
  41. 제40항에 있어서, 상기 구역들 중 상기 제1 구역은 제1 주파수 범위에서 RF 신호들을 증폭하도록 구성되고, 상기 구역들 중 상기 제2 구역은 상기 제1 주파수 범위와는 상이한 제2 주파수 범위에서 RF 신호들을 증폭하도록 구성된, RF 트랜지스터 증폭기.
  42. 제41항에 있어서,
    상기 RF 트랜지스터 증폭기 다이의 표면 상의 인터커넥트 구조물; 및
    상기 RF 트랜지스터 증폭기 다이를 상기 인터커넥트 구조물에 전기적으로 접속하는, 상기 RF 트랜지스터 증폭기 다이와 상기 인터커넥트 구조물 사이의 결합 요소
    를 더 포함하는 RF 트랜지스터 증폭기.
  43. 제42항에 있어서, 상기 인터커넥트 구조물은 상기 제1 구역에 대응하는 제1 RF 입력 및 상기 제2 구역에 대응하는 제2 RF 입력을 포함하는, RF 트랜지스터 증폭기.
  44. 제43항에 있어서, 복수의 회로 요소가 상기 인터커넥트 구조물 상에 장착되는, RF 트랜지스터 증폭기.
  45. 제44항에 있어서, 상기 회로 요소들은 표면 장착 커패시터 및 표면 장착 인덕터 중 적어도 하나를 포함하는, RF 트랜지스터 증폭기.
  46. 제40항 내지 제45항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기 다이는, 복수의 게이트 단자, 복수의 드레인 단자, 및 적어도 하나의 소스 단자를 더 포함하고, 상기 게이트 단자들 각각은 상기 복수의 구역 중 각자의 것에 결합되는, RF 트랜지스터 증폭기.
  47. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물 기반의 반도체 층 구조물 및 복수의 게이트 매니폴드를 갖는 RF 트랜지스터 증폭기 다이;
    상기 RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물, ―상기 인터커넥트 구조물은 RF 입력을 포함함―;
    상기 RF 트랜지스터 증폭기 다이를 상기 인터커넥트 구조물에 전기적으로 접속하는, 상기 RF 트랜지스터 증폭기 다이와 상기 인터커넥트 구조물 사이의 결합 요소; 및
    상기 RF 입력으로부터 상기 각자의 게이트 매니폴드들로 연장되는 복수의 RF 전송 라인 ―RF 전송 라인들 각각은 실질적으로 동일한 전기적 길이를 가짐―
    을 포함하는 RF 트랜지스터 증폭기.
  48. 제47항에 있어서, 상기 RF 전송 라인들 각각은 실질적으로 동일한 물리적 길이를 갖는, RF 트랜지스터 증폭기.
  49. 제47항 또는 제48항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 상기 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고, 각각의 게이트 매니폴드는 상기 구역들 중 각자의 것의 단위 셀 트랜지스터들에 접속되는, RF 트랜지스터 증폭기.
  50. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물 기반의 반도체 층 구조물을 갖는 RF 트랜지스터 증폭기 다이; 및
    상기 RF 트랜지스터 증폭기 다이의 상위 표면 상의 인터커넥트 구조물 ―상기 인터커넥트 구조물은 RF 입력을 포함함―
    을 포함하고,
    상기 RF 트랜지스터 증폭기 다이는 복수의 구역으로 분할되고, 상기 구역들 각각은 복수의 단위 셀 트랜지스터를 포함하고,
    상기 인터커넥트 구조물은 상기 RF 입력을 상기 복수의 구역들 중 하나 이상에 선택적으로 접속하도록 구성된 스위치 네트워크를 포함하는, RF 트랜지스터 증폭기.
  51. 제50항에 있어서, 상기 구역들 중 제1 구역은 중복 구역이고, 상기 스위치 네트워크는 상기 RF 입력에서 수신된 RF 신호들을 상기 구역들 중 고장을 겪은 구역 대신에 상기 중복 구역으로 라우팅하도록 설정될 수 있는, RF 트랜지스터 증폭기.
  52. 제50항 또는 제51항에 있어서, 상기 구역들 중 적어도 하나는 상기 구역들 중 다른 구역과 독립적으로서 동작되도록 구성된, RF 트랜지스터 증폭기.
  53. 제50항 또는 제51항에 있어서, 상기 RF 증폭기는 제1 범위의 출력 전력 레벨들에서의 동작을 위해 제1 서브세트의 구역들로 RF 신호들을 라우팅하고, 상기 제1 범위의 출력 전력 레벨들과는 상이한 제2 범위의 출력 전력 레벨들에서의 동작을 위해 상기 제1 서브세트와는 상이한 제2 서브세트의 구역들로 RF 신호들을 라우팅하도록 구성된, RF 트랜지스터 증폭기.
  54. 제50항에 있어서, 상기 구역들 중 하나는 중복 구역을 포함하고, 상기 스위치 네트워크는 상기 구역들 중 제1 구역으로부터 상기 중복 구역으로 전송 경로를 스위칭하도록 설정될 수 있는, RF 트랜지스터 증폭기.
  55. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    RF 트랜지스터 증폭기 다이를 포함하고, 상기 RF 트랜지스터 증폭기 다이는,
    복수의 구역으로 분할된 Ⅲ족 질화물 기반의 반도체 층 구조물, ―상기 구역들 각각은 복수의 단위 셀 트랜지스터를 포함함―;
    복수의 게이트 단자, ―각각의 구역의 단위 셀 트랜지스터들은 상기 게이트 단자들 중 각자의 것에 전기적으로 접속됨―;
    상기 복수의 드레인 단자, ―각각의 구역의 단위 셀 트랜지스터들은 상기 드레인 단자들 중 각자의 것에 전기적으로 접속됨―, 및
    적어도 하나의 소스 단자를 포함하는, RF 트랜지스터 증폭기.
  56. 제55항에 있어서, 상기 게이트 단자들, 상기 드레인 단자들 및 상기 적어도 하나의 소스 단자는 모두 상기 반도체 층 구조물의 상위 표면 상에 있는, RF 트랜지스터 증폭기.
  57. 제55항 또는 제56항에 있어서, 상기 구역들 중 적어도 하나는 상기 구역들 중 다른 구역과 독립적으로서 동작될 수 있는, RF 트랜지스터 증폭기.
KR1020237001785A 2020-06-25 2021-06-24 다중 구역 라디오 주파수 트랜지스터 증폭기 KR20230028394A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/911,757 2020-06-25
US16/911,757 US11533024B2 (en) 2020-06-25 2020-06-25 Multi-zone radio frequency transistor amplifiers
PCT/US2021/038799 WO2021262920A2 (en) 2020-06-25 2021-06-24 Multi-zone radio frequency transistor amplifiers

Publications (1)

Publication Number Publication Date
KR20230028394A true KR20230028394A (ko) 2023-02-28

Family

ID=76943163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237001785A KR20230028394A (ko) 2020-06-25 2021-06-24 다중 구역 라디오 주파수 트랜지스터 증폭기

Country Status (6)

Country Link
US (1) US11533024B2 (ko)
EP (1) EP4173036A2 (ko)
JP (1) JP2023531915A (ko)
KR (1) KR20230028394A (ko)
CN (1) CN115803879A (ko)
WO (1) WO2021262920A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287122B2 (en) * 2014-03-17 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method for growing epitaxies of a chemical compound semiconductor
TWI740700B (zh) * 2020-11-03 2021-09-21 長庚大學 氮化鎵轉阻放大器
CN117082730B (zh) * 2023-09-20 2024-02-09 成都华兴大地科技有限公司 一种可气密多层陶瓷结构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
US5990757A (en) 1998-06-05 1999-11-23 Raytheon Company Gallium arsenide monolithic microwave integrated circuits employing thermally bumped devices
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7348842B2 (en) 2005-01-19 2008-03-25 Micro-Mobio Multi-substrate RF module for wireless communication devices
US8796843B1 (en) 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
US9824951B2 (en) * 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10600718B1 (en) 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
EP3133735B1 (en) 2015-08-21 2020-06-17 NXP USA, Inc. Rf amplifier module and methods of manufacture thereof
US9508652B1 (en) * 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
US11410908B2 (en) * 2018-06-26 2022-08-09 Intel Corporation Integrated circuit devices with front-end metal structures
US11791237B2 (en) * 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US10658386B2 (en) * 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
US11417698B2 (en) * 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11837457B2 (en) * 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing

Also Published As

Publication number Publication date
CN115803879A (zh) 2023-03-14
WO2021262920A3 (en) 2022-02-10
WO2021262920A2 (en) 2021-12-30
US20210408976A1 (en) 2021-12-30
US11533024B2 (en) 2022-12-20
EP4173036A2 (en) 2023-05-03
JP2023531915A (ja) 2023-07-26

Similar Documents

Publication Publication Date Title
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
KR20230028394A (ko) 다중 구역 라디오 주파수 트랜지스터 증폭기
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TWI833160B (zh) 具有均勻組件之裝置封裝及其形成方法
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
US12034419B2 (en) RF amplifiers having shielded transmission line structures

Legal Events

Date Code Title Description
WITB Written withdrawal of application