CN115803879A - 多区射频晶体管放大器 - Google Patents

多区射频晶体管放大器 Download PDF

Info

Publication number
CN115803879A
CN115803879A CN202180045155.5A CN202180045155A CN115803879A CN 115803879 A CN115803879 A CN 115803879A CN 202180045155 A CN202180045155 A CN 202180045155A CN 115803879 A CN115803879 A CN 115803879A
Authority
CN
China
Prior art keywords
transistor amplifier
regions
gate
transistor
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180045155.5A
Other languages
English (en)
Inventor
林广模
B·努里
母千里
M·玛贝尔
S·什帕德
A·克姆珀施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115803879A publication Critical patent/CN115803879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

RF晶体管放大器包括具有基于III族氮化物的半导体层结构以及各自都在半导体层结构的上表面上的多个栅极端子、多个漏极端子和至少一个源极端子的的RF晶体管放大器管芯，在RF晶体管放大器管芯的上表面上的互连结构，以及在RF晶体管放大器管芯与互连结构之间将栅极端子、漏极端子和源极端子电连接到互连结构的耦合元件。

Description

多区射频晶体管放大器
技术领域
本申请要求于2020年6月25日提交的美国专利申请序列号No.16/911,757的优先权，其全部内容通过引用并入本文，如同其完整内容在此阐述一样。
技术领域
本发明涉及微电子装置，更具体地涉及射频(“RF”)晶体管放大器。
背景技术
在高频下(诸如，R频带(0.5-1GHz)、S频带(3GHz)、X频带(10GHz)、Ku频带(12-18GHz)、K频带(18-27GHz)、Ka频带(27-40GHz)和V频带(40-75GHz))操作同时要求高功率处置能力的电路变得更加普遍。特别地，现在对用于放大例如500MHz和更高频率(包括微波频率)的RF信号的RF晶体管放大器有很高的需求。这些RF晶体管放大器常常需要表现出高可靠性、良好的线性度和处置高输出功率水平。
大多数RF晶体管放大器采用硅或宽带隙半导体材料(诸如碳化硅(“SiC”)和III族氮化物材料)实现。如本文所使用的，术语“III族氮化物”是指在氮和元素周期表的III族元素(通常是铝(Al)、镓(Ga)和/或铟(In))之间形成的那些半导体化合物。该术语还指三元和四元化合物，诸如AlGaN和AlInGaN。这些化合物具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。
基于硅的RF晶体管放大器通常使用横向扩散金属氧化物半导体(“LDMOS”)晶体管来实现。硅LDMOS RF晶体管放大器可以表现出高水平的线性度，并且制造起来可以相对便宜。基于III族氮化物的RF晶体管放大器通常作为高电子迁移率晶体管(“HEMT”)实现，并且主要用在要求高功率和/或高频率操作的应用中，其中LDMOS RF晶体管放大器可能具有固有的性能限制。
RF晶体管放大器可以包括一个或多个放大级，每个放大级通常被实现为晶体管放大器。为了增加输出功率和电流处置能力，RF晶体管放大器通常以“单位单元(unit cell)”构造实现，其中大量单独“单位单元”晶体管电并联布置。RF晶体管放大器可以被实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。当使用多个RF晶体管放大器管芯时，它们可以串联和/或并联连接。
RF晶体管放大器常常包括匹配电路，诸如(1)阻抗匹配电路，其被设计用于改善RF晶体管放大器管芯与连接到其的传输线之间的阻抗匹配(对于处于放大器的基本操作频率的RF信号)，以及(2)谐波终止电路，其被设计用于至少部分地终止可以在装置操作期间生成的谐波，诸如二阶和三阶谐波。(一个或多个)RF晶体管放大器管芯以及阻抗匹配和谐波终止电路可以被封在封装中。电引线可以从封装延伸，用于将RF晶体管放大器电连接到诸如输入和输出RF传输线和偏置电压源之类的外部电路元件。
如上所述，基于III族氮化物的RF晶体管放大器常常用在高功率和/或高频应用中。通常，在操作期间，基于III族氮化物的RF晶体管放大器管芯内生成大量热量。如果RF晶体管放大器管芯变得太热，那么其性能(例如，输出功率、效率、线性度、增益等)会恶化和/或RF晶体管放大器管芯会损坏。因此，基于III族氮化物的RF晶体管放大器通常安装在可以针对散热进行优化的封装中。
图1A至1D是示意性图示常规的基于III族氮化物的RF晶体管放大器管芯10的各种视图。特别地，图1A是基于III族氮化物的RF晶体管放大器管芯10的示意性平面图，并且图1B是沿着图1A的线1B-1B截取的RF晶体管放大器管芯10的横截面视图。图1C是沿着图1B的线1C-1C截取的示意性横截面视图，示出了RF晶体管放大器管芯10的半导体层结构的顶表面上的金属化，并且图1D是沿着图1C的线1D-1D截取的RF晶体管放大器管芯10的横截面视图。图1E和1F是图示图1A-1D的RF晶体管放大器管芯10可以被封装以分别提供封装的RF晶体管放大器1A和1B的两种示例方式的示意性横截面视图。将认识到，图1A-1F(以及本申请的许多其它图)是高度简化的图，实际的RF晶体管放大器可以包括本文简化的图中未示出的更多单位单元和各种电路系统和元件。
如图1A中所示，RF晶体管放大器管芯10包括暴露在RF晶体管放大器管芯10的顶侧的栅极端子22和漏极端子24。第一电路元件(未示出)可以通过例如键合线(未示出)连接到栅极端子22，并且第二电路元件(未示出)可以通过例如键合线(未示出)连接到漏极端子24。例如，第一电路元件可以将要被放大的输入RF信号传递给RF晶体管放大器管芯10，而第二电路元件可以接收由RF晶体管放大器管芯10输出的放大的RF信号。保护性绝缘层或图案28可以覆盖RF晶体管放大器管芯10的顶表面的其余部分。
参考图1B-1D，RF晶体管放大器管芯10还包括半导体层结构30、顶侧金属化结构20和用作RF晶体管放大器管芯10的源极端子26的背侧金属化结构。
半导体层结构30包括多个半导体层。RF晶体管放大器管芯10可以是基于HEMT的RF晶体管放大器管芯，因此半导体层结构30可以至少包括沟道层和势垒层。参考图1D，在所描绘的示例中，半导体层结构30总共包括三层，即，生长基板32、在生长基板32上形成的半导体沟道层34、与生长基板32相对在沟道层34上形成的半导体势垒层36。生长基板32可以是半导体或绝缘基板(诸如SiC或蓝宝石基板)。即使由非半导体材料形成，生长基板32也被认为是半导体层结构30的一部分。
再次参考图1B，半导体层结构30具有顶侧12和底侧14。顶侧金属化结构20在半导体层结构30的顶侧12上形成，并且源极端子26在半导体层结构30的底侧14上形成。顶侧金属化结构20包括：导电的(通常是金属)栅极歧管42和导电的(通常是金属)漏极歧管44，导电的栅极和漏极通孔43、45、导电的栅极和漏极端子22、24，以及栅极、漏极和源极指52、54、56(下面描述)。栅极歧管42通过栅极通孔43电连接到栅极端子22，并且漏极歧管44通过导电漏极通孔45电连接到漏极端子24。栅极和漏极通孔43、45可以包括例如穿过介电材料(诸如氧化硅或氮化硅)形成的金属柱。
如图1C中所示，RF晶体管放大器管芯10包括多个单位单元晶体管16，其中之一在图1C中以虚线框指示。每个单位单元晶体管16包括栅极指52、漏极指54和源极指56。栅极、漏极和源极指52、54、56在半导体层结构30的上表面上形成并且包括顶侧金属化结构20的一部分。顶侧金属化结构20还包括栅极歧管42和漏极歧管44。栅极指52电连接到栅极歧管42，并且漏极指54电连接到漏极歧管44。源极指56经由延伸穿过半导体层结构30的多个导电源极通孔66电连接到源极端子26(图1B)。导电源极通孔66可以包括完全延伸穿过半导体层结构30的镀金属的通孔。
图1E是包括图1A-1D的RF晶体管放大器管芯10的封装的基于III族氮化物的RF晶体管放大器1A的示意性侧视图。如图1E中所示，封装的RF晶体管放大器1A包括RF晶体管放大器管芯10和开放腔体封装70。封装70包括金属栅极引线72、金属漏极引线74、金属底座76、陶瓷侧壁78和陶瓷盖80。
RF晶体管放大器管芯10安装在由金属底座76、陶瓷侧壁78和陶瓷盖80定义的腔体中在金属底座76(其可以是金属凸缘)的上表面上。RF晶体管放大器管芯10的源极端子26可以直接接触金属底座76。金属底座76可以提供与源极端子26的电连接，并且还可以用作耗散在RF晶体管放大器管芯10中生成的热量的散热结构。热量主要在RF放大器管芯10的上部生成，在那里在例如单位单元晶体管16的沟道区域中生成相对高的电流密度。该热量可以通过源极通孔66和半导体层结构30转移到源极端子26，然后转移到金属底座76。
输入匹配电路90和/或输出匹配电路92也可以安装在封装70内。匹配电路90、92可以是阻抗匹配电路，其将输入到RF晶体管放大器1A或从其输出的RF信号的基本分量的阻抗分别与RF晶体管放大器管芯10的输入端或输出端处的阻抗匹配，和/或可以是谐波终止电路，其被配置为将可以存在于RF晶体管放大器管芯10的输入端或输出端的基本RF信号的谐波接地。可以提供多于一个输入匹配电路90和/或输出匹配电路92。如图1E中示意性所示，输入和输出匹配电路90、92可以安装在金属底座76上。栅极引线72可以通过一根或多根第一键合线82连接到输入匹配电路90，并且输入匹配电路90可以通过一根或多根第二键合线84连接到RF晶体管放大器管芯10的栅极端子22。类似地，漏极引线74可以通过一根或多根第四键合线88连接到输出匹配电路92，并且输出匹配电路92可以通过一个或多个第三键合线86连接到RF晶体管放大器管芯10的漏极端子24。作为电感元件的键合线82、84、86、88可以形成输入和/或输出匹配电路的一部分。栅极引线72和漏极引线74可以延伸穿过陶瓷侧壁78。封装70的内部可以包括充气腔体。
图1F是另一种常规的封装的基于III族氮化物的RF晶体管放大器1B的示意性侧视图。RF晶体管放大器1B与RF晶体管放大器1A的不同之处在于它包括不同的封装70'。封装70'包括金属底座76(其充当金属散热器并且可以被实现为金属块)，以及栅极和漏极引线72'、74'。RF晶体管放大器1B还包括至少部分地包围RF晶体管放大器管芯10、引线72'、74'和金属底座76的塑料包覆成型件78'。RF晶体管放大器1B的其它组件可以与RF晶体管放大器1A的相似编号的组件相同，因此将省略其进一步描述。
发明内容
根据本发明的实施例，提供了RF晶体管放大器，其包括：RF晶体管放大器管芯，其具有基于III族氮化物的半导体层结构以及各自都在所述半导体层结构的上表面上的多个栅极端子、多个漏极端子和至少一个源极端子；在RF晶体管放大器管芯的上表面上的互连结构；以及耦合元件，在RF晶体管放大器管芯与互连结构之间，将所述栅极端子、漏极端子和源极端子电连接到所述互连结构。
在一些实施例中，RF晶体管放大器管芯可以被划分为多个区，其中每个区包括多个单位单元晶体管，并且其中至少一个区可以独立于其它区操作。在此类实施例中，所述区中的第一区可以被配置为放大第一频率范围中的RF信号，并且区中的第二区可以被配置为放大与第一频率范围不同的第二频率范围中的RF信号。在一些实施例中，每个区可以包括相应的多个单位单元晶体管，并且其中区中的第一区中的栅极指可以具有第一长度并且区中的第二区中的栅极指可以具有与第一长度不同的第二长度。在一些实施例中，所述RF放大器可以被配置为将RF信号路由到区的第一子集以在输出功率水平的第一范围中操作，并将RF信号路由到与第一子集不同的区的第二子集以在与第一输出功率水平范围不同的第二输出功率水平范围中操作。
在一些实施例中，RF晶体管放大器还可以包括输入开关网络和输出开关网络，它们可被配置为将所述区中的一些切换到RF晶体管放大器的输入端与RF晶体管放大器的输出端之间的RF传输路径。在一些实施例中，输入开关网络和输出开关网络中的至少一个设置在互连结构上和/或之内。
在一些实施例中，所述区之一包括冗余区，并且所述RF晶体管放大器还包括开关网络，该开关网络可以被设置为将传输路径从区中的第一区切换到冗余区。
在一些实施例中，所述区中的第一区的单位单元晶体管可以与区中的第二区的单位单元晶体管串联电耦合。
在一些实施例中，所述区中的第一区的单位单元晶体管可以被配置为前置放大器，并且所述区中的第二区的单位单元晶体管可以被配置为主放大器。
在一些实施例中，所述区中的第一区的单位单元晶体管可以具有与所述区中的第二区的单位单元晶体管不同的构造，并且所述区中的第一区的单位单元晶体管和所述区中的第二区的单位单元晶体管可以并联电连接。
在一些实施例中，所述区中的第一区的单位单元晶体管被配置为Doherty放大器的主放大器，并且所述区中的第二区的单位单元晶体管被配置为Doherty放大器的峰化放大器。
在一些实施例中，用于所述区中的第一区的栅极端子耦合到接地连接，并且用于所述区中的第二区的源极端子耦合到接地连接。
在一些实施例中，所述区中的第一区和所述区中的第二区可以形成共栅极共源极放大器。
在一些实施例中，所述RF晶体管放大器还可以包括耦合在所述第一区的输出端和所述第二区的输入端之间的阻抗匹配网络。在一些实施例中，所述阻抗匹配网络可以在所述互连结构上和/或内。
在一些实施例中，所述互连结构可以包括并联电连接所述区的子集的组合网络。
在一些实施例中，每个栅极端子可以通过相应的RF传输路径耦合到RF晶体管放大器的输入端，其中所述RF传输路径的电气长度基本相等。
在一些实施例中，漏极端子中的第一漏极端子可以串联电耦合到栅极端子中的第二栅极端子。
在一些实施例中，所述互连结构可以包括再分布层层压结构或印刷电路板。在一些实施例中，多个电路元件安装在所述互连结构上。所述电路元件可以包括例如表面贴装电容器和表面贴装电感器中的至少一种。
在一些实施例中，可以封装不连接到互连结构的RF晶体管放大器管芯的侧面。
在一些实施例中，每个区可以包括栅极端子中的相应栅极端子和漏极端子中的相应漏极端子。
在一些实施例中，栅极端子的数量可以与漏极端子的数量不同。
根据本发明的实施例，提供了RF晶体管放大器，其包括RF晶体管放大器管芯，所述RF晶体管放大器管芯具有基于III族氮化物的半导体层结构以及各自位于半导体层结构的上表面上的多个栅极端子、多个漏极端子和源极端子。RF晶体管放大器管芯被划分为多个区，其中每个区包括多个单位单元晶体管，并且其中所述区中的第一区与所述区中的第二区串联电耦合。
在一些实施例中，所述区中的第一区可以与所述区中的第三区并联电耦合。在一些实施例中，所述区中的第二区可以与所述区中的第四区并联电耦合。
在一些实施例中，所述RF晶体管放大器还可以包括：在RF晶体管放大器管芯的上表面上的互连结构，以及在RF晶体管放大器管芯与互连结构之间将栅极端子、漏极端子和源极端子电连接到互连结构的耦合元件。
在一些实施例中，所述区中的第一区的单位单元晶体管可以被配置为前置放大器，并且所述区中的第二区的单位单元晶体管可以被配置为主放大器。
在一些实施例中，电连接到所述区中的第一区的单位单元晶体管的栅极端子可以耦合到接地连接，并且电连接到所述区中的第二区的单位单元晶体管的源极端子可以耦合到接地连接。在一些实施例中，所述第一区和第二区可以形成共栅极共源极放大器。所述RF晶体管放大器还可以包括耦合在所述第一区的输出端与所述第二区的输入端之间的阻抗匹配网络。所述阻抗匹配网络可以在互连结构上和/或内，该互连结构在RF晶体管放大器管芯的上表面上。
在一些实施例中，漏极端子中的第一漏极端子可以串联电耦合到栅极端子中的第二栅极端子。
在一些实施例中，所述互连结构可以是再分布层层压结构和/或印刷电路板。
在一些实施例中，每个区可以包括栅极端子中的相应栅极端子和漏极端子中的相应漏极端子。
根据本发明的另外实施例，提供了RF晶体管放大器，其包括具有基于III族氮化物的半导体层结构以及多个单位单元晶体管的RF晶体管放大器管芯，每个单位单元晶体管包括栅极指，栅极指中的第一栅极指具有第一长度，并且栅极指中的第二栅极指具有与第一长度不同的第二长度。
在一些实施例中，所述RF晶体管放大器管芯可以被划分为多个区，这些区被配置为在不同频带中操作，并且栅极指中的第一栅极指可以在所述区中的第一区中，并且栅极指中的第二栅极指可以在所述区中的第二区中。在一些实施例中，所述区中的第一区可以被配置为放大第一频率范围中的RF信号，并且所述区中的第二区可以被配置为放大与第一频率范围不同的第二频率范围中的RF信号。在一些实施例中，RF晶体管放大器还可以包括在RF晶体管放大器管芯的表面上的互连结构以及在RF晶体管放大器管芯与互连结构之间将RF晶体管放大器管芯电连接到互连结构的耦合元件。
在一些实施例中，所述互连结构可以包括与第一区对应的第一RF输入端和与第二区对应的第二RF输入端。
在一些实施例中，多个电路元件安装在所述互连结构上。所述电路元件可以包括例如表面贴装电容器和表面贴装电感器中的至少一种。
在一些实施例中，RF晶体管放大器管芯还可以包括多个栅极端子、多个漏极端子和至少一个源极端子，并且其中每个栅极端子可以耦合到所述多个区中相应的区。
根据本发明的另外附加实施例，提供了RF晶体管放大器，其包括：具有基于III族氮化物的半导体层结构和多个栅极歧管(gate manifold)的RF晶体管放大器管芯；在RF晶体管放大器管芯的上表面上的互连结构，该互连结构包括RF输入端；在RF晶体管放大器管芯与互连结构之间将RF晶体管放大器管芯电连接到互连结构的耦合元件；以及从RF输入端延伸到相应的栅极歧管的多条RF传输线，其中每条RF传输线具有基本相同的电气长度。
在一些实施例中，每条RF传输线可以具有基本相同的物理长度。
在一些实施例中，RF晶体管放大器管芯可以被划分为多个区并且每个区可以包括多个单位单元晶体管，并且其中每个栅极歧管可以连接到所述区中相应的区的单位单元晶体管。
根据本发明的另外附加实施例，提供了RF晶体管放大器，其包括具有基于III族氮化物的半导体层结构的RF晶体管放大器管芯和在RF晶体管放大器管芯的上表面上的互连结构，互连结构包括RF输入端。RF晶体管放大器管芯被划分为多个区，其中每个区包括多个单位单元晶体管，并且所述互连结构包括开关网络，该开关网络被配置为选择性地将RF输入端连接到所述多个区中的一个或多个。
在一些实施例中，所述区中的第一区可以是冗余区，并且所述开关网络可以被设置为将在RF输入端处接收到的RF信号路由到冗余区而不是路由到所述区中的经历故障的另一个区。
在一些实施例中，所述区中的至少一个可以被配置为独立于所述区中的其它区而操作。
在一些实施例中，RF放大器可以被配置为将RF信号路由到所述区的第一子集以在输出功率水平的第一范围中操作，并且将RF信号路由到与第一子集不同的所述区的第二子集以在与第一输出功率水平范围不同的第二输出功率水平范围中操作。
在一些实施例中，所述区中的一个可以包括冗余区，并且所述开关网络可以被设置为将传输路径从所述区中的第一区切换到冗余区。
根据本发明的更进一步的实施例，提供了RF晶体管放大器，其包括RF晶体管放大器管芯，该管芯包括被划分为多个区的基于III族氮化物的半导体层结构，其中每个区包括多个单位单元晶体管、多个栅极端子、多个漏极端子以及至少一个源极端子，其中每个区的单位单元晶体管电连接到栅极端子中的相应栅极端子，其中每个区的单位单元晶体管电连接到漏极端子中的相应漏极端子。
在一些实施例中，所述栅极端子、漏极端子和至少一个源极端子可以都在半导体层结构的上表面上。
在一些实施例中，所述区中的至少一个可以独立于所述区中的其它区操作。
附图说明
图1A是常规的基于III族氮化物的RF晶体管放大器管芯的示意性平面图。
图1B是沿着图1A的线1B-1B截取的示意性横截面视图。
图1C是沿着图1B的线1C-1C截取的示意性横截面视图，其图示了直接在半导体层结构的顶表面上形成的金属化层。
图1D是沿着图1C的线1D-1D截取的示意性横截面视图。
图1E是封装在陶瓷封装中的图1A-1D的基于III族氮化物的RF晶体管放大器管芯的示意性横截面视图。
图1F是封装在包覆成型封装中的图1A-1D的基于III族氮化物的RF晶体管放大器管芯的示意性横截面视图。
图2是图示根据本发明的某些实施例的RF晶体管放大器的组件中的一些的示意性横截面视图。
图3A是根据本发明的实施例的包括分立的栅极、漏极和源极端子的RF晶体管放大器的示意性平面图。
图3B是沿着图3A的线3B-3B截取的示意性横截面视图。
图3C是沿着图3B的线3C-3C截取的示意性平面图，其图示了直接接触半导体层结构的顶侧金属化。
图3D是沿着图3C的线3D-3D截取的示意性横截面视图。
图3E是沿着图3C的线3E-3E截取的示意性横截面视图。
图3F是安装在互连结构上的图3A-3E的基于III族氮化物的RF晶体管放大器的示意性横截面视图。
图3G是安装在替代的互连结构上的图3A-3E的基于III族氮化物的RF晶体管放大器的示意性横截面视图。
图3H是图3A-3E的基于III族氮化物的RF晶体管放大器的修改版本的示意性横截面视图。
图4A和4B分别是根据本发明的进一步实施例的支持在多个不同频带中操作的基于III族氮化物的RF晶体管放大器的示意性平面图和示意性横截面视图。
图4C至4E是替代RF晶体管放大器管芯的示意性横截面视图，其可以用来代替包括在图4A-4B的基于III族氮化物的RF晶体管放大器中的RF晶体管放大器管芯。
图5A-5C是根据本发明的实施例的RF晶体管放大器的示意图，其在单个RF晶体管放大器管芯中包括前置放大器和主放大器。
图6A-6C是根据本发明的实施例的RF晶体管放大器的示意图，其在单个RF晶体管放大器管芯中包括两个前置放大器和两个主放大器。
图7A-7D是具有使用单个RF晶体管放大器管芯实现的Doherty放大器配置的RF晶体管放大器的示意图。
图8A是具有共栅极共源极配置的RF晶体管放大器的电路图。
图8B是图示根据本发明的实施例的共栅极共源极RF晶体管放大器的示意图。
图9是根据本发明的实施例的包括冗余放大器电路的RF晶体管放大器的示意图。
图10是图示根据本发明的实施例的RF晶体管放大器的示意图，其具有到RF晶体管放大器管芯的多个不同区的等长RF传输路径。
图11A是根据本发明的实施例的RF晶体管放大器的示意图，其具有带开关电路的互连结构，开关电路可以被用于选择区的不同组合。
图11B是图示RF晶体管放大器管芯可以如何与不同的互连结构配合以提供支持不同功率水平的一系列RF晶体管放大器管芯的示意图。
图12A-12D是根据本发明的实施例的封装的RF晶体管放大器的示意性横截面视图。
具体实施方式
根据本发明的实施例，提供了基于III族氮化物的RF晶体管放大器，其包括被细分为多个不同区的RF晶体管放大器管芯。每个区可以包括多个单位单元晶体管并且可以作为单独的放大器单元操作。可以通过在RF晶体管放大器管芯上形成多个栅极端子和多个漏极端子来将RF晶体管放大器管芯细分为多个区。多个栅极端子、多个漏极端子和一个或多个源极端子可以全都位于RF晶体管放大器管芯的上侧上。RF晶体管放大器管芯可以经由例如耦合元件连接到互连结构。通过将RF晶体管放大器管芯划分为多个可能独立的区，可以支持多种不同的能力。
例如，在一些实施例中，RF晶体管放大器可以包括可以用于选择区的不同组合的开关网络。这可以允许针对特定应用定制RF晶体管放大器。例如，对于低功率应用，开关网络可以只连接沿着RF晶体管放大器的输入端和输出端之间的RF传输路径的少量的区，而对于更高功率应用，大部分或所有区可以切换到RF传输路径中。这可以允许将RF晶体管放大器设置为将提供高效操作的配置。在一些实施例中，开关网络可以在互连结构上提供。而且，在其它实施例中，可以省略开关网络，而是可以代替地提供不同的互连结构，每个互连结构具有硬连线的RF传输线，该RF传输线连接沿着RF晶体管放大器的输入端和输出端之间的RF传输路径的RF晶体管放大器管芯的区的不同组合。在这些实施例中，可以使用共用的RF晶体管放大器管芯并且可以将不同的互连结构附接到沿着RF传输路径插入期望数量的区的RF晶体管放大器管芯。
在其它实施例中，可以提供包括一个或多个内置冗余放大器单元的RF晶体管放大器，冗余放大器单元可以在主放大器单元在操作期间发生故障的情况下使用。
在还有其它实施例中，提供了多区基于III族氮化物的RF晶体管放大器，其具有被配置用于在不同频带中操作的不同区。每个区中的栅极指可以具有不同长度。例如，这些RF晶体管放大器可以简单地通过选择哪个或哪些区连接到外部电路来允许单个RF晶体管放大器用于多种不同应用。这些RF晶体管放大器可以允许单个部件用在多个不同应用中，从而减少部件数并为集成商提供灵活性。
在还有其它实施例中，根据本发明的实施例的多区RF晶体管放大器管芯可以被用于使用单个RF晶体管放大器管芯实现包括多个RF晶体管放大器的RF放大器。例如，一种常见的RF放大器配置包括串联电连接的前置放大器和主放大器。这种放大器配置还可以包括输入匹配网络、级间匹配网络和输出匹配网络中的一个或多个。根据本发明的实施例，RF晶体管放大器管芯的区的第一子集可以被用于实现前置放大器，并且RF晶体管放大器管芯的区的第二子集可以被用于实现主放大器。互连结构可以被用于将前置放大器和主放大器串联电连接，并且匹配网络也可以至少部分地在互连结构中和/或在互连结构上实现。可以使用相同的技术来使用单个RF晶体管放大器管芯来实现并联的多个放大器(例如，Doherty放大器配置)，或者具有其它独特配置(诸如共栅极共源极配置)的RF晶体管放大器。而且，如上面所讨论的，可以使用不同的插入部件(或互连结构上的开关网络)来改变这些多放大器电路中的每个放大器中包括的区的数量。这可以有利地减少所需的RF晶体管放大器设计的数量。
常规RF晶体管放大器的一个问题是：输入RF信号在不同时间到达RF晶体管放大器管芯的不同栅极指，并因此在管芯的不同部分中放大的RF信号的子分量彼此在某种程度上异相。这会导致性能降级。根据本发明的实施例的RF晶体管放大器可以减少或甚至消除这个问题，因为到相应区的RF传输路径的电气长度可以相等(例如，在互连结构中)，使得提供给不同区的RF信号的子分量是同相的。
根据一些实施例，提供了RF晶体管放大器，其包括RF晶体管放大器管芯，所述RF晶体管放大器管芯具有基于III族氮化物的半导体层结构以及各自都在半导体层结构的上表面上的多个栅极端子、多个漏极端子和至少一个源极端子。互连结构安装在RF晶体管放大器管芯的上表面上，并且在RF晶体管放大器管芯和互连结构之间提供将所述栅极端子、漏极端子和源极端子电连接到互连结构的耦合元件。RF晶体管放大器管芯可以被划分为多个区，其中每个区包括多个单位单元晶体管。在一些实施例中，所述区中的至少一个区可以独立于所述区中的其它区操作。
在一个具体实施例中，所述区中的第一区可以被配置为放大第一频率范围中的RF信号，并且所述区中的第二区可以被配置为放大与第一频率范围不同的第二频率范围中的RF信号。在这种实施例中，所述区中的第一区中的栅极指可以具有第一长度，并且所述区中的第二区中的栅极指可以具有与第一长度不同的第二长度。
在其它实施例中，所述区中的第一区的单位单元晶体管可以与所述区中的第二区的单位单元晶体管串联电耦合。例如，所述区中的第一区中的单位单元晶体管可以被配置为前置放大器，并且可以与区中的第二区中的单位单元晶体管(其可以被配置为主放大器)串联耦合。
在还有其它实施例中，所述区中的第一区的单位单元晶体管可以与所述区中的第二区的单位单元晶体管并联电耦合，并且所述区中的第一区的单位单元晶体管与所述区中的第二区的单位单元晶体管具有不同的配置。例如，所述区中的第一区的单位单元晶体管可以被配置为Doherty放大器的主放大器，而所述区中的第二区的单位单元晶体管可以被配置为Doherty放大器的峰化放大器(peaking amplifier)。作为另一个示例，用于所述区中的第一区的栅极端子可以耦合到接地连接，并且用于所述区中的第二区的源极端子可以耦合到接地连接，使得第一区和第二区形成共栅极共源极放大器。
在一些实施例中，耦合元件可以直接连接到RF晶体管放大器管芯的栅极、漏极和/或源极端子。在一些实施例中，耦合元件可以将RF晶体管放大器管芯的栅极、漏极和/或源极端子物理和电地连接到互连结构。在其它实施例中，可以省略互连结构，并且耦合元件可以将RF晶体管放大器管芯的栅极、漏极和/或源极端子物理和电地连接到RF晶体管放大器的分开安装的组件和/或引线。
现在将参考图2-图12D更详细地讨论本发明的实施例。
图2是根据本发明的实施例的RF晶体管放大器100的示意性横截面视图。如图2中所示，RF晶体管放大器100包括RF晶体管放大器管芯110、耦合元件120和互连结构130。RF晶体管放大器管芯110可以包括基于III族氮化物的RF晶体管放大器管芯，其包括多个单位单元晶体管(未示出)。每个单位单元晶体管可以包括具有栅极、漏极和源极的场效应晶体管(例如，HEMT晶体管)。单位单元晶体管中的至少一些可以并联电连接。RF晶体管放大器管芯110可以包括多个栅极端子122、多个漏极端子124和至少一个源极端子126。所述栅极端子122、漏极端子124和(一个或多个)源极端子126都可以位于RF晶体管放大器管芯110的顶侧上。
如图2中进一步所示，耦合元件120设置在RF晶体管放大器管芯110的上表面上，并且互连结构130设置在耦合元件120的上表面上。因此，耦合元件120可以插入在RF晶体管放大器管芯110与互连结构130之间。在一些实施例中，耦合元件120可以包括使用常规统的半导体处理技术和/或其它方法在晶片级处理期间(即，在包括多个RF晶体管放大器管芯110的半导体晶片被切割成单独的RF晶体管放大器管芯110之前)形成的导电结构(例如，金属柱和焊盘)。在此类实施例中，可以注入诸如毛细管底部填充材料之类的底部填充材料以填充耦合元件120的导电结构之间的空间。应当注意的是，即使耦合元件作为晶片级处理的一部分被形成，为便于描述，本文也将其描述为与RF晶体管放大器管芯110分开的元件。在其它实施例中，耦合元件120可以是分离的结构，诸如例如再分布层(“RDL”)层压结构和/或插入件，其可以与RF晶体管放大器管芯110分开形成并且其可以在晶片级处理步骤期间(即，在晶片被切割成单独的RF晶体管放大器管芯110之前)附接到RF晶体管放大器管芯110，或者可以施加到单独的RF晶体管放大器管芯110。还应当注意的是，在本发明的一些实施例中可以省略互连结构130，这将在下面更详细地描述。
将栅极端子122、漏极端子124和源极端子126三者都定位在RF晶体管放大器管芯的同一侧可以具有多个优点。
首先，这种布置可以降低制造成本，因为可以不再必需形成穿过RF晶体管放大器管芯的半导体层结构的通孔，并且在一些情况下还可以省略背面金属化过程。此外，(一个或多个)源极端子可以在用于形成常规顶侧栅极和漏极端子的相同步骤中形成，使得源极端子的制造可以不要求任何附加的处理步骤。
其次，在形成源极通孔66之前，通常在诸如图1A-1F的RF晶体管放大器管芯10之类的常规RF晶体管放大器管芯上执行研磨操作以减小生长基板的厚度。当栅极、漏极和源极端子三者都在半导体层结构的顶侧形成时，可以省略这种研磨操作或者可以执行较少的研磨，这再次降低了制造成本。此外，较厚的管芯可以提供制造产量的改进(由于较少破裂的管芯)并促进更容易处置和改进的热管理能力。
第三，由于栅极、漏极和源极端子三者都在RF晶体管放大器管芯的上侧上，因此根据本发明的实施例的RF晶体管放大器可以以倒装芯片布置安装，其中如图2中所示，RF晶体管放大器管芯可以以堆叠布置安装在另一个基板(诸如互连结构)上。因此，根据本发明的实施例的RF晶体管放大器可以不包括用于栅极和/或漏极连接的键合线。键合线具有固有电感，其通常被用于为常规RF晶体管放大器的阻抗匹配和/或谐波终止电路提供一些电感。可以通过改变键合线的长度和/或横截面积(例如，直径)来改变由键合线提供的电感的量，使得键合线提供期望量的电感。遗憾的是，随着应用移至更高频率，即使非常短的键合线的电感也可能超过用于阻抗匹配和/或谐波终止电路所期望的电感量。当这种情况发生时，匹配网络可能无法获得良好的阻抗匹配和/或充分终止二阶或三阶谐波。而且，通常用于大批量制造的引线键合设备可以具有+/-1密耳(mil)的容差，这意味着任何特定键合线的长度可能相差多达4密耳(即，键合线的每个末端上+/-1密耳)。对于高频应用，与4密耳的键合线相关联的电感的变化可以是显著的，因此如果键合线比期望的标称长度太短或太长1-2密耳，那么匹配电路的性能可能会降级。因此，通过减少或消除对键合线的需要，可以获得改进的匹配和更一致的性能。
第四，栅极和漏极端子键合线的消除可以减少不期望的固有栅极-漏极电容，该电容会对装置操作产生不利影响。
第五，将栅极、漏极和源极端子三者都提供在RF晶体管放大器管芯的同一侧并且潜在在同一平面中，可以促进将RF晶体管管芯安装在互连结构上，该互连结构可以包括其它电路元件，诸如用于阻抗匹配的电容器或电感器、组合电路、开关等。
将栅极、漏极和源极端子三者都定位在RF晶体管放大器管芯的同一侧的一个附加优点是：RF晶体管放大器管芯可以被细分成多个区。这可以例如通过将栅极和/或漏极端子中的至少一个拆分成多个栅极和/或漏极端子来实现。每个区可以包括并联电连接以形成相应放大器单元的多个单位单元晶体管。不同的区/放大器单元可以以任何适当的方式连接，包括并联、串联、选择性地彼此连接等。如上面所讨论的，将RF晶体管放大器管芯细分成多个区可以促进提供这样的RF晶体管放大器，其(1)在不同的功率水平下具有优化的性能，(2)可以在多个不同频带中操作，(3)可以使用单个RF晶体管放大器管芯实现多放大器电路，(4)可以展示改进的相位性能，和/或(5)可以提供冗余性。现在将更详细地描述提供上述优点中的每一个的RF晶体管放大器的示例。在描述这些示例之前，将首先参考图3A-3F描述包括多个区的根据本发明的某些实施例的基于III族氮化物的RF晶体管放大器200的示例。
特别地，图3A是基于III族氮化物的RF晶体管放大器200的示意性平面图。图3B是RF晶体管放大器200沿着图3A的线3B-3B截取的示意性横截面视图。图3C是沿着图3B的线3C-3C截取的示意性平面图，其图示了直接接触包括在RF晶体管放大器200中的RF晶体管放大器管芯210的半导体层结构的顶侧金属化的部分。图3D和3E分别是沿着图3C的线3D-3D和3E-3E截取的RF晶体管放大器200的示意性横截面视图。图3E是RF晶体管放大器200的横截面视图，示出了它如何可以包括并安装在可选的互连结构300(诸如再分布层压结构或印刷电路板)上。
参考图3A和3B，基于III族氮化物的RF晶体管放大器200可以包括RF晶体管放大器管芯210和安装在RF晶体管放大器管芯210的上表面上的耦合元件270。如将参考图3F进一步讨论的，RF晶体管放大器200还可以包括互连结构300。耦合元件270可以在RF晶体管放大器管芯210和互连结构300之间，并且可以将RF晶体管放大器管芯210电连接到互连结构300。RF晶体管放大器管芯210、耦合元件270和互连结构300可以处于堆叠关系或布置。
RF晶体管放大器管芯210包括具有顶侧212和背侧214的半导体层结构230。在半导体层结构230的顶侧212上形成顶侧金属化结构220，并且底可以在半导体层结构230的底侧214上形成侧热层240。顶侧金属化结构220包括多个栅极端子222、多个漏极端子224和多个源极端子226，以及其它金属化，这将在下文中进一步详细讨论。RF晶体管放大器管芯210可以是基于HEMT的RF晶体管放大器管芯，在这种情况下，半导体层结构230可以包括至少沟道层和势垒层，如将在下面更详细地讨论的。
每个栅极端子222可以从第一外部电路接收输入到RF晶体管放大器管芯210的RF信号，并将这些输入的RF信号耦合到多区RF晶体管放大器管芯210的区中的相应区。每个漏极端子224可以输出已经被多区RF晶体管放大器管芯210的区中的相应区放大的RF信号。
耦合元件270形成在RF晶体管放大器管芯210的顶部上在顶侧金属化结构220上的。耦合元件270可以被用于将RF晶体管放大器管芯210连接到另一个结构(诸如互连结构)。图3F图示了耦合元件270如何可以被用于将RF晶体管放大器管芯210连接到印刷电路板形式的互连结构300。在一些实施例中，耦合元件270可以使用半导体和/或非半导体处理技术在晶片级处理期间形成。在其它实施例中，耦合元件270可以包括分离的结构，诸如例如RDL层压结构或插入件。RDL层压结构是指具有导电层图案和/或导电通孔的基板。
如图3A-3B中所示，耦合元件270包括多个栅极连接焊盘272、多个漏极连接焊盘274和多个源极连接焊盘276。注意的是，在图中可以使用两部分附图标记(例如，漏极端子274-2)来描述类似的元件，并且完整的附图标记可以被用于指代该元件的特定实例，而附图标记的第一部分可以被用于共同指代元件。这些连接焊盘272、274、276中的每一个可以包括例如暴露的铜焊盘，但本发明不限于此。每个栅极连接焊盘272可以通过一个或多个导电栅极柱273电耦合到栅极端子222中相应的栅极端子。类似地，每个漏极连接焊盘274可以通过一个或多个导电漏极柱275电耦合到漏极端子224中相应的漏极端子，并且每个源极连接焊盘276可以通过一个或多个导电源极柱277电耦合到源极端子226中相应的源极端子。虽然图中未示出，但耦合元件270可以可替代地具有扇入配置或扇出配置。
在一些实施例中，耦合元件270可以作为晶片级处理操作的一部分而形成。例如，可以通过在栅极端子222上形成导电栅极柱273、在漏极端子224上形成导电漏极柱275以及在源极端子226上形成导电源极柱277来形成耦合元件270。在一些实施例中，导电柱273、275、277可以包括铜柱。例如，导电柱可以通过在栅极、漏极和源极端子222、224、226上电镀铜种子层并使用一个或多个掩模在其上形成导电柱273、275、277来形成。然后可以在相应的栅极、漏极和源极柱273、275、277上形成栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。导电柱273、275、277和连接焊盘272、274、276可以至少部分地设置在包封结构(未示出)内，该包封结构可以包括介电材料。可以使用多种介电材料，包括例如氧化硅、氮化硅、聚合物、模塑料和/或其组合。介电材料可以被处理(例如，平坦化)以暴露栅极连接焊盘272、漏极连接焊盘274和/或源极连接焊盘276。当使用晶片级过程形成耦合元件270时，可以形成多个耦合元件270(在晶片中包括的每个RF晶体管放大器管芯210的顶部上一个)，然后可以将RF晶体管放大器管芯210连同形成在其上的单独的耦合元件270切单。
在一些实施例中，耦合元件270可以在先芯片(chip-first)或后芯片(chip-last)工艺中形成。在先芯片工艺中，耦合元件270可以以上述方式直接在包括RF晶体管放大器管芯210的晶片上(或者，可替代地，在切单的RF晶体管放大器管芯210上)形成。在后芯片工艺中，耦合元件270可以在临时载体层(未示出)上形成。导电柱273、275、277和连接焊盘272、274、276可以类似于先芯片工艺在临时载体层上形成。当完成时，耦合元件270可以从临时载体层解耦并且然后耦合到RF晶体管放大器管芯210(或者作为晶片级工艺或者作为芯片级工艺)。
替代地可以使用其它耦合元件270，诸如例如印刷电路板(例如，多层印刷电路板)、RDL层压结构、包括导电通孔和/或焊盘的陶瓷基板，或可以与RF晶体管放大器管芯210进行适当电连接的任何耦合方式。在一些配置中，如本文将进一步讨论的，可以省略耦合元件270。
图3A-3B中所示的导电柱273、275、277和连接焊盘272、274、276的布置仅仅是示例，并且在不背离本发明的情况下其它布置是可能的。
在RF晶体管放大器管芯210的半导体层结构230具有高导热性的实施例中，RF晶体管放大器管芯210的背侧可以安装在导热载体基板或底座(诸如金属块(metal slug)、引线框或凸缘)上，以提供改进的由RF晶体管放大器芯片生成的热量从放大器封装的散热。如上所述，可以在半导体层结构230的背侧214上形成可选的热层240。热层240可以被配置以促进RF晶体管放大器管芯210与载体基板或底座之间的热传递。在一些实施例中，热层240可以是管芯附接层，诸如共晶层。热层240可以是金属层以形成共晶或其它金属键合。在一些实施例中，导热层240可以是导热胶。
图3C是沿着图3B的线3C-3C截取的RF晶体管放大器管芯210的示意性平面图，其示出了顶侧金属化结构220的接触半导体层结构230的部分。RF晶体管放大器管芯210可以包括基于III族氮化物的HEMT RF晶体管放大器，该放大器包括彼此并联电连接的多个单位单元晶体管216。图3C中的虚线框突出显示了单位单元晶体管216之一。单位单元晶体管216包括栅极指252、漏极指254和源极指246连同下面的半导体层结构230的部分。
如图3C中所示，RF晶体管放大器管芯210包括多个栅极歧管242和多个漏极歧管244。多个栅极指252从每个栅极歧管242在X方向上延伸，多个漏极指254从每个漏极歧管244在X方向上延伸，并且源极指246与栅极指242平行地延伸。所有这些元件都可以在半导体层结构230的上表面上形成。包括单位单元晶体管216的在栅极歧管242和漏极歧管242之间的区域被称为RF晶体管放大器管芯210的有源区域218。
栅极指252可以由能够与基于III族氮化物的半导体材料形成肖特基接触的材料形成，诸如Ni、Pt、Cu、Pd、Cr、W和/或WSiN。漏极指254和源极指246可以包括可以与基于III族氮化物的材料形成欧姆接触的金属，诸如TiAlN。在图3C中未示出有助于将栅极歧管/指242、252，漏极歧管/指244、254和源极指246彼此隔离的介电层(或一系列介电层)，以更好地图示RF晶体管放大器管芯210的元件。
RF晶体管放大器管芯210被细分为多个区260。每个区260包括单位单元晶体管216的子集。在图3A-3F的实施例中，RF晶体管放大器管芯210被划分为总共四个区260-1至260-4，但本发明的实施例不限于此。在其它实施例中，RF晶体管放大器管芯210可以被划分为两个、三个、五个、六个、七个、八个、九个或十个或更多个区260。事实上，在一些实施例中，可以提供大量不同的区260(例如，二十或四十个区)。如本文将更详细地讨论的，将RF晶体管放大器管芯210划分为多个区260可以具有许多优点，并且可以允许RF晶体管放大器被配置为以各种新的和不同的方式操作。
如从图3A-3C可以看出的，在一些实施例中，每个区260可以包括栅极歧管242、漏极歧管244、多个单位单元晶体管216、栅极连接焊盘272、漏极连接焊盘244和源极连接焊盘276。区260内的所有栅极指252可以电连接到共用的栅极歧管242，并且区260内的所有漏极指254可以电连接到共用的漏极歧管244，并且所有源极指246可以经由共用的源极端子226(下面讨论)电连接在一起。因此，每个区260内的单位单元晶体管216可以并联电连接在一起。
单位单元晶体管216可以是HEMT装置。可以利用本发明实施例的基于III族氮化物的HEMT装置的合适结构在例如2002年6月6日公开的共同受让的标题为“Aluminum GalliumNitride/Gallium Nitride High Electron Mobility Transistors Having A GateContact On A Gallium Nitride Based Cap Segment And Methods Of FabricatingSame”的美国专利公开No.2002/0066908A1、2002年11月14日公开的标题为“Group-IIINitride Based High Electron Mobility Transistor(HEMT)With Barrier/SpacerLayer”的美国专利公开No.2002/0167023A1、2004年4月1日公开的标题为“Nitride-BasedTransistors And Methods Of Fabrication Thereof Using Non-Etched ContactRecesses”的美国专利公开No.2004/0061129、2011年3月15日公布的标题为“Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess”的美国专利No.7,906,799以及2001年11月13日公布的标题为“Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates”的美国专利No.6,316,793中描述，这些的公开内容通过引用整体并入本文。
参考图3D-3E，半导体层结构230包括生长基板232和在其上形成的多个半导体层。在所描绘的实施例中，在生长基板232上示出总共两个半导体层，即，沟道层234和在沟道层234的顶侧上的势垒层236。半导体层结构230可以包括附加的半导体和/或非半导体层，诸如可选的缓冲层、成核层和/或过渡层(未示出)，其可以设置在生长基板232上在沟道层234下方。例如，可以包括AlN缓冲层以在SiC生长基板232与半导体层结构230的其余部分之间提供适当的晶体结构过渡。此外，还可以提供(一个或多个)应变平衡过渡层，例如，如在2003年6月5日公布的标题为“Strain Balanced Nitride Heterojunction TransistorsAnd Methods Of Fabricating Strain Balanced Nitride HeterojunctionTransistors”的共同转让的美国专利公开2003/0102482A1中所描述的，其公开内容通过引用并入本文，如同在本文中完整阐述一样。生长基板232可以包括例如4H-SiC或6H-SiC基板。在其它实施例中，生长基板可以是或包括不同的半导体材料(例如，基于III族氮化物的材料、Si、GaAs、ZnO、InP)或非半导体材料(例如，蓝宝石)。
与蓝宝石(Al2O3)或硅相比，SiC具有与III族氮化物更接近的晶格匹配，蓝宝石(Al2O3)或硅是用于III族氮化物装置的非常常见的基板材料。SiC更接近的晶格匹配可以导致III族氮化物膜的质量高于蓝宝石或硅上一般可获得的质量。SiC还具有非常高的热导率，因此在碳化硅上的III族氮化物装置的总输出功率通常不像在蓝宝石上形成的相同装置那样受基板热耗散的限制。而且，半绝缘SiC基板的可用性可以提供装置隔离和减少的寄生电容。
在一些实施例中，沟道层234是III族氮化物材料，诸如AlxGa1-xN，其中0≤x<1，条件是沟道层234的导带边缘的能量小于势垒层236的在沟道和势垒层234、236之间的界面处的导带边缘的能量。在本发明的某些实施例中，x＝0，指示沟道层234是氮化镓(“GaN”)。沟道层234也可以是其它III族氮化物，诸如InGaN、AlInGaN等。沟道层234可以是未掺杂的或无意掺杂的，并且可以生长到例如大于约2nm的厚度。沟道层234也可以是多层结构，诸如超晶格或GaN、AlGaN等的组合。
沟道层234的带隙可以小于势垒层236的至少一部分的带隙，并且沟道层234也可以具有比势垒层236大的电子亲和力。在某些实施例中，势垒层236为AlN、AlInN、AlGaN或AlInGaN或其层的组合，厚度介于约0.1nm和约30nm或更大之间。在特定实施例中，势垒层236足够厚并且具有足够高的Al组分和掺杂以在沟道层234和势垒层236之间的界面处引起显著的载流子浓度。
势垒层236可以是III族氮化物并且可以具有比沟道层234大的带隙和比沟道层234小的电子亲和力。在某些实施例中，势垒层236未掺杂或掺杂有n型掺杂剂至小于约1019cm-3的浓度。在本发明的一些实施例中，势垒层236是AlxGa1-xN，其中0<x<1。在特定实施例中，铝浓度是大约25％。但是，在本发明的其它实施例中，势垒层236包括铝浓度介于大约5％和大约100％之间的AlGaN。在本发明的具体实施例中，铝浓度大于大约10％。在一些实施例中，势垒层236可以被实现为分级层和/或多层。
由于势垒层236和沟道层234之间的带隙差异以及势垒层236和沟道层234之间的界面处的压电效应，在沟道层234中在沟道层234和势垒层236之间的结处引起二维电子气(2DEG)。2DEG充当高导电层，其允许每个单位单元晶体管216的源极区域和与其相关联的漏极区之间导电，其中源极区域是半导体层结构230的直接位于源极指256下方的部分，并且漏极区域是半导体层结构230的直接位于对应的漏极指254下方的部分。
可以在栅极指252、漏极指254和源极指246之上形成绝缘层(未示出)。绝缘层可以包括介电材料，诸如SiN、SiO2等。
如图3B和3D中所示，每个源极端子226可以通过导电通孔247物理和电地连接到给定区260中的源极指246。，如图3E中所示，每个栅极端子222可以通过导电通孔243物理和电地连接到相应的栅极歧管242。漏极歧管244和漏极端子224可以具有与栅极歧管242和栅极端子222相同的设计，因此每个漏极端子224可以通过导电通孔245物理和电地连接到相应的漏极歧管244。
由于所有端子222、224、226都位于RF晶体管放大器管芯210的顶侧，因此不要求延伸穿过半导体层结构230到RF晶体管放大器管芯背侧的导电通孔。在RF晶体管放大器管芯210的背侧上没有将源极连接到接地的导电底座的通孔，从而可以完全省略底座或使用非导电底座。此外，RF晶体管放大器管芯210的背侧可以耦合到导热底座或层240(参见图3B)(诸如散热器)以提供改善的散热。在一些实施例中，热层240可以促进这种热耦合。当使用SiC作为基板材料(用于基板232)时，由于SiC的改进的导热性，封装的热特性可以进一步改进。
而且，将所有端子222、224、226放置在RF晶体管放大器管芯210的顶侧上允许使用耦合元件270，其可以将所有晶体管连接引到相应的连接焊盘272、274、276。这可以允许RF晶体管放大器管芯210通过使用避免键合线的连接方法进一步耦合到电路的其它元件(例如，其它路由元件、接地元件、谐波和/或输入/输出阻抗匹配元件)。
图3F是RF晶体管放大器200的示意性横截面视图，其中RF晶体管放大器200附加地包括安装到耦合元件270的互连结构300。耦合元件270可以用于连接RF晶体管放大器管芯210到互连结构300。由于RF晶体管放大器管芯210和耦合元件270已经在上面参考图3A-3E进行了详细讨论，因此下面的讨论将集中在互连结构300上。
互连结构300可以用于将RF晶体管放大器管芯210连接到其它电路元件。例如，互连结构300可以包括一个或多个RF输入端301，其接收要耦合到RF晶体管放大器管芯210的相应区260(或区的组)的相应RF信号，以及一个或多个RF输出端308，其接收从RF晶体管放大器管芯210输出的相应RF信号。互连结构300还可以包括一个或多个接地输入端309，每个接地输入端309接收接地参考电压。互连结构300还可以包括：可以被配置为耦合到相应栅极连接焊盘272的多个栅极互连焊盘372、可以被配置为耦合到相应漏极连接焊盘274的多个漏极互连焊盘374，以及可以被配置为耦合到耦合元件270的相应源极连接焊盘276的多个源极互连焊盘376。键合元件360(例如，焊球和/或凸块、导电管芯附接材料等)可以用于将栅极、漏极和源极互连焊盘372、374、376耦合到相应的栅极、漏极和源极连接焊盘272、274、276。
每个栅极、漏极和源极互连焊盘372、374、376可以耦合到互连结构300内的一个或多个导电图案320。导电图案320可以在互连结构300内提供各种路由和/或电路系统。例如，导电图案320可以将栅极互连焊盘372中的至少一些连接到一个或多个第一表面连接焊盘312和/或连接到相应的RF输入端301。导电图案320可以类似地将漏极互连焊盘374中的至少一些连接到一个或多个第二表面连接焊盘322和/或连接到相应的RF输出端308。导电图案320还可以将源极互连焊盘376连接到一个或多个第三表面连接焊盘332并连接到一个或多个接地焊盘309。因此，互连结构300可以具有带多个第一表面连接焊盘312、多个第二表面连接焊盘322和多个第三表面连接焊盘332的表面(例如，顶表面)。
导电图案320可以被包封在隔离材料315中。在一些实施例中，隔离材料315可以包括例如氧化硅、氮化硅、聚合物、模塑料、介电基板或其组合。在一些实施例中，互连结构300可以被形成为印刷电路板(PCB)。在PCB实施例中，隔离材料315可以是PCB的基板，而导电图案320可以是在基板内形成的迹线和电镀的或金属填充的通孔。
还可以在互连结构300上和/或内形成电路元件350。例如，电路元件350可以在第一、第二和第三表面连接焊盘312、322、332中的两个或更多个之间耦合(例如，经由焊料或其它键合)。电路元件350可以向RF晶体管放大器200提供各种电子能力。例如，电路元件350可以包括阻抗(例如，包括电阻、电感和电容元件)，其可以被用于阻抗匹配和/或谐波终止。导电图案320允许电路元件350以各种不同配置沿着输入或输出路径耦合。
虽然被图示为在互连结构300的表面上，但是将理解的是，可以在互连结构300内部提供附加的电路元件350。例如，可以在互连结构300内实现平板电容器、叉指电容器和/或在导电通孔之间形成的电容器。同样，也可以在互连结构300内实现螺旋电感器或其它电感元件。可以通过例如使用更高电阻的导电材料形成迹线段或导电通孔在互连结构300上或内形成电阻元件。在一些实施例中，电路元件350和/或导电图案320可以被配置为提供谐波终止电路系统、匹配电路系统、分离电路系统、组合电路系统和/或偏置电路系统的至少一部分。也可以使用导电图案320的其它配置和/或其它类型的电路元件350而不偏离本发明的范围。还将认识到的是，图3F中所示的导电图案320和电路元件350的配置仅仅是示例，并非意图限制本发明的实施例。
在一些实施例中，互连结构300和电路元件350可以可选地被包封在封装材料(未示出)内。封装材料可以包括例如氧化硅、氮化硅、聚合物、模塑料或其组合。
如图3F中所示，结合RF晶体管放大器管芯210的顶侧触点提供互连结构300允许方便地添加附加的功能性(诸如阻抗匹配和/或谐波终止)到RF晶体管放大器200，而无需使用广泛的引线键合。因此，可以简单地通过使用不同的互连结构300来修改RF晶体管放大器200的功能性。减少或消除对引线键合的需要还可以允许在一些应用中减小管芯尺寸(其中引线键合焊盘的尺寸驱动管芯尺寸)，因此根据本发明实施例的RF晶体管放大器管芯也可以表现出增加的集成密度。因此，根据本发明实施例的RF晶体管放大器管芯可以表现出改进的产品组件一致性、更高的产率、增加的产品集成度、降低的成本和改进的RF性能，尤其是对于在诸如毫米波频率之类的高频下操作的产品。
图3G是类似于图3F的RF晶体管放大器200的RF晶体管放大器200A的示意性横截面视图。RF晶体管放大器200与200A之间的区别在于RF晶体管放大器200A包括互连结构300A，其中电路元件350与RF晶体管放大器管芯210一样安装在互连结构300的相同的一侧。将认识到的是，在其它实施例中，电路元件350可以在互连结构300、300A的两个主表面上提供。还将认识到的是，RF输入端301、RF输出端308以及一个或多个接地输入端309可以在互连结构的任一主表面上提供(并且输入端301、308和309不必都在同一主表面上)。这些不同的布置可以促进不同的封装方案。
本文公开的技术在高频应用中可以特别有益，因为匹配电路中所需的电感在此类应用中可以低得多，并因此使用传统的键合线会注入过多的电感。此外，键合线长度的容差在较高频率下会具有更大的影响，并且在高频应用中(特别是在较低功率下)键合焊盘的尺寸可以影响芯片的尺寸。在一些实施例中，本文公开的任何RF晶体管放大器管芯可以被配置为在大于1GHz的频率下操作。在其它实施例中，这些RF晶体管放大器管芯可以被配置为在大于2.5GHz的频率下操作。在还有其它实施例中，这些RF晶体管放大器管芯可以被配置为在大于3.1GHz的频率下操作。在还有附加的实施例中，这些RF晶体管放大器管芯可以被配置为在大于5GHz的频率下操作。在一些实施例中，这些RF晶体管放大器管芯可以被配置为在下列中的至少一个中操作：2.5-2.7GHz、3.4-4.2GHz、5.1-5.8GHz、12-18GHz、18-27GHz、27-40GHz或40-75GHz频带或其子部分。
在上述实施例中，栅极歧管242和栅极端子222是分离的元件，并且漏极歧管244和漏极端子224是分离的元件(例如，分别通过通孔243、245连接)。本发明不限于此。例如，每个栅极歧管242和其对应的栅极端子222可以被形成为单个单片结构，和/或每个漏极歧管244和其对应的漏极端子224可以形成为单个单片结构。
虽然图3A-3F图示了包括HEMT的半导体层结构230，但是将理解的是，可以在半导体层结构230中形成其它类型的半导体器件而不偏离本发明。例如，半导体层结构230可以包括MOSFET、DMOS晶体管、MESFET和/或LDMOS晶体管。本领域普通技术人员将认识到，所有源极/漏极/栅极触点在半导体层结构230的单侧上的布置，包括耦合元件270的使用，可以允许改进的连接可能性和更好的热性能。
还将认识到的是，RF晶体管放大器管芯可以具有多种不同的配置。例如，虽然RF晶体管放大器管芯210具有顶侧栅极、漏极和源极端子222、224、226，但在一些实施例中，它们也可以具有背侧栅极、漏极和源极端子222'、224'、226'中的一个或多个。这种配置在图3H中示意性地示出，图3H是与3B的横截面对应的RF晶体管放大器200B的示意性横截面视图。如图3H中所示，栅极通孔211、漏极通孔213和/或源极通孔215可以穿过半导体层结构230形成，其连接到相应栅极、漏极和源极端子222'、224'、226'。例如，在2020年4月3日提交的序列号No.63/004,985(“'985申请”)的美国临时专利申请中所解释的，包括在RF晶体管放大器管芯的背侧上的栅极和漏极端子可以具有多种优点，诸如允许更灵活的阻抗匹配电路实施方式。'985申请的全部内容通过引用并入本文。将认识到的是，背侧栅极、漏极和源极端子222'、224'、226'和/或对应的栅极、漏极和源极通孔211、213、215可以包括在本文公开的任何RF晶体管放大器管芯中。
如上面所讨论的，通过将RF晶体管放大器划分为多个区260，可以支持许多新的应用。一个这样的应用是提供在多个不同频带中操作的RF晶体管放大器。基于III族氮化物的RF晶体管放大器广泛用于蜂窝通信应用，特别是作为蜂窝基站处的放大器。但是，蜂窝网络可以在各种各样的频带和子频带中操作，并且通常为每个子频带制作单独的RF晶体管放大器。根据本发明的实施例，可以提供单个RF晶体管放大器，其可以通过设计用于在特定子频带中操作的RF晶体管放大器管芯的不同区260，而在两个或更多个子频带中操作。然后，蜂窝无线电制造商可以在不同频带中操作的无线电装置中使用单个RF晶体管放大器，从而减少零件库存并允许通过大规模生产某些零件来提高效率。无线电制造商可以将无线电电路系统连接到适当的栅极和漏极连接焊盘，这些连接焊盘连接到被设计用于在无线电的操作频带中操作的区260。
图4A和4B是图示根据本发明的实施例的支持在多个不同频带中的这种操作的基于III族氮化物的RF晶体管放大器200C的示意图。特别地，图4A是RF晶体管放大器200C的底视图，而图4B是通过包括在RF晶体管放大器200C中的RF晶体管放大器管芯210C的横截面视图。图4B的横截面视图与上面图3C的横截面对应(即，它示出了接触RF晶体管放大器管芯210C的半导体层结构230的上表面的金属化)，并且示出了图3A-3E的RF晶体管放大器200可以如何被修改以支持在多个不同频带中的操作。
首先参考图4A，RF晶体管放大器管芯200C包括安装在互连结构300C上的RF晶体管放大器管芯210C。可以使用耦合元件(图中不可见)将RF晶体管放大器管芯210C安装在互连结构300C上。耦合元件可以包括如上面参考图3A-3F所示的柱和焊盘，或者可以简单地包括导电凸块(焊球、焊料焊盘、管芯附接材料等)或导电凸块、柱、焊盘等的某种组合。
互连结构300C包括多个RF输入焊盘301-1至301-4和多个RF输出焊盘308-1至308-4。虽然图4A中图示了总共四个RF输入焊盘301和RF输出焊盘308，但是将认识到的是，可以提供任何适当数量的RF输入焊盘301和RF输出焊盘308(例如，在示例实施例中每个都有二到十个或更多)。还将认识到的是，RF输入端301和RF输出端308并不是必需被实现为焊盘的，而可以采用其它形式。
接下来参考图4B，可以看出RF晶体管放大器管芯210C与RF晶体管放大器管芯210非常相似，但是包括在RF晶体管放大器管芯210中的栅极指252的长度在不同的区260-1至260-4中不同。栅极指252的长度通常是频率的函数，越低的频率具有越长的栅极指252。如图4B中所示，区260-1到260-4中的每一个具有不同的栅极指252，这些栅极指具有不同的长度，使得每个区260被配置为支持不同频带中的操作。在诸如无线电装置之类的其它产品中安装RF晶体管放大器管芯的制造商可以购买大量的RF晶体管放大器200C，然后将这些RF晶体管放大器200C用于在各种不同频带中操作的无线电收发装置中。例如，许多蜂窝无线电装置使用RF晶体管放大器作为前置放大器，所述前置放大器用于提高要输入到在其它RF晶体管放大器管芯上实现的相应主放大器的RF信号的电平。RF晶体管放大器200C可以用作可以用在多种不同无线电装置中的多频带前置放大器。
再次参考图4A，每个RF输入焊盘301-1至301-4可以电连接到图4B中所示的栅极歧管242-1至242-4中的相应一个。同样，每个RF输出焊盘308-1至308-4可以电连接到漏极歧管244-1至244-4中的相应一个。如上所述，每个栅极歧管242和对应的漏极歧管244形成区260中的不同区，其中每个区260(或者，可替代地，区的组)被配置用于在不同的频带中操作。RF晶体管放大器200C可以例如安装在在特定频带中操作的无线电装置中，并且无线电电路系统可以连接到RF晶体管放大器200C的RF输入和输出焊盘301、308，这些焊盘电连接到RF晶体管放大器管芯210C上被配置为在与所述无线电装置相同的频带中操作的区260。可以不使用其它区260。
在图4A和4B的实施例中，RF晶体管放大器管芯210C的第一个区260-1被配置为在最低频带中操作(因为它具有最长的栅极指252)，第二个区260-2被配置为在第二低频带中操作，第三个区260-3被配置为在第三低频带中操作，并且第四个区260-4被配置为在最高频带中操作。但是，将认识到的是，区260可以以任何适当的方式布置在RF晶体管放大器管芯210C内。例如，图4C和4D图示了可以用来代替图4B的RF晶体管放大器管芯210C的一对RF晶体管放大器管芯210D、210E。RF晶体管管芯210D被配置为在两个不同的频带中操作，并且具有对于每个频带专用的两个区260(即，区260-2和260-3被配置为在较低频带中操作，而区260-1和260-4被配置为在较高频带中操作)。RF晶体管放大器管芯210D可以是包括与图4A的互连结构300C类似的互连结构的RF晶体管放大器的一部分，除了与RF晶体管放大器管芯210D一起使用的互连结构可以仅具有两个RF输入焊盘301和两个RF输出焊盘308。图4D的RF晶体管放大器管芯210E示出了另一个变化，其中第二个区260-2被配置为在最低频带中操作，第四个区260-4被配置为在第二低的频带中操作，第三个区260-3被配置为在第三低的频带中操作，并且第一个区260-1被配置为在最高频带中操作。许多其它变化是可能的。
虽然图4A-4D图示了其中包括在RF晶体管放大器管芯210中的栅极指252的长度改变以使得每个区260-1至260-4将在不同频带中操作的实施例，但是本发明的实施例不限于此。如图4E中所示，在其它实施例中，漏极指254的长度可以变化。在此类实施例中，栅极跳线(gate jumper)251可以被用于对栅极指252进行居中馈送。在这种实施例中，对于在较高频带下操作的区，可以缩短栅极指252和漏极指254两者。在这些区中提供的管芯上的额外空间可以被用于其它目的，诸如例如用于图4E中示意性示出的片上输入阻抗匹配电路系统253。
根据本发明的进一步的实施例，提供了基于III族氮化物的RF晶体管放大器，其利用根据本发明的实施例的RF晶体管放大器管芯的多区布局来使用单个射频晶体管放大器管芯实现包括多于一个RF晶体管放大器电路的RF晶体管放大器。图5A至8B图示了根据本发明的实施例的在单个RF晶体管放大器管芯上包括多个不同的RF晶体管放大器的四个示例RF晶体管放大器。
首先参考图5A-5C，描绘了根据本发明的实施例的RF晶体管放大器200F，其包括串联电连接的前置放大器和主放大器。图5A是RF晶体管放大器200F的框图，而图5B是图5A的RF晶体管放大器200F的RF晶体管放大器管芯210F和耦合元件270F的示意性平面图。图5C是图示RF晶体管放大器管芯210F的区可以如何互连(例如，使用互连结构300F)以实现图5A的RF晶体管放大器200F的示意性框图。
如图5A中所示，RF晶体管放大器200F包括RF输入端201、前置放大器202、级间阻抗匹配网络204、主放大器206和RF输出端209。虽然未在图5A-5C中示出，但RF晶体管放大器200F还可以包括插入在RF输入端201和前置放大器202之间的输入匹配网络，和/或插入在主放大器206和RF输出端209之间的输出匹配网络。如果包括的话，那么输入匹配网络和/或输出匹配网络可以例如在RF晶体管放大器200F的互连结构300F上或互连结构300F中实现。
如图5B中所示，包括在RF晶体管放大器200F中的RF晶体管放大器管芯210F被划分为多个区260-1至260-4。如上面所讨论的，每个区260包括多个单位单元晶体管216。特定区260的单位单元晶体管可以连接到对应的栅极歧管242和对应的漏极歧管244。栅极歧管242可以连接到相应的栅极端子222，栅极端子222进而可以通过相应的栅极连接焊盘272耦合到互连结构300F上的相应的栅极互连焊盘372。类似地，漏极歧管244可以连接到相应的漏极端子224，漏极端子224进而可以通过相应的漏极连接焊盘274耦合到互连结构300F上的相应的漏极互连焊盘374。因此，输入到特定栅极互连焊盘372的RF信号将被RF晶体管放大器管芯210F的对应区260放大，并且放大的信号将被输出到特定的漏极互连焊盘374。
图5C图示了可以如何配置RF晶体管放大器管芯210F的不同区260-1至260-4以使用单个RF晶体管放大器管芯210F提供图5A的包括前置放大器202、级间阻抗匹配网络204和主放大器206的RF晶体管放大器200F。特别地，如图5C中所示，RF晶体管放大器管芯210F安装在互连结构300F上。RF输入端201可以在互连结构300F上实现。互连结构300F可以包括将RF输入端201电连接到栅极互连焊盘372-1的导电结构320-1。如上所述，栅极互连焊盘372-1可以电连接到RF晶体管放大器管芯210F的第一个区260-1。RF晶体管放大器管芯210F的第一个区260-1可以实现前置放大器202，并且可以放大在RF输入端201处输入的RF信号。第一个区260-1可以将放大的RF信号输出到漏极互连焊盘374-1。互连结构300F上的导电结构320-2可以将漏极互连焊盘374-1电连接到级间阻抗匹配网络204。
级间阻抗匹配网络204可以包括例如以任何适当构造布置的电感器和/或电容器，以便形成改进前置放大器202的输出端与主放大器206的输入端之间的阻抗匹配的电路。例如，电容器可以被实现为互连结构300F上的表面贴装组件或者被实现为在互连结构300F内实现的板状或叉指式电容器。电感器可以被实现为例如互连结构300F上的表面贴装组件、实现为键合线、或实现为互连结构300F上或互连结构300F内的伸长和/或变窄的导电迹线段(其可以具有螺旋构造)。
互连结构300F上和/或内的导电结构320-3可以将级间阻抗匹配网络204的输出端电连接到栅极互连焊盘372-2至372-4，栅极互连焊盘372-2至372-4电连接到RF晶体管放大器管芯210F的区260-2至260-4。区260-2至260-4形成图5A的主放大器206。区260-2至260-4可以彼此并联电连接并且可以串联电连接到区260-1。由前置放大器202放大的RF信号可以输入到区260-2至260-4，在那里RF信号被进一步放大。由主放大器206输出的放大的RF信号被传递到漏极互连焊盘374-2至374-4，并且导电结构320-4将放大的RF信号运送到RF输出端209，该RF输出端209可以包括互连结构300F上的焊盘。
图5A-5C图示了可以如何使用根据本发明的实施例的多区RF晶体管放大器管芯来实现包括多个个体放大器的放大器电路的一个示例。图6A-6C是图示包括多个个体放大器的放大器电路的另一个示例实施方式的类似图。
首先参考图6A，示出了RF晶体管放大器200G，其包括RF输入端201、一对前置放大器202-1、202-2、一对级间阻抗匹配网络204-1、204-2、一对主放大器206-1、206-2，以及RF输出端209。前置放大器202-1和主放大器206-1(二者电串联连接)与前置放大器202-2和主放大器206-2(二者电串联连接)电并联布置。与图5A-5C的RF晶体管放大器200F一样，RF晶体管放大器200G还可以包括插入在RF输入端201与前置放大器202-1、202-2之间的输入匹配网络，和/或插入在主放大器206-1、206-2与RF输出端209之间的输出匹配网络。
如图6B中所示，包括在RF晶体管放大器200G中的RF晶体管放大器管芯被划分为总共八个区260-1至260-8，每个区260。每个区260的单位单元晶体管连接到对应的栅极歧管242和对应的漏极歧管244。每个栅极歧管242连接到相应的栅极端子222，栅极端子222进而通过相应的栅极连接焊盘272耦合到互连结构300G上的相应的栅极互连焊盘372。类似地，每个漏极歧管244连接到相应的漏极端子224，漏极端子224进而通过相应的漏极连接焊盘274耦合到互连结构300G上的相应的漏极互连焊盘374。因此，输入到特定栅极互连焊盘372的RF信号将被RF晶体管放大器管芯210G的对应区260放大，并且放大的信号将被输出到特定的漏极互连焊盘374。
图6C图示了RF晶体管放大器管芯210G的不同区260可以如何互连以实现图6A的RF晶体管放大器200G。如图6C中所示，RF晶体管放大器管芯210G安装在包括RF输入端201和RF输出端209的互连结构300G上。互连结构300G上的导电结构320-1将RF输入端201电连接到栅极互连焊盘372-1和372-8，以便将输入到RF晶体管放大器200G的RF信号传递到前置放大器202-1和202-2。漏极互连焊盘374-1通过互连结构300G上的导电结构320-2电连接到第一级间阻抗匹配网络204-1，并且漏极互连焊盘374-8通过互连结构300G上的导电结构320-3电连接到第二级间阻抗匹配网络204-2。级间阻抗匹配网络204-1、204-2可以与级间阻抗匹配网络204相似或完全相同，因此将省略对其的进一步描述。
互连结构300G上的导电结构320-4可以将级间阻抗匹配网络204-1的输出端电连接到栅极互连焊盘372-2至372-4，并且互连结构300G上的导电结构320-5可以将级间阻抗匹配网络204-2的输出端电连接到栅极互连焊盘372-5至372-7。RF晶体管放大器管芯210G的区260-2至260-4形成图5A的第一主放大器206-1，并且RF晶体管放大器管芯210G的区260-5至260-7形成图5A的第二主放大器206-2。由主放大器206-1放大的RF信号被输出到漏极互连焊盘374-2至374-4，并且由主放大器206-2放大的RF信号被输出到漏极互连焊盘374-5至374-7。漏极互连焊盘374-2至374-7可以通过互连结构300G上的导电结构320-6电连接在一起并连接到RF输出端209。
根据本发明的更进一步的实施例，可以使用单个RF晶体管放大器管芯来实现Doherty(多赫蒂)放大器。如本领域已知的，Doherty放大器电路包括第一和第二(或更多)功率组合的放大器。第一放大器被称为“主”或“载体”放大器，第二放大器被称为“峰化”放大器。两个放大器可以被不同地偏置。例如，在一种常见的Doherty放大器实施方式中，主放大器可以包括AB类或B类放大器，而峰化放大器可以是C类放大器。当以从饱和回退的功率水平操作时，Doherty放大器可以比平衡的放大器更高效地操作。输入到Doherty放大器的RF信号被分离(例如，使用正交耦合器)，并且两个放大器的输出被组合。主放大器被配置为首先开启(即，在较低的输入功率水平下)，因此只有主放大器将在较低的功率水平下操作。随着输入功率水平增加向饱和，峰化放大器开启并且输入RF信号在主放大器与峰化放大器之间被拆分。
图7A-7C示意性地图示了根据本发明的实施例的Doherty RF晶体管放大器200H。如图7A中所示，Doherty RF晶体管放大器200H包括RF输入端201、输入分离器203、主放大器206、峰化放大器208、输出组合器207以及RF输出端209。Doherty RF晶体管放大器200H可以可选地包括输入匹配网络和/或输出匹配网络(未示出)。
如图7B中所示，包括在RF晶体管放大器200H中的RF晶体管放大器管芯210H被分为总共四个区260-1到260-4，每个区260与相应的栅极互连焊盘372和相应的漏极互连焊盘374互连。图7C图示了可以如何在RF晶体管放大器200H的互连结构300H上实现输入分离器203和输出组合器207，以及RF晶体管放大器管芯210H的不同区260可以如何互连以实现Doherty放大器。在图7C中所示的特定示例中，两个区260被用于实现主放大器206，并且两个区260被用于实现峰化放大器208。
在一些实施例中，RF晶体管放大器管芯210H可以包括更大数量的区260(例如，二十个区)。在此类实施例中，可以提供不同的互连结构300，每个互连结构将不同数量的区260电连接到主放大器206和峰化放大器208。例如，第一互连结构300I可以将输入分离器203的第一输出端和输出组合器207的第一输出端电连接到区260-1至260-10，并且可以将输入分离器203的第二输出端和输出组合器207的第二输入端电连接到区260-11至260-20，如图7D中示意性所示。如图7E中所示，第二互连结构300J可以将输入分离器203的第一输出端和输出组合器207的第一输入端电连接到区260-1至260-12，并且可以将输入分离器203的第二输出端和输出组合器207的第二输入端电连接到区260-13至260-20，使得主放大器206与峰化放大器208相比具有更高的功率处置能力。可以提供实现其它分离的附加互连结构。以这种方式，可以使用单个RF晶体管放大器管芯210H与一组互连结构的结合，来提供一系列Doherty放大器。这是有利的，因为与设计和制造实现主放大器206与峰化放大器208之间的不同功率分离的RF晶体管放大器管芯相比，设计和制造不同的互连结构可能容易得多。
上述技术也可以被用于实现具有其它构造的RF晶体管放大器。
例如，图8A是具有共栅极共源极或“CGCS”构造的RF晶体管放大器200K的电路图。如图8A中所示，RF晶体管放大器200K包括第一“共栅极”晶体管放大器217(即，第一晶体管放大器217的栅极耦合到地)、可选的级间阻抗匹配网络204以及第二“共源极”晶体管放大器219(即，第二晶体管放大器219的源极耦合到地)。RF晶体管放大器200K的第一级用作跨阻放大器，并作为在第一共栅极晶体管放大器217的源极处输入的RF输入信号的电流缓冲器和电压放大器。第一共栅极晶体管放大器217的漏极可以或者DC或者AC耦合到第二共源极晶体管放大器219的栅极。如上所述，可选的级间阻抗匹配网络204可以耦合在第一共栅极晶体管放大器217的漏极与第二共源极晶体管放大器219的栅极之间，以便改进作为目标的频带的性能。RF晶体管放大器200K可以表现出改进的阻抗匹配带宽并且也是在基于SiC上III族氮化物的材料系统中实现增强模式放大器的潜在方式。
图8B是图示根据本发明的实施例可以如何实现图8A的CGCS RF晶体管放大器200K的示意图。如图8B中所示，CGCS RF晶体管放大器200K包括RF输入端201、共栅极晶体管放大器217、级间阻抗匹配网络204、共源极晶体管放大器219以及RF输出端209。可选地，CGCS RF晶体管放大器200K可以包括输入匹配网络和/或输出匹配网络(未示出)。
如图8B中所示，包括在RF晶体管放大器200K中的RF晶体管放大器管芯被划分为总共四个区260-1至260-4。第一个区260-1可以被用于实现第一共栅极晶体管放大器217。RF输入端201耦合到源极互连焊盘376-1，并且栅极互连焊盘372-1耦合到电接地，以形成共栅极晶体管放大器217。漏极互连焊盘374-1可以耦合到级间阻抗匹配网络204的输入端。级间阻抗匹配网络204的输出端耦合到功率分离器，该功率分离器将输出信号馈送到用于三个剩余区260-2至260-4的栅极互连焊盘372-2至372-4。这些区被用于实现第二共源极晶体管放大器219。级间阻抗匹配网络204和功率分离器可以例如在RF晶体管放大器200K的互连结构300K上实现。第二共源极晶体管放大器219的漏极互连焊盘374-2至374-4耦合到RTF输出端209。
根据本发明的更进一步的实施例，可以提供具有一个或多个冗余放大器电路的RF晶体管放大器。这些RF晶体管放大器可以包括多区RF晶体管放大器管芯，并且这些区中的至少一个可以被指定为初始未使用的冗余区。这些RF晶体管放大器还可以包括输入和输出开关网络，其可以被用于旁通操作不正常的区并将冗余区切换到电路中以代替被旁通的区。这些RF晶体管放大器还可以包括检测电路系统(未示出)，其检测RF晶体管放大器管芯的区何时发生故障或以其它方式未正常操作。一旦检测到这样的故障，输入和输出开关网络就可以被重新配置为将操作从电路的故障区切换到冗余区。图9是根据本发明的实施例的包括这种冗余放大器电路的RF晶体管放大器200L的示意图。
如图9中所示，RF晶体管放大器200L包括安装在互连结构300L上的RF晶体管放大器管芯210L。RF晶体管放大器管芯210L被划分为四个区260-1至260-4。区260-1至260-3是在RF晶体管放大器管芯210L的正常操作中使用的“主”区。区260-4是冗余区，如果区260-1至260-3中的一个或多个中发生故障，那么它可以被切换以代替区260-1至260-3之一。
互连结构300L包括输入分离器333、三个开关334-1至334-3以及输入组合器336。输入分离器333可以连接到在互连结构300L上提供的RF输入端301，并且可以将在RF输入端201处接收的RF信号分离成三个子分量，这些子分量在输入分离器333的三条输出线上输出。输入分离器333的每条输出线连接到相应的RF开关334-1至334-3(例如，通过互连结构300L上的导电图案320)。每个RF开关334具有一对输出端，并且根据RF开关334的设置将在RF开关334的输入端处接收的RF信号输出到两个输出端之一。RF开关334-1的第一输出端耦合到区260-1，RF开关334-2的第一输出端耦合到区260-2，并且RF开关334-3的第一输出端耦合到区260-3。每个RF开关334的第二输出端耦合到输入组合器336。
传递到区260-1至260-3的RF信号被RF晶体管放大器管芯210L放大。在所描绘的实施例中，由区260-1至260-3输出的放大的RF信号被馈送到组合器340。区260-4的输出也被传递到组合器340。组合器340的输出端耦合到互连结构300L上的RF输出端308。
在操作中，初始地，每个RF开关334都被设置为将其输入端连接到其第一输出端。因此，RF晶体管放大器管芯210L将以在RF输入端301和RF输出端308之间电并联部署的第一个至第三个区260-1至260-3操作。第四个区260-4通过RF开关334与RF输入端301隔离。如果上述检测电路系统检测到在RF晶体管放大器管芯210L的区260-1至260-3之一(例如，第二个区260-2)中发生故障，那么可以将控制信号发送到RF开关334-2的控制输入端(未示出)，使得RF信号不被传递到发生故障的区260-2。重置开关334-2还用于将区260-4与第一个和第三个区260-1、260-3并联放置，使得第四个区260-4有效地替代第二个区260-2。以这种方式，可以提供具有管芯上冗余电路的RF晶体管放大器。
虽然在所描绘的实施例中，所有四个区260-1至260-4都直接连接到组合器340，但在实践中，在区输出端与组合器340之间添加开关可以是有益的。开关中的三个将把放大的RF信号传递到组合器340，并且第四个开关将被设置为将未激活的区260端接至地。
随着RF晶体管放大器变得更大可能出现的另一个问题是，可能难以确保RF输入信号通过具有相对恒定波前的RF晶体管放大器的并联放大路径中的每一条。在常规的RF晶体管放大器中，RF信号可以被输入到RF晶体管放大器的栅极端子。RF信号从栅极端子传递到一个或多个栅极歧管，该栅极歧管将栅极端子连接到放大器的栅极指。RF信号可以例如在栅极端子的中间处输入，然后沿着栅极端子行进到将栅极端子连接到栅极歧管的柱或其它导电结构。遗憾的是，利用这种布置，到每个栅极指的RF传输路径的电气长度可能变化，并且RF晶体管放大器管芯中间的栅极指与位于RF晶体管放大器管芯端部附近的栅极指之间的电气路径长度的差异可以是显著的。因此，传递到每个栅极指的RF信号的子分量的相位发生变化。这种变化导致放大的RF信号的组合不够完美。当放大的RF信号被组合并传递到漏极端子时，在装置的输出侧反过来遇到同样的问题。
根据本发明的实施例，提供了RF晶体管放大器，其更加紧密地维持跨放大器的栅极指的相位一致性。图10是图示根据本发明的实施例的RF晶体管放大器200M的示意图，其具有到RF晶体管放大器管芯的多个不同区中的每个区的等长RF传输路径以便维持更好的相位一致性。下面的讨论涉及RF传输线的“物理”长度和“电气”长度两者。物理长度是指RF传输线的测得的长度。电气长度是指如穿过RF传输线的电信号所经历的RF传输线的长度。如本领域技术人员所知，RF传输线的电气长度可以基于例如与RF传输线的导电结构相邻的介电材料的介电常数而变化。因此，如果例如不同的介电材料用于形成RF传输线，那么具有相同物理长度的两条RF传输线可以具有不同的电气长度。为了维持相位一致性，两条RF传输线的电气长度应当基本相同。在此，“基本”意味着在+/-5％之内。
如图10中所示，RF晶体管放大器200M包括安装在互连结构300M上的RF晶体管放大器管芯210M。在图10的示意图中，RF晶体管放大器管芯210M安装在互连结构300M下方，因此被使用虚线示出。互连结构300M具有RF输入端301、多个栅极互连焊盘372、多个漏极互连焊盘374以及RF输出端308。多条第一传输线361将RF输入端连接到相应的栅极互连焊盘372，并且多条第二传输线363将相应的漏极互连焊盘374连接到RF输出端308。每个栅极互连焊盘372和对应的漏极互连焊盘374连接到RF晶体管放大器管芯210M的相应区260，如前面所讨论的。
如图10中可以看到的，所有第一传输线361可以具有大致相同的长度，并且所有第二传输线363可以具有大致相同的长度。因此，在RF输入端301处输入的RF信号的子分量可以同时(即，同相)到达相应的栅极互连焊盘372。同样，输出到漏极互连焊盘374的放大的RF信号可以同相传递到RF输出端308。因此，由于多区RF晶体管放大器管芯210M的每个区260可以被单独馈送，并且由于第一和第二传输线361、363可以容易地被形成为具有相同长度，因此对于通过RF晶体管放大器200M的RF信号可以容易地维持良好相位一致性。而且，即使RF晶体管放大器管芯210M的尺寸增加，也可以维持这种相位一致性。
多区RF晶体管放大器管芯还可以促进提供可以以增加的效率水平操作的RF晶体管放大器。可以通过在较低功率操作期间仅使用区260的子集来实现较高效率水平。图11A和11B示意性地图示了根据本发明的实施例的RF晶体管放大器200N，其被设计为基于例如RF晶体管放大器200N的输入或输出功率水平来调整所使用的区260的数量。
图11A是RF晶体管放大器200N的示意图。如图11A中所示，RF晶体管放大器200N包括RF晶体管放大器管芯210N和互连结构300N。RF晶体管放大器管芯210N被划分为四个区260-1至260-4(与栅极和漏极互连焊盘372-1、374-1；372-2、374-2；372-3、374-3；372-4、374-4对应)。互连结构300N包括RF输入端301、输入开关网络342、栅极互连焊盘372-1至372-4、漏极互连焊盘374-1至374-4、输出开关网络344以及RF输出端308。输入开关网络342可以包括矩阵开关，其可以将RF输入端301连接到栅极互连焊盘372中的一个或多个的任何组合。输出开关网络344可以包括矩阵开关，其可以将RF输出端308连接到漏极互连焊盘374的中的一个或多个的任何组合。确定RF信号的功率(例如，输入功率、输出功率等)的功率传感器或某个其它电路可以被用于确定输入开关342和输出开关344如何被设置。
代替使用开关网络342、344，可以结合单个RF晶体管放大器管芯使用多个不同互连结构中所选择的一个来优化管芯的操作。这参考图11B示出。
特别地，参考图11B中的顶部图，可以看出，如果要求将在低功率水平下操作的RF晶体管放大器，那么可以使用第一互连结构300N-A，其可以被硬连线以仅将其RF输入端301和RF输出端308连接到RF晶体管放大器管芯210N的单个区(区260-2)。参考图11B中的中间图，可以看出，如果要求将在中等功率水平下操作的RF晶体管放大器管芯，那么可以使用第二互连结构300N-B，其可以被硬连线以将其RF输入端301和RF输出端308连接到RF晶体管放大器管芯210N的区中的两个(区260-2和260-3)。参考图11B中的底部图，可以看出，如果要求将在高功率水平下操作的RF晶体管放大器管芯，那么可以使用第三互连结构300N-C，其可以被硬连线以将其RF输入端301和RF输出端308连接到RF晶体管放大器管芯210N的所有四个区260-1至260-4。以这种方式，可以设计单个RF晶体管放大器管芯210N，其可以被配置为在使用多种不同功率水平的应用中高效地操作。
为方便起见，上面已经讨论的根据本发明的实施例的多区RF晶体管放大器管芯被示为具有相同数量的栅极端子、漏极端子和源极端子。但是，将认识到的是，本发明的实施例不限于此。例如，在许多应用中可以提供任何数量的源极端子，因为源极端子通常连接到共用的接地参考。而且，栅极端子与漏极端子的数量也不必相同。例如，栅极端子的数量可以是漏极端子的数量的两倍，这取决于区如何通过互连结构互连。可替代地，漏极端子的数量可以超过栅极端子的数量。
根据本发明的实施例的RF晶体管放大器可以部分地或完全地被封在封装材料中(具有延伸穿过封装的引线或其它接触结构以提供封装的RF晶体管放大器)。可以使用任何合适的封装技术。图12A-12D图示了根据本发明的实施例的RF晶体管放大器可以被封装的不同方式的几个示例。
特别地，图12A是封装的RF晶体管放大器400的示意性横截面视图，其包括根据本发明的实施例的RF晶体管放大器之一(其在图12A中总体上标记为420)。如图12A中所示，封装的RF晶体管放大器400包括RF晶体管放大器420被包封在其中的封装件410。
封装件410包括陶瓷封装，该陶瓷封装包括载体基板430、侧壁440和盖450，它们一起定义开放腔体460。RF晶体管放大器410(包括其互连结构422)被部署在开放腔体460内的载体基板430上。
载体基板430可以包括被配置为辅助封装件410的热管理的材料。例如，载体基板430可以包括铜和/或钼。在一些实施例中，载体基板430可以由多层组成和/或包含通孔/互连。在示例实施例中，载体基板430可以是多层铜/钼/铜金属凸缘，其包括在其任一主表面上具有铜包覆层的芯核钼层。在一些实施例中，侧壁440和/或盖450可以由绝缘材料形成或包括绝缘材料。例如，侧壁440和/或盖450可以由陶瓷材料形成或包括陶瓷材料。在一些实施例中，侧壁440和/或盖450可以由例如Al2O3形成。盖450可以使用环氧树脂胶粘到侧壁440。侧壁440可以经由例如钎焊附接到载体基板430。引线470-1、470-2可以被构造为延伸穿过侧壁440，但本发明的实施例不限于此。引线470可以使用例如导电管芯附接材料耦合到互连结构422。在所描绘的实施例中，引线470连接到互连结构422而不使用任何引线键合。
图12B是封装的RF晶体管放大器500的示意性横截面视图，其包括在包覆成型塑料封装中的根据本发明的实施例的RF晶体管放大器之一(其在图12B中总体上标记为440)。封装的RF晶体管放大器500包括RF晶体管放大器440被包封在其中的封装件510。
封装件500包括载体基板530、引线540-1、540-2和包覆成型塑料材料550。RF晶体管放大器520(包括互连结构522)部署在载体基板530上。引线540-1、540-2连接到互连结构522(例如，以与上文参考图12A所述相同的方式)。可以是塑料或塑料聚合物化合物的包覆成型材料550在RF晶体管放大器520(包括互连结构522)周围注入成型，从而提供免受外部环境影响的保护。
封装500的载体基板530可以包括被配置为辅助热管理的材料。例如，载体基板530可以包括铜和/或钼。在一些实施例中，载体基板530可以由多层组成和/或包含通孔/互连。在一些实施例中，载体基板530可以包括作为至少部分地被塑料包覆成型塑料550包围的引线框或金属块的一部分的金属散热器。
如图12C中所示，在其它实施例中，只有RF晶体管放大器管芯和耦合元件可以被封装在包覆成型塑料材料内，并且互连结构522上的焊盘或其它结构可以用作RF晶体管放大器的引线。如图12D中所示，在还有其它实施例中，可以封装RF晶体管放大器管芯520、耦合元件524和互连结构522三者。可以在封装材料内形成开口以提供到装置的各种端子(例如，RF输入端子、RF输出端子、接地端子、偏置电压端子等)的通路。
将认识到的是，根据本文讨论的本发明的实施例的任何RF晶体管放大器可以安装在诸如图12A-12D中所示的封装之类的封装中。
以上已经参考附图描述了本发明性构思的实施例，在附图中示出了本发明的实施例。但是，本发明性构思可以以许多不同形式来实施，并且不应当被解释为限于本文阐述的实施例。而是，提供这些实施例是为了使本公开彻底和完整，并将本发明性构思的范围充分地传达给本领域的技术人员。相同的标号在本文中指示相同的元素。
将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元素，但是这些元素不应当受到这些术语的限制。这些术语仅被用于区分一个元素与另一个元素。例如，可以将第一元素称为第二元素，并且类似地，可以将第二元素称为第一元素，而不脱离本发明的范围。如本文所使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。
本文使用的术语仅出于描述特定实施例的目的并且不旨在限制本发明。如本文所使用的，术语“包括”和/或“包含”定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
将理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”或“延伸到另一个元件上”时，它可以直接在另一个元件上或者直接延伸到了一个元件上或者也可以存在中间元件。相反，当元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以被用于描述一个元件、层或区域与另一个元件、层或区域的关系，如图所示。将理解的是，这些术语旨在涵盖除了图中描绘的方向之外的设备的不同方向。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在以下权利要求书中阐述。

Claims (57)

1.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，具有基于III族氮化物的半导体层结构以及各自都在所述半导体层结构的上表面上的多个栅极端子、多个漏极端子和至少一个源极端子；
互连结构，在所述RF晶体管放大器管芯的上表面上；以及
耦合元件，在所述RF晶体管放大器管芯与所述互连结构之间，将所述栅极端子、所述漏极端子和所述源极端子电连接到所述互连结构。
2.如权利要求1所述的RF晶体管放大器，其中所述RF晶体管放大器管芯被划分为多个区，其中所述区中的每个区包括多个单位单元晶体管，并且其中所述区中的至少一个区能够独立于所述区中的其它区操作。
3.如权利要求2所述的RF晶体管放大器，其中所述区中的第一区被配置为放大第一频率范围中的RF信号，并且所述区中的第二区被配置为放大与所述第一频率范围不同的第二频率范围中的RF信号。
4.如权利要求2或3所述的RF晶体管放大器，其中所述区中的每个区包括相应的多个单位单元晶体管，并且其中所述区中的第一区中的栅极指具有第一长度，所述区中的第二区中的栅极指具有与所述第一长度不同的第二长度。
5.如权利要求2-4中的任一项所述的RF晶体管放大器，其中所述RF放大器被配置为将RF信号路由到所述区的第一子集以在输出功率水平的第一范围中操作，并将RF信号路由到所述区的与所述第一子集不同的第二子集以在与所述第一输出功率水平范围不同的第二输出功率水平范围中操作。
6.如权利要求2-5中的任一项所述的RF晶体管放大器，还包括输入开关网络和输出开关网络，所述输入开关网络和所述输出开关网络能够被配置为将所述区中的一些切换到在到所述RF晶体管放大器的输入端与所述RF晶体管放大器的输出端之间的RF传输路径。
7.如权利要求6所述的RF晶体管放大器，其中所述输入开关网络和所述输出开关网络中的至少一个设置在所述互连结构上和/或所述互连结构内。
8.如权利要求2所述的RF晶体管放大器，其中所述区之一包括冗余区，所述RF晶体管放大器还包括开关网络，该开关网络能够被设置为将传输路径从所述区中的第一区切换到所述冗余区。
9.如权利要求2所述的RF晶体管放大器，其中所述区中的第一区的单位单元晶体管与所述区中的第二区的单位单元晶体管串联电耦合。
10.如权利要求9所述的RF晶体管放大器，其中所述区中的第一区的单位单元晶体管被配置为前置放大器，并且所述区中的第二区的单位单元晶体管被配置为主放大器。
11.如权利要求2所述的RF晶体管放大器，其中所述区中的第一区的单位单元晶体管具有与所述区中的第二区的单位单元晶体管不同的构造，并且其中所述区中的第一区的单位单元晶体管和所述区中的第二区的单位单元晶体管并联电连接。
12.如权利要求11所述的RF晶体管放大器，其中所述区中的第一区的单位单元晶体管被配置为Doherty放大器的主放大器，并且所述区中的第二区的单位单元晶体管被配置为Doherty放大器的峰化放大器。
13.如权利要求2所述的RF晶体管放大器，其中用于所述区中的第一区的栅极端子耦合到接地连接，并且用于所述区中的第二区的源极端子耦合到接地连接。
14.如权利要求13所述的RF晶体管放大器，其中所述第一区和所述第二区形成共栅极共源极放大器。
15.如权利要求13所述的RF晶体管放大器，还包括阻抗匹配网络，所述阻抗匹配网络耦合在所述第一区的输出端和所述第二区的输入端之间。
16.如权利要求15所述的RF晶体管放大器，其中所述阻抗匹配网络在所述互连结构上和/或在所述互连结构内。
17.如权利要求12所述的RF晶体管放大器，其中所述互连结构包括并联地电连接所述区的子集的组合网络。
18.如权利要求11所述的RF晶体管放大器，其中每个栅极端子通过相应的RF传输路径耦合到所述RF晶体管放大器的输入端，其中所述RF传输路径的电气长度基本相等。
19.如权利要求1所述的RF晶体管放大器，其中所述漏极端子中的第一漏极端子串联电耦合到所述栅极端子中的第二栅极端子。
20.如权利要求1-19中的任一项所述的RF晶体管放大器，其中所述互连结构包括再分布层层压结构。
21.如权利要求1-19中的任一项所述的RF晶体管放大器，其中所述互连结构包括印刷电路板。
22.如权利要求1-21中的任一项所述的RF晶体管放大器，其中多个电路元件安装在所述互连结构上。
23.如权利要求22所述的RF晶体管放大器，其中所述电路元件包括表面贴装电容器和表面贴装电感器中的至少一种。
24.如权利要求22所述的RF晶体管放大器，其中所述RF晶体管放大器管芯的不连接到所述互连结构的侧面被封装。
25.如权利要求2所述的RF晶体管放大器，其中每个区包括所述栅极端子中的相应栅极端子和所述漏极端子中的相应漏极端子。
26.如权利要求1-25中的任一项所述的RF晶体管放大器，其中栅极端子的数量与漏极端子的数量不同。
27.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，具有基于III族氮化物的半导体层结构以及各自位于所述半导体层结构的上表面上的多个栅极端子、多个漏极端子和源极端子，
其中所述RF晶体管放大器管芯被划分为多个区，其中所述区中的每个区包括多个单位单元晶体管，并且其中所述区中的第一区与所述区中的第二区串联电耦合。
28.如权利要求27所述的RF晶体管放大器，其中所述区中的第一区与所述区中的第三区并联电耦合。
29.如权利要求28所述的RF晶体管放大器，其中所述区中的第二区与所述区中的第四区并联电耦合。
30.如权利要求27-29中的任一项所述的RF晶体管放大器，还包括：
互连结构，在所述RF晶体管放大器管芯的上表面上；以及
耦合元件，在所述RF晶体管放大器管芯与所述互连结构之间，将所述栅极端子、所述漏极端子和所述源极端子电连接到所述互连结构。
31.如权利要求27-30中的任一项所述的RF晶体管放大器，其中所述区中的第一区的单位单元晶体管被配置为前置放大器，并且所述区中的第二区的单位单元晶体管被配置为主放大器。
32.如权利要求27所述的RF晶体管放大器，其中栅极端子中的电连接到所述区中的第一区的单位单元晶体管的第一栅极端子耦合到接地连接，并且源极端子中的电连接到所述区中的第二区的单位单元晶体管的第一源极端子耦合到接地连接。
33.如权利要求32所述的RF晶体管放大器，其中所述第一区和所述第二区形成共栅极共源极放大器。
34.如权利要求32或33所述的RF晶体管放大器，还包括阻抗匹配网络，所述阻抗匹配网络耦合在所述第一区的输出端与所述第二区的输入端之间。
35.如权利要求34所述的RF晶体管放大器，其中所述阻抗匹配网络在所述互连结构上和/或在所述互连结构内，所述互连结构在所述RF晶体管放大器管芯的上表面上。
36.如权利要求27所述的RF晶体管放大器，其中所述漏极端子中的第一漏极端子串联电耦合到所述栅极端子中的第二栅极端子。
37.如权利要求30所述的RF晶体管放大器，其中所述互连结构包括再分布层层压结构和/或印刷电路板。
38.如权利要求27-37中的任一项所述的RF晶体管放大器，其中每个区包括所述栅极端子中的相应栅极端子和所述漏极端子中的相应漏极端子。
39.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，具有基于III族氮化物的半导体层结构以及多个单位单元晶体管，每个单位单元晶体管包括栅极指，
其中所述栅极指中的第一栅极指具有第一长度，所述栅极指中的第二栅极指具有与所述第一长度不同的第二长度。
40.如权利要求39所述的RF晶体管放大器，其中所述RF晶体管放大器管芯被划分为多个区，所述多个区被配置为在不同频带中操作，并且其中所述栅极指中的第一栅极指在所述区中的第一区中，并且所述栅极指中的第二栅极指在所述区中的第二区中。
41.如权利要求40所述的RF晶体管放大器，其中所述区中的第一区被配置为放大第一频率范围中的RF信号，并且所述区中的第二区被配置为放大与所述第一频率范围不同的第二频率范围中的RF信号。
42.如权利要求41所述的RF晶体管放大器，还包括：
互连结构，在所述RF晶体管放大器管芯的表面上；以及
耦合元件，在所述RF晶体管放大器管芯与所述互连结构之间，将所述RF晶体管放大器管芯电连接到所述互连结构。
43.如权利要求42所述的RF晶体管放大器，其中所述互连结构包括与所述第一区对应的第一RF输入端和与所述第二区对应的第二RF输入端。
44.如权利要求43所述的RF晶体管放大器，其中多个电路元件安装在所述互连结构上。
45.如权利要求44所述的RF晶体管放大器，其中所述电路元件包括表面贴装电容器和表面贴装电感器中的至少一种。
46.如权利要求40-45中的任一项所述的RF晶体管放大器，其中所述RF晶体管放大器管芯还包括多个栅极端子、多个漏极端子和至少一个源极端子，并且其中所述栅极端子中的每个栅极端子耦合到所述多个区中相应的区。
47.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，具有基于III族氮化物的半导体层结构和多个栅极歧管；
互连结构，在所述RF晶体管放大器管芯的上表面上，所述互连结构包括RF输入端；
耦合元件，在所述RF晶体管放大器管芯与所述互连结构之间，将所述RF晶体管放大器管芯电连接到所述互连结构；以及
多条RF传输线，从所述RF输入端延伸到相应的栅极歧管，其中所述RF传输线中的每条RF传输线具有基本相同的电气长度。
48.如权利要求47所述的RF晶体管放大器，其中所述RF传输线中的每条RF传输线具有基本相同的物理长度。
49.如权利要求47或48所述的RF晶体管放大器，其中所述RF晶体管放大器管芯被划分为多个区，并且所述区中的每个区包括多个单位单元晶体管，并且其中每个栅极歧管连接到所述区中的相应区的单位单元晶体管。
50.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，具有基于III族氮化物的半导体层结构；以及
互连结构，在所述RF晶体管放大器管芯的上表面上，所述互连结构包括RF输入端；
其中所述RF晶体管放大器管芯被划分为多个区，其中所述区中的每个区包括多个单位单元晶体管，以及
其中所述互连结构包括开关网络，所述开关网络被配置为选择性地将所述RF输入端连接到所述多个区中的一个或多个区。
51.如权利要求50所述的RF晶体管放大器，其中所述区中的第一区是冗余区，并且其中所述开关网络能够被设置为将在所述RF输入端处接收到的RF信号路由到所述冗余区而不是路由到所述区中的经历故障的另一个区。
52.如权利要求50或51所述的RF晶体管放大器，其中所述区中的至少一个区被配置为独立于所述区中的其它区操作。
53.如权利要求50或51所述的RF晶体管放大器，其中所述RF放大器被配置为将RF信号路由到所述区的第一子集以在输出功率水平的第一范围中操作，并将RF信号路由到所述区的与所述第一子集不同的第二子集以在与所述第一输出功率水平范围不同的第二输出功率水平范围中操作。
54.如权利要求50所述的RF晶体管放大器，其中所述区之一包括冗余区，并且其中所述开关网络能够被设置为将传输路径从所述区中的第一区切换到所述冗余区。
55.一种射频(“RF”)晶体管放大器，包括：
RF晶体管放大器管芯，包括：
基于III族氮化物的半导体层结构，其被划分为多个区，其中所述区中的每个区包括多个单位单元晶体管；
多个栅极端子，其中每个区的单位单元晶体管电连接到所述栅极端子中的相应栅极端子；
多个漏极端子，其中每个区的单位单元晶体管电连接到所述漏极端子中的相应漏极端子，以及
至少一个源极端子。
56.如权利要求55所述的RF晶体管放大器，其中所述栅极端子、所述漏极端子和所述至少一个源极端子都在所述半导体层结构的上表面上。
57.如权利要求55或56所述的RF晶体管放大器，其中所述区中的至少一个区能够独立于所述区中的其它区操作。
CN202180045155.5A 2020-06-25 2021-06-24 多区射频晶体管放大器 Pending CN115803879A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/911,757 2020-06-25
US16/911,757 US11533024B2 (en) 2020-06-25 2020-06-25 Multi-zone radio frequency transistor amplifiers
PCT/US2021/038799 WO2021262920A2 (en) 2020-06-25 2021-06-24 Multi-zone radio frequency transistor amplifiers

Publications (1)

Publication Number Publication Date
CN115803879A true CN115803879A (zh) 2023-03-14

Family

ID=76943163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180045155.5A Pending CN115803879A (zh) 2020-06-25 2021-06-24 多区射频晶体管放大器

Country Status (6)

Country Link
US (1) US11533024B2 (zh)
EP (1) EP4173036A2 (zh)
JP (1) JP2023531915A (zh)
KR (1) KR20230028394A (zh)
CN (1) CN115803879A (zh)
WO (1) WO2021262920A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117082730A (zh) * 2023-09-20 2023-11-17 成都华兴大地科技有限公司 一种可气密多层陶瓷结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287122B2 (en) * 2014-03-17 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method for growing epitaxies of a chemical compound semiconductor
TWI740700B (zh) * 2020-11-03 2021-09-21 長庚大學 氮化鎵轉阻放大器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
US5990757A (en) 1998-06-05 1999-11-23 Raytheon Company Gallium arsenide monolithic microwave integrated circuits employing thermally bumped devices
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7348842B2 (en) 2005-01-19 2008-03-25 Micro-Mobio Multi-substrate RF module for wireless communication devices
US8796843B1 (en) 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
EP2996143B1 (en) * 2014-09-12 2018-12-26 Qorvo US, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10600718B1 (en) 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
EP3133735B1 (en) 2015-08-21 2020-06-17 NXP USA, Inc. Rf amplifier module and methods of manufacture thereof
US9508652B1 (en) * 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
US11410908B2 (en) * 2018-06-26 2022-08-09 Intel Corporation Integrated circuit devices with front-end metal structures
US11791237B2 (en) * 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US10658386B2 (en) * 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
US11417698B2 (en) * 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11837457B2 (en) * 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117082730A (zh) * 2023-09-20 2023-11-17 成都华兴大地科技有限公司 一种可气密多层陶瓷结构
CN117082730B (zh) * 2023-09-20 2024-02-09 成都华兴大地科技有限公司 一种可气密多层陶瓷结构

Also Published As

Publication number Publication date
KR20230028394A (ko) 2023-02-28
US20210408976A1 (en) 2021-12-30
US11533024B2 (en) 2022-12-20
WO2021262920A3 (en) 2022-02-10
EP4173036A2 (en) 2023-05-03
WO2021262920A2 (en) 2021-12-30
JP2023531915A (ja) 2023-07-26

Similar Documents

Publication Publication Date Title
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
CN115803879A (zh) 多区射频晶体管放大器
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11837457B2 (en) Packaging for RF transistor amplifiers
JP7505037B2 (ja) シールドされた伝送線路構造を有するｒｆ増幅器
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TWI833160B (zh) 具有均勻組件之裝置封裝及其形成方法
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination