JP4866625B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4866625B2
JP4866625B2 JP2006037931A JP2006037931A JP4866625B2 JP 4866625 B2 JP4866625 B2 JP 4866625B2 JP 2006037931 A JP2006037931 A JP 2006037931A JP 2006037931 A JP2006037931 A JP 2006037931A JP 4866625 B2 JP4866625 B2 JP 4866625B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
pad
input
signal
amplifying unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006037931A
Other languages
English (en)
Other versions
JP2007220790A (ja
Inventor
健次 佐々木
知紀 田上
栄 菊池
俊文 牧野
健 佐藤
勉 小堀
康成 梅本
崇 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006037931A priority Critical patent/JP4866625B2/ja
Priority to US11/618,207 priority patent/US8546939B2/en
Publication of JP2007220790A publication Critical patent/JP2007220790A/ja
Application granted granted Critical
Publication of JP4866625B2 publication Critical patent/JP4866625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、半導体装置およびその製造技術に関し、特に、携帯電話機などに使用されるＲＦ（Radio Frequency）モジュールの製造に適用して有効な技術に関するものである。
特開２００５−３３３５０号公報（特許文献１）には、デュアルバンドに対応した電力増幅器を構成する半導体チップの１辺に出力端子（出力パッド）が形成され、この出力端子が形成された辺に交差する辺に入力端子（入力パッド）が形成されている技術が開示されている。
特開２００５−３３３５０号公報
例えば、ガリウム砒素（ＧａＡｓ）などのIII−Ｖ族化合物半導体を使用した半導体素子がある。化合物半導体はシリコン（Ｓｉ）に比べて移動度が大きく、半絶縁性結晶が得られる特徴を有する。また、化合物半導体は、混晶を作ることが可能であり、ヘテロ接合を形成することができる。
ヘテロ接合を使用した半導体素子として、ヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴ（Heterojunction Bipolar Transistor）という）がある。このＨＢＴは、ガリウム砒素をベース層に用い、インジウムガリウムリン（ＩｎＧａＰ）またはアルミニウムガリウム砒素（ＡｌＧａＡｓ）などをエミッタ層に用いたバイポーラトランジスタである。すなわち、ＨＢＴは、ベース層とエミッタ層で異なる半導体材料を使用してヘテロ接合を形成したバイポーラトランジスタである。
このヘテロ接合により、ベースエミッタ接合におけるエミッタの禁制帯幅をベースの禁制帯幅より大きくすることができる。したがって、エミッタからベースへのキャリアの注入をベースからエミッタへの逆電荷のキャリアの注入に比べて極めて大きくすることができるので、ＨＢＴの電流増幅率は極めて大きくなる特徴がある。
ＨＢＴは、上記したように電流増幅率が極めて大きくなることから、例えば、携帯電話機に搭載される高周波増幅装置（ＲＦモジュール）に使用されている。ＲＦモジュールでは、ＨＢＴを形成した半導体チップが配線基板に実装されている。
近年、携帯電話機などの通信端末機器には多くの電子部品が組み込まれており、そのうち、携帯電話機の送信部に組み込まれるＲＦモジュールにおいては、急速な小型・高機能化が進んで来ている。
ここで、ＨＢＴは、例えば、上記したように携帯電話機に搭載されるＲＦモジュールに使用されるが、このＲＦモジュールは、例えば３段階の増幅回路とこれらの増幅回路を制御する制御回路を含んでいる。そして、３段階の増幅回路にＨＢＴが使用されている。図６は、本発明者らが検討したＲＦモジュール３６を示す断面図である。図６において、ＲＦモジュール３６に含まれる３段階の増幅回路と制御回路とは、１つの半導体チップに形成されてはおらず、２つの半導体チップに分かれて形成されている。すなわち、３段階の増幅回路が化合物半導体よりなる半導体チップ２８に形成され、制御回路がシリコンよりなる半導体チップ２７に形成されている。そして、これら半導体チップ２８と半導体チップ２７は、配線基板２６に２次元状に（平面状に）実装され、ワイヤボンディングによって配線基板２６と電気接続されている。このとき、半導体チップ２８と半導体チップ２７との間もワイヤによって接続されているが、半導体チップ２８と半導体チップ２７の接続は、中継パッド３７を介して行なわれている。つまり、半導体チップ２８に形成されているボンディングパッド３８と中継パッド３７がワイヤ３９ｂにより接続され、この中継パッド３７と半導体チップ２７に形成されているボンディングパッド３０が異なるワイヤ３９ａで接続されている。
しかし、半導体チップ２８と半導体チップ２７とを中継パッド３７を介して接続する場合、配線基板２６上に中継パッド３７を形成するスペースを確保しなければならず、ＲＦモジュール３６の小型化を図ることができない問題点がある。
本発明の目的は、携帯電話機などに使用されるＲＦモジュールの小型化を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、（ａ）入力信号を増幅して出力信号を生成する増幅回路が形成された第１半導体チップと、（ｂ）前記増幅回路を制御する制御回路が形成された第２半導体チップと、（ｃ）前記第１半導体チップと前記第２半導体チップとを隣接して配置する配線基板とを備える。そして、前記第１半導体チップと前記第２半導体チップとはワイヤを用いて電気的に接続されており、前記ワイヤは、中継パッドを介さずに前記第１半導体チップと前記第２半導体チップとを直接接続していることを特徴とするものである。
また、本発明による半導体装置は、（ａ）複数の第１パッドを有する第１半導体チップと、（ｂ）複数の第２パッドを有する第２半導体チップと、（ｃ）前記第１半導体チップと前記第２半導体チップを搭載する配線基板と、（ｄ）前記第１パッドと前記第２パッドとを直接接続する複数のワイヤとを備える。そして、前記複数の第１パッドまたは前記複数の第２パッドのいずれか一方は、矩形形状をしていることを特徴とするものである。
また、本発明による半導体装置の製造方法は、（ａ）入力信号を増幅して出力信号を生成する増幅回路が形成された第１半導体チップと、前記増幅回路を制御する制御回路が形成された第２半導体チップとを隣接して配置する工程を備える。また、（ｂ）前記第１半導体チップに形成されている複数の第１パッドと前記第２半導体チップに形成されている複数の第２パッドとを、ワイヤを用いて直接接続する工程とを備える。そして、前記（ｂ）工程は、前記複数の第２パッドから前記複数の第１パッドへ前記ワイヤを接続することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＲＦモジュールを構成する第１半導体チップと第２半導体チップにおいて、増幅回路が形成されている第１半導体チップと増幅回路を制御する制御回路が形成されている第２半導体チップとを、中継パッドを介さずにワイヤで直接接続している。このため、第１半導体チップと第２半導体チップを配置する配線基板上に、中継パッドを形成する必要がなくなるので、ＲＦモジュールの小型化を図ることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本実施の形態は、例えば、携帯電話機などに搭載されるＲＦモジュール（半導体装置）に本発明を適用したものである。
（実施の形態１）
図１は、例えばデジタル携帯電話機における信号送受信部のブロック図を示したものである。図１において、携帯電話機における信号送受信部は、デジタル信号処理部１、ＩＦ（Intermediate Frequency）部２、変調信号源３、ミキサ４、ＲＦモジュール５、アンテナスイッチ６、アンテナ７、低雑音増幅器８を有している。
デジタル信号処理部１は、音声信号などのアナログ信号をデジタル処理してベースバンド信号を生成できるようになっており、ＩＦ部２は、デジタル信号処理部１で生成されたベースバンド信号を中間周波数の信号に変換することができるようになっている。
変調信号源３は、周波数が安定な水晶発振器などの基準発振器を使用して変調信号を得るようにした回路であり、ミキサ４は、周波数を変換する周波数変換器である。
ＲＦモジュール５は、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。
アンテナスイッチ６は、デジタル携帯電話機に入力される入力信号とデジタル携帯電話機から出力される出力信号とを分離するためのものである。
アンテナ７は、電波を送受信するためのものであり、低雑音増幅器８は、アンテナ７で受信した信号を増幅するためのものである。
デジタル携帯電話機は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。デジタル信号処理部１で音声信号などのアナログ信号をデジタル処理することにより生成されたベースバンド信号は、ＩＦ部２において、中間周波数の信号に変換される。続いて、この中間周波数の信号は、変調信号源３およびミキサ４によって、無線周波数（ＲＦ（Radio Frequency）周波数）の信号に変換される。無線周波数に変換された信号は、ＲＦモジュール５に入力される。ＲＦモジュール５に入力した無線周波数の信号は、ＲＦモジュール５で増幅された後、アンテナスイッチ６を介してアンテナ７より送信される。
次に、信号を受信する場合について説明する。アンテナ７により受信された無線周波数の信号は、低雑音増幅器８で増幅される。続いて、低雑音増幅器８で増幅された信号は、変調信号源３およびミキサ４によって、中間周波数の信号に変換された後、ＩＦ部２に入力される。ＩＦ部２では、中間周波数の信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、デジタル信号処理部１で処理され、音声信号が出力される。
上述したように、デジタル携帯電話機から信号を送信する際、ＲＦモジュール５によって信号は増幅される。次に、このＲＦモジュール５の構成について説明する。
図２は、本実施の形態１のＲＦモジュールにおける高周波増幅回路の回路ブロックを示したものである。図２を参照しながら、高周波増幅回路の回路ブロックについて説明する。図２において、高周波増幅回路は、制御回路１０、増幅部１１ａ〜１１ｃおよび増幅部１２ａ〜１２ｃを有している。この高周波増幅回路は、２種類の周波数帯域の信号を増幅できるようになっている。すなわち、一方は、第１の周波数を利用したＧＳＭ（Global System for Mobile Communication）方式であり、周波数帯域として８８０ＭＨｚ〜９１５ＭＨｚを使用している信号を増幅できるようになっている。また、他方は、第２の周波数を利用したＤＣＳ（Digital Communication System 1800）方式であり、周波数帯域として１７１０ＭＨｚ〜１７８５ＭＨｚを使用している信号を増幅できるようになっている。
上記した高周波増幅回路の中にある制御回路１０は、制御信号を入力し、入力した制御信号に基づいて、増幅部１１ａ〜１１ｃおよび増幅部１２ａ〜１２ｃの各増幅部を制御するように構成されている。この制御回路１０は、増幅部１１ａ〜１１ｃを制御する制御信号（Ｖcontrol（ＧＳＭ））と増幅部１２ａ〜１２ｃを制御する制御信号（Ｖcontrol（ＤＣＳ））とをそれぞれ別に入力することができるようになっており、増幅部１１ａ〜１１ｃを使用する場合は、Ｖcontrol（ＧＳＭ）に基づいて制御し、増幅部１２ａ〜１２ｃを使用する場合は、Ｖcontrol（ＤＣＳ）に基づいて制御するようになっている。このようにして、本実施の形態１の高周波増幅回路は、２種類の周波数帯域における信号の増幅を制御している。制御回路１０は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などから構成されている。
増幅部１１ａ〜１１ｃ（第１回路）は、ＧＳＭ方式の入力電力（入力信号）Ｐin（ＧＳＭ）を入力し、この入力電力Ｐin（ＧＳＭ）を３段階にわたって増幅するように構成されている。すなわち、入力電力Ｐin（ＧＳＭ）をまず増幅部１１ａで増幅した後、増幅部１１ａで増幅した電力を増幅部１１ｂで増幅する。そして、増幅部１１ｂで増幅した電力は、終段の増幅部１１ｃで増幅された後、高周波増幅回路から出力信号として出力される。このように、増幅部１１ａ〜１１ｃでは、ＧＳＭ方式による電力を増幅することができるようになっている。
同様に、増幅部１２ａ〜１２ｃ（第２回路）は、ＤＣＳ方式の入力電力（入力信号）Ｐin（ＤＣＳ）を入力して、３段階にわたって増幅するように構成されている。すなわち、入力電力Ｐin（ＤＣＳ）を増幅部１２ａで増幅した後、さらに増幅部１２ｂで増幅する。続いて、増幅部１２ｂで増幅された電力は、増幅部１２ｃでさらに増幅された後、高周波増幅回路から出力信号として出力される。このように増幅部１２ａ〜１２ｃでは、ＤＣＳ方式による電力を増幅することができるようになっている。
ここで、上述した増幅部１１ａ〜１１ｃと同様に増幅部１２ａ〜１２ｃも、例えば電流増幅率の大きなＨＢＴから構成される。
このように構成された高周波増幅回路は１つの半導体チップに形成されているのではなく、２つの半導体チップに分けて形成されている。すなわち、相対的に発熱量の多い増幅部１１ａ〜１１ｃおよび増幅部１２ａ〜１２ｃは化合物半導体を主成分とする第１半導体チップに形成され、相対的に発熱量の少ない制御回路１０はシリコンを主成分とする第２半導体チップに形成されている。
次に、制御回路による増幅部の制御を３段増幅部の最終段である増幅部を制御する例で説明する。
図３は、増幅部と制御回路との回路構成を示す回路図である。図３において、最終段の増幅部は、中段の増幅部からの信号を入力する入力端子１３を有し、この入力端子１３は、整合回路１４を介して信号を増幅する機能を有するＨＢＴ１５のベース電極に接続されている。ＨＢＴ１５のエミッタ電極は接地されており、ＨＢＴ１５のコレクタ電極は、整合回路１６を介して出力端子１７に接続されている。このように構成された最終段の増幅部では、入力信号に対応してＨＢＴ１５のベース電極とエミッタ電極間にベース電流が流れ、このベース電流に対応して、コレクタ電極からエミッタ電極に増幅された電流が流れる。これにより、出力端子から増幅された出力信号が出力される。ここで、入力信号は、高周波信号であるため、入力信号の波形と相似な出力信号を得るためには、ＨＢＴ１５の動作点を所定の位置にする必要がある。すなわち、入力信号がない状態でもＨＢＴ１５をアイドリング動作させて、一定のコレクタ電流を流しておく必要がある。ＨＢＴ１５の動作点はアイドリング電流すなわち無信号時のコレクタ電流によって決まる。このため、ＨＢＴ１５の動作点を設定するには、アイドリング電流と一義的な関係にあるベース電流を所定の値に設定すればよい。このことから、増幅部を制御する制御回路が必要となり、制御回路によってＨＢＴ１５に無信号時であっても所定のベース電流（バイアス電流）を流すようにしている。
例えば、制御回路は、図３に示すように、ＨＢＴ１５のベース電流を電流源１８から供給する構成となっている。つまり、制御回路においては、ＨＢＴ１５のベース電極にバイアス抵抗１９および高周波閉塞用インダクタ２０を介して電流源１８が接続されている。この電流源１８には、出力制御端子２１、電源電圧検出回路２２および電源電圧端子２３が接続されており、電源電圧検出回路２２には、電源電圧端子２３が接続されている。
制御回路はこのように構成されており、電流源１８によってＨＢＴ１５のベース電極にバイアス電流を供給することでＨＢＴ１５の動作点を所定の位置に設定している。このバイアス電流の大きさは、電流源１８に印加される出力制御電圧によって制御されている。そして、出力制御端子２１に印加される出力制御電圧が所定値を超えると、電源電圧検出回路２２が作動し、電流源１８に印加される出力制御電圧を制限してバイアス電流を一定に保つようになっている。このバイアス電流の値は電源電圧に応じて設定されており、電源電圧が高いほど小さくなる。
次に、本実施の形態１におけるＲＦモジュールの実装構成について説明する。図４は、本実施の形態１におけるＲＦモジュールの実装基板を示した平面図である。図４に示すように、本実施の形態１におけるＲＦモジュール２５は、配線基板２６上に半導体チップ（第２半導体チップ）２７、半導体チップ（第１半導体チップ）２８および受動部品２９が搭載されている。配線基板２６は、例えばプリント配線基板から構成されており、複数の誘電体層（絶縁層）を貼り合せた構造をしている。この配線基板２６には、表面（主面）や裏面および内部に所定の配線が形成されているとともに、配線基板２６の表面に形成された一部の配線と配線基板２６の裏面に形成された一部の配線とは、配線基板２６の厚さ方向に形成されたビアを介して電気的に接続されている。
半導体チップ２７は、シリコンを主成分とするものであり、増幅回路を制御する制御回路が形成されている。制御回路は主にＭＯＳＦＥＴから形成されている。この半導体チップ２７は四角形状をしており、外周部に沿って複数のボンディングパッド３０が形成されている。複数のボンディングパッド３０のうち一部は、半導体チップ２８と接続するものである。半導体チップ２８と接続するためのボンディングパッド３０は、半導体チップ２８に近い辺に形成されている。
半導体チップ２８は、ガリウム砒素（ＧａＡｓ）などの化合物半導体を主成分とするものであり、増幅回路を構成するＨＢＴが形成されている。この半導体チップ２８も四角形状をしており、外周部に沿って複数のボンディングパッド３１が形成されている。複数のボンディングパッド３１は、半導体チップ２７と接続するものであり、このボンディングパッド３１は、半導体チップ２７に近い辺に形成されている。ボンディングパッド３１は、半導体チップ２７に形成されているボンディングパッド３０と電気的に接続するための制御用パッドである。
制御回路が形成されている半導体チップ２７とＨＢＴが形成されている半導体チップ２８とは、互いに隣接するように配置されている。これは、図３に示したように制御回路と増幅回路は電気的に接続しているため、制御回路が形成されている半導体チップ２７とＨＢＴが形成されている半導体チップ２８とを電気的に接続する必要があるためである。
半導体チップ２７に形成されているボンディングパッド３０と半導体チップ２８に形成されているボンディングパッド３１とは、例えば金線よりなるワイヤ３２によって直接接続されている。このように、半導体チップ２７に形成されているボンディングパッド３０と半導体チップ２８に形成されているボンディングパッド３１とをワイヤ３２で直接接続する点が本発明の特徴の１つである。ボンディングパッド３０とボンディングパッド３１とをワイヤ３２で直接接続することにより、半導体チップ２７と半導体チップ２８の間のスペースに中継パッドを設ける必要がなくなるので、ＲＦモジュール２５の小型化を図ることができる。
従来、半導体チップ２７と半導体チップ２８を接続するため、中継パッドを使用している。つまり、半導体チップ２７に形成されているボンディングパッド３０と中継パッドとをワイヤで接続し、この中継パッドと半導体チップ２８に形成されているボンディングパッド３１とを別の異なるワイヤで接続している。しかし、半導体チップ２７と半導体チップ２８との間に中継パッドを設ける場合、中継パッドを配置するスペースを設ける必要があり、ＲＦモジュールの小型化を推進する上で問題となる。そこで、本実施の形態１では、半導体チップ２７に形成されているボンディングパッド３０と半導体チップ２８に形成されているボンディングパッド３１とをワイヤ３２で直接接続している。これにより、半導体チップ２７と半導体チップ２８との間に中継パッドを設けるスペースを確保する必要がなくなるので、半導体チップ２７と半導体チップ２８とを密に隣接させることができる。したがって、ＲＦモジュールの小型化を推進することができる。
ここで、本実施の形態１において、半導体チップ２８に形成されているボンディングパッド３１は、半導体チップ２７に近い１辺に配列されている。すなわち、半導体チップ２８に形成されている複数のパッドのうち半導体チップ２７と接続する制御用パッド（ボンディングパッド３１）は、半導体チップ２８の１辺に沿って配列されている。これは、ボンディングパッド３０とボンディングパッド３１とをワイヤ３２で直接接続しやすいようにしたものである。すなわち、ボンディングパッド３１を半導体チップ２８の１辺に配置しないと、ボンディングパッド３０とボンディングパッド３１との距離がばらつき、ワイヤボンディングしにくくなるからである。このように半導体チップ２８の１辺に制御用パッドであるボンディングパッド３１を配列したことも本発明の１つの特徴であり、ボンディングパッド３０とボンディングパッド３１とを直接接続しやすくしている。
次に、配線基板２６上に形成されている受動部品２９は、例えばチップ部品から構成され、抵抗、インダクタンス素子、コンデンサなどが含まれる。これらの受動部品２９は、配線基板の表面に形成された配線と電気的に接続されている。受動部品２９は、例えば図３に示す整合回路１４、１６などを構成している。
図５は、図４のＡ−Ａ線で切断した断面を示す断面図である。図５において、配線基板２６は、例えば５層の誘電体層からなる多層配線基板である。図５では、５つの誘電体層が積層されて配線基板２６が形成されているが、積層される誘電体層はこれに限定されるものではなく種々変更可能である。誘電体層を構成する材料としては、例えばアルミナ（酸化アルミニウム）などのようなセラミック材料を用いることができる。誘電体層を構成する材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いてもよい。
このように構成された配線基板２６の表面には、導電性接着材料３３ａを介して半導体チップ２７が搭載され、同様に、導電性接着材料３３ｂを介して半導体チップ２８が搭載されている。さらに、受動部品２９も搭載されている。半導体チップ２７の底部には、配線基板２６を貫通するビア３４ａが形成され、このビア３４ａは配線基板２６の裏面に形成されている配線３５ａに接続している。このように半導体チップ２７と配線３５ａをビア３４ａで接続することにより、半導体チップ２７と配線３５ａを電気的に接続することができるとともに、半導体チップ２７で発生した熱がビア３４ａおよび配線３５ａを介して放散される。このため、半導体チップ２７の放熱効率を向上させることができる。同様に、半導体チップ２８もビア３４ｂを介して配線３５ｂに接続されている。なお、図５においては、ビア３４ａ、３４ｂを１つ形成した例を示しているが、これに限定されず、複数のビアを形成してもよい。
そして、半導体チップ２７上に形成されたボンディングパッド３０と半導体チップ２８上に形成されたボンディングパッド３１とは、中継パッドを介さずにワイヤ３２によって直接接続されている。したがって、中継パッドを設ける空間を確保する必要がないので、ＲＦモジュール２５の小型化を実現することができる。
図６は、図５に示すＲＦモジュール２５と比較するためのＲＦモジュール３６を示す断面図である。図６に示すＲＦモジュール３６が図５に示すＲＦモジュール２５と相違する点は、半導体チップ２７と半導体チップ２８とを中継パッド３７を用いて電気的に接続している点である。すなわち、図６では、半導体チップ２７に形成されているボンディングパッド３０と中継パッド３７がワイヤ３９ａで接続され、半導体チップ２８に形成されているボンディングパッド３８と中継パッド３７がワイヤ３９ｂを用いて接続されている。この場合、配線基板２６上に中継パッドを形成する空間を確保しなければならないので、図６に示すＲＦモジュール３６は、図５に示すＲＦモジュール２５に比べて小型化を推進することが困難である。言い換えれば、図５に示す本実施の形態１におけるＲＦモジュール２５によれば、図６に示すＲＦモジュール３６に比べて小型化を実現することができる。
次に、半導体チップ２８の構成について図７を参照しながら説明する。図７は半導体チップ２８の構成を示す平面図である。図７において、半導体チップ２８には、ＧＳＭ方式用の信号を増幅する３段増幅部（増幅回路）とＤＣＳ方式用の信号を増幅する３段増幅部（増幅回路）がそれぞれ半導体チップ２８の左右に分かれてほぼ対称に形成されている。半導体チップ２８の１組の長辺のうち１辺には、制御用パッドであるボンディングパッド３１が配列されている。このボンディングパッド３１は、増幅回路が形成されている半導体チップ２８と制御回路が形成されている半導体チップ２７とをワイヤで電気的に接続するための端子である。ボンディングパッド３１は、矩形形状をしており、ステッチボンディングの際、キャピラリの先端部がボンディングパッド３１の周囲を囲んでいる表面保護膜に接触しないようになっている。このため、ステッチボンディングの際、キャピラリの先端部が表面保護膜に接触することによる表面保護膜の損傷を防止することができる。
ボンディングパッド３１が形成されている半導体チップ２８の１辺と交差（直交）する辺には、増幅回路の入出力パッドが形成されている。具体的に、ＧＳＭ方式用の増幅回路が形成されている半導体チップ２８の右側の領域において、ボンディングパッド３１が形成されている辺と直交する辺には、まず、入力信号を入力するための入力パッド４０ａが形成されている。そして、この入力パッド４０ａは、第１増幅部４６ａに接続され、第１増幅部４６ａの出力は、初段出力パッド４１ａに接続されている。そして、初段出力パッド４１ａに隣接するように中段入力パッド４２ａが形成され、この中段入力パッド４２ａは、第２増幅部４７ａに電気的に接続されている。第２増幅部４７ａの出力は、中段出力パッド４３ａに接続されている。そして、中段出力パッド４３ａに隣接するように終段入力パッド４４ａが形成され、この終段入力パッド４４ａが第３増幅部４８ａに接続されている。第３増幅部４８ａの出力は、出力パッド４５ａに接続されており、この出力パッド４５ａから出力信号が出力されるようになっている。
ここで、図７に示すように、入力パッド４０ａ、初段出力パッド４１ａ、中段入力パッド４２ａ、中段出力パッド４３ａおよび終段入力パッド４４ａは、ボンディングパッド３１が形成されている辺と直交する辺に、この順番で配列されている。このように入力パッド４０ａ、初段出力パッド４１ａ、中段入力パッド４２ａ、中段出力パッド４３ａおよび終段入力パッド４４ａを１辺に沿って１列に配列することが本発明の特徴の１つである。これにより、信号経路が交差しないようにすることができる。すなわち、信号経路に沿ってこれらのパッドを配置することにより、信号間の干渉を防止することができ、増幅回路の信頼性を向上させることができる。つまり、入力パッド４０ａから入力された信号は、第１増幅部４６ａ、第２増幅部４７ａ、第３増幅部４８ａで段階的に増幅された後、出力パッド４５ａから出力信号として出力される。このため、第１増幅部４６ａ、第２増幅部４７ａ、第３増幅部４８ａの入出力を信号経路に沿って配置しないと、信号経路が交差することになる。信号経路が交差すると、信号間の干渉が起こり増幅回路の性能が劣化する。そこで、本実施の形態１では、第１増幅部４６ａ、第２増幅部４７ａ、第３増幅部４８ａの入出力を信号経路に沿って配置していることにより、信号間の干渉を抑制することができる。
また、第３増幅部４８ａの出力に接続されている出力パッド４５ａは、ボンディングパッド３１が形成されている辺と対向する辺に形成されている。出力パッド４５ａは大きさが他のパッドに比べて大きくなるので、配置スペースを確保するため、ボンディングパッド３１が形成されている辺と対向する辺に配置したものである。
さらに、第３増幅部４８ａは、第１増幅部４６ａおよび第２増幅部４７ａよりも半導体チップ２８の中央側に配置され、第１増幅部４６ａおよび第２増幅部４７ａは、第３増幅部４８ａよりも入力パッド４０ａに近い位置へ配置されている。これにより、入力パッド４０ａから第１増幅部４６ａ、第２増幅部４７ａまでの距離を短くすることができる。すなわち、入力パッド４０ａは、第１増幅部４６ａに接続され、第１増幅部４６ａは第２増幅部４７ａに接続されるが、第１増幅部４６ａや第２増幅部４７ａを入力パッド４０ａに近い位置に配置することにより、入力パッド４０ａと第１増幅部４６ａとの引き回し配線あるいは第１増幅部４６ａと第２増幅部４７ａを接続する引き回し配線の長さを短くすることができる。このため、半導体チップ２８に形成する引き回し配線の長さを短くできるので、半導体チップ２８の小型化を図ることができる。
上記では、ＧＳＭ方式用の増幅回路の構成について説明したが、ＤＣＳ方式用の増幅回路の構成も同様である。図７に示す半導体チップ２８の左側の領域には、ＤＣＳ方式用の増幅回路が形成されている。この増幅回路においても、ボンディングパッド３１が形成されている半導体チップ２８の１辺と交差（直交）する辺には、増幅回路の入出力パッドが形成されている。具体的に、ＤＣＳ方式用の増幅回路が形成されている半導体チップ２８の左側の領域において、ボンディングパッド３１が形成されている辺と直交する辺には、まず、入力信号を入力するための入力パッド４０ｂが形成されている。そして、この入力パッド４０ｂは、第１増幅部４６ｂに接続され、第１増幅部４６ｂの出力は、初段出力パッド４１ｂに接続されている。そして、初段出力パッド４１ｂに隣接するように中段入力パッド４２ｂが形成され、この中段入力パッド４２ｂは、第２増幅部４７ｂに電気的に接続されている。第２増幅部４７ｂの出力は、中段出力パッド４３ｂに接続されている。そして、中段出力パッド４３ｂに隣接するように終段入力パッド４４ｂが形成され、この終段入力パッド４４ｂが第３増幅部４８ｂに接続されている。第３増幅部４８ｂの出力は、出力パッド４５ｂに接続されており、この出力パッド４５ｂから出力信号が出力されるようになっている。
そして、図７に示すように、入力パッド４０ｂ、初段出力パッド４１ｂ、中段入力パッド４２ｂ、中段出力パッド４３ｂおよび終段入力パッド４４ｂは、ボンディングパッド３１が形成されている辺と直交する辺に、この順番で配列されている。したがって、ＤＣＳ方式用の増幅回路においても、ＧＳＭ方式用の増幅回路と同様に、信号経路に沿ってこれらのパッドを配置しているので、信号間の干渉を防止することができ、増幅回路の信頼性を向上させることができる。
また、第３増幅部４８ｂの出力に接続されている出力パッド４５ｂは、ボンディングパッド３１が形成されている辺と対向する辺に形成されている。
さらに、第３増幅部４８ｂは、第１増幅部４６ｂおよび第２増幅部４７ｂよりも半導体チップ２８の中央側に配置され、第１増幅部４６ｂおよび第２増幅部４７ｂは、第３増幅部４８ｂよりも入力パッド４０ｂに近い位置へ配置されている。これにより、入力パッド４０ｂから第１増幅部４６ｂ、第２増幅部４７ｂまでの距離を短くすることができるので、半導体チップ２８の小型化を図ることができる。
次に、第１増幅部４６ａ、４６ｂ、第２増幅部４７ａ、４７ｂおよび第３増幅部４８ａ、４８ｂの内部構造について説明する。第１増幅部４６ａ、４６ｂ、第２増幅部４７ａ、４７ｂおよび第３増幅部４８ａ、４８ｂの内部には増幅を行なうための素子が形成されており、本実施の形態１ではＨＢＴが形成されている。
図８はＨＢＴの構成を示す平面図である。図８に示すように、ＨＢＴ５０は、例えば、メサアイソレーションで他の素子から分離されたｎ＋型ＧａＡｓ層よりなるサブコレクタ層５１上に所定間隔を置いて形成されている。ＨＢＴ５０は、サブコレクタ層５１上に形成されたコレクタ電極５２ａとこのコレクタ電極５２ａとは所定間隔だけ離間して形成されたコレクタメサ５２を有している。コレクタ電極５２ａは、例えば、金（Ａｕ）等から構成される。
コレクタメサ５２は、例えば、ｎ型ＧａＡｓ層より形成され、このコレクタメサ５２とコレクタ電極５２ａは、サブコレクタ層５１を介して電気的に接続されている。そして、コレクタメサ５２上には、例えば、ｐ型ＧａＡｓ層よりなるベースメサ５３が形成されている。
ベースメサ５３上の周辺領域には金等よりなるベース電極５６が形成されている。すなわち、ベースメサ５３上にコの字形状を反時計回りに９０度回転させた形状のベース電極５６が形成されている。そして、ベースメサ５３の略中央部上にエミッタ層５４が形成され、このエミッタ層５４上にエミッタ電極５５が形成されている。例えば、エミッタ層５４は、ｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を積層した層より形成され、エミッタ電極５５は、例えば、タングステンシリサイド（ＷＳｉ）から形成されている。
このように、ベースメサ（ｐ型ＧａＡｓ層）５３とエミッタ層（ｎ型ＩｎＧａＰ層）５４との間には、異種半導体接合（ヘテロ接合）が形成されている。また、本実施の形態１におけるＨＢＴ５０は、コレクタ電極５２ａが一番下層に形成され、一番上層にエミッタ電極５５が形成された構造をしており、中間層にベース電極５６が形成された構造となっている。
エミッタ電極５５上には、接続孔５７を介してエミッタ配線５８が形成されており、ベース電極５６上にはベース配線５９が形成されている。同様に、コレクタ電極５２ａ上には、コレクタ配線６０が形成されている。
図９は図８のＡ−Ａ線で切断した断面を示す断面図である。図９に示すように、半絶縁性のＧａＡｓ基板６１の裏面には、金膜などよりなる裏面電極６２が形成されており、ＧａＡｓ基板６１の表面（主面）にＨＢＴが形成されている。ＧａＡｓ基板６１の表面には、サブコレクタ層５１が形成されており、このサブコレクタ層５１上にコレクタ電極５２ａおよびコレクタメサ５２が形成されている。コレクタメサ５２上には、ベースメサ５３が形成されており、ベースメサ５３の周辺部にベース電極５６が形成されている。また、ベースメサ５３の中央部には、エミッタ層５４が形成され、このエミッタ層５４上にエミッタ電極５５が形成されている。このように構成されたＨＢＴ上には、例えば、酸化シリコン膜よりなる絶縁膜６３が形成されている。そして、この絶縁膜６３を貫通してエミッタ電極５５に達する接続孔５７が形成されている。接続孔５７内を含む絶縁膜６３上にはエミッタ配線を構成する金配線５８ａおよび金配線５８ｂが形成されている。そして、金配線５８ｂ上には、例えば、窒化シリコン膜よりなる表面保護膜６４が形成され、この表面保護膜６４上にポリイミド樹脂膜６５が形成されている。
このように構成されたＨＢＴ５０によれば、ヘテロ接合により、ベースエミッタ接合におけるエミッタの禁制帯幅をベースの禁制帯幅より大きくすることができる。したがって、エミッタからベースへのキャリアの注入をベースからエミッタへの逆電荷のキャリアの注入に比べて極めて大きくすることができるので、ＨＢＴ５０の電流増幅率は極めて大きくなる特徴がある。このため、ＲＦモジュールにＨＢＴ５０が使用されている。なお、図９に示すＨＢＴが複数個並列に接続されて、例えば図２に示す増幅部１１ａ〜１１ｃ、１２ａ〜１２ｃが形成される。
次に、本実施の形態１における半導体装置の製造方法について図面を参照しながら説明する。
まず、入力信号を増幅して出力信号を生成する増幅回路が形成された半導体チップ（第１半導体チップ）２８とこの増幅回路を制御する制御回路が形成された半導体チップ（第２半導体チップ）２７を形成する。半導体チップ２７は、シリコンを主成分とし、シリコン基板上にＭＯＳＦＥＴおよび配線が形成されている。一方、半導体チップ２８は、例えばＧａＡｓなどの化合物半導体を主成分とし、ＧａＡｓ基板上にＨＢＴおよび配線が形成されている。半導体チップ２７および半導体チップ２８は、通常用いられる半導体製造技術を用いて製造される。ここで、シリコンを主成分とする半導体チップ２７の厚さに比べて、ＧａＡｓを主成分とする半導体チップ２８の厚さは薄くなっていることが多い。これは、以下に示す理由による。半導体チップ２７および半導体チップ２８は、チップに個片化する前の工程では、半導体ウェハの状態で加工が施される。このとき、シリコン基板よりなる半導体ウェハはＧａＡｓ基板よりなる半導体ウェハよりも大口径のものが使用されることが多い。したがって、大口径の半導体ウェハを薄くすると反りの問題や搬送などの取り扱いにおいて問題が生じる。このため、大口径であるシリコン基板よりなる半導体ウェハは極端に薄くすることができない。これに対し、ＧａＡｓ基板よりなる半導体ウェハは、シリコン基板よりなる半導体ウェハほど大口径ではないことが多い。このことから、ＧａＡｓ基板よりなる半導体ウェハは、シリコン基板よりなる半導体ウェハよりも薄くすることが可能となる。以上より、シリコンを主成分とする半導体チップ２７の厚さに比べて、ＧａＡｓを主成分とする半導体チップ２８の厚さは薄くなっていることが多い。例えば、半導体チップ２７の厚さは２８０μｍであり、半導体チップ２８の厚さは９０μｍとなっている。
次に、図１０に示すように、配線基板２６上に半導体チップ２７、半導体チップ２８および受動部品２９を搭載する（ダイボンディング）。このとき、半導体チップ２７と半導体チップ２８とは隣接して配置される。半導体チップ２７と配線基板２６とは導電性接着材料３３ａを用いて接続されており、半導体チップ２８と配線基板２６とは導電性接着材料３３ｂを用いて接続される。このとき、半導体チップ２７は、配線基板２６に形成されたビア３４ａ上に搭載され、半導体チップ２７を裏面に形成されている配線３５ａと電気的に接続するとともに、半導体チップ２７で発生する熱を、ビア３４ａを介して配線３５ａから放散させるようになっている。同様に、半導体チップ２８も配線基板２６に形成されたビア３４ｂを介して配線基板２６の裏面の配線３５ｂに接続されている。
半導体チップ２７および半導体チップ２８の表面には、それぞれボンディングパッド３０、３１が形成されている。半導体チップ２７に形成されているボンディングパッド３０は正方形の形状をしているのに対し、半導体チップ２８に形成されているボンディングパッド３１の形状は矩形形状（長方形）をしている。本明細書で矩形形状とは、直角四辺形のうち短辺と長辺がある長方形を意味し、辺の長さがすべて同じである正方形は除かれる。
続いて、図１１に示すように、半導体チップ２７と半導体チップ２８とをワイヤで直接接続する。具体的には、厚さが厚く高さが高くなっている半導体チップ２７から、厚さが薄く高さが低くなっている半導体チップ２８へワイヤボンディングする。図１１に示すように、半導体チップ２７に形成されているボンディングパッド３０上にキャピラリ６６を用いてボール３２ａを形成する（ボールボンディング、一次ボンディング）。そして、ボール３２ａにワイヤ３２ｂを接続しながら、キャピラリ６６を半導体チップ２８上に形成されたボンディングパッド３１へ移動させる。
次に、図１２に示すように、キャピラリ６６を半導体チップ２８上のボンディングパッド３１に押し当てることにより、ワイヤ３２ｂをボンディングパッド３１に接続する（ステッチボンディング、二次ボンディング）。このようにして、半導体チップ２７と半導体チップ２８とを直接接続することができる。半導体チップ２７と半導体チップ２８とを接続することにより、半導体チップ２７に形成された制御回路により、半導体チップ２８に形成された増幅回路を制御することが可能となる。
従来、半導体チップ２７と半導体チップ２８は中継パッドを介して電気的に接続されていた。つまり、半導体チップ２７に形成されたボンディングパッド３０と中継パッドとをワイヤで接続し、半導体チップ２８に形成されたボンディングパッド３１と中継パッドとを異なる別のワイヤで接続していた。この場合、半導体チップ２７と半導体チップ２８の間に中継パッドを配置する空間を確保する必要がある。このため、ＲＦモジュールの小型化を図る上で障害となっていた。そこで、本実施の形態１では、中継パッドを用いずに、半導体チップ２７と半導体チップ２８とを直接接続している。したがって、配線基板２６上に中継パッドを配置する空間を確保する必要がなくなるので、本実施の形態１によれば、半導体チップ２７と半導体チップ２８との間隔を詰めることが可能となり、ＲＦモジュールの小型化を推進することができる。
半導体チップ２７と半導体チップ２８とを直接接続する場合、上述したようにＲＦモジュールの小型化を達成できる利点がある一方、新たな問題が生じる。すなわち、ワイヤボンディングは、最初に一次側でボールボンディングを行ない、その後二次側でステッチボンディングを行なう。半導体チップ上のボンディングパッドと配線基板上の接続端子とをワイヤボンディングする際、通常、半導体基板上のボンディングパッドで一次ボンディングを行ない、配線基板上で二次ボンディングを行なう。この場合、一次ボンディングでは、ボールボンディングが行なわれるため、キャピラリの先端部とボンディングパッドが接触することはなくダメージを受けない。一方、二次ボンディングでは、配線基板の接続端子にキャピラリの先端部を押し当ててステッチボンディングがなされる。しかし、配線基板の接続端子上にキャピラリを押し当てても問題はない。つまり、半導体チップ上のボンディングパッドと配線基板上の接続端子とワイヤボンディングする際、何ら問題はない。
しかし、本実施の形態１のように半導体チップ上のボンディングパッド間でワイヤボンディングする際、いずれか一方のボンディングパッドではキャピラリを押し当ててステッチボンディングがなされる。このとき、キャピラリの先端部がボンディングパッドの周辺部に形成されている表面保護膜に接触し、表面保護膜にクラックが生じるおそれがある。表面保護膜にクラックが生じると、クラックが発生した箇所から水分が半導体チップの内部に浸入し、不良の原因となる。
そこで、本実施の形態１では、図１３に示すように、ステッチボンディングを行なう側のボンディングパッド３１の形状を矩形形状（長方形）にしている。図１３は、ワイヤボンディングを行なったボンディングパッド３１を上部から見た図である。図１３において、ボンディングパッド３１には、ワイヤ３２ｂが接続されていることがわかる。そして、破線６７の丸印で示した線がステッチボンディングの際、キャピラリの先端部が接触する領域を示している。図１３に示すように、ボンディングパッド３１が矩形形状をしているため、キャピラリの先端部がボンディングパッド３１内で接触していることがわかる。すなわち、キャピラリの先端部がボンディングパッド３１からはみ出さず、ボンディングパッド３１の周囲に形成されている表面保護膜６８に接触しないことがわかる。このため、ステッチボンディングを行なっても、ボンディングパッド３１の周囲に形成されている表面保護膜６８にダメージを与えることはなく、表面保護膜６８にクラックが発生することを防止できる。このため、本実施の形態１によれば、クラックからの水分の浸入を防止でき、ワイヤボンディングの信頼性向上を図ることができる。ボンディングパッド３１を矩形形状とする場合の大きさは、使用するキャピラリによって変わるが、例えば、短辺の長さを１とした場合、長辺の長さを１．５倍程度にすれば充分効果が得られる。例えば、ボンディングパッド３１の寸法は、短辺方向の長さが９０μｍであり、長辺方向の長さが１４０μｍである。
図１４は、ボンディングパッド３１の形状を通常のように正方形にした場合の比較例を示す図である。図１４においても、ボンディングパッド３１上にワイヤ３２ｂが接続されているが、このとき、キャピラリの先端部が接触する領域を破線６７で示す。破線６７を見てわかるように、キャピラリの先端部がボンディングパッド３１の領域を越えて、ボンディングパッドの周辺部に形成されている表面保護膜６８に接触していることがわかる。このことから、ボンディングパッド３１の形状を正方形にする場合、表面保護膜６８にキャピラリの先端部が接触してダメージを受け、クラックが生じる可能性があることがわかる。
図１５は、半導体チップ２８に形成されているボンディングパッド３１の構成を示す断面図である。図１５に示すように、ボンディングパッド３１の周辺部には、表面保護膜６８が形成されており、ボンディングパッド３１の外部にまでキャピラリの接触範囲が広がると、キャピラリの先端部が表面保護膜６８に接触することがわかる。
なお、半導体チップに形成されたボンディングパッド間をワイヤボンディングする技術として、ステッチボンディングする側のボンディングパッド上に予めスタッドバンプと呼ばれるバンプ電極を形成し、このスタッドバンプ上にワイヤをステッチボンディングする技術がある。この技術によれば、ステッチボンディングの際に発生するボンディングパッドへのダメージを低減することができる。一方、スタッドバンプを形成する分、工程が増加するデメリットがある。
これに対し、本実施の形態１では、ボンディングパッドの形状を矩形形状にしているだけで、ボンディングパッド間を直接接続するワイヤボンディング工程において、表面保護膜にダメージを与えることを防止できている。すなわち、本実施の形態１によれば、ＲＦモジュールの小型化を図ることができるとともに、半導体チップ間のワイヤボンディングにおける信頼性向上を図ることができる顕著な効果を奏する。
次に、ワイヤボンディングを行なった後、配線基板２６の部品実装面を樹脂で封止する。そして、配線基板２６を分離して個々のＲＦモジュールが完成する。このようにして、本実施の形態１における半導体装置を製造することができる。
（実施の形態２）
次に、本実施の形態２について説明する。前記実施の形態１では、増幅回路を形成している半導体チップ２８としてＧａＡｓ基板に形成されているＨＢＴを例にして説明した。本実施の形態２では、増幅回路が形成されている半導体チップも制御回路が形成されている半導体チップ２７と同様にシリコンを主成分とし、ＨＢＴの代わりにＬＤＭＯＳＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）が形成されている例について説明する。
本実施の形態２のように増幅回路が形成されている半導体チップとして、ＬＤＭＯＳＦＥＴが形成されているものを使用しても、制御回路が形成されている半導体チップと直接接続することにより、ＲＦモジュールの小型化を図ることができる。本実施の形態２では、２つの半導体チップのいずれもがシリコンを主成分とするものであるので、それぞれの半導体チップの厚さはほぼ同じである。したがって、制御回路が形成されている半導体チップから増幅回路が形成されている半導体チップへワイヤボンディングしてもよいし、増幅回路が形成されている半導体チップから制御回路が形成されている半導体チップへワイヤボンディングするようにしてもよい。つまり、制御回路が形成されている半導体チップと増幅回路が形成されている半導体チップのいずれか一方の半導体チップ上に形成されているボンディングパッドを矩形形状にすればよい。ただし、矩形形状のボンディングパッドは、ステッチボンディングに使用される。これにより、半導体チップ間を直接接続することができ、ＲＦモジュールの小型化を図ることができるとともに、ワイヤボンディング工程による不良を低減することができる。
次に、増幅回路が形成された半導体チップにおいて、増幅回路を構成するＬＤＭＯＳＦＥＴについて図面を参照しながら説明する。図１６はＬＤＭＯＳＦＥＴの断面構造を示す断面図である。図１６において、ｐ＋型のシリコン単結晶からなる半導体基板７１上には、ｐ−型の半導体層からなるエピタキシャル層７２が形成されている、そして、半導体基板７１には、溝７３が形成されており、この溝７３には、例えばｐ型ポリシリコン膜が埋め込まれてｐ型打ち抜き層７４が形成されている。さらに、半導体基板７１の表面には、ｐ型ウェル７５が形成されている。
次に、半導体基板７１の表面には、ゲート絶縁膜７６が形成されており、このゲート絶縁膜７６上にゲート電極７７およびキャップ絶縁膜７８が形成されている。ゲート絶縁膜７６は、例えば薄い酸化シリコン膜などからなり、ゲート電極７７はポリシリコン膜から形成されている。そして、ゲート電極７７に整合して、ｎ−型オフセットドレイン領域７９が形成されるとともに、ｎ−型ソース領域８０が形成されている。ｎ−型ソース領域８０近傍にはｐ型ハロー領域８１が形成されている。
ゲート電極７７の両側の側壁には、サイドウォール８２が形成されており、このサイドウォール８２に整合して、ｎ型オフセットドレイン領域８３およびｎ＋型ドレイン領域８４が形成されている。同様に、ｎ−型ソース領域８０の外側には、サイドウォール８２に整合して、ｎ＋型ソース領域８５が形成されている。そして、ｎ＋型ソース領域８５の外側にｐ＋型半導体領域８６が形成されている。
このように構成されたＬＤＭＯＳＦＥＴ上には、窒化シリコン膜８７および酸化シリコン膜８８の積層膜からなる層間絶縁膜が形成されており、この層間絶縁膜を貫通するコンタクトホール８９が形成されている。コンタクトホール８９には、例えばバリア膜とタングステン膜からなるプラグ９０が埋め込まれている。
プラグ９０を形成した酸化シリコン膜８８上には、例えばアルミニウム膜からなる第１層配線９１が形成され、この第１層配線９１を覆うように酸化シリコン膜９２からなる層間絶縁膜が形成されている。酸化シリコン膜９２には、第１層配線９１へ貫通する接続孔９３が形成されており、この接続孔９３にプラグ９４が埋め込まれている。そして、プラグ９４を形成した酸化シリコン膜９２上には、第２層配線９５が形成されている。この第２層配線９５より上層には、必要に応じて他の配線層や層間絶縁膜が形成されるが、本明細書では省略する。なお、図１６に示すＬＤＭＯＳＦＥＴが複数個並列に接続されて、例えば図２に示す増幅部１１ａ〜１１ｃ、１２ａ〜１２ｃが形成される。
本実施の形態２では、増幅回路が形成されている半導体チップにおいて、増幅回路を構成する３段増幅部のすべての増幅部がＬＤＭＯＳＦＥＴから構成されている例について説明した。しかし、例えば、制御回路が形成されているシリコンを主成分とする半導体チップにＬＤＭＯＳＦＥＴからなる初段増幅部も形成し、中段増幅部と終段増幅部をＧａＡ
ｓを主成分とする半導体チップに形成されたＨＢＴから構成する場合にも適用できる。
（実施の形態３）
前記実施の形態１では、配線基板２６にキャビティと呼ばれる溝を形成せずに半導体チップ２７を搭載する例について説明したが、本実施の形態３では、配線基板２６にキャビティ９６を形成し、このキャビティ９６内に半導体チップ２７を配置する例について説明する。
図１７は、本実施の形態３におけるＲＦモジュールを示す断面図である。図１７において、前記実施の形態１におけるＲＦモジュール（図５参照）と異なる点は、配線基板２６にキャビティ９６を設け、このキャビティ９６内に半導体チップ２７を配置している点である。半導体チップ２７には、増幅回路を制御する制御回路が形成されている半導体チップであり、シリコンを主成分としている。一方、半導体チップ２８は増幅回路が形成されている半導体チップであり、ＧａＡｓを主成分としている。ここで、シリコンを主成分とする半導体チップ２７の厚さの方がＧａＡｓを主成分とする半導体チップ２８の厚さに比べて厚くなっていることが多い。そこで、半導体チップ２７を配線基板２６に搭載する際、配線基板２６にキャビティ９６を設け、このキャビティ９６内に半導体チップ２７を配置することで、配線基板２６に搭載された半導体チップ２７の高さを低くすることができる。このため、ＲＦモジュールの厚さを薄くすることができ、ＲＦモジュールの小型化を図ることができる。
このように構成されたＲＦモジュールにおいても、キャビティ９６内に配置された半導体チップ２７とキャビティを設けない配線基板２６上に配置された半導体チップ２８とをワイヤ３２で直接接続することができる。したがって、前記実施の形態１と同様に中継パッドを設ける必要がないので、ＲＦモジュールの小型化を推進することができる。
図１７では、半導体チップ２７をキャビティ９６内に配置しても、半導体チップ２８の高さよりも半導体チップ２７の高さの方が高くなっている。このことから、ワイヤボンディングは、半導体チップ２７から半導体チップ２８へ行なわれる。すなわち、半導体チップ２７でボールボンディング（一次ボンディング）を行ない、半導体チップ２８でステッチボンディング（二次ボンディング）が行なわれる。以上より、半導体チップ２８に形成されているボンディングパッド３１を矩形形状にすることにより、ステッチボンディングの際、キャピラリの先端部がボンディングパッド３１の周辺部に形成されている表面保護膜に接触することはなく、表面保護膜にクラックが発生することを防止できる。
なお、キャビティ９６の深さを図１７よりも深くして半導体チップ２７の高さを半導体チップ２８の高さよりも低くしてもよい。この場合、ワイヤボンディングは、半導体チップ２８から半導体チップ２７へ行なわれる。したがって、ステッチボンディングは半導体チップ２７上のボンディングパッド３０で行なわれるため、ボンディングパッド３０の形状を矩形形状にすればよい。
（実施の形態４）
前記実施の形態１では、増幅回路が形成されている半導体チップ２８で異なる周波数の信号を増幅できるように構成されていた。つまり、ＧＳＭ方式の信号とＤＣＳ方式の信号を１つの半導体チップ２８内に形成されたそれぞれの増幅回路で増幅できるように構成されていた（デュアルバンド方式）。本実施の形態４では、ＧＳＭ方式の信号を増幅する増幅回路とＤＣＳ方式の信号を増幅する増幅回路が異なる半導体チップに形成されている例について説明する。
図１８は、本実施の形態４におけるＲＦモジュールを示す平面図である。図１８において、配線基板２６上には半導体チップ２７、半導体チップ９７および半導体チップ９８が搭載されている。半導体チップ２７には、増幅回路を制御する制御回路、ＧＳＭ用第１増幅部１００およびＤＣＳ用第１増幅部１０１が形成されている。ＧＳＭ用第１増幅部１００は、ＧＳＭ方式の信号を増幅するものであり、例えばＬＤＭＯＳＦＥＴから形成される。同様に、ＤＣＳ用第１増幅部１０１は、ＤＣＳ方式用の信号を増幅するものであり、例えばＬＤＭＯＳＦＥＴから形成される。
半導体チップ９７には、ＧＳＭ方式用の信号を増幅する増幅回路が形成されており、ＧＳＭ用第２増幅部とＧＳＭ用第３増幅部を有している。このＧＳＭ用第２増幅部とＧＳＭ用第３増幅部は、ＨＢＴから構成されている。
半導体チップ９８には、ＤＣＳ方式用の信号を増幅する増幅回路が形成されており、ＤＣＳ用第２増幅部とＤＣＳ用第３増幅部を有している。このＤＣＳ用第２増幅部とＤＣＳ用第３増幅部もＨＢＴから構成されている。
このように構成された本実施の形態４におけるＲＦモジュールでも、半導体チップ２７と半導体チップ９７、あるいは半導体チップ２７と半導体チップ９８がワイヤで直接接続されている。したがって、本実施の形態４におけるＲＦモジュールでは、前記実施の形態１と同様に、半導体チップ間の接続に中継パッドを使用しないので、ＲＦモジュールの小型化を図ることができる。
また、半導体チップ２７はシリコンを主成分とし、半導体チップ９７、９８はＧａＡｓを主成分としている。このため、半導体チップ２７の厚さは、半導体チップ９７、９８の厚さに比べて厚くなっていることが多いので、半導体チップ間を直接接続するワイヤボンディングにおいて、半導体チップ２７でボールボンディングが行なわれ、半導体チップ９７、９８でステッチボンディングが行なわれる。このことから、半導体チップ９７、９８上に形成されているボンディングパッド９９ａ、９９ｂの形状を矩形形状にすることにより、ステッチボンディングの際、キャピラリの先端部がボンディングパッド９９ａ、９９ｂの周辺部に形成されている表面保護膜に接触することはなく、表面保護膜にクラックが発生することを防止できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
デジタル携帯電話機における信号送受信部のブロック図を示す図である。 ＲＦモジュールにおける高周波増幅回路の回路ブロックを示す図である。 増幅回路の一部を示す回路図である。 本発明の実施の形態１におけるＲＦモジュールの実装構成を示す平面図である。 図４のＡ−Ａ線で切断した断面を示す断面図である。 本発明者らが検討したＲＦモジュールの断面を示す断面図である。 実施の形態１において、増幅回路が形成された半導体チップの構成を示す平面図である。 増幅回路に使用されるＨＢＴを示す平面図である。 図８のＡ−Ａ線で切断した断面を示す断面図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 実施の形態１において、ワイヤボンディングを行なったボンディングパッドを上部から見た図である。 本発明者らが検討した技術において、ワイヤボンディングを行なったボンディングパッドを上部から見た図である。 ボンディングパッドの断面を示す断面図である。 実施の形態２において、ＬＤＭＯＳＦＥＴの構造を示す断面図である。 実施の形態３におけるＲＦモジュールを示す断面図である。 実施の形態４におけるＲＦモジュールを示す平面図である。
符号の説明
１ デジタル信号処理部
２ ＩＦ部
３ 変調信号源
４ ミキサ
５ ＲＦモジュール
６ アンテナスイッチ
７ アンテナ
８ 低雑音増幅器
１０ 制御回路
１１ａ〜１１ｃ 増幅部
１２ａ〜１２ｃ 増幅部
１３ 入力端子
１４ 整合回路
１５ ＨＢＴ
１６ 整合回路
１７ 出力端子
１８ 電流源
１９ バイアス抵抗
２０ 高周波閉塞用インダクタ
２１ 出力制御端子
２２ 電源電圧検出回路
２３ 電源電圧端子
２５ ＲＦモジュール
２６ 配線基板
２７ 半導体チップ（第２半導体チップ）
２８ 半導体チップ（第１半導体チップ）
２９ 受動部品
３０ ボンディングパッド
３１ ボンディングパッド
３２ ワイヤ
３２ａ ボール
３２ｂ ワイヤ
３３ａ、３３ｂ 導電性接着材料
３４ａ、３４ｂ ビア
３５ａ、３５ｂ 配線
３６ ＲＦモジュール
３７ 中継パッド
３８ ボンディングパッド
３９ａ ワイヤ
３９ｂ ワイヤ
４０ａ、４０ｂ 入力パッド
４１ａ、４１ｂ 初段出力パッド
４２ａ、４２ｂ 中段入力パッド
４３ａ、４３ｂ 中段出力パッド
４４ａ、４４ｂ 終段入力パッド
４５ａ、４５ｂ 出力パッド
４６ａ、４６ｂ 第１増幅部
４７ａ、４７ｂ 第２増幅部
４８ａ、４８ｂ 第３増幅部
５０ ＨＢＴ
５１ サブコレクタ層
５２ コレクタメサ
５２ａ コレクタ電極
５３ ベースメサ
５４ エミッタ層
５５ エミッタ電極
５６ ベース電極
５７ 接続孔
５８ エミッタ配線
５８ａ 金配線
５８ｂ 金配線
５９ ベース配線
６０ コレクタ配線
６１ ＧａＡｓ基板
６２ 裏面電極
６３ 絶縁膜
６４ 表面保護膜
６５ ポリイミド樹脂膜
６６ キャピラリ
６７ 破線
６８ 表面保護膜
７１ 半導体基板
７２ エピタキシャル層
７３ 溝
７４ ｐ型打ち抜き層
７５ ｐ型ウェル
７６ ゲート絶縁膜
７７ ゲート電極
７８ キャップ絶縁膜
７９ ｎ−型オフセットドレイン領域
８０ ｎ−型ソース領域
８１ ｐ型ハロー領域
８２ サイドウォール
８３ ｎ型オフセットドレイン領域
８４ ｎ＋型ドレイン領域
８５ ｎ＋型ソース領域
８６ ｐ＋型半導体領域
８７ 窒化シリコン膜
８８ 酸化シリコン膜
８９ コンタクトホール
９０ プラグ
９１ 第１層配線
９２ 酸化シリコン膜
９３ 接続孔
９４ プラグ
９５ 第２層配線
９６ キャビティ
９７ 半導体チップ
９８ 半導体チップ
９９ａ ボンディングパッド
９９ｂ ボンディングパッド
１００ ＧＳＭ用第１増幅部
１０１ ＤＣＳ用第１増幅部

Claims (11)

  1. （ａ）入力信号を増幅して出力信号を生成する増幅回路が形成された第１半導体チップと、
    （ｂ）前記増幅回路を制御する制御回路が形成された第２半導体チップと、
    （ｃ）前記第１半導体チップと前記第２半導体チップとを隣接して配置する配線基板とを備え、
    前記第１半導体チップと前記第２半導体チップとはワイヤを用いて電気的に接続されており、前記ワイヤは、中継パッドを介さずに前記第１半導体チップと前記第２半導体チップとを直接接続しており、
    前記第１半導体チップに形成されている複数のパッドのうち前記第２半導体チップと接続する制御用パッドは、前記第１半導体チップの１辺に沿って配列され、
    前記第１半導体チップに形成されている複数のパッドのうち前記入力信号を入力する入力パッドは、前記制御用パッドが形成されている辺と交差する辺に形成されていることを特徴とする半導体装置。
  2. （ａ）入力信号を増幅して出力信号を生成する増幅回路が形成された第１半導体チップと、
    （ｂ）前記増幅回路を制御する制御回路が形成された第２半導体チップと、
    （ｃ）前記第１半導体チップと前記第２半導体チップとを隣接して配置する配線基板とを備え、
    前記第１半導体チップと前記第２半導体チップとはワイヤを用いて電気的に接続されており、前記ワイヤは、中継パッドを介さずに前記第１半導体チップと前記第２半導体チップとを直接接続しており、
    前記第１半導体チップに形成されている複数のパッドのうち前記第２半導体チップと接続する制御用パッドは、前記第１半導体チップの１辺に沿って配列され、
    前記第１半導体チップに形成されている複数のパッドのうち前記出力信号を出力する出力パッドは、前記制御用パッドが形成されている辺と対向する辺に形成されていることを特徴とする半導体装置。
  3. （ａ）入力信号を増幅して出力信号を生成する増幅回路が形成された第１半導体チップと、
    （ｂ）前記増幅回路を制御する制御回路が形成された第２半導体チップと、
    （ｃ）前記第１半導体チップと前記第２半導体チップとを隣接して配置する配線基板とを備え、
    前記第１半導体チップと前記第２半導体チップとはワイヤを用いて電気的に接続されており、前記ワイヤは、中継パッドを介さずに前記第１半導体チップと前記第２半導体チップとを直接接続しており、
    前記第１半導体チップに形成されている複数のパッドのうち前記第２半導体チップと接続する制御用パッドは、前記第１半導体チップの１辺に沿って配列され、
    前記制御用パッドは、矩形形状をしていることを特徴とする半導体装置。
  4. 前記増幅回路は、前記入力信号を増幅する第１増幅部と、前記第１増幅部で増幅された信号を増幅する第２増幅部と、前記第２増幅部で増幅された信号を増幅して前記出力信号を生成する第３増幅部とを有することを特徴とする請求項１記載の半導体装置。
  5. 前記第３増幅部は、前記第１増幅部および前記第２増幅部よりも前記第１半導体チップの中央側に配置され、前記第１増幅部および前記第２増幅部は、前記第３増幅部よりも前記入力パッドに近い位置へ配置されていることを特徴とする請求項４記載の半導体装置。
  6. 前記第１半導体チップは、前記入力パッドと、前記入力パッドから入力した前記入力信号を前記第１増幅部で増幅して出力する初段出力パッドと、前記初段出力パッドから出力した信号を前記第２増幅部へ入力する中段入力パッドと、前記中段入力パッドから入力した信号を前記第２増幅部で増幅して出力する中段出力パッドと、前記中段出力パッドから出力した信号を前記第３増幅部へ入力する終段入力パッドと、前記終段入力パッドから入力した信号を前記第３増幅部で増幅して前記出力信号を出力する出力パッドとを有し、
    前記入力パッド、前記初段出力パッド、前記中段入力パッド、前記中段出力パッドおよび前記終段入力パッドは、この順番で、前記制御用パッドが形成されている辺と交差する辺に配列されていることを特徴とする請求項４記載の半導体装置。
  7. 前記出力パッドは、前記制御用パッドが形成されている辺と対向する辺に配列されていることを特徴とする請求項６記載の半導体装置。
  8. 前記増幅回路は、周波数帯の異なる複数の入力信号をそれぞれ増幅することを特徴とする請求項１記載の半導体装置。
  9. 前記第１半導体チップは、化合物半導体を主成分とし、前記第２半導体チップは、シリコンを主成分とすることを特徴とする請求項１記載の半導体装置。
  10. 前記増幅回路は、前記入力信号を増幅する第１増幅部と、前記第１増幅部で増幅された信号を増幅する第２増幅部と、前記第２増幅部で増幅された信号を増幅して前記出力信号を生成する第３増幅部とを有することを特徴とする請求項２記載の半導体装置。
  11. 前記増幅回路は、周波数帯の異なる複数の入力信号をそれぞれ増幅することを特徴とする請求項２記載の半導体装置。
JP2006037931A 2006-02-15 2006-02-15 半導体装置 Active JP4866625B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006037931A JP4866625B2 (ja) 2006-02-15 2006-02-15 半導体装置
US11/618,207 US8546939B2 (en) 2006-02-15 2006-12-29 RF module including control IC without the aid of a relay pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037931A JP4866625B2 (ja) 2006-02-15 2006-02-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2007220790A JP2007220790A (ja) 2007-08-30
JP4866625B2 true JP4866625B2 (ja) 2012-02-01

Family

ID=38369260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037931A Active JP4866625B2 (ja) 2006-02-15 2006-02-15 半導体装置

Country Status (2)

Country Link
US (1) US8546939B2 (ja)
JP (1) JP4866625B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627337B2 (en) * 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
US9418950B2 (en) * 2013-04-24 2016-08-16 Skyworks Solutions, Inc. Multiple band multiple mode transceiver front end flip-chip architecture and circuitry with integrated power amplifiers
JP6100648B2 (ja) * 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103826424B (zh) * 2014-03-04 2016-08-17 广西玉柴机器股份有限公司 一种用于检测设备的吸尘器的隔音散热装置及方法
US9517593B2 (en) 2014-06-26 2016-12-13 Vertera, Inc. Apparatus and process for producing porous devices
US9498922B2 (en) 2014-06-26 2016-11-22 Vertera, Inc. Apparatus and process for producing porous devices
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854646A (ja) * 1981-09-29 1983-03-31 Nec Corp 混成集積回路装置
IT1296852B1 (it) * 1996-12-10 1999-08-02 Nec Corp Amplificatore ottico e procedimento e apparecchiatura di controllo di guadagno di amplificatore ottico
JPH10335366A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 半導体装置
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
JP2002164376A (ja) * 2000-11-27 2002-06-07 Sony Corp キャピラリ
US6882044B2 (en) * 2002-05-17 2005-04-19 Agilent Technologies, Inc. High speed electronic interconnection using a detachable substrate
US20040232982A1 (en) * 2002-07-19 2004-11-25 Ikuroh Ichitsubo RF front-end module for wireless communication devices
JP4160343B2 (ja) * 2002-09-10 2008-10-01 共同印刷株式会社 システム展示台
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US6975271B2 (en) * 2003-02-26 2005-12-13 Matsushita Electric Industrial Co., Ltd. Antenna switch module, all-in-one communication module, communication apparatus and method for manufacturing antenna switch module
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール
JP2005033350A (ja) 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
JP2005117497A (ja) * 2003-10-09 2005-04-28 Kyocera Corp 高周波モジュール及びそれを搭載した無線通信装置
JP2005130201A (ja) * 2003-10-23 2005-05-19 Kyocera Corp 高周波モジュール及び無線通信装置
JP2005235825A (ja) * 2004-02-17 2005-09-02 Renesas Technology Corp 電子回路モジュール
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4477952B2 (ja) * 2004-07-09 2010-06-09 株式会社ルネサステクノロジ 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
GB2422483B (en) * 2005-01-21 2008-04-16 Artimi Ltd Integrated circuit die connection methods and apparatus
JP2007184415A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器

Also Published As

Publication number Publication date
JP2007220790A (ja) 2007-08-30
US8546939B2 (en) 2013-10-01
US20070190962A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP5239309B2 (ja) 半導体装置
US8742499B2 (en) Semiconductor device and manufacturing method thereof
US7706756B2 (en) RF power module
US7511315B2 (en) Semiconductor device and manufacturing method therefor
JP5175482B2 (ja) 半導体装置
JP4866625B2 (ja) 半導体装置
JP4209773B2 (ja) 半導体装置及びその製造方法並びに無線通信装置
US8218328B2 (en) Semiconductor device
US20040174219A1 (en) High frequency power amplifier module and wireless communication apparatus
JP2008227116A (ja) 半導体装置およびその製造方法
JP2006278832A (ja) 半導体装置および電子装置
JP2007115904A (ja) 半導体装置の製造方法
WO2011104774A1 (ja) 半導体装置
JP2008235759A (ja) 電子装置
JP2006180151A (ja) 電力増幅モジュールおよびその製造方法
JP2006310425A (ja) 電子装置およびその製造方法
JP2007149931A (ja) 半導体装置およびその製造方法
US20240096792A1 (en) Semiconductor module and semiconductor device
JP2010212524A (ja) 半導体装置及びその製造方法
JP2006093500A (ja) 電子装置
JP2006086197A (ja) 集積受動素子および電力増幅モジュール
JP2012216716A (ja) 半導体装置および携帯電話機
JP2007005476A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4866625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350