JP4209773B2 - 半導体装置及びその製造方法並びに無線通信装置 - Google Patents

半導体装置及びその製造方法並びに無線通信装置 Download PDF

Info

Publication number
JP4209773B2
JP4209773B2 JP2003527788A JP2003527788A JP4209773B2 JP 4209773 B2 JP4209773 B2 JP 4209773B2 JP 2003527788 A JP2003527788 A JP 2003527788A JP 2003527788 A JP2003527788 A JP 2003527788A JP 4209773 B2 JP4209773 B2 JP 4209773B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
metallized layer
recess
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003527788A
Other languages
English (en)
Other versions
JPWO2003023843A1 (ja
Inventor
勤 伊田
義彦 小林
正和 橋詰
吉則 塩川
栄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2003023843A1 publication Critical patent/JPWO2003023843A1/ja
Application granted granted Critical
Publication of JP4209773B2 publication Critical patent/JP4209773B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)
  • Microwave Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野
本発明は、半導体装置及びその製造方法並びに無線通信装置に係わり、例えば、複数の半導体増幅素子（トランジスタ）を多段に縦続接続した多段増幅器（高周波電力増幅装置：高周波電力増幅モジュール）及びその高周波電力増幅装置を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
背景技術
自動車電話機，携帯電話機等の無線通信装置に用いられる高周波電力増幅装置は、トランジスタ（半導体増幅素子）で構成される複数の増幅器を、２段または３段等多段に縦続接続した多段構成となっている。多段増幅器の最終段の増幅器（最終増幅段）は出力段となり、その前の各段の増幅器（増幅段）は駆動段となる。また、回路インピーダンス調整のために、各所にインダクタが組み込まれている。
この種の高周波電力増幅については、特開平９−２８３７００号公報や特開平１０−７０１５９号公報に記載されている。特開平９−２８３７００号公報には、ガラスを主成分とする多層基板の上面に設けた開口部の底に電力用トランジスタ（半導体チップ：ベアチップ状態）を固定した高周波用電力増幅器が開示されている。前記電力用トランジスタの周面と開口部の内側壁面との間には隙間が存在している。従って、電力用トランジスタ（半導体チップ）は内側壁によって固定位置を規定されることもない。
また、特開平１０−７０１５９号公報には、プリント回路基板の主面に設けた開口部の底に半導体チップを搭載した高周波モジュールの製造技術について記載されている。この例でも半導体チップは開口部の内側壁に接触することなく、内側壁によって固定位置を規定されることがない。
一方、半導体チップを所定箇所に位置決め固定する技術としては、特開平５−１３４７４号公報、特開平９−１４８６２３号公報に開示された技術がある。
特開平５−１３４７４号公報記載の技術は、ダイパッド上に、その上に搭載するダイと相似形でかつひと回り小さい面積のメッキを施し、これにロー材とダイを載せて位置精度高く接着する技術である。
特開平９−１４８６２３号公報記載の技術は、実装用基板上に光受発光素子を固定する際、基準面から実装される光受発光素子の光軸までの高さを超高精度に実装するため、光受発光素子と同じ大きさの多層の金属層を実装用基板上面に設けておき、加熱して光受発光素子を固定する技術である。
また、特開平５−１１４８００号公報には、実装基板に設けた矩形状の凹部に半導体チップを搭載するに際して、超音波による微小振動を印加して位置決め固定する技術が開示されている。しかし、この技術は凹部の内側壁を傾斜させ、この傾斜面を利用して半導体チップを移動させたり、あるいは半導体チップと凹部の側面（内側壁）との間に挿入した所定の表面張力を有する部材の前記表面張力を利用して半導体チップの位置決めを行う技術であり、凹部の内側壁で直接半導体チップの固定位置を規定する技術ではない。
高周波電力増幅装置は携帯電話機の増幅器として使用されている。携帯電話機に組み込まれる高周波電力増幅装置（高周波電力増幅モジュール）は、通常２個または３個のトランジスタ（半導体増幅素子）を多段に縦続接続した多段構成の増幅器（多段増幅器）が採用されている。トランジスタの各電極と、モジュール基板のマイクロストリップライン等の配線は導電性のワイヤによって接続されている。
高周波電力増幅モジュールの製造における半導体チップの固定のためのチップ供給は、一般にチップボンディング装置によって行われる。チップの固定位置精度はチップボンディング装置の精度、またはチップ供給後の半田リフローによって決まる。
いずれにしても半導体チップの固定位置の精度は、チップボンディング装置等による半導体チップの供給精度に影響されることになる。
半導体チップの固定位置のバラツキは、その後に行う半導体チップ表面の電極と配線とを電気的に接続するワイヤのワイヤ長のバラツキとなって現れることになる。
従来、高周波電力増幅モジュールにおける各トランジスタ（半導体チップ）は、所定箇所に高精度にチップボンディングすることのみに配慮されていた。そして、高精度な半導体チップの固定によってワイヤ長も設計値通りになると考えられていた。
しかし、携帯電話機等高効率で高出力が要求される無線通信装置においては、このようなチップボンディング装置の性能のみに依存する半導体チップの固定技術では充分でないことが判明した。即ち、多段増幅器からなる高周波電力増幅モジュールにおいて、最終増幅段を構成するトランジスタの出力端子（例えば、電界効果トランジスタの場合はドレイン電極、バイポーラトランジスタの場合はコレクタ電極）と配線との接続長さ（ワイヤ長）のバラツキは、寄生インダクタンスのバラツキとなり、出力及び効率の変動となって現れることが判明した。
また、最終段トランジスタの出力端子と配線を接続するワイヤの長さは寄生インダクタンスの低減から短いことが望まれる。
図２５は本発明に先立つワイヤボンディング部分の検討課題を示す模式的断面図である。図２５に示すように、積層法で製造したセラミック配線基板７０では、セラミック配線基板７０の主面（上面）に設けた窪み７１の縁は、その製造時だれが発生して、傾斜面や円弧面となり、ワイヤを接続するためのボンディングパッドを設けてもその表面が傾斜面や円弧面となることからワイヤボンディングの接続性が低下することが多い。
即ち、セラミック配線基板７０は、例えば、導体層の印刷を含みパターニングされた複数の未焼成基板（グリーンシート）を重ねてプレスした後、加熱焼成して焼成セラミック板とする。この焼成時、窪み７１の縁部分は溶けて窪み側に流れるようになるため、窪み７１の縁はだれてしまう。
この結果、窪み７１の縁に至る部分にワイヤボンディングを行うボンディングパッドを形成すると、ボンディングパッドの上面が平らにならず、傾斜したり、円弧面となるため、ワイヤボンディングが確実に行えなくなる。
そこで、本出願人にあっては、窪み７１の縁から所定距離ａ離れた位置の外側にボンディングパッド７２を配置している。このボンディングパッド７２には、窪み７１の底に接合材（溶融接合材）７３を介して固定した半導体素子（半導体チップ）７４の電極７５に一端が固定されるワイヤ７６の他端が接続される。なお、ボンディングパッド７２は配線７７に繋がっている。
しかし、このような構造では、半導体素子（半導体チップ）７４の電極７５とボンディングパッド７２を繋ぐワイヤ７６の長さ（ワイヤ長）が長くなり、寄生インダクタンスが大きくなる。
本発明の目的は、多段増幅器を組み込んだ半導体装置において、増幅段を構成する半導体素子の固定位置の高精度化を図ることにある。
本発明の他の目的は、多段増幅器を組み込んだ半導体装置において、半導体素子の電極と配線のボンディングパッドとの間を接続するワイヤの長さを高精度に形成できる技術を提供することにある。
本発明の他の目的は、多段増幅器を組み込んだ半導体装置において、半導体素子の電極と配線のボンディングパッドとの間を接続するワイヤの長さを安定化し寄生インダクタンスを一定にして製造歩留りを安定化できる技術を提供することにある。
本発明の他の目的は、多段増幅器を組み込んだ半導体装置において、最終段トランジスタの出力端子側の寄生インダクタンスのバラツキの低減を図ることにある。
本発明の他の目的は、多段増幅器を組み込んだ半導体装置（高周波電力増幅装置）の出力向上及び前記高周波電力増幅装置を組み込んだ無線通信装置の出力向上を図ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）配線基板（モジュール基板）と、前記配線基板の主面にそれぞれ設けられるメタライズ層上に溶融接合材を介してそれぞれ固定される電界効果トランジスタが組み込まれた複数の半導体チップと、前記半導体チップのゲート電極及びドレイン電極と、前記配線基板主面に設けられる各ボンディングパッドとを電気的にそれぞれ接続する導電性のワイヤを有し、前記複数の電界効果トランジスタは順次縦続接続されて多段増幅器の各増幅段を構成する半導体装置であって、前記トランジスタのうちの少なくとも一つのトランジスタ（最終増幅段を構成する最終段トランジスタ）は前記ドレイン電極と前記ボンディングパッドを接続するドレインワイヤの長さが前記ゲート電極と前記ボンディングパッドを接続するゲートワイヤの長さよりも短くなっている。
前記半導体チップのドレイン電極から前記ドレインワイヤが延在する方向に沿う前記半導体チップの縁までの距離が、前記半導体チップのゲート電極から前記ゲートワイヤが延在する方向に沿う前記半導体チップの縁までの距離が短い半導体チップが使用されている。
前記ゲート電極に対応する前記ゲート用のボンディングパッドと、前記ドレイン電極に対応する前記ドレイン用のボンディングパッドとの間に位置する半導体チップは、前記ドレイン用のボンディングパッド側に片寄って前記配線基板に固定されている。
前記配線基板の主面に窪みが設けられ、前記半導体チップは前記窪みの底に設けられたメタライズ層上に前記溶融接合材を介して固定されている。前記半導体チップのドレイン電極が並ぶ側の１側面が前記窪みの内側壁に接触して位置決めされる構造になっている。前記メタライズ層は前記ドレイン用ボンディングパッド寄りの前記窪みの内側壁にまで延在している。前記メタライズ層は前記半導体チップと同じ大きさとなり、前記半導体チップを前記メタライズ層に接着させる前記溶融接合材も前記半導体チップと同じ大きさになっている。前記半導体チップは前記メタライズ層上に前記溶融接合材の溶融時の自己整合作用によって固定位置が補正されて固定されている。
半導体チップには多段増幅器が複数（例えば、２系統）形成され、２系統の通信システムに対応できるようになっている。２系統の多段増幅器の各入力端子及び各出力端子は相互に独立している。
このような半導体装置は次の製造方法で製造される。即ち、配線基板（モジュール基板）と、前記配線基板の主面にそれぞれ設けられるメタライズ層上に溶融接合材を介してそれぞれ固定されるトランジスタが組み込まれた複数の半導体チップと、前記半導体チップの制御電極及び信号を出力する電極と前記配線基板主面に設けられる各ボンディングパッドとを電気的にそれぞれ接続する導電性のワイヤを有し、前記複数のトランジスタは回路的に順次縦続接続されて多段構成の増幅器が構成されてなる半導体装置の製造方法であって、前記トランジスタのうちの少なくとも一つのトランジスタ（最終段トランジスタ）は、前記信号を出力する電極と前記ボンディングパッドを接続するワイヤの長さが前記制御電極と前記ボンディングパッドを接続するワイヤの長さよりも短くなるように前記半導体チップを片寄らせて固定する。
前記配線基板の主面に窪みを設けるとともに、この窪みの底に半導体チップと同じ大きさのメタライズ層を部分的に設ける。前記メタライズ層上に溶融接合材を形成し、前記溶融接合材上に前記半導体チップを供給して前記半導体チップを前記溶融接合材の一時的な加熱によって固定する。メタライズ層はその一辺が前記窪みの内側壁の一辺まで到達するように設けられる。溶融接合材の一時的な加熱溶融時の表面張力による自己整合によって半導体チップはメタライズ層上に一致して重なるようにして固定されるとともに、前記自己整合によって半導体チップの一辺は窪みの一内側壁に当接して半導体チップの位置決めがなされることになる。このような複数の多段増幅器を組み込んだ半導体チップは無線通信装置に組み込まれる。
前記（１）の手段によれば、（ａ）多段増幅器の最終段トランジスタのドレインワイヤを短くすることによって寄生インダクタンスを低減させることができる。即ち、半導体チップの固定位置をゲート用ボンディングパッド側に比較してドレイン用ボンディングパッド側に近づけて（片寄らせて）固定したり、ドレイン電極の半導体チップ縁からの距離をゲート電極の半導体チップ縁からの距離よりも短くしたりすることによって、ドレインワイヤの長さをゲートワイヤの長さよりも短くしている。
（ｂ）半導体チップの固定位置は、▲１▼配線基板の表面に設けたメタライズ層の位置、▲２▼半導体チップと同じ大きさに形成されたメタライズ層、▲３▼メタライズ層と半導体チップとの間に介在される溶融接合材の自己整合作用によって高精度に決められる。さらに、本実施形態では、▲４▼半導体チップのドレイン電極が設けられる縁側の辺が、配線基板に設けられた窪みの内側壁の一辺に当接して半導体チップの位置が決められることから、半導体チップの位置決めは高精度に決定されることになる。
即ち、メタライズ層はドレイン用ボンディングパッド寄りの窪みの内側壁にまで延在し、かつメタライズ層は半導体チップと同じ大きさとなることから、溶けた溶融接合材上に載る半導体チップは溶融接合材の表面張力によって溶融接合材上に載り、溶けた溶融接合材の表面張力による自己整合作用によって、半導体チップの一辺はドレイン用ボンディングパッド寄りの窪みの内側壁に当接することになる。
なお、ドレイン用ボンディングパッド寄りの窪みの内側壁に直交する方向に沿うメタライズ層の長さを半導体チップの長さよりも少し短くしておくことによって、溶融接合材の自己整合作用によって確実に半導体チップの一辺をドレイン用ボンディングパッド寄りの窪みの内側壁に確実に当接させることができる。従って、半導体チップのドレイン電極と配線基板の表面に設けられるドレイン用ボンディングパッドを接続するドレインワイヤの長さが一定し、ワイヤインダクタンスを一定にすることができる。この結果、本実施形態の半導体装置を組み込んだ携帯電話機の各通信システムの出力や効率が一定し、特性の安定した携帯電話機（無線通信装置）を提供することができる。
（ｃ）本実施形態の半導体装置の製造方法によれば、配線基板の主面に窪みを設けるとともに、この窪みの底に半導体チップと同じ大きさのメタライズ層をドレイン用ボンディングパッド寄りの窪みの内側壁に至るまで設け、メタライズ層上に溶融接合材を形成し、溶融接合材上に半導体チップを供給し、溶融接合材の一時的な加熱と溶融接合材による自己整合作用によって半導体チップを窪み底に固定することから、半導体チップはその一辺がドレイン用ボンディングパッド寄りの窪みの内側壁に当接して固定できるため、半導体チップのドレイン電極の位置は常に一定する。この結果、ドレインワイヤの長さを一定にできワイヤインダクタンスのバラツキを小さくすることができる。従って、本実施形態の半導体装置を組み込んだ携帯電話機の効率及び出力の安定化を図ることができる。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
図１乃至図１５は本発明の一実施形態（実施形態１）である多段増幅器を組み込んだ半導体装置（高周波電力増幅装置）及びその製造技術並びにその半導体装置を組み込んだ無線通信装置（携帯電話機）に係わる図である。
本発明を適用したデュアルバンド用の高周波電力増幅装置及び携帯電話機（無線通信装置）を説明する前に、図１乃至図９を用いて本発明の多段増幅器を有する半導体装置及びその製造方法について説明する。
多段増幅器が組み込まれた半導体装置１は、図１に示すように、配線基板で構成されるモジュール基板２の主面に各種の電子部品が搭載されている。このモジュール基板２は図示しないが、その主面側にキャップが取り付けられて単体製品となる構造になるとともに、モジュール基板２の裏面に外部電極端子を有し、表面実装型構造となる。なおモジュール基板２の主面の配線等は省略してある。
図１に示すように、モジュール基板２の主面には、３個の半導体チップ（半導体素子）３が搭載されている。これら３個の半導体チップは、初段増幅器，次段増幅器，最終段増幅器を構成するトランジスタ（Ｔ１ｓｔ，Ｔ２ｎｄ，Ｔ３ｎｄ）のいずれかが形成された半導体チップである。これらトランジスタによって三段構成の多段増幅器が構成されている。本実施形態１においてはこれらトランジスタは電界効果トランジスタ（ＦＥＴ）であり、半導体チップ３の表面の一側には図示しないゲート電極（Ｇ）が並び、他側には図示しないドレイン電極（Ｄ）が並ぶ。ゲート電極は制御信号が入力される制御電極でもあり、バイポーラトランジスタのベース電極に相当する。またドレイン電極は信号を出力する電極でもあり、バイポーラトランジスタのコレクタ電極に相当する。
これら電極はモジュール基板２の表面に形成されたボンディングパッド６に導電性のワイヤ７で電気的に接続される。ここでゲート用のボンディングパッドをゲート用ボンディングパッド６Ｇとし、ドレイン用のボンディングパッドをドレイン用ボンディングパッド６Ｄとも呼称する。また、ゲート電極とゲート用ボンディングパッド６Ｇを接続するワイヤをゲートワイヤ７Ｇと呼称し、ドレイン電極とドレイン用ボンディングパッド６Ｄを接続するワイヤをドレインワイヤ７Ｄと呼称する。また、特に区別しないが、モジュール基板２の主面にはチップ抵抗やチップコンデンサ等を構成するチップ部品８が搭載されている。
図２はモジュール基板２と、初段増幅器，次段増幅器，最終段増幅器を構成するトランジスタ（Ｔ１ｎｄ，Ｔ２ｎｄ，Ｔ３ｎｄ）を組み込んだ半導体チップ３を示す模式的断面図である。各半導体チップ３はモジュール基板２の主面に設けた窪み９の底に固定されている。本実施形態１では、矩形状の窪み９の底に部分的にメタライズ層１０を設け、このメタライズ層１０上に溶融接合材１１を重ねて形成し、さらに半導体チップ３を溶融接合材１１上に載置し、ついで溶融接合材１１を一時的に溶かし、溶融接合材１１の溶融時の表面張力による自己整合によって半導体チップ３をメタライズ層１０上に固定するものである。このため、メタライズ層１０及び溶融接合材１１の大きさが選択される。
ここで、半導体チップ３の搭載について、図３の半導体装置の製造の一部を示す各工程図と、図４の半導体チップの固定状態を示す模式図を参照しながら説明する。図３（ａ）〜（ｄ）は半導体装置の製造の一部を示す各工程の図であり、左側の図は平面図であり、右側の図は断面図である。
図３（ａ）に示すように、モジュール基板２の上面（主面）には、図１に対応するように窪み９が設けられている。また、窪み９の底やモジュール基板２の主面には半導体チップ３を固定するためのメタライズ層１０、ワイヤを接続するためのボンディングパッド６（ドレイン用ボンディングパッド６Ｄ，ゲート用ボンディングパッド６Ｇ）、チップ部品８の一対の電極を固定する一対の電極パッド８ａが設けられている。
前記メタライズ層１０、ボンディングパッド６及び電極パッド８ａは、例えば、銀ペースト（または銅ペースト等）を１５μｍ程度の厚さにスクリーン印刷して形成する。
各窪み９の底に設けられるメタライズ層１０は、それぞれ固定される半導体チップ３と同じ大きさに形成されている。しかし、メタライズ層１０を半導体チップ３の大きさよりもある程度大きくしても、溶融接合材溶融時の自己整合によって半導体チップの中心がメタライズ層の中心に一致するような固定ができる。半導体チップ３から発生する熱を効果的に放散できる場合には、メタライズ層１０は半導体チップ３よりもわずかに小さくてもよい。
初段増幅器を構成するトランジスタを有する半導体チップ３を固定する窪み９においては、メタライズ層１０はドレイン用ボンディングパッド６Ｄ側にやや片寄るようになるが、メタライズ層１０の縁は窪み９の内側壁に接触することはない。
次段増幅器を構成するトランジスタを有する半導体チップ３を固定する窪み９においては、メタライズ層１０はその縁が窪み９の内側壁に接触することなく窪み９の中央に設けられている。
最終段増幅器を構成するトランジスタを有する半導体チップ３を固定する窪み９においては、メタライズ層１０は窪み９のドレイン用ボンディングパッド６Ｄ側の内側壁にまで延在している（図４（ａ）参照）。
つぎに、図３（ｂ）に示すように、窪み底のメタライズ層１０上に溶融接合材１１をディスペンサーによって所定量供給する。溶融接合材１１は、例えば、銀ペーストを用いる。図３（ｂ）の右側の図ではメタライズ層１０を省略してある。
つぎに、図３（ｃ）に示すように、半導体チップ３をそれぞれの窪み９のメタライズ層１０上の溶融接合材１１上に供給するとともに、溶融接合材１１を所定温度で加熱して一時的に溶かして溶融接合材１１で半導体チップ３をメタライズ層１０に固定する。図３（ｃ）の右側の図ではメタライズ層１０及び溶融接合材１１を省略して半導体チップ３のみを示してある。
図４（ａ），（ｂ）は最終段トランジスタを有する半導体チップの固定の前後の状態を示す模式図であり、図４（ａ）は半導体チップを溶融接合材上に供給した図であり、上段の図は平面図、下段の図は断面図、図４（ｂ）は半導体チップの固定が終了した図であり、上段の図は平面図、下段の図は断面図である。
図４（ｂ）下段の図に示すように、溶融接合材１１の上に載る半導体チップ３は、溶融接合材１１の加熱による溶融に従って、溶けた溶融接合材１１が半導体チップ３の裏面全域の電極面に濡れ広がることと、溶融接合材１１の表面張力によって台座であるメタライズ層１０の中心に半導体チップ３の中心が一致するような自己整合作用が働くことから、溶融接合材１１上を矢印で示す用に右側に移動する。
メタライズ層１０は窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁（内側壁の一辺）にまで延在するように設けられている。この結果、移動する半導体チップ３はこの内側壁の一辺９ａに当接して静止し、そのまま固定される（図４（ｂ）参照）。従って、最終段トランジスタを含む半導体チップ３のドレイン電極が設けられる側の一辺は、内側壁の一辺９ａのドレイン用ボンディングパッド６Ｄ寄りの内側壁に当接した状態で固定されることになり、高精度な固定となる。この結果、最終段トランジスタのドレイン電極の位置からドレイン用ボンディングパッド６Ｄとの距離は一定になる。
つぎに、図３（ｄ）に示すように、各半導体チップ３の上面に設けられた電極と、モジュール基板２の上面に設けられたボンディングパッド６を導電性のワイヤ７で接続する。即ち、図示しないゲート電極とゲート用ボンディングパッド６Ｇをゲートワイヤ７Ｇで接続し、図示しないドレイン電極とドレイン用ボンディングパッド６Ｄをドレインワイヤ７Ｄで接続する。図３（ｄ）において図が不明瞭となることから符号は一部省略してある。図３（ｄ）の左側の図の詳細は図１のようになる。また、図３（ｄ）の右側の図ではメタライズ層１０及び溶融接合材１１を省略して半導体チップ３のみを示してある。
最終段トランジスタのドレイン電極の位置は、半導体チップ３のドレイン用ボンディングパッド６Ｄ側の一辺が基準面となる内側壁の一辺９ａに当接するため常に一定になる。従って、ドレイン用ボンディングパッド６Ｄとドレイン電極を接続するドレインワイヤ７Ｄの長さも常に一定になり、寄生インダクタンスのバラツキが抑えられることになる。
また、モジュール基板２の製造において、窪み９の周縁部分は焼成によってだれるため、図２５に示すように所定の距離ａだけ離してボンディングパッド６を設ける必要がある。このためワイヤ長が長くなるが、本実施形態１の場合最終段トランジスタが形成された半導体チップ３では、ドレイン用ボンディングパッド６Ｄ側の半導体チップ３の一辺が窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁に接触するため、ワイヤ長を短くできる特長がある。これによりワイヤインダクタンスを低減することができる。
図５はＦＥＴ構成のトランジスタ（半導体チップ）の固定状態を示す模式的断面図である。窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁の一辺９ａに半導体チップ３のドレイン用ボンディングパッド６Ｄ側の一辺が当接する。これにより、ドレインワイヤ７Ｄは常に所定の長さとなる。
上述したように、溶融した溶融接合材１１の表面張力による自己整合作用によって、半導体チップ３は同じ大きさのメタライズ層１０上に一致して重なるようになり、高精度な位置決め固定が行える。
初段増幅器を構成する半導体チップ３は、ドレイン用ボンディングパッド６Ｄとの距離がゲート用ボンディングパッド６Ｇとの距離よりも短く、ドレイン用ボンディングパッド６Ｄ側に片寄っている。
次段増幅器を構成する半導体チップ３は、ドレイン用ボンディングパッド６Ｄとゲート用ボンディングパッド６Ｇとの中間に位置している。
最終段増幅器を構成する半導体チップ３は、ドレイン用ボンディングパッド６Ｄとの距離がゲート用ボンディングパッド６Ｇとの距離よりも短く、ドレイン用ボンディングパッド６Ｄ側に片寄っている。
一般的に、半導体チップの供給はチップボンディング装置の真空吸着コレットによって行われる。即ち、コレットの下端に半導体チップを真空吸着した後、コレットを支持するアームを移動させてコレットをメタライズ層上に移動し、真空吸着を解除させてメタライズ層に半導体チップを供給する。この供給位置の精度はチップボンディング装置のアームの移動精度によって決まる。
しかし、本実施形態１のように、メタライズ層の位置及びその大きさと、溶融接合材１１の自己整合作用によって半導体チップ３の固定位置を決定するため、チップボンディング装置のチップ供給位置の精度が低くても、高精度なチップボンディングが可能になる。
ところで、窪み９の窪み底一面をメタライズ層１０とし、窪み９の中央にディスペンサーで溶融接合材１１を供給し、その後溶融接合材１１上に半導体チップ３を重ねて溶融接合材１１の加熱によってチップボンディングを行ったり、あるいは半導体チップ３の下面に設けた溶融接合材を溶かしてメタライズ層１０上に半導体チップ３を固定したりした場合、半導体チップ３の供給位置や溶融接合材１１の溶け方によって半導体チップ３の位置が窪み９内でバラツク。この結果、半導体チップの電極とモジュール基板の主面のボンディングパッドを繋ぐワイヤの長さは変わることになる。
即ち、窪み９内に半導体チップ３を供給した場合、半導体チップ３の静止位置のバラツキの典型的な例としては、図７（ｂ）に示すように、窪み９の中心に半導体チップ３の中心が位置する中央状態Ｂ、図７（ａ）に示すように、窪み９のゲート用ボンディングパッド６Ｇに寄る内側壁に半導体チップ３の左端が接触する左寄り状態Ａ、図７（ｃ）に示すように、窪み９のドレイン用ボンディングパッド６Ｄに寄る内側壁に半導体チップ３の右端が接触する右寄り状態Ｃがある。これにより、ゲートワイヤ７Ｇ及びドレインワイヤ７Ｄの長さが変化する。
ここで図６に、最終段トランジスタが形成された半導体チップ３に関係ある各部の寸法の一例を挙げる。窪み９の長さを１．３ｍｍ、幅を２．９ｍｍとし、この窪み９の底に長さ１．０ｍｍ、幅２．５ｍｍの半導体チップ３を供給する。窪み９の両端の外側にはそれぞれ長さ０．４ｍｍで幅２．９ｍｍのゲート用ボンディングパッド６Ｇ及びドレイン用ボンディングパッド６Ｄが窪み９の縁からそれぞれ０．２ｍｍ離れた位置に設けられている。
半導体チップ３の両端には縁に沿ってワイヤボンディングパッドが並んで配置されている。ゲート用ボンディングパッド６Ｇに対面するワイヤボンディングパッドはゲート用ワイヤボンディングパッド１２Ｇであり、ドレイン用ボンディングパッド６Ｄに対面するワイヤボンディングパッドはドレイン用ワイヤボンディングパッド１２Ｄである。ワイヤボンディングパッドとボンディングパッドは導電性のワイヤで接続される。ワイヤは、例えば、２７μｍ直径の金線である。
ゲート用ワイヤボンディングパッド１２Ｇの中心からゲート用ボンディングパッド６Ｇ寄りのチップの縁までの距離はｄｍｍであり、ドレイン用ワイヤボンディングパッド１２Ｄの中心からドレイン用ボンディングパッド６Ｄ寄りのチップの縁までの距離はｄ−０．２ｍｍである。これは、ドレイン側寄生インダクタンスを低減する効果を得るためである。
このような寸法関係において、チップ供給位置が図７（ａ）〜（ｃ）に示すように、左寄り供給状態Ａ、中央供給状態Ｂ、右寄り供給状態Ｃの場合、効率（％）は図８に示すグラフのようになるとともに、出力電力（Ｗ）は図９に示すグラフのようになる。
即ち、図７（ｂ）に示すように、半導体チップ３が窪み９の中央に位置する中央状態Ｂのときのゲートワイヤ７Ｇの長さをＡｍｍ、ドレインワイヤ７Ｄの長さをＢとする時、主要モジュール特性である効率をη％、出力電力をＰＷとする。
図７（ａ）に示すように、半導体チップ３が窪み９の左側の内側壁に当接する左寄り状態Ａ（ゲート用ボンディングパッド６Ｇに近づいた状態）にすることでゲートワイヤ７Ｇの長さは０．９Ａｍｍ、ドレインワイヤ７Ｄの長さは１．１５Ｂｍｍになることにより、絶対値比較として効率は１％の向上、出力電力３％低下になる。
また、図７（ｃ）に示すように、半導体チップ３が窪み９の右側内側壁に当接する右寄り状態Ｃ（ドレイン用ボンディングパッド６Ｄに近づいた状態）では、ゲートワイヤ７Ｇの長さは１．１４Ａｍｍ、ドレインワイヤ７Ｄの長さは０．８３Ｂｍｍになることにより、絶対値比較として効率は４％低下、出力電力は８％向上になることが判明した。
本実施形態１では、最終段トランジスタが形成された半導体チップ３の窪み９内での位置をドレイン用ボンディングパッド６Ｄ側に片寄せることによって、出力電力を従来の３．２Ｗ程度に比較して大幅に増大したものである。これは、後述するデュアルバンド用高周波電力増幅装置において、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）で一般の出力電力３．２Ｗよりも出力電力を４．１Ｗ以上と大幅に高くすることを目的としている。効率はわずかに落ちるが、この程度では特に通信系に支障は来さない。
本実施形態１においては、半導体チップの少なくとも一つはチップ辺の一辺が窪みの内側壁の一辺に接触させるようにすることによって半導体チップの位置決めを行う点にある。即ち、多段増幅器としての出力や効率に最も影響が大きい最終段トランジスタのドレインの寄生インダクタンス（ワイヤインダクタンス）を一定とするため、半導体チップ３のドレイン用ボンディングパッド６Ｄ寄りのチップ辺を窪み９の内側壁の一辺に当接させるようにしている。このため、メタライズ層の一辺はドレイン用ボンディングパッド６Ｄ寄りのチップ辺を窪み９の内側壁にまで到達するように配置してある。このようにすることによって、溶けた溶融接合材上に載る半導体チップは、溶融接合材の表面張力による自己整合作用によってチップの一辺が、ドレイン用ボンディングパッド６Ｄ寄りの窪み９の内側壁に当接するようになる。
つぎに、本発明を適用したデュアルバンド用の高周波電力増幅装置及び携帯電話機（無線通信装置）について、図１０乃至図１５を参照しながら説明する。
本実施形態１のより具体的な例である半導体装置は、例えば、ＧＳＭ通信系とＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）通信系の多段増幅器が組み込まれた携帯電話機（無線通信装置）用のデュアルバンド用の高周波電力増幅装置である。
本実施形態１の半導体装置（高周波電力増幅装置：高周波パワーアンプモジュール）１は、図１０に示すように外観的には偏平な矩形体構造になっている。高周波電力増幅装置１は、前述のようにセラミック配線板からなるモジュール基板２と、このモジュール基板２の一面側（主面側）に重ねて取り付けられたキャップ４とによって偏平矩形体構造のパッケージ５が構成された構造になっている。キャップ４は、電磁シールド効果の役割を果たす金属製であり、プレスによる成形品となっている。
図１４は、本実施形態１の高周波電力増幅装置の回路構成を示すブロック図である。この高周波電力増幅装置１は外部電極端子として、ＧＳＭ用入力端子（ＰｉｎＧＳＭ▲１▼）、コントロール端子（Ｖａｐｃ▲２▼）、電源電圧Ｖｄｄの一方の電源電圧端子（Ｖｄｄ１▲３▼）、ＧＳＭ用出力端子（ＰｏｕｔＧＳＭ▲４▼）、ＤＣＳ用出力端子（ＰｏｕｔＤＣＳ▲５▼）、電源電圧Ｖｄｄの他方の電源電圧端子（Ｖｄｄ２▲６▼）、通信バンド切替用端子（Ｖｃｔｌ▲７▼）、ＤＣＳ用入力端子（ＰｉｎＤＣＳ▲８▼）、図示しないグランド電圧端子（ＧＮＤ）を有している。端子配列は、図１のように、モジュール基板２の手前左から右に向かって端子▲１▼，▲２▼，▲３▼，▲４▼と並び、後方右から左に向かって端子▲５▼〜▲８▼となっている。
ＤＣＳ及びＧＳＭ共にその増幅系は前述のように３段増幅構成になっている。ＤＣＳ増幅系はトランジスタの１ｓｔ，２ｎｄ，３ｒｄで示す増幅段（ａｍｐ１，ａｍｐ２，ａｍｐ３）で構成され、ＧＳＭ増幅系はトランジスタの１ｓｔ，２ｎｄ，３ｒｄで示す増幅段（ａｍｐ４，ａｍｐ５，ａｍｐ６）で構成されている。各増幅段はシリコン基板を基にして形成される電界効果トランジスタ（ＦＥＴ）によって形成されている。図５にＦＥＴ構造の半導体チップ３の模式的断面図と、モジュール基板２の窪み９の底への固定状態及びゲートワイヤ７Ｇ及びドレインワイヤ７Ｄの接続の状態を示してある。
このような多段増幅器構成において、ＰｉｎＤＣＳ▲８▼はａｍｐ１に接続され、ＰｏｕｔＤＣＳ▲５▼はａｍｐ３に接続されている。ＰｉｎＧＳＭ▲１▼はａｍｐ４に接続され、ＰｏｕｔＧＳＭ▲４▼はａｍｐ６に接続されている。
Ｖａｐｃ▲２▼はバイアス回路２１に接続されるとともに、このＶａｐｃ▲２▼に入力された信号によってａｍｐ１〜ａｍｐ６は制御される。
Ｖｄｄ１▲３▼は、マイクロストリップラインＭＳ１を介してａｍｐ１に接続され、マイクロストリップラインＭＳ４を介してａｍｐ５に接続され、インダクタＬ２を介してａｍｐ６に接続されている。また、高周波特性の安定化のために外付けでＶｄｄ１▲３▼には一端がＧＮＤに接地される容量Ｃ１が接続されている。
Ｖｄｄ２▲６▼は、マイクロストリップラインＭＳ３を介してａｍｐ４に接続され、マイクロストリップラインＭＳ２を介してａｍｐ２に接続され、インダクタＬ１を介してａｍｐ３に接続されている。また、高周波特性の安定化のために外付けでＶｄｄ２▲６▼には一端がＧＮＤに接地される容量Ｃ２が接続されている。
このように、電源電圧は二つの端子（Ｖｄｄ１▲３▼，Ｖｄｄ２▲６▼）が用意され、一方の電源電圧端子は一方の増幅系の初段増幅器と他方の増幅系の２段及び３段増幅器に電源電圧を供給し、他方の電源電圧端子は他方の増幅系の初段増幅器と一方の増幅系の２段及び３段増幅器に電源電圧を供給する、所謂たすき掛け構成になっていることから、初段増幅器への後段増幅器（特に最終増幅段）からの漏れ信号の電源ラインを通しての帰還を抑止できるため発振マージンの改善ができる。
Ｖｃｔｌ▲７▼は、バンド選択回路２５に接続されている。このバンド選択回路２５は、ソース接地される３個のｎチャネル型の電界効果トランジスタ（ＦＥＴ）Ｑ８，Ｑ９，Ｑ１０と、一つの抵抗Ｒ１とで構成されている。Ｑ８とＱ９のゲート端子はＶｃｔｌ▲７▼に接続されている。Ｑ１０のゲート端子はＱ９のドレイン端子に接続され、ドレイン端子は抵抗Ｒ２を介してａｍｐ５の出力側に接続されている。Ｑ９のドレイン端子は抵抗Ｒ１を介してＶｄｄ２▲６▼に接続されている。Ｑ８のドレイン端子はインダクタＬ３を介してａｍｐ３の入力側に接続されている。Ｖｃｔｌ▲７▼に供給される信号によってバンドの切り替えが行われ、ＤＣＳ通信のための増幅またはＧＳＭ通信のための増幅が行われる。
図１１は、例えば、ガラスセラミックスを積層させた低温焼成のセラミック配線板からなるモジュール基板２の表面に搭載された各電子部品を示す平面図である。図１１に示すように、モジュール基板２の表面には４個の半導体チップ３ａ〜３ｄと、符号は付けないが多数のチップ抵抗とチップコンデンサが搭載されている。また、モジュール基板２の表裏面は勿論のこと内部にも導体が選択的に形成されている。そして、これら導体によって配線（符号は付けない）が形成されている。この配線の一部は、前記半導体チップを固定するための前述のメタライズ層となり、チップ抵抗やチップコンデンサ等のチップ型電子部品の電極を固定する電極パッドとなり、あるいは半導体チップ３ａ〜３ｄの図示しない電極に一端が接続されるワイヤの他端を接続するボンディングパッド等を構成する。モジュール基板２の裏面には表面実装型の電極が前記配線によって形成され、前記▲１▼〜▲８▼の外部電極端子が形成されている。これら外部電極端子はＬＧＡ（ランドグリッドアレイ）構造になっている。
半導体チップ３ａ〜３ｄはモジュール基板２の主面に設けた窪み９の底に固定されている。また、動作時に発熱量が大きい半導体チップにおいては、その下のモジュール基板２にはビアホールが形成されるとともに、このビアホールには前記導体が充填され、モジュール基板２の裏面に熱を伝達するようになっている。
半導体チップ３ｂはＤＣＳ通信系の多段増幅器の最終段トランジスタを有するものであり、半導体チップ３ｄはＧＳＭ通信系の多段増幅器の最終段トランジスタを有するものである。これら半導体チップ３ｂ，３ｄは、前述のようにドレインインダクタンスを小さくするとともに所定の値にするため、窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁に、ドレイン用ボンディングパッド６Ｄ寄りの半導体チップの一辺が当接させられている。
図１２は高周波電力増幅装置のモジュール基板を示す平面図である。モジュール基板２の表面には符号は付さないが配線パターンが形成されている。また、半導体チップ３ａ〜３ｄを固定するための窪み９が４個設けられている。また、窪み９の底に点々で示す部分がメタライズ層１０である。
図１３はモジュール基板の底面図であり、表面実装時の固定用の電極パターンが示されている。薄く黒く塗った部分が各電極である。
つぎに、高周波電力増幅装置１を組み込んだ携帯電話機（無線通信装置）について説明する。図１５は前記高周波電力増幅装置１が組み込まれた携帯電話機のシステム構成を示すブロック図である。具体的には、携帯電話機（移動体通信端末）のシステム構成を示すものである。
図１５はデュアルバンド無線通信機の一部を示すブロック図であり、高周波信号処理ＩＣ（ＲＦｌｉｎｅａｒ）５０からアンテナ（Ａｎｔｅｎｎａ）５１までの部分を示す。なお、図１５では、高周波電力増幅装置の増幅系はＧＳＭ用の増幅系と、ＤＣＳ用の増幅系の二つを別けて示してあり、その増幅器をＰＡ（パワーアンプ）５８ａ，５８ｂとして示してある。
アンテナ５１はアンテナ送受信切替器５２のアンテナ端子Ａｎｔｅｎｎａに接続されている。アンテナ送受信切替器５２は、ＰＡ５８ａ，５８ｂの出力を入力する端子Ｐｏｕｔ１，Ｐｏｕｔ２と、受信端子ＲＸ１，ＲＸ２と、制御端子ｃｏｎｔｒｏｌ１，ｃｏｎｔｒｏｌ２とを有している。
高周波信号処理ＩＣ５０からのＧＳＭ用の信号はＰＡ５８ａに送られ、Ｐｏｕｔ１に出力される。ＰＡ５８ａの出力はカプラー５４ａによって検出され、この検出信号は自動出力制御回路（ＡＰＣ回路）５３にフィードバックされる。ＡＰＣ回路５３は上記検出信号を基に動作してＰＡ５８ａを制御する。
また、同様に高周波信号処理ＩＣ５０からのＤＣＳ用の信号はＰＡ５８ｂに送られ、Ｐｏｕｔ２に出力される。ＰＡ５８ｂの出力はカプラー５４ｂによって検出され、この検出信号はＡＰＣ回路５３にフィードバックされる。ＡＰＣ回路５３は上記検出信号を基に動作してＰＡ５８ｂを制御する。
アンテナ送受信切替器５２はデュプレクサー５５を有している。このデュプレクサー５５は端子を有し、１端子は上記アンテナ端子Ａｎｔｅｎｎａに接続され、他の２端子の内一方はＧＳＭ用の送信受信切替スイッチ５６ａに接続され、他方はＤＣＳ用の送信受信切替スイッチ５６ｂに接続されている。
送信受信切替スイッチ５６ａのａ接点はフィルター５７ａを介してＰｏｕｔ１に接続されている。送信受信切替スイッチ５６ａのｂ接点は容量Ｃ１を介して受信端子ＲＸ１に接続されている。送信受信切替スイッチ５６ａは制御端子ｃｏｎｔｒｏｌ１に入力される制御信号によってａ接点またはｂ接点との電気的接続の切り替えが行われる。
また、送信受信切替スイッチ５６ｂのａ接点はフィルター５７ｂを介してＰｏｕｔ２に接続されている。送信受信切替スイッチ５６ｂのｂ接点は容量Ｃ２を介して受信端子ＲＸ２に接続されている。送信受信切替スイッチ５６ｂは制御端子ｃｏｎｔｒｏｌ２に入力される制御信号によってａ接点またはｂ接点との電気的接続の切り替えが行われる。
受信端子ＲＸ１と高周波信号処理ＩＣ５０との間には、フィルター６０ａと低雑音アンプ（ＬＮＡ）６１ａが順次接続されている。また、受信端子ＲＸ２と高周波信号処理ＩＣ５０との間には、フィルター６０ｂと低雑音アンプ（ＬＮＡ）６１ｂが順次接続されている。この無線通信機によってＧＳＭ通信及びＤＣＳ通信が可能になる。
本実施形態１によれば以下の効果を有する。（１）多段増幅器の最終段トランジスタのドレインワイヤ７Ｄを短くすることによって寄生インダクタンスを低減させることができる。即ち、半導体チップ３の固定位置をゲート用ボンディングパッド６Ｇ側に比較してドレイン用ボンディングパッド６Ｄ側に近づけて（片寄らせて）固定したり、ドレイン電極の半導体チップ縁からの距離をゲート電極の半導体チップ縁からの距離よりも短くしたりすることによって、ドレインワイヤ７Ｄの長さをゲートワイヤ７Ｇの長さよりも短くなっている。この結果、ドレインワイヤ７Ｄの寄生インダクタンスが小さくなる。
（２）半導体チップ３の固定位置は、配線基板（モジュール基板２）の表面に設けたメタライズ層１０の位置と、半導体チップ３と同じ大きさとなるメタライズ層１０に規定されて高精度な位置状態で固定される。即ち、半導体チップ３はメタライズ層１０と半導体チップ３の下面との間に介在される溶融接合材１１の溶融時の表面張力による自己整合作用によって高精度に位置決め固定される。
（３）また、本実施形態１では、半導体チップ３のドレイン電極が設けられる縁側の辺が、モジュール基板２に設けられた窪み９の内側壁の一辺に当接して半導体チップ３の位置が決められることから、半導体チップ３の位置決めは高精度に決定されることになる。即ち、メタライズ層１０はドレイン用ボンディングパッド６Ｄ寄りの窪み９の内側壁にまで延在するとともに、メタライズ層１０は半導体チップ３と同じ大きさとなっている。従って、溶けた溶融接合材１１上に載る半導体チップ３は溶融接合材１１の表面張力によって溶融接合材１１上に載ることから、半導体チップ３の供給位置がメタライズ層１０に対してずれていても、前記表面張力によって半導体チップ３は自己整合作用によって移動し、この結果、半導体チップ３の一辺はドレイン用ボンディングパッド６Ｄ寄りの窪み９の内側壁に当接することになる。
（４）従って、半導体チップ３のドレイン電極とモジュール基板２の表面に設けられるドレイン用ボンディングパッド６Ｄを接続するドレインワイヤ７Ｄの長さが一定し、ワイヤインダクタンスを一定にすることができる。この結果、本実施形態の半導体装置を組み込んだ携帯電話機の各通信システムの出力や効率が一定し、特性の安定した携帯電話機（無線通信装置）を提供することができる。
（５）本実施形態の高周波電力増幅装置１を組み込んだ携帯電話機では、２系統の通信システムに対応できるようになっている。この場合、２系統の多段増幅器の各入力端子及び各出力端子は相互に独立しているため、ドレイン側寄生インダクタンスを低減する効果がある。
（６）本実施形態の高周波電力増幅装置１の製造方法によれば、モジュール基板２（配線基板）の主面に窪み９を設けるとともに、この窪み９の底に半導体チップ３と同じ大きさのメタライズ層１０をドレイン用ボンディングパッド６Ｄの窪み９の内側壁に至るまで設け、メタライズ層１０上に溶融接合材１１を形成し、溶融接合材１１上に半導体チップ３を供給し、溶融接合材１１の一時的な加熱と溶けた溶融接合材１１による自己整合作用によって半導体チップ３を窪み９の底に固定することから、半導体チップ３はその一辺がドレイン用ボンディングパッド６Ｄ寄りの窪み９の内側壁に当接して固定され、半導体チップ３のドレイン電極の位置は常に一定する。この結果、ドレインワイヤ７Ｄの長さを一定にできワイヤインダクタンスのバラツキを小さくすることができる。従って、本実施形態の高周波電力増幅装置１を組み込んだ携帯電話機の効率及び出力の安定化を図ることができる。
（実施形態２）
図１６乃至図１８は本発明の他の実施形態（実施形態２）である高周波電力増幅装置に係わる図である。図１６は高周波電力増幅装置のモジュール基板に搭載された電子部品のレイアウトを示す平面図、図１７はモジュール基板の底面図、図１８は高周波電力増幅装置の回路構成を示すブロック図である。
本実施形態２の高周波電力増幅装置１は実施形態１と同様にＧＳＭ通信系とＤＣＳ通信系の多段増幅器を有するものである。しかし、本実施形態２の高周波電力増幅装置１は、図１６乃至図１８に示すように、ＧＳＭ及びＤＣＳの入力端子（Ｐｉｎ）は共に共通であり、２入力端子２出力端子構成になっている。
図１６に示すように、手前左側から右側に掛けて／Ｖｃｔｌ端子▲１▼，Ｖｃｔｌ端子▲２▼，グランド端子（ＧＮＤ），Ｖｄｄ２端子▲３▼，Ｐｏｕｔ−ＧＳＭ端子▲４▼が並び、奥前右側から左側に掛けてＰｏｕｔ−ＤＣＳ端子▲５▼，Ｖｄｄ１端子▲６▼，グランド端子（ＧＮＤ），Ｖａｐｃ端子▲７▼，ＧＳＭ及びＤＣＳ共通の入力端子Ｐｉｎ▲８▼が並ぶ。
このような多段増幅器構成において、Ｐｉｎ▲８▼は結合コンデンサＣ１を介してａｍｐ１に接続されている。ａｍｐ１はａｍｐ２に縦続接続され、ＧＳＭ及びＤＣＳの初段増幅器（増幅段）及び次段増幅器（増幅段）を構成している。ａｍｐ２はＧＳＭの最終段増幅器（増幅段）を構成するａｍｐ３Ｇと、ＤＣＳの最終段増幅器（増幅段）を構成するａｍｐ３Ｄに縦続接続されている。ａｍｐ３Ｇは結合コンデンサＣ２０を介してＰｏｕｔ−ＧＳＭ端子▲４▼に接続され、ａｍｐ３Ｄは結合コンデンサＣ３０を介してＰｏｕｔ−ＤＣＳ端子▲５▼に接続されている。
ａｍｐ１とａｍｐ２は、図１６に示すように、単一の半導体チップ３にモノリシックに形成されている。ａｍｐ３Ｄは図１６に示すように単一の半導体チップ３で形成されるとともに、ドレインワイヤ７Ｄが短くなるように半導体チップ３のドレイン用ボンディングパッド６Ｄ寄りの縁が、窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁に接触するようになっている。これは実施形態１と同様である。
また、ａｍｐ３Ｇは図１６に示すように単一の半導体チップ３で形成されるとともに、ドレインワイヤ７Ｄが短くなるように半導体チップ３のドレイン用ボンディングパッド６Ｄ寄りの縁が、窪み９のドレイン用ボンディングパッド６Ｄ寄りの内側壁に接触するようになっている。これも実施形態１と同様である。なお、実施形態１と同様にモジュール基板２の上面の配線やチップ部品の符号を用いての説明は省略する。
／Ｖｃｔｌ端子▲１▼，Ｖｃｔｌ端子▲２▼及びＶａｐｃ端子▲７▼はバイアス回路２１に接続されている。バイアス回路２１はａｍｐ１，ａｍｐ２，ａｍｐ３Ｇ，ａｍｐ３Ｄにバイアス電位を印加するようになっている。Ｖｄｄ１▲６▼はａｍｐ１及びａｍｐ２のトランジスタに電源電位を印加し、Ｖｄｄ２はＧＳＭ及びＤＣＳの最終段トランジスタに電源電位を印加する。
本実施形態２においても、ＤＣＳ及びＧＳＭの最終段トランジスタのドレインの寄生インダクタンスの低減を図ることができるとともに、半導体チップ３の固定位置を窪み９の内側壁の一辺で規定するため、寄生インダクタンスのバラツキを小さく抑えることができる。
実施形態１及び実施形態２では、増幅段を構成する半導体増幅素子（トランジスタ）としてＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴを用いた例について説明したが、他のトランジスタでもよい。例えば、トランジスタとして、シリコンバイポーラトランジスタ，ＧａＡｓ−ＭＥＳ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ，ＨＢＴ（Ｈｅｔｅｒｏ Ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ），ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ），Ｓｉ−ＧｅＦＥＴ等であってもよい。特に高性能のトランジスタは出力段を構成する最終段増幅段に用いると効果が高い。
（実施形態３）
図１９は本発明の他の実施形態（実施形態３）である高周波電力増幅装置に係わる図である。本実施形態３では、モジュール基板２の主面に設けられる四角形状の窪み９の隣り合う２辺を半導体チップ３の固定位置の基準として用いる例であり、この窪み９の２辺（図１９における左の辺及び上側の辺）に半導体チップ３の対応する辺（図１９における左の辺及び上側の辺）が当接している。また、この例ではヘテロバイポーラトランジスタ（ＨＢＴ）を増幅器を構成するトランジスタとしている。
本実施形態３では、図２１（ａ），（ｂ）に示すように半導体チップ３を窪み９の窪み底に固定する。図２１（ａ），（ｂ）は最終段トランジスタを有する半導体チップ３の固定の前後の状態を示す模式図であり、図２１（ａ）はメタライズ層１０上に供給した溶融接合材１１（例えば、銀ペースト）上に半導体チップ３を供給する図であり、上段の図は平面図、下段の図は断面図である。図２１（ｂ）は半導体チップの固定が終了した図であり、上段の図は平面図、下段の図は断面図である。
最終段増幅器を構成するトランジスタを有する半導体チップ３を固定する窪み９においては、図２１（ａ）に示すように、メタライズ層１０は窪み９のコレクタ用ボンディングパッド６Ｃ側の内側壁の一辺９ａまで延在するとともに、その内側壁と隣り合う他の一辺９ｆまで延在している。
従って、図２１（ａ）に示すように、窪み底のメタライズ層１０上に溶融接合材１１をディスペンサーによって所定量供給した後、図示しないチップボンディング装置によって溶融接合材１１上に半導体チップ３を供給し、ついで加熱して溶融接合材１１を溶かし（リフロー）、溶けた溶融接合材１１の表面張力による自己整合作用を利用して半導体チップ３をメタライズ層１０に固定することができる。
この際、溶融接合材１１の供給は溶融接合材１１の加熱による溶融の点からメタライズ層１０上に供給することが望ましい。これは、溶融接合材の溶融時、溶融接合材１１がメタライズ層１０からはみ出ることなく、かつ半導体チップ３と同じ大きさのメタライズ層１０の全面に濡れ広がり、半導体チップ３の下面全域が溶融接合材１１を介してメタライズ層１０に固定できるようにするためである。
これに対して、半導体チップ３の供給位置は高精度でなくともよく、全体が略溶融接合材１１上に載るように供給すればよい。即ち、チップボンディング装置による半導体チップ３の供給において、供給位置精度が低くてもよくなりチップ供給が容易になる。
前記溶融接合材１１のリフロー時、メタライズ層１０の中心から半導体チップ３の中心がずれた半導体チップ３は、半導体チップ３の下面全域が溶融接合材１１に濡れることと、溶融接合材１１の表面張力の力によってメタライズ層１０の中心に半導体チップ３の中心が一致するように溶融接合材１１に浮いた状態で移動する。そして、この移動時、コレクタ用ボンディングパッド６Ｃ側の半導体チップ３の一辺が窪み９の内側壁の一辺９ａに当接し、かつ半導体チップ３の他の辺が内側壁の他の一辺９ｆに当接するため、半導体チップ３は内側壁の一辺９ａと他の一辺９ｆを基準に固定されることになり、高精度な位置決め固定が可能になる（図２１（ｂ）参照）。
この結果、図１９に示すように、最終段トランジスタのコレクタ用ワイヤボンディングパッド１２Ｃからコレクタ用ボンディングパッド６Ｃとの距離は短くかつ一定になり、これらを接続するコレクタワイヤ７Ｃの長さも短くかつ均一になる。この結果、コレクタワイヤの寄生インダクタンスも均一になり、効率の安定及び出力の向上を図ることができる。
ここで、図１９及び図２０を参照しながらヘテロバイポーラトランジスタについて簡単に説明する。図１９は高周波電力増幅装置に搭載されたＨＢＴチップの実装状態を示す模式的平面図、図２０はＨＢＴチップの実装状態を示す模式的断面図である。
ＨＢＴが形成された半導体チップ３は、図１９及び図２０に示すように、半絶縁性ＧａＡｓ基板３０の主面に選択的にｎ＋型ＧａＡｓサブコレクタ層３１が形成されているとともに、このサブコレクタ層３１上にｎ型ＧａＡｓコレクタ層３２が形成された構造になっている。また、コレクタ層３２はその周辺部分が途中深さまでエッチングされ、中央部分が突出したメサ部になっている。前記メサ部から外れた薄いコレクタ層部分が形成されている領域において、部分的にコレクタ層３２がエッチング除去され、この除去部分にはコレクタ電極３３が設けられている。
前記メサ部上にはｐ＋型ＧａＡｓベース層３４，ｎ型ＩｎＧａＰエミッタ層３５，ｎ＋型ＧａＡｓキャップ層３６が順次重なるように設けられている。ベース層３４とエミッタ層３５は略同じ大きさで一致して重なっているが、キャップ層３６はメサ部分の中央に細長矩形状に形成されている。
前記キャップ層３６から外れたメサ領域において、選択的にエミッタ層３５及びベース層３４がエッチング除去されてコンタクト穴が設けられ、このコンタクト穴部分にはベース電極３７が設けられている。
また、キャップ層３６の上面にはエミッタ電極３８が形成されている。前記エミッタ電極３８上にはエミッタ配線層３９が形成されている。このエミッタ配線層３９の一部はサブコレクタ層３１及びコレクタ層３２から外れた半絶縁性ＧａＡｓ基板３０の表面にも延在している。
前記半絶縁性ＧａＡｓ基板３０の主面側の前記各部は絶縁膜４０で被われて素子の保護が図られている。この絶縁膜４０は、図では単層で示してあるが、実際には複数層となり、各層でそのパターンが異なっている。
本実施形態３のＨＢＴはＰＨＳとなることから、半絶縁性ＧａＡｓ基板３０の裏面側には全域に電極層４１が形成されている。この電極層４１と前記半絶縁性ＧａＡｓ基板３０上のエミッタ配線層３９を電気的に接続するため、半絶縁性ＧａＡｓ基板３０の主面から裏面に亘って第２溝（ビアホール）４２が形成されている。ビアホール４２の半絶縁性ＧａＡｓ基板３０の主面側の端は、導電体で形成されるエッチングストッパ層４３で塞がれている。このエッチングストッパ層４３はビアホール４２を開ける前に半絶縁性ＧａＡｓ基板３０の主面側に設けられるものである。エッチングストッパ層４３とエミッタ配線層３９は絶縁膜４０上を延在する配線層４４によって電気的に接続されている。
前記電極層４１は半導体チップ３の周面をも被う構造となり、その先端部分は半絶縁性ＧａＡｓ基板３０の主面に設けられた金属層４５（図２０参照）に重なっている。半導体チップ３を形成する前の半導体ウエハの状態では、半導体ウエハの主面のスクライブ領域（ダイシング領域とも呼称する）に重ねてエッチングストッパ層となる金属層４５を形成しておき、半導体チップ化における半導体ウエハ裏面側のスクライブ領域エッチング時、エッチングを前記金属層４５に到達するようにエッチングし、最終的には金属層４５とこの金属層４５に重なった電極層４１をスクライブ領域に沿って切断することによって半導体チップを形成する。
図１９に示すように、コレクタ用ワイヤボンディングパッド１２Ｃとコレクタ用ボンディングパッド６Ｃはコレクタワイヤ７Ｃで電気的に接続されている。また、ベース用ワイヤボンディングパッド１２Ｂとベース用ボンディングパッド６Ｂはベースワイヤ７Ｂで電気的に接続されている。
半導体チップ３のコレクタ用ボンディングパッド６Ｃ側の一辺が内側壁のコレクタ用ボンディングパッド６Ｃ側の辺（一辺９ａ）に当接（接触）する状態になるとともに、半導体チップ３の他の内側壁の他の一辺９ｆに当接する状態になることから、各コレクタ用ワイヤボンディングパッド１２Ｃの位置は一定となり、コレクタワイヤ７Ｃの長さはそれぞれ一定になる。このため、コレクタワイヤの寄生インダクタンスが一定になり、多段増幅器の効率の安定、出力の安定が得られる。
従って、コレクタワイヤ長を窪み９とコレクタ用ボンディングパッド６Ｃとの間で所定寸法に設定することによって実施形態１と同様に高い出力を得ることができる。また、窪み９の内側壁の一辺９ａに半導体チップ３の一辺を接触させる構造とすることによって、窪み９の縁のだれが発生する領域から外れた領域にコレクタ用ボンディングパッド６Ｃを配置することができるため、コレクタ用ボンディングパッド６Ｃは平坦となり、ワイヤのボンディング性能も良好になる。
（実施形態４）
図２２は本発明の他の実施形態（実施形態４）である半導体チップの搭載状態を示す斜視図、図２３は半導体チップが搭載されたモジュール基板の一部を示す平面図である。
本実施形態４は実施形態３において、窪み９の底全体にメタライズ層１０を設け、メタライズ層１０の一部に半導体チップ３と同じ大きさの溶融接合材１１を形成し、ついで図２２に示すように、半導体チップ３を溶融接合材１１のリフローによって自己整合的に固定するものである。図２３に示すように、四角形状の溶融接合材１１の隣り合う２辺を、四角形状の窪み９の内側壁の隣り合う２辺に接触させるように形成する。これによって、半導体チップ３の供給位置がずれても、実施形態３と同様に溶融接合材１１のリフロー時の表面張力による自己整合作用によって半導体チップ３は窪み９の一隅に寄せられ、隣り合うチップ２辺が隣り合う内側壁に接触した状態で高精度に位置決め固定されることになる。
本実施形態４では、半導体チップ３の固定位置を溶融接合材１１の供給位置及び供給形状によって決めるものである。
（実施形態５）
図２４（ａ），（ｂ）は本発明の他の実施形態（実施形態５）である半導体チップの搭載状態を示す模式的な平面図及び断面図である。
本実施形態５はモジュール基板２の平坦な上面に半導体チップ３と同じ形状にメタライズ層１０を形成し、このメタライズ層１０上に所定量の溶融接合材１１を供給し、ついで半導体チップ３を溶融接合材１１上に載置し、その後溶融接合材１１をリフローして溶融接合材１１の表面張力による自己整合作用によって半導体チップ３をメタライズ層１０上に高精度に位置決め固定するものである。
本実施形態５では、モジュール基板２の平坦な表面に設けるメタライズ層１０の位置及び形状によって半導体チップ３の固定位置を決定する例である。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に適用した場合について説明したが、それに限定されるものではなく、他の電子装置や他の半導体装置（混成集積回路装置）にも同様に適用できる。即ち、本発明に係る高周波電力増幅装置は、移動体通信端末等の携帯電話機を始めとする各種の無線通信装置の電力増幅器として使用することができる。また、安定した通話が達成できる無線通信装置を提供することができる。さらに、高周波電力増幅モジュールや無線通信装置の製造歩留り向上により高周波電力増幅装置や無線通信装置の製造コストの低減が可能になる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）多段増幅器を組み込んだ半導体装置において、増幅段を構成する半導体素子の固定位置を半導体素子と同じ大きさのメタライズ層上に溶融接合材の表面張力による自己整合作用によって高精度に固定することができる。
（２）前記メタライズ層を四角形状の窪み底に前記メタライズ層を形成するとともに、前記メタライズ層を窪みの内側壁の一辺に接触するように設けることによって半導体素子の一辺を前記窪みの内側壁の一辺に接触させることができ、高精度な半導体素子の位置決めが可能になる。従って、この位置決め部分に交差する方向にドレインワイヤやコレクタワイヤを延在させることによって、これらのワイヤ長が一定になり、ワイヤインダクタンスのバラツキが小さくなる。この結果、効率の向上や出力電力の向上が達成できる。
（３）上記（２）のように窪みの内側壁の一辺に半導体素子の一辺を当接させて窪み底に半導体素子を固定することができる結果、窪みの縁のダレ部分から外れた領域にドレイン用ボンディングパッドやコレクタ用ボンディングパッドを形成することができるため、ワイヤのボンディング性能が良好になり半導体装置の信頼性が高くなる。また、ドレインワイヤやコレクタワイヤの長さも、窪みの内側壁の一辺に半導体素子の一辺を当接させることから短くすることができ、寄生インダクタンスの低減を図ることができる。
（４）多段増幅器を組み込んだ半導体装置（高周波電力増幅装置）の出力向上及び前記高周波電力増幅装置を組み込んだ無線通信装置の出力向上を図ることができる。
産業上の利用可能性
以上のように、本発明にかかる高周波電力増幅装置は、移動体通信端末等の携帯電話機を始めとする各種の無線通信装置の電力増幅器として有用である。
【図面の簡単な説明】
図１は本発明の一実施形態（実施形態１）である半導体装置におけるモジュール基板上の電子部品の配列状態を示す模式的平面図である。
図２は前記モジュール基板の断面図である。
図３は本実施形態１の半導体装置の製造の一部を示す各工程の平面図及び断面図である。
図４は本実施形態１の半導体装置の製造における半導体チップの固定状態を示す模式的な平面図及び断面図である。
図５は本実施形態１の半導体装置における半導体素子の固定状態を示す模式的断面図である。
図６は本実施形態１の半導体装置における半導体素子の電極位置とゲートパッド及びドレインパッドとの位置関係を示す模式図である。
図７は前記半導体素子の固定位置の違いによるゲートワイヤ長（ＬＧ）及びドレインワイヤ長（ＬＤ）の違いを示す図及び表である。
図８は前記半導体素子の固定位置と効率の変化を示すグラフである。
図９は前記半導体素子の固定位置と出力電力の変化を示すグラフである。
図１０は本実施形態１である高周波電力増幅装置（半導体装置）の外観を示す斜視図である。
図１１は前記高周波電力増幅装置のモジュール基板に搭載された電子部品のレイアウトを示す平面図である。
図１２は前記高周波電力増幅装置のモジュール基板を示す平面図である。
図１３は前記モジュール基板の底面図である。
図１４は前記高周波電力増幅装置の回路構成を示すブロック図である。
図１５は前記高周波電力増幅装置が組み込まれた携帯電話機の一部の構成を示すブロック図である。
図１６は本発明の他の実施形態（実施形態２）である高周波電力増幅装置のモジュール基板に搭載された電子部品のレイアウトを示す平面図である。
図１７は本実施形態２の高周波電力増幅装置のモジュール基板の底面図である。
図１８は本実施形態２の高周波電力増幅装置の回路構成を示すブロック図である。
図１９は本発明の他の実施形態（実施形態３）である高周波電力増幅装置におけるヘテロバイポーラトランジスタチップの実装状態を示す模式的平面図である。
図２０は前記ヘテロバイポーラトランジスタチップの実装状態を示す模式的断面図である。
図２１は前記ヘテロバイポーラトランジスタチップの実装前後の状態を示す模式的平面図及び断面図である。
図２２は本発明の他の実施形態（実施形態４）である半導体チップの搭載状態を示す斜視図である。
図２３は前記半導体チップが搭載されたモジュール基板の一部を示す平面図である。
図２４は本発明の他の実施形態（実施形態５）である半導体チップの搭載状態を示す平面図及び断面図である。
図２５は本発明に先立つワイヤボンディング部分の検討課題を示す模式的断面図である。

Claims (32)

  1. 配線基板と、
    前記配線基板の主面にそれぞれ設けられるメタライズ層上に溶融接合材を介してそれぞれ固定される電界効果トランジスタが組み込まれた複数の半導体チップと、
    前記半導体チップのゲート電極及びドレイン電極と、前記配線基板主面に設けられる各ボンディングパッドとを電気的にそれぞれ接続する導電性のワイヤを有し、
    前記複数の電界効果トランジスタは順次縦続接続されて多段増幅器の各増幅段を構成する半導体装置であって、
    前記トランジスタのうちの少なくとも一つのトランジスタは前記ドレイン電極と前記ボンディングパッドを接続するドレインワイヤの長さが前記ゲート電極と前記ボンディングパッドを接続するゲートワイヤの長さよりも短く、
    前記半導体チップは前記メタライズ層上に前記溶融接合材の溶融時の自己整合作用によって固定位置が補正されて固定されていることを特徴とする半導体装置。
  2. 前記半導体チップのドレイン電極から前記ドレインワイヤが延在する方向に沿う前記半導体チップの縁までの距離が、前記半導体チップのゲート電極から前記ゲートワイヤが延在する方向に沿う前記半導体チップの縁までの距離が短いことを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート電極に対応する前記ゲート用のボンディングパッドと、前記ドレイン電極に対応する前記ドレイン用のボンディングパッドとの間に位置する半導体チップは、前記ドレイン用のボンディングパッド側に片寄って前記配線基板に固定されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記配線基板の主面に窪みが設けられ、前記半導体チップは前記窪みの底に設けられたメタライズ層上に前記溶融接合材を介して固定されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体チップの１乃至２側面が前記窪みの内側壁に接触して位置決めされていることを特徴とする請求項４に記載の半導体装置。
  6. 前記メタライズ層は前記ドレイン用ボンディングパッド寄りの前記窪みの内側壁にまで延在していることを特徴とする請求項４に記載の半導体装置。
  7. 前記窪みの底全面に前記メタライズ層が形成され、前記メタライズ層上の一部に前記溶融接合材が配置されていることを特徴とする請求項４に記載の半導体装置。
  8. 前記メタライズ層は前記半導体チップと同じ大きさまたは近似した大きさとなり、前記半導体チップを前記メタライズ層に接着させる前記溶融接合材も前記半導体チップと同じ大きさになっていることを特徴とする請求項１に記載の半導体装置。
  9. 前記メタライズ層上の一部に前記溶融接合材が設けられ、この溶融接合材上に前記半導体チップが位置していることを特徴とする請求項１に記載の半導体装置。
  10. 前記多段増幅器の最終増幅段を構成するトランジスタのドレインワイヤのワイヤ長がゲートワイヤのワイヤ長よりも短いことを特徴とする請求項１に記載の半導体装置。
  11. 前記多段増幅器が複数組形成されていることを特徴とする請求項１に記載の半導体装置。
  12. 前記多段増幅器が複数組形成され、各多段増幅器の入力端子は一部または全てで共通で、出力端子は相互に独立していることを特徴とする請求項１１に記載の半導体装置。
  13. 前記多段増幅器が複数組形成され、各多段増幅器の入力端子及び出力端子は相互に独立していることを特徴とする請求項１１に記載の半導体装置。
  14. 配線基板と、
    前記配線基板の主面にそれぞれ設けられるメタライズ層上に溶融接合材を介してそれぞれ固定されるバイポーラトランジスタが組み込まれた複数の半導体チップと、
    前記半導体チップのベース電極及びコレクタ電極と、前記配線基板主面に設けられる各ボンディングパッドとを電気的にそれぞれ接続する導電性のワイヤを有し、
    前記複数のバイポーラトランジスタは順次縦続接続されて多段増幅器の各増幅段を構成する半導体装置であって、
    前記トランジスタのうちの少なくとも一つのトランジスタは前記コレクタ電極と前記ボンディングパッドを接続するコレクタワイヤの長さが前記ベース電極と前記ボンディングパッドを接続するベースワイヤの長さよりも短く、
    前記半導体チップは前記メタライズ層上に前記溶融接合材の溶融時の自己整合作用によって固定位置が補正されて固定されていることを特徴とする半導体装置。
  15. 前記半導体チップのコレクタ電極から前記コレクタワイヤが延在する方向に沿う前記半導体チップの縁までの距離が、前記半導体チップのベース電極から前記ベースワイヤが延在する方向に沿う前記半導体チップの縁までの距離が短いことを特徴とする請求項１４に記載の半導体装置。
  16. 前記ベース電極に対応する前記ベース用のボンディングパッドと、前記コレクタ電極に対応する前記コレクタ用のボンディングパッドとの間に位置する半導体チップは、前記コレクタ用のボンディングパッド側に片寄って前記配線基板に固定されていることを特徴とする請求項１４に記載の半導体装置。
  17. 前記配線基板の主面に窪みが設けられ、前記半導体チップは前記窪みの底に設けられたメタライズ層上に前記溶融接合材を介して固定されていることを特徴とする請求項１４に記載の半導体装置。
  18. 前記半導体チップの１乃至２側面が前記窪みの内側壁に接触して位置決めされていることを特徴とする請求項１７に記載の半導体装置。
  19. 前記メタライズ層は前記コレクタ用ボンディングパッド寄りの前記窪みの内側壁にまで延在していることを特徴とする請求項１７に記載の半導体装置。
  20. 前記窪みの底全面に前記メタライズ層が形成され、前記メタライズ層上の一部に前記溶融接合材が配置されていることを特徴とする請求項１７に記載の半導体装置。
  21. 前記メタライズ層は前記半導体チップと同じ大きさまたは近似した大きさとなり、前記半導体チップを前記メタライズ層に接着させる前記溶融接合材も前記半導体チップと同じ大きさになっていることを特徴とする請求項１４に記載の半導体装置。
  22. 前記メタライズ層上の一部に前記溶融接合材が設けられ、この溶融接合材上に前記半導体チップが位置していることを特徴とする請求項１４に記載の半導体装置。
  23. 前記多段増幅器の最終増幅段を構成するトランジスタのコレクタワイヤのワイヤ長がベースワイヤのワイヤ長よりも短いことを特徴とする請求項１４に記載の半導体装置。
  24. 前記多段増幅器が複数組形成されていることを特徴とする請求項１４に記載の半導体装置。
  25. 前記多段増幅器が複数組形成され、各多段増幅器の入力端子は一部または全てが共通で、出力端子は相互に独立していることを特徴とする請求項２４に記載の半導体装置。
  26. 前記多段増幅器が複数組形成され、各多段増幅器の入力端子及び出力端子は相互に独立していることを特徴とする請求項２４に記載の半導体装置。
  27. 配線基板と、
    前記配線基板の主面にそれぞれ設けられるメタライズ層上に溶融接合材を介してそれぞれ固定されるトランジスタが組み込まれた複数の半導体チップと、
    前記半導体チップの制御電極及び信号を出力する電極と前記配線基板主面に設けられる各ボンディングパッドとを電気的にそれぞれ接続する導電性のワイヤを有し、
    前記複数のトランジスタは回路的に順次縦続接続されて多段構成の増幅器が構成されてなる半導体装置の製造方法であって、
    前記トランジスタのうちの少なくとも一つのトランジスタは、前記信号を出力する電極と前記ボンディングパッドを接続するワイヤの長さが前記制御電極と前記ボンディングパッドを接続するワイヤの長さよりも短くなるように前記半導体チップを片寄らせて固定され、
    前記半導体チップは、前記メタライズ層上に供給された前記溶融接合材の一時的な加熱によって固定され、
    前記配線基板の主面に窪みが設けられ、この窪みの底に、前記メタライズ層の一辺を前記窪みの内側壁の一辺まで到達するように前記メタライズ層を形成した後、前記メタライズ層上に前記溶融接合材を形成しておき、前記溶融接合材の一時的な加熱溶融による前記半導体チップの固定時、前記溶融接合材の表面張力による自己整合によって前記半導体チップの一辺を前記窪みの前記内側壁一辺に接触させて固定することを特徴とする半導体装置の製造方法。
  28. 前記窪みの底全域にメタライズ層を形成するとともに、このメタライズ層の一部に前記溶融接合材を形成しておくことを特徴とする請求項２７に記載の半導体装置の製造方法。
  29. 前記窪みの底の一部にメタライズ層を形成するとともに、このメタライズ層の上面に前記溶融接合材を形成しておくことを特徴とする請求項２７に記載の半導体装置の製造方法。
  30. 前記メタライズ層の隣り合う二辺を前記窪みの内側壁の隣り合う二辺まで到達するように前記メタライズ層を形成した後、前記メタライズ層上に前記溶融接合材を形成しておき、前記溶融接合材の一時的な加熱溶融による前記半導体チップの固定時、前記半導体チップの隣り合う二辺を前記窪みの前記内側壁の隣り合う二辺に接触させて固定することを特徴とする請求項２７に記載の半導体装置の製造方法。
  31. 送信部に多段増幅器が形成された半導体装置を有する無線通信装置であって、前記半導体装置は請求項１に記載の半導体装置であることを特徴とする無線通信装置。
  32. 送信部に多段増幅器が形成された半導体装置を有する無線通信装置であって、前記半導体装置は請求項１４に記載の半導体装置であることを特徴とする無線通信装置。
JP2003527788A 2001-09-05 2002-05-28 半導体装置及びその製造方法並びに無線通信装置 Expired - Lifetime JP4209773B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001269160 2001-09-05
JP2001269160 2001-09-05
PCT/JP2002/005154 WO2003023843A1 (fr) 2001-09-05 2002-05-28 Dispositif a semi-conducteur, son procede de fabrication et dispositif de communication radio

Publications (2)

Publication Number Publication Date
JPWO2003023843A1 JPWO2003023843A1 (ja) 2004-12-24
JP4209773B2 true JP4209773B2 (ja) 2009-01-14

Family

ID=19095025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003527788A Expired - Lifetime JP4209773B2 (ja) 2001-09-05 2002-05-28 半導体装置及びその製造方法並びに無線通信装置

Country Status (5)

Country Link
US (2) US7119004B2 (ja)
JP (1) JP4209773B2 (ja)
CN (1) CN1307700C (ja)
TW (1) TW594888B (ja)
WO (1) WO2003023843A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US20060226513A1 (en) * 2005-03-29 2006-10-12 Masaya Iwamoto Elimination of low frequency oscillations in semiconductor circuitry
JP2006311161A (ja) * 2005-04-28 2006-11-09 Denso Corp ワイヤレス送受信機およびワイヤレス送受信機の製造方法
JP2008227116A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5083229B2 (ja) * 2009-01-21 2012-11-28 三菱電機株式会社 高周波半導体装置
DE102009012139B4 (de) * 2009-03-06 2012-02-23 Epcos Ag Modulsubstrat und Verfahren zur Herstellung
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP4995890B2 (ja) * 2009-12-25 2012-08-08 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5442424B2 (ja) * 2009-12-25 2014-03-12 新光電気工業株式会社 半導体装置
US8288202B2 (en) * 2010-11-22 2012-10-16 STATS ChiPAC, Ltd. Method of forming partially-etched conductive layer recessed within substrate for bonding to semiconductor die
JP5750937B2 (ja) 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
JP6081697B2 (ja) 2011-12-07 2017-02-15 浜松ホトニクス株式会社 センサユニット及び固体撮像装置
JP5443520B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5444383B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5443519B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US9667467B2 (en) 2015-08-25 2017-05-30 The Boeing Company Gain distribution in compact high gain phased array antenna systems and methods
US10256538B2 (en) 2015-08-25 2019-04-09 The Boeing Company Integrated true time delay for broad bandwidth time control systems and methods
US9543915B1 (en) * 2015-08-25 2017-01-10 The Boeing Company Stacked active RF circuits including in-situ bias monitoring systems and methods
KR102397017B1 (ko) * 2016-03-11 2022-05-17 한국전자통신연구원 전력 소자가 구비된 기판
DE102016106135A1 (de) * 2016-04-04 2017-10-05 Vishay Semiconductor Gmbh Elektronische Einheit
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
KR102599996B1 (ko) * 2016-11-11 2023-11-09 삼성전자 주식회사 금속 구조물을 포함하는 빔포밍 안테나 어셈블리
JP7005111B2 (ja) * 2018-02-09 2022-01-21 矢崎総業株式会社 電子部品実装品
CN113506780B (zh) * 2021-06-07 2024-09-06 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN114980499A (zh) * 2022-05-19 2022-08-30 维沃移动通信有限公司 封装结构、封装结构的封装方法以及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399555A (ja) * 1986-10-16 1988-04-30 Nec Corp ＧａＡｓ電界効果トランジスタ
JP2660523B2 (ja) 1987-12-18 1997-10-08 三菱電機株式会社 光記録再生装置
JPH01162236U (ja) * 1988-04-25 1989-11-10
JPH04221837A (ja) 1990-12-21 1992-08-12 Mitsubishi Electric Corp 半導体装置
JPH0513474A (ja) 1991-07-05 1993-01-22 Mitsubishi Electric Corp 半導体装置および半導体製造装置
JPH05114800A (ja) 1991-08-23 1993-05-07 Toshiba Corp 電子部品の実装方法及び実装装置
JPH09148623A (ja) 1995-11-24 1997-06-06 Furukawa Electric Co Ltd:The 光受発光素子の実装方法
JP3426842B2 (ja) 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JP2937948B2 (ja) 1996-06-13 1999-08-23 松下電器産業株式会社 高周波モジュールおよび高周波モジュールの製造方法
JP2812313B2 (ja) * 1996-08-02 1998-10-22 日本電気株式会社 半導体装置
JP3946874B2 (ja) 1998-07-06 2007-07-18 株式会社ルネサステクノロジ 半導体装置
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
WO2000003490A1 (en) 1998-07-08 2000-01-20 Hitachi, Ltd. Mobile telephone system
JP3766239B2 (ja) 1998-08-31 2006-04-12 株式会社ルネサステクノロジ 半導体増幅回路および無線通信装置
US6172567B1 (en) * 1998-08-31 2001-01-09 Hitachi, Ltd. Radio communication apparatus and radio frequency power amplifier
JP2001007657A (ja) * 1999-04-21 2001-01-12 Hitachi Ltd 高周波電力増幅装置および無線通信機
JP2001237648A (ja) * 2000-02-23 2001-08-31 Toshiba Corp 高周波電力増幅器

Also Published As

Publication number Publication date
CN1307700C (zh) 2007-03-28
WO2003023843A1 (fr) 2003-03-20
US7119004B2 (en) 2006-10-10
US20040245655A1 (en) 2004-12-09
JPWO2003023843A1 (ja) 2004-12-24
US20060118970A1 (en) 2006-06-08
CN1545727A (zh) 2004-11-10
US7453147B2 (en) 2008-11-18
TW594888B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
JP4209773B2 (ja) 半導体装置及びその製造方法並びに無線通信装置
US11631659B2 (en) High-frequency module and communication apparatus
JP4593075B2 (ja) 混成集積回路装置及びその製造方法並びに電子装置
JP5080532B2 (ja) 半導体装置
US6075995A (en) Amplifier module with two power amplifiers for dual band cellular phones
US20240282654A1 (en) Amplifier modules with power transistor die and peripheral ground connections
JPWO2002052589A1 (ja) 半導体装置及びその製造方法並びに半導体製造装置
KR100993579B1 (ko) 반도체장치 및 전자 장치
US8546939B2 (en) RF module including control IC without the aid of a relay pad
US6049126A (en) Semiconductor package and amplifier employing the same
WO2022091830A1 (ja) 高周波モジュールおよび通信装置
JP2011176061A (ja) 半導体装置
JP4054456B2 (ja) 高周波増幅器
TWI283471B (en) Semiconductor device and electronic apparatus
US12101110B2 (en) Radio frequency module and communication device
US20230005800A1 (en) Semiconductor device and package
KR200266693Y1 (ko) 하이브리드 저잡음 증폭기 모듈
JPWO2003077317A1 (ja) 集積回路装置及びその製造方法
JP2007005476A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Ref document number: 4209773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

EXPY Cancellation because of completion of term