JP2011009641A - 半導体装置の製造方法及びインプリント用テンプレート - Google Patents

半導体装置の製造方法及びインプリント用テンプレート Download PDF

Info

Publication number
JP2011009641A
JP2011009641A JP2009153946A JP2009153946A JP2011009641A JP 2011009641 A JP2011009641 A JP 2011009641A JP 2009153946 A JP2009153946 A JP 2009153946A JP 2009153946 A JP2009153946 A JP 2009153946A JP 2011009641 A JP2011009641 A JP 2011009641A
Authority
JP
Japan
Prior art keywords
imprint material
template
pattern
imprint
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009153946A
Other languages
English (en)
Inventor
Yoshihito Kobayashi
嘉仁 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009153946A priority Critical patent/JP2011009641A/ja
Priority to US12/781,067 priority patent/US20100330807A1/en
Publication of JP2011009641A publication Critical patent/JP2011009641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

【課題】チップ外縁付近のパターニング精度を向上させる半導体装置の製造方法及びインプリント用テンプレートを提供する。
【解決手段】本発明の半導体装置の製造方法は、ダイシング領域5に供給された第1のインプリント材料21に第1のテンプレート11を接触させ第1のインプリント材料21を硬化させる工程と、第1のインプリント材料21の硬化後第1のテンプレート11を剥離し第1のパターン23を形成する工程と、第1のパターン23の内側のチップ領域10に第2のインプリント材料22を供給する工程と、第2のインプリント材料22に第2のテンプレート12を接触させ第2のインプリント材料22を硬化させる工程と、第2のインプリント材料22の硬化後第2のテンプレート12を剥離し第2のパターン24を形成する工程と、を備える。
【選択図】図4

Description

本発明は、半導体装置の製造方法及びインプリント用テンプレートに関する。
インプリント法によるパターン形成では、テンプレートの端部付近でインプリント材料の厚さやパターン形状のばらつきが生じやすい問題がある。これはテンプレートの端部より外側には、インプリント材料の流動を規制もしくはコントロールするパターンが存在しないことに起因する。通常、テンプレートは一つのチップに対応して形成され、個々のチップごとにステップアンドリピート方式でパターン転写を行うため、チップ外縁付近のパターン精度が低下しやすい傾向にあると言える。
なお、特許文献1には、半導体ウェーハの外周領域に第2のテンプレート(モールド)でパターン転写をした後、その内側領域に第1のテンプレート(モールド)でパターン転写をすることが開示されている。上記外周領域は、ウェーハの縁にかかる部分あるいはその付近のウェーハ周辺領域である。このウェーハ周辺領域にパターン形成をした後、複数のチップが形成された内側領域に対しては第1のテンプレート(モールド)で複数回にわたりパターン転写を行う。したがって、内側領域では、第1のテンプレート(モールド)を用いて各チップごとにステップアンドリピートでパターン転写をしていくことになる。この場合、やはり、チップ外縁付近に対応するテンプレートの端部付近でインプリント材料の厚さやパターン形状のばらつきが生じやすく、チップ外縁付近のパターン精度の低下が懸念される。
特開2007−19466号公報
本発明は、チップ外縁付近のパターニング精度を向上させる半導体装置の製造方法及びインプリント用テンプレートを提供する。
本発明の一態様によれば、半導体ウェーハにおける個々のチップを囲むダイシング領域に、第1のインプリント材料を供給する工程と、前記第1のインプリント材料に枠状の第1のテンプレートを接触させ、前記第1のインプリント材料を硬化させる工程と、前記第1のインプリント材料の硬化後、前記第1のインプリント材料から前記第1のテンプレートを剥離し、前記第1のインプリント材料に第1のパターンを形成する工程と、前記半導体ウェーハにおける前記第1のパターンの内側のチップ領域に、第2のインプリント材料を供給する工程と、前記第2のインプリント材料に第2のテンプレートを接触させ、前記第2のインプリント材料を硬化させる工程と、前記第2のインプリント材料の硬化後、前記第2のインプリント材料から前記第2のテンプレートを剥離し、前記第2のインプリント材料に第2のパターンを形成する工程と、前記第1のパターンが形成された前記第1のインプリント材料及び前記第2のパターンが形成された前記第2のインプリント材料をマスクにして、前記半導体ウェーハをエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、半導体ウェーハにおける個々のチップを囲むダイシング領域のパターンに対応する枠状パターンを有する第1のテンプレートと、前記半導体ウェーハにおける前記ダイシング領域の内側のチップ領域に形成される凹凸パターンの反転パターンを有する第2のテンプレートと、を備えたことを特徴とするインプリント用テンプレートが提供される。
本発明によれば、チップ外縁付近のパターニング精度を向上させる半導体装置の製造方法及びインプリント用テンプレートが提供される。
本発明の実施形態に係るインプリント用テンプレートにおける第1のテンプレートの模式図。 同インプリント用テンプレートにおける第2のテンプレートの模式図。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図。 図3に続く工程を示す模式断面図。 半導体ウェーハの模式平面図。 本発明の他の実施形態に係るインプリント用テンプレートにおける第1のテンプレートの模式図。 比較例における半導体装置の製造方法を示す模式断面図。
以下、図面を参照し、本発明の実施形態について説明する。
本発明の実施形態に係る半導体装置の製造方法は、インプリント法によりパターンを形成する工程を有する。パターン形成対象物は半導体ウェーハである。
図5に、半導体ウェーハWの模式平面図を示す。半導体ウェーハWには、複数の半導体チップ(以下、単にチップともいう)Cが形成されている。個々のチップCは、ダイシングライン50によって他のチップCと区画されている。一連のウェーハプロセスの後、ダイシングライン50に沿って個々のチップCを分離するダイシング工程が行われる。
本実施形態では、インプリント用テンプレートとして、第1のテンプレートと第2のテンプレートの2つのテンプレートを使う。
図1(a)は第1のテンプレート11の模式平面図を示し、図1(b)は図1(a)におけるA−A線拡大断面図を示す。
第1のテンプレート11は四角い枠状に形成されている。第1のテンプレート11には、各チップCの周囲を囲むダイシング領域(ダイシングライン50が形成される領域)に応じたサイズ及びパターンレイアウトで凹部11aが形成されている。すなわち、凹部11aは四角い枠状に形成されている。
図2(a)は第2のテンプレート12の模式平面図を示し、図2(b)は図2(a)におけるB−B線拡大断面図を示す。
第2のテンプレート12は四角形状に形成され、第2のテンプレート12には凹部12aと凸部12bとからなる凹凸パターンが形成されている。この凹凸パターンは、チップCに形成されるパターンの反転パターンであり、チップCに形成されるパターンと同じピッチ、サイズで形成されている。
第2のテンプレート12の外寸は第1のテンプレート11の内寸より若干大きく、第1のテンプレート11と第2のテンプレート12とを互いの中心を一致させて重ね合わせると、第2のテンプレート12の外縁部は第1のテンプレート11の内縁部に若干重なる。
次に、図3、4を参照し、第1のテンプレート11及び第2のテンプレート12を用いたパターン形成について説明する。
まず、図3(a)に示すように、半導体ウェーハWにおけるダイシング領域5に、第1のインプリント材料21を供給する。半導体ウェーハWは、図示しない保持部材に保持されている。第1のインプリント材料21は、液状もしくはペースト状の状態で、例えばインクジェット法などによりノズルからダイシング領域5に滴下される。第1のインプリント材料21は、ダイシング領域5のレイアウトパターンに合わせて、枠状に供給される。
次に、図3(b)に示すように、第1のインプリント材料21に対して、第1のテンプレート11の凹部11aを接触させ押し付ける。第1のテンプレート11は、図示しない保持部材に保持されつつ、半導体ウェーハWに向けて移動される。
第1のテンプレート11の凹部11aが第1のインプリント材料21に押し付けられることで、凹部11aに第1のインプリント材料21が入り込む。この状態で、第1のインプリント材料21を硬化させる。第1のインプリント材料21の特性に応じて、加熱あるいは紫外線照射を行うことで第1のインプリント材料21を硬化させる。
第1のインプリント材料21の硬化後、第1のテンプレート11を第1のインプリント材料21から剥離する。これにより図3(c)に示すように、ダイシング領域5に第1のインプリント材料21による凸状の第1のパターン23が形成される。第1のパターン23は、各チップCを囲むダイシング領域5に合わせて、四角い枠状に形成される。
次に、図4(a)に示すように、第1のパターン23が設けられたダイシング領域5より内側のチップ領域10に、第2のインプリント材料22を供給する。第2のインプリント材料22は、液状もしくはペースト状の状態で、例えばインクジェット法などによりノズルからチップ領域10に滴下される。
第1のインプリント材料21、第2のインプリント材料22としては、例えば、ウレタン、エポキシ、アクリルなどの光硬化性樹脂を用いることができる。さらに具体的には、低粘性紫外線硬化樹脂HDDA(1,6-hexanediol-diacrylate)、HEBDM(bis(hydroxyethyl)bisphenol-A dimethacrylate)を一例として挙げることができる。あるいは、第1のインプリント材料21、第2のインプリント材料22として、フェノール、エポキシ、シリコーン、ポリイミドなどの熱硬化性樹脂、あるいはポリメタクリル酸メチル(PMMA)、ポリカーボネート、アクリルなどの熱可逆性樹脂を用いてもよい。
次に、図4(b)に示すように、第2のインプリント材料22に対して、第2のテンプレート12における凹部12a及び凸部12bが形成されたパターン部を接触させ押し付ける。第2のテンプレート12は、図示しない保持部材に保持されつつ、半導体ウェーハWに向けて移動される。
ここで、第1のインプリント材料21による第1のパターン23の厚さを、チップ領域10に供給される第2のインプリント材料22の厚さよりも薄くしておく。これにより、第2のテンプレート12が第1のパターン23に干渉せず、第2のテンプレート12の傾きや位置ずれを防いで精度の高いパターン転写を行える。
前述したように第2のテンプレート12を第2のインプリント材料22に押し付けたときに第2のテンプレート12が第1のパターン23に干渉しないように、第1のパターン23の厚さを設定する必要がある。ただし、後述のエッチング時に第1のパターン23がすべて消費されてしまわないように、第1のインプリント材料21のエッチング耐性を考慮して、エッチングマスクとして必要とされる厚さは確保されるようにする。第2のインプリント材料22の供給量や厚さは、チップ領域10に形成されるパターン密度、アスペクト比などに応じて設定される。
第2のインプリント材料22のインプリント時、チップ領域10の周囲にはすでに硬化した第1のパターン23が凸状に形成されている。したがって、この第1のパターン23が障壁として機能し、第2のインプリント材料22が対象とするチップ領域10から他のチップ領域へと流出することが防止される。これにより、チップ外縁付近における第2のインプリント材料22の厚さ、第2のインプリント材料22に形成されるパターン形状、サイズなどのばらつきを抑えて、精度のよいパターン形成を行える。
前述したように、先に形成した第1のパターン23によって、第2のインプリント材料22のチップ領域10外への流出を堰き止めることができるので、第2のインプリント材料22の流出を抑制するべくチップ外縁付近への第2のインプリント材料22の供給量を抑える必要がない。これにより、第2のインプリント材料22の供給量不足によって、チップ外縁付近に不所望の隙間が生じるのを回避できる。
図4(b)に示すように、第2のテンプレート12を第2のインプリント材料22に押し付けた状態で、第2のインプリント材料22を硬化させる。第2のインプリント材料22の特性に応じて、加熱あるいは紫外線照射を行うことで第2のインプリント材料22を硬化させる。
第2のインプリント材料22の硬化後、第2のテンプレート12を第2のインプリント材料22から剥離する。これにより図4(c)に示すように、チップ領域10に第2のインプリント材料22による第2のパターン24が形成される。第2のパターン24は、凹部22aと凸部22bとを有する。凹部22aは第2のテンプレート12に形成された凸部12bの反転パターンであり、凸部22bは第2のテンプレート12に形成された凹部12aの反転パターンである。
次に、第1のパターン23が形成された第1のインプリント材料21および第2のパターン24が形成された第2のインプリント材料22をマスクにして、半導体ウェーハWをエッチングする。このエッチング後の状態を、図4(d)に示す。
このエッチングにより、第2のパターン24における凹部22aの下の第2のインプリント材料22はすべて消費され、その下の半導体ウェーハWが露出してエッチングされ、半導体ウェーハWの表面に凹部30が形成される。なお、半導体ウェーハWにおけるエッチング対象は、基板上に形成された絶縁層、半導体層、導電層、あるいは基板そのものである。
第2のインプリント材料22における凸部22bの一部は半導体ウェーハW上に残り、その下の半導体ウェーハWはエッチングされない。ダイシング領域5における第1のインプリント材料21もその一部が半導体ウェーハW上に残り、ダイシング領域5はエッチングされない。
前述したように、第1のインプリント材料21による第1のパターン23は、第2のインプリント材料22の凸部22bよりも薄く形成される。したがって、エッチング時に第1のインプリント材料21がすべて消費されてしまわないように、第1のインプリント材料21は、第2のインプリント材料22よりもエッチング耐性の高い材料を用いることが望ましい。
第1のインプリント材料21が薄くても、第2のインプリント材料22よりエッチング速度が遅くなることで、第1のインプリント材料21の消費を抑えてダイシング領域5上に確実に残すことができる。また、第1のインプリント材料21をダイシング領域5上に確実に残すために、第2のパターン24の凹部22aの下の第2のインプリント材料22の膜厚よりも、第1のインプリント材料21による第1のパターン23の膜厚を厚くすることが望ましい。
図4(e)は、半導体ウェーハW上に残った第1のインプリント材料21及び第2のインプリント材料22を除去した状態を示す。
以上説明した第1のテンプレート11と第2のテンプレート12を用いたインプリント法によるパターン形成は、各チップCごとにステップアンドリピート方式で行われる。あるいは、ダイシング領域に第1のパターンを形成するための第1のテンプレートについては、複数のチップに対応したものを用いてもよい。
図6には、例えば4つのチップの周囲を囲む外枠41a及び内枠41bを有する第1のテンプレート41を示す。
第1のテンプレートは、チップ領域のエッチング時にダイシング領域がエッチングされないようにダイシング領域を覆い隠す第1のパターンを形成するためのものである。したがって、チップ領域に形成する微細パターンほどの位置精度及び寸法精度は要求されない。このため、複数のチップの周囲を囲む第1のパターンを一括して形成することが可能であり、これによりスループットを向上できる。
ここで、本実施形態に対する比較例について、図7を参照して説明する。
この比較例では、図7(a)に示すように、先にチップ外周領域に対してフォトリソグラフィ及び現像によりレジスト60によるレジストパターンを形成する。この後、テンプレートを用いたインプリント法により、図7(b)に示すように、チップ領域にインプリント材料62によるパターンを形成する。インプリント材料62は凸部62bと凹部62aとを有し、これをマスクとしたエッチングにより、凹部62aの下の半導体ウェーハW表面が加工される。
この比較例の場合、レジストパターン形成時の現像後、半導体ウェーハWにおけるチップ領域表面にレジスト残渣や水分等が残ること、あるいは表面状態の変質などによって、インプリント材料62とチップ領域表面との密着性が低下することが懸念される。この密着性が低下すると、インプリント材料62からテンプレートを剥離する離型時、インプリント材料62がウェーハ表面から剥がれやすくなってしまう。
また、フォトリソグラフィではレジスト底部まで解像され、レジストパターンにおける開口60aの底部は半導体ウェーハWの表面にまで達する。したがって、図7(b)の後のエッチング時に、チップ領域におけるインプリント材料62の凹部62aの下のウェーハ表面に比べて、外周領域の開口60aに臨むウェーハ表面の方がオーバーエッチングになり、ウェーハ加工量の制御性が悪化することも懸念される。
これに対して本実施形態では、チップ領域及びその外周領域(ダイシング領域)ともに、テンプレートを使ったインプリント法によりパターンを形成するため、フォトリソグラフィ技術に比べて低コストであり、さらに現像処理を行わないため、インプリント材料とウェーハ表面との密着性の低下をきたさず、テンプレート離型時にインプリント材料がウェーハ表面から剥がれてしまうこともない。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
5…ダイシング領域、10…チップ領域、11…第1のテンプレート、11a…凹部、12…第2のテンプレート、12a…凹部、12b…凸部、21…第1のインプリント材料、22…第2のインプリント材料、22a…凹部、22b…凸部、23…第1のパターン、24…第2のパターン、30…凹部、41…第1のテンプレート、50…ダイシングライン、W…半導体ウェーハ、C…半導体チップ

Claims (5)

  1. 半導体ウェーハにおける個々のチップを囲むダイシング領域に、第1のインプリント材料を供給する工程と、
    前記第1のインプリント材料に枠状の第1のテンプレートを接触させ、前記第1のインプリント材料を硬化させる工程と、
    前記第1のインプリント材料の硬化後、前記第1のインプリント材料から前記第1のテンプレートを剥離し、前記第1のインプリント材料に第1のパターンを形成する工程と、
    前記半導体ウェーハにおける前記第1のパターンの内側のチップ領域に、第2のインプリント材料を供給する工程と、
    前記第2のインプリント材料に第2のテンプレートを接触させ、前記第2のインプリント材料を硬化させる工程と、
    前記第2のインプリント材料の硬化後、前記第2のインプリント材料から前記第2のテンプレートを剥離し、前記第2のインプリント材料に第2のパターンを形成する工程と、
    前記第1のパターンが形成された前記第1のインプリント材料及び前記第2のパターンが形成された前記第2のインプリント材料をマスクにして、前記半導体ウェーハをエッチングする工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第1のインプリント材料を、前記第2のインプリント材料よりも薄く形成することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第1のインプリント材料の方が前記第2のインプリント材料よりも、前記エッチング時におけるエッチング速度が遅いことを特徴とする請求項3記載の半導体装置の製造方法。
  4. 前記第2のパターンは凹部を有し、
    前記第1のインプリント材料の膜厚を、前記凹部の底面と前記半導体ウェーハとの間の前記第2のインプリント材料の膜厚よりも厚くすることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  5. 半導体ウェーハにおける個々のチップを囲むダイシング領域のパターンに対応する枠状パターンを有する第1のテンプレートと、
    前記半導体ウェーハにおける前記ダイシング領域の内側のチップ領域に形成される凹凸パターンの反転パターンを有する第2のテンプレートと、
    を備えたことを特徴とするインプリント用テンプレート。
JP2009153946A 2009-06-29 2009-06-29 半導体装置の製造方法及びインプリント用テンプレート Pending JP2011009641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009153946A JP2011009641A (ja) 2009-06-29 2009-06-29 半導体装置の製造方法及びインプリント用テンプレート
US12/781,067 US20100330807A1 (en) 2009-06-29 2010-05-17 Semiconductor apparatus manufacturing method and imprint template

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009153946A JP2011009641A (ja) 2009-06-29 2009-06-29 半導体装置の製造方法及びインプリント用テンプレート

Publications (1)

Publication Number Publication Date
JP2011009641A true JP2011009641A (ja) 2011-01-13

Family

ID=43381223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009153946A Pending JP2011009641A (ja) 2009-06-29 2009-06-29 半導体装置の製造方法及びインプリント用テンプレート

Country Status (2)

Country Link
US (1) US20100330807A1 (ja)
JP (1) JP2011009641A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330807A1 (en) * 2009-06-29 2010-12-30 Yoshihito Kobayashi Semiconductor apparatus manufacturing method and imprint template
JP2012238674A (ja) * 2011-05-10 2012-12-06 Canon Inc インプリント装置、及び、物品の製造方法
JP2015012280A (ja) * 2013-07-02 2015-01-19 キヤノン株式会社 インプリント装置、インプリント方法および物品の製造方法
JP2015222836A (ja) * 2013-09-19 2015-12-10 大日本印刷株式会社 インプリント方法およびインプリントモールドの製造方法
JP2017162923A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 パターン形成方法およびインプリント装置
US11194247B2 (en) 2018-01-31 2021-12-07 Canon Kabushiki Kaisha Extrusion control by capillary force reduction

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349404B2 (ja) * 2010-05-28 2013-11-20 株式会社東芝 パターン形成方法
JP5535164B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 インプリント方法およびインプリント装置
JP5816133B2 (ja) * 2012-06-04 2015-11-18 株式会社東芝 パターン形成方法、原版及びデータ処理方法
JP6538549B2 (ja) 2015-12-25 2019-07-03 東芝メモリ株式会社 パターン形成方法
KR102591120B1 (ko) * 2016-08-29 2023-10-19 에스케이하이닉스 주식회사 나노임프린트 리소그래피를 이용한 패턴 형성 방법
KR102288981B1 (ko) * 2017-04-17 2021-08-13 에스케이하이닉스 주식회사 임프린트 템플레이트 및 임프린트 패턴 형성 방법
KR102463923B1 (ko) * 2017-09-18 2022-11-07 에스케이하이닉스 주식회사 임프린트 패턴 형성 방법 및 임프린트 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
TW594888B (en) * 2001-09-05 2004-06-21 Hitachi Ltd Semiconductor device and manufacturing method thereof and wireless communication device
US7074341B1 (en) * 2002-07-01 2006-07-11 Seagate Technology Llc Method for protecting surface of stamper/imprinter during manufacture thereof
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7077992B2 (en) * 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6900881B2 (en) * 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6916584B2 (en) * 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7070405B2 (en) * 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
US7027156B2 (en) * 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
WO2004086471A1 (en) * 2003-03-27 2004-10-07 Korea Institute Of Machinery & Materials Uv nanoimprint lithography process using elementwise embossed stamp and selectively additive pressurization
JP4478424B2 (ja) * 2003-09-29 2010-06-09 キヤノン株式会社 微細加工装置およびデバイスの製造方法
JP4393244B2 (ja) * 2004-03-29 2010-01-06 キヤノン株式会社 インプリント装置
JP3958344B2 (ja) * 2005-06-07 2007-08-15 キヤノン株式会社 インプリント装置、インプリント方法及びチップの製造方法
JP4290177B2 (ja) * 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
JP2006351620A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置、半導体装置の製造方法および半導体装置の情報管理システム
JP4839478B2 (ja) * 2005-10-03 2011-12-21 Dowaエレクトロニクス株式会社 垂直共振器型発光ダイオード及びその製造方法
US7561278B2 (en) * 2005-10-18 2009-07-14 Zygo Corporation Interferometer using integrated retarders to reduce physical volume
JP4810319B2 (ja) * 2006-06-09 2011-11-09 キヤノン株式会社 加工装置及びデバイス製造方法
US7564554B2 (en) * 2006-06-30 2009-07-21 Intel Corporation Wafer-based optical pattern recognition targets using regions of gratings
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP2008091782A (ja) * 2006-10-04 2008-04-17 Toshiba Corp パターン形成用テンプレート、パターン形成方法、及びナノインプリント装置
JP4922774B2 (ja) * 2007-01-26 2012-04-25 株式会社東芝 パターン形成方法及びパターン形成用モールド
JP5413816B2 (ja) * 2008-06-18 2014-02-12 株式会社ニコン テンプレートの検査方法及び検査装置、ナノインプリント装置、ナノインプリントシステム、並びにデバイス製造方法
US8043085B2 (en) * 2008-08-19 2011-10-25 Asml Netherlands B.V. Imprint lithography
JP4892025B2 (ja) * 2008-09-26 2012-03-07 株式会社東芝 インプリント方法
JP5100609B2 (ja) * 2008-10-27 2012-12-19 株式会社東芝 半導体装置の製造方法
JP4792096B2 (ja) * 2009-03-19 2011-10-12 株式会社東芝 テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。
JP5377053B2 (ja) * 2009-04-17 2013-12-25 株式会社東芝 テンプレート及びその製造方法、並びにパターン形成方法
JP2010262957A (ja) * 2009-04-30 2010-11-18 Toshiba Corp パターン形成方法、パターン形成装置、半導体装置の製造方法
NL2004409A (en) * 2009-05-19 2010-11-22 Asml Netherlands Bv Imprint lithography apparatus.
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
US20110027407A1 (en) * 2009-07-28 2011-02-03 Seagate Technology Llc Profile control utilizing a recessed imprint template
JP2011066238A (ja) * 2009-09-17 2011-03-31 Toshiba Corp パターン形成用テンプレートの作製方法
JP2012009623A (ja) * 2010-06-24 2012-01-12 Toshiba Corp テンプレート作製方法
JP5395757B2 (ja) * 2010-07-08 2014-01-22 株式会社東芝 パターン形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330807A1 (en) * 2009-06-29 2010-12-30 Yoshihito Kobayashi Semiconductor apparatus manufacturing method and imprint template
JP2012238674A (ja) * 2011-05-10 2012-12-06 Canon Inc インプリント装置、及び、物品の製造方法
JP2015012280A (ja) * 2013-07-02 2015-01-19 キヤノン株式会社 インプリント装置、インプリント方法および物品の製造方法
JP2015222836A (ja) * 2013-09-19 2015-12-10 大日本印刷株式会社 インプリント方法およびインプリントモールドの製造方法
KR20170041661A (ko) * 2013-09-19 2017-04-17 다이니폰 인사츠 가부시키가이샤 임프린트 방법 및 임프린트 몰드의 제조 방법
KR102234133B1 (ko) 2013-09-19 2021-04-01 다이니폰 인사츠 가부시키가이샤 임프린트 방법 및 임프린트 몰드의 제조 방법
JP2017162923A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 パターン形成方法およびインプリント装置
US11194247B2 (en) 2018-01-31 2021-12-07 Canon Kabushiki Kaisha Extrusion control by capillary force reduction

Also Published As

Publication number Publication date
US20100330807A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
JP2011009641A (ja) 半導体装置の製造方法及びインプリント用テンプレート
US8962081B2 (en) Template forming method
TWI687301B (zh) 壓印方法及壓印裝置
KR101457528B1 (ko) 임프린트 기판의 제조방법 및 임프린팅 방법
JP5499668B2 (ja) インプリント用モールドおよび該モールドを用いたパターン形成方法
JP2008055908A (ja) スタンパーの製造方法
JP4506605B2 (ja) 半導体装置の製造方法
JP4823346B2 (ja) テンプレートおよびパターン形成方法
KR20180024203A (ko) 나노임프린트 리소그래피를 이용한 패턴 형성 방법
JP2011023660A (ja) パターン転写方法
JP7060836B2 (ja) インプリントモールドの製造方法
JP5531463B2 (ja) マイクロコンタクトプリント用スタンプの製造に用いるマスター版とその製造方法、マイクロコンタクトプリント用スタンプとその製造方法、および、マイクロコンタクトプリント用スタンプを用いたパターン形成方法
US8292608B2 (en) Apparatus for fixing plastic sheet and method of fabricating nano pattern on plastic sheet using the same
US11061324B2 (en) Manufacturing method of replica template, manufacturing method of semiconductor device, and master template
JP4881413B2 (ja) 識別マーク付きテンプレート及びその製造方法
US10474028B2 (en) Template, method for fabricating template, and method for manufacturing semiconductor device
JP4922376B2 (ja) テンプレートの製造方法及び半導体装置の製造方法
JP2015079915A (ja) 半導体装置の製造方法およびリソグラフィ用テンプレート
JP5284423B2 (ja) テンプレートおよびパターン形成方法
JP6036865B2 (ja) インプリント用モールド
JP6757241B2 (ja) パターン形成方法及びレプリカモールドの製造方法
JP2010231127A (ja) マイクロコンタクトプリンティング用スタンプ作製用マスター版の製造方法、マイクロコンタクトプリンティング用スタンプ作製用マスター版、およびマイクロコンタクトプリンティング用スタンプの製造方法
JP2015223770A (ja) テンプレートの異物除去方法、テンプレートの製造方法、および異物除去用基板
KR101418976B1 (ko) 패드 인쇄법을 위한 미세 요철 패턴 구조을 구비하는 원판 및 이의 제조 방법
JP2013146970A (ja) 半導体装置の製造方法及び離型フィルム