JP3901427B2 - 電子装置とその製造方法およびその製造装置 - Google Patents

電子装置とその製造方法およびその製造装置 Download PDF

Info

Publication number
JP3901427B2
JP3901427B2 JP2000139072A JP2000139072A JP3901427B2 JP 3901427 B2 JP3901427 B2 JP 3901427B2 JP 2000139072 A JP2000139072 A JP 2000139072A JP 2000139072 A JP2000139072 A JP 2000139072A JP 3901427 B2 JP3901427 B2 JP 3901427B2
Authority
JP
Japan
Prior art keywords
electronic device
ceramic substrate
mold
resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000139072A
Other languages
English (en)
Other versions
JP2001148392A (ja
Inventor
健 小林
隆志 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000139072A priority Critical patent/JP3901427B2/ja
Priority to TW89109328A priority patent/TWI234840B/zh
Priority to DE60043560T priority patent/DE60043560D1/de
Priority to EP20000110690 priority patent/EP1056126B1/en
Priority to US09/578,438 priority patent/US6350631B1/en
Priority to CNB00117925XA priority patent/CN1211853C/zh
Priority to US09/845,568 priority patent/US6440774B2/en
Publication of JP2001148392A publication Critical patent/JP2001148392A/ja
Application granted granted Critical
Publication of JP3901427B2 publication Critical patent/JP3901427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子装置とその製造方法及びその製造装置に係り、例えばリードレス小型面実装型のトランジスタやダイオード等の半導体装置の電子装置とその製造方法及びその製造装置に関する。
【０００２】
【従来の技術】
図９Ａ〜Ｃは、従来のリードレス小型面実装型のトランジスタの構造例を示す。すなわち、図９Ａは従来のリードレス小型面実装型トランジスタの平面図、図９Ｂは図９Ａの透視側面図、図９Ｃは図９Ａの底面図である。
【０００３】
図９Ａ〜図９Ｂに示すように、リードレス小型面実装型電子装置３は、セラミック基板３２の上面３２１に素子載置部を備えた第１上部電極１１とこの第１上部電極１１と離間して配設された第２上部電極１２及び第３上部電極１３とを有する。
【０００４】
トランジスタ１４が形成されている半導体チップの裏面には例えばコレクタ電極が金属蒸着等で形成されており、第１上部電極１１上にはトランジスタ１４のコレクタ電極がダイボンディング等で固着されることにより第１上部電極１１はトランジスタ１４のコレクタ電極と電気的に接続されている。
【０００５】
トランジスタ１４の例えばベース電極と第２上部電極１２とは金属ワイヤ１５で接続されている。同様に、トランジスタ１４の例えばエミッタ電極と第３上部電極１３とは金属ワイヤ１６で接続されている。セラミック基板３２の下面３２２には、第１上部電極１１と電気的に接続される一対の下部電極２１，２２が形成されている。第１上部電極１１と下部電極２１，２２とは、セラミック基板３２を貫通する導電中継体すなわち、ビアホール１７，１８を介して電気的に接続されている。
【０００６】
同様に、セラミック基板３２の下面３２２には、第２上部電極１２および第３上部電極１３と各別に電気的に接続される下部電極２３，２４が形成され、セラミック基板３２を貫通するビアホール１９とビアホール２０を介してそれらは各別に接続されている。
【０００７】
そして図９Ｃに示すように下部電極２１，２２，２３および２４はセラミック基板３２の下面３２２の４隅に配置されている。
【０００８】
これらの下部電極２１〜２４は図示しない、例えばプリント基板に配設された配線パターン上に半田等の導電接着材によって取り付けられる。
【０００９】
図１０Ａ〜図１０Ｂは図９Ａ〜Ｃに示した電子装置が個々に分割される前のいわゆる個々の電子装置が複数個作り込まれているマスター電子装置を示す。すなわち、図１０Ａに示すように共通のセラミック基板３２上に電子装置３が縦横に、ｍ×ｎ個作り込まれている。これらの電子装置３は既にセラミック基板３２上に形成された配線パターン（電極）上にトランジスタ、ダイオード、抵抗器その他の電子素子が載置されているとともに、電子素子の所定の電極、例えば、トランジスタのコレクタ、ベース、エミッタ電極はセラミック基板上に配設された配線パターン（電極）上に直接若しくは金属ワイヤ等を介して接続されている。
【００１０】
このあと、図１０Ｂに示すように電極セラミック基板３２の上面側は、通常ポッティング方式、ディスペンサー方式、真空印刷方式等により液状樹脂２６が被覆され、熱硬化して樹脂封止される。その後、ダイシングソーで切断線３３(図１０Ａ)に沿って個々の電子装置に分割される。
【００１１】
【発明が解決しようとする課題】
しかし、従来のリードレス小型面実装型電子装置は、液状樹脂をポッティング方式、ディスペンサー方式、真空印刷方式等で樹脂パッケージに形成させたのち、硬化炉等により樹脂を硬化させたものが一般的であるが、液状樹脂を硬化させたものはガラス転移点が約１００℃と低い。このため、２３０℃ではんだリフローを施すと硬化した樹脂が再び軟化してしまい、セラミック基板から軟化した樹脂が剥離しやすいという問題があった。
【００１２】
また、ポッティング方式やディスペンサー方式は、液状樹脂をセラミック基板上に滴下させたり流し込むだけで加圧成形せずに硬化させ、樹脂パッケージとして形成させるので、図９Ｂに示すように硬化後の樹脂厚みにばらつきｄ１が生じるばかりでなく、樹脂の密度を向上させることが困難であり、樹脂強度が弱く、外部からの応力を受けると樹脂パッケージの変形が発生し易いという問題があった。
【００１３】
また、真空印刷方式においても、セラミック基板上に液状樹脂を印刷手段を用いて塗布し硬化させているだけのため、硬化後の樹脂厚みにばらつきｄ１が５〜１５μｍ程度生じるという問題があった。
【００１４】
上述したように、従来の成形方法では、電子装置の樹脂厚みに差が生じ表面の凹凸が大きくなるばかりでなく、電子装置と他の電子装置との間でも樹脂の厚みに差が生じていた。このため、樹脂封止成型後、砥石等を用いて樹脂表面を研削するなどの後加工を行わなければならないという問題があった。
【００１５】
また、図１０Ｂに示すように、液状樹脂を用いると、セラミック基板の周辺部の樹脂厚みが大きくなり、樹脂厚みが均一な箇所は基板中央付近に限られる。セラミック基板の中央付近と周辺との樹脂厚みの差ｄ２は０．１ｍｍ程度に及ぶ。
【００１６】
また、個々へのパッケージ形成のためのダイシング工程においても樹脂硬化後の前記電子装置表面の凹凸ｄ１およびｄ２により当該電子装置を樹脂面側を固定用テープ等に張り付かせることは難しく、また、ダイシング時に個々に切断された前記電子装置が固定用テープからはずれて、紛失しやすいという問題もあった。
【００１７】
また、従来から半導体の封止方法として知られる金型を用いたトランスファーモールド方式による樹脂封止は、セラミック基板が他のレジン基板や金属のリードフレームに比べて撓みにくいので、上下金型でセラミック基板を挟んだときの加圧力による歪みにより、セラミック基板にクラックや割れが発生しやすく、従来のリードレス小型面実装型トランジスタでは採用されなかった。
【００１８】
本発明は、前記従来の問題を解決するため、上下金型でセラミック基板を挟んで加圧しても、その加圧力を緩衝し、歪み力が発生しないようにすることによりセラミック基板のクラックや割れの発生を防止できる電子装置とその製造方法及びその製造装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
前記目的を達成するため、本発明の電子装置は、セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形した電子装置であって、前記セラミック基板の厚さが、０．１〜０．５ｍｍの範囲であり、前記セラミック基板の周囲であって、かつ前記セラミック基板の表面側及び裏面側の両面に金属薄膜を形成し、前記トランスファー封止成形する際の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させたことを特徴とする。
【００２０】
なお、金属薄膜は上部電極を兼用しても良い。つまり、金属薄膜には電極利用も含む。
【００２１】
また本発明の電子装置の製造方法は、セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形する電子装置の製造方法であって、厚さが、０．１〜０．５ｍｍの範囲の前記セラミック基板の周囲で、かつ表面側及び裏面側の両面に一体化した金属薄膜を備えた前記セラミック基板を、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させ、前記キャビティの内部にトランスファーモールド用熱硬化性樹脂を注入して成形し、加熱硬化することを特徴とする。
【００２２】
また本発明の電子装置の製造装置は、セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形する電子装置の製造装置であって、トランスファーモールド用熱硬化性樹脂を加圧するプランジャーと、前記トランスファーモールド用熱硬化性樹脂が流れるランナーと、前記ランナーにつながり、前記トランスファーモールド用熱硬化性樹脂が流れ込むキャビティと、前記キャビティをかたどる上金型および下金型とを備え、厚さが、０．１〜０．５ｍｍの範囲のセラミック基板の周囲で、かつ表面側及び裏面側の両面に一体化した金属薄膜を備えた前記セラミック基板を、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させ、前記キャビティの内部にトランスファーモールド用熱硬化性樹脂を注入して成形し、加熱硬化することを特徴とする。
【００２３】
本発明によれば、セラミック基板の周囲で、かつ表面側及び裏面側から選ばれる少なくとも一方の面に一体化した金属薄膜を備えた前記セラミック基板、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型とが当接する位置に前記金属薄膜を配置することにより、上下金型でセラミック基板を挟んで加圧しても、その加圧力を緩衝し、歪み力が発生せず、セラミック基板のクラックや割れの発生を防止できる。
【００２４】
【発明の実施の形態】
本発明の電子装置においては、金属薄膜はセラミック基板の表面側と裏面側の両面に存在ことが好ましい。上金型と下金型の両方の金型の加圧力を緩衝できるからである。
【００２５】
また本発明の電子装置においては、金属薄膜は、セラミック基板の原料であるグリーンシートに金属ペーストを印刷し、前記グリーンシートを焼結する際にセラミック基板に一体化焼結されていることが好ましい。コストの低減が図れるからである。なお前記金属ペーストは、セラミック基板の表面及び／または裏面に形成する電極と同一の材料を用いて同一の工程で形成するのがコスト面から好ましい。前記金属薄膜は、例えばタングステンを使用することができる。
【００２６】
また前記金属薄膜の厚さは、１０〜５０μｍの範囲が好ましい。この範囲であれば金型の加圧力を緩衝できる。前記金属薄膜の幅は、１．０〜２．５ｍｍの範囲が好ましい。前記の範囲であれば、上下金型がセットされたときその端が前記金属薄膜に正確に当接できる。
【００２７】
前記熱硬化性樹脂は、当業界では公知の樹脂を用いることができ、例えばエポキシ樹脂を使用できる。エポキシ樹脂としては、よく知られているビスフェノールＡまたはクレゾール・ノボラック型のグリシジルエーテル型樹脂をベースにし、これに芳香族アミン硬化剤または酸無水物硬化剤及び充填剤を配合し、ある程度反応を進めて適正な成形性を与えたものである。充填剤としては、シリカ粉末、タルク粉末などのフィラーを約８５重量％添加することができる。
【００２８】
前記熱硬化性樹脂の被覆厚さは、製品の規格によっても異なるが、一例として０．３５〜０．６ｍｍの範囲である。
【００２９】
前記セラミック基板の厚さは、０．１〜０．５ｍｍの範囲である。
【００３０】
本発明で得られたマスター電子装置は、ダイシングにより個々の電子装置に分割する。
【００３１】
次に本発明方法においては、トランスファーモールド成形の条件が、温度１４０〜１９０℃の範囲、成形圧力１０〜５０kg/cm2、硬化時間６０〜１００secであることが好ましい。
【００３２】
また前記上金型及び下金型の少なくとも一方の金型のセラミック基板が載置される一部にはさらに摺動手段を備え、前記摺動手段は前記セラミック基板の厚み方向に対して押圧するように配置されていることが好ましい。
【００３３】
また上金型と下金型との少なくとも一方の樹脂成形面に、さらに樹脂フィルムを密着させると、さらにセラミック基板への緩衝作用が増大して好ましい。
【００３４】
本発明一例の電子装置は、少なくとも２つの電極を備えた電子素子と、セラミック基板と、前記セラミック基板の一方の面に配設され前記電子素子の一方側の電極に電気的に接続される第１電極と、前記電子素子の他方側の電極に電気的に接続される第２電極と、前記電子素子の他方側の電極と前記第２電極とを電気的に接続する金属ワイヤと、前記セラミック基板の他方の面に配設され前記第１及び第２電極と各別に電気的に接続される第３電極及び第４電極と、前記セラミック基板の一方の面と他方の面との間に形成されかつ前記第１電極と第３電極及び第２電極と前記第４電極とを各別に電気的に接続させる複数の導電中継体と、前記電子素子を被覆する被覆用樹脂とからなる電子装置であって、前記電子装置は前記セラミック基板の他方の面を除いてトランスファーモールド用熱硬化性の前記被覆用樹脂で被覆、封止されている電子装置である。この構成により、被覆された樹脂表面は液状樹脂を用いるよりも樹脂表面の平坦性さらにはガラス転移点を向上させることができる。これによって、はんだリフロー時の高温時に硬化した樹脂が再び軟化することがなくなりセラミック基板から剥離するという問題や樹脂密度を向上させることにより外力による樹脂パッケージの変形等を解決することができる。
【００３５】
また本発明の別の例の電子装置は、少なくとも２つの電極を備えた電子素子と、前記電子素子が複数個で構成される回路体と、セラミック基板と、前記セラミック基板の一方の面に配設され前記回路体の所定の電極に接続される第１電極と、前記回路体の別の所定の電極に接続される第２電極と、前記回路体の別の所定の電極と前記第２電極とを接続する金属ワイヤと、前記セラミック基板の他方の面に配設され前記第１及び第２電極と各別に接続される第３電極及び第４電極と、前記セラミック基板の一方の面と他方の面との間に形成されかつ前記第１電極と第３電極及び第２電極と前記第４電極とを各別に接続させる複数の導電中継体と、前記回路体を被覆する被覆用樹脂とからなる電子装置であって、前記電子装置は前記セラミック基板の他方の面を除いてトランスファーモールド用熱硬化性樹脂の前記被覆用樹脂で被覆されている電子装置である。この例によれば、前記と同じ効果が得られる。
【００３６】
また本発明の別の例の電子装置は、１つの共通セラミック基板上に、少なくとも１つ若しくは複数個の前記電子素子で構成される回路体が縦横に配置され前記電子素子若しくは前記回路体は被覆用樹脂で被覆されており前記電子素子同士若しくは前記回路体同士を分割するように前記被覆用樹脂から前記セラミック基板までが分割され略直方体の形状をなしている。この例によれば、ダイシング時に樹脂面を固定用テープに確実に固定することができ個々の電子装置が固定用テープよりはずれて紛失することが無くなる。
【００３７】
さらに本発明の別の例の電子装置は、セラミック基板の一方の面に少なくとも２つの電極を備えた電子素子を配置し、前記セラミック基板の一方の面には前記電子素子の一方側の電極が電気的に接続される第１電極及び前記電子素子の他方側の電極と電気的に接続される第２電極を形成し、前記電子素子の他方側の電極と第２電極とは金属ワイヤで接続され、前記セラミック基板の他方の面には前記第１及び第２電極と各別に電気的に接続される第３電極及び第４電極が形成されており、前記セラミック基板の一方の面と他方の面との間には前記第１電極と前記第３電極、前記第２電極と前記第４電極とを各別に電気的に接続するための導電中継体がそれぞれ形成され、前記セラミック基板の周辺部の少なくとも一部はトランスファーモールド金型のキャビティの内部と外部にまたがって配置され、前記キャビティ内にトランスファーモールド樹脂が注入される。この例によれば、セラミック基板上の複数個の電子装置の樹脂パッケージが均一に成形される。また、セラミック基板上に形成される複数個の電子装置間の樹脂厚みのばらつきも減少する。そのため、成型後、砥石等を用いて樹脂表面を研削するなどの後加工が不要となるばかりでなく、固定用テープに樹脂面を容易に張り付けることもでき、ダイシング加工時に前記電子装置が固定用テープからはずれて、紛失するという問題も解決できる。また、この例により樹脂厚みが均一になるため、セラミック基板の中央付近のみでなくセラミック基板周辺付近まで電子装置を形成できるため、セラミック基板上に形成できる電子装置の数量を向上させることができる。
【００３８】
また本発明の別の例の電子装置は、セラミック基板はトランスファーモールド金型のキャビティの内部と外部にまたがって配置され前記キャビティの外部に配置された前記セラミック基板周辺の少なくとも一部と前記トランスファーモールド金型との間隙に金属薄膜が介在している。この例によれば、金属薄膜が緩衝材となりセラミック基板が破損されることが排除できる。
【００３９】
また本発明の別の例によれば、トランスファーモールド金型は上金型及び下金型からなり、前記上金型及び下金型の少なくとも一方の金型のセラミック基板が載置される一部は、セラミック基板の厚み方向を押圧する方向に摺動する摺動手段を備えている。この例により、高温に加熱された前記上・下金型の微小な傾斜や歪みなどを調整し、セラミック基板に加わる圧力を均等に調整することができるので、セラミック基板にクラックや割れを発生させることがなくなる。
【００４０】
また本発明の別の例によれば、上金型と下金型の少なくとも一方の樹脂成形面に樹脂フィルムを密着させる。好ましくはこの樹脂フィルムはフッ素樹脂であり、その厚みは５０μｍ以上に選ばれている。この例により、樹脂フィルムの緩衝効果が金型クランプ時のセラミック基板へのストレスを緩和させて、セラミック基板のクラック防止や割れ防止を図ることができる。さらに、金型内への樹脂送圧によりセラミック基板の下面側にトランスファーモールド用熱硬化性樹脂が周り込むことを防止することが可能となり、キャビティ内面にフィルムを密着することで金型への樹脂張り付きをも防止できる。また、セラミック基板にかかる圧力を十分に緩衝させ得る厚みを確保することができ、金型圧力や樹脂注入圧力などでフィルムが変形圧縮されて、変形圧縮された箇所が破れることなく樹脂を注入でき、また樹脂が金型に付着することを防止できる。さらに金型内にフィルムを敷いてキャビティ内にフィルムを敷き詰める引き詰め内面に密着させる必要とセラミック基板へのストレスを緩和するためには、そのフィルムに柔軟性を持たせることが可能である。
【００４１】
また本発明の別の例は、金属薄膜はセラミック基板の一方の側に形成された電極及びその他方の側に形成された電極の少なくとも一方の側の電極と同時に形成されている電子装置の製造方法である。この構成により、あらかじめ金属薄膜はセラミック基板上に、第１電極〜第４電極の少なくともいずれかの電極と同時に形成されるので、金属薄膜を用意するための工程が省略できる。
【００４２】
さらに、本発明の別の例は、セラミック基板に電極と、電子素子と、金属ワイヤとを備えて構成され、前記セラミック基板はトランスファーモールド金型のキャビティの内部と外部とにまたがって配置され前記キャビティの内部にトランスファーモールド樹脂が注入されてなる電子装置の製造装置において、前記トランスファーモールド金型は上金型および下金型からなり、前記上金型および前記下金型の少なくとも一方側の金型の加重圧力を、前記トランスファーモールド樹脂注入圧力に応動させて変化させる。この例により、上金型と下金型との間に加わる加重圧力は、樹脂の注入圧力が小さい時はそれよりやや高い圧力に設定され、また樹脂の注入圧力が比較的大きい場合にはそれに耐えられるだけの圧力に設定されるので、常時セラミック基板に高い圧力が印加される状態を解除できる。これによって、セラミック基板の割れを抑止できる。
【００４３】
また本発明の別の例は、上金型および下金型の少なくとも一方の金型の加重圧力が少なくとも２段階に制御される。この例により、樹脂注入圧力が比較的小さくて済む樹脂注入時と、比較的大きな樹脂加圧を要する２つの工程に即応できる。
【００４４】
また本発明の別の例は、前記加重圧力の少なくとも２段階の一方は、キャビティの内部にトランスファーモールド樹脂が注入されている時であり、２段階の他方はトランスファーモールド樹脂の注入が終わった後である。この例により、樹脂注入圧力が比較的小さくて済むトランスファーモールド樹脂の注入（充填）時と、キャビティ内の気泡を除去するために比較的大きな樹脂加圧を要する樹脂注入後の２つの工程に対応できる。
【００４５】
以下図面を参照しながら説明する。
【００４６】
（実施の形態１）
図１は本発明の第１の実施の形態に係わる電子装置の概略構成を示した図であり、図３Ａ〜図３Ｂのマスター基板からダイシングによってカットして得たものである。具体的には、コレクタ電極、ベース電極およびエミッタ電極の３つの電極を備えた３端子リードレス小型面実装型トランジスタの透視側面図を示す。
【００４７】
図示したように、本発明による第１の形態の電子装置１は、セラミック基板３２と上部電極１１〜１３、下部電極２１〜２４、セラミック基板３２に設けられたビアホール１７〜２０、金属ワイヤ１５，１６を備えている。
【００４８】
セラミック基板３２の厚みｔは０．１５〜０．２０ｍｍとした。このセラミック基板３２の所定箇所に直径がほぼ０．１０ｍｍφのビアホール１７〜２０を設けた。ビアホール１７〜２０内部には例えば導電性ペーストを注入し導電体を形成した。これらのビアホールに形成された導電体は上部電極１１〜１３と下部電極２１〜２４とを電気的に接続するための導電中継体を成す。
【００４９】
セラミック基板３２上の第１〜第３の上部電極１１〜１３と下部電極２１〜２４には金メッキがされている。
【００５０】
第１上部電極１１にはトランジスタ１４のコレクタ電極を直接ダイボンドした。第１上部電極１１から離間して配置された第２上部電極１２及び第３上部電極１３と、トランジスタ１４のベース及びエミッタ電極とは第１金属ワイヤ１５及び第２金属ワイヤ１６でそれぞれ電気的に接続した。
【００５１】
そして、トランジスタ１４と第１金属ワイヤ１５及び第２金属ワイヤ１６は、従来から一般に用いられているトランスファーモールド用熱硬化性樹脂２５（例えばビスフェノールＡまたはクレゾール・ノボラック型のグリシジルエーテル型樹脂をベースにしたエポキシ樹脂）で被覆した。被覆の方法は後述する実施の形態３に具体的に説明する。モールド樹脂の被覆の厚みは０．３５〜０．３９ｍｍとした。ダイシングにより分割した後の電子装置１の大きさは、縦１ｍｍ、横０．８ｍｍ、高さ０．６ｍｍであった。
【００５２】
なお上記の実施の形態は、３つの電極をもつトランジスタを例示したが、これには限らない。例えば、ダイオード、抵抗器などの少なくとも２つの電極を備えた電子装置であればよい。この場合には、上部電極１１〜１３、下部電極２１〜２４、ビアホール１７〜２０、金属ワイヤ１５，１６はより少ない数で構成できる。
【００５３】
（実施の形態２）
図２Ａ，図２Ｂ，図２Ｃは２個のトランジスタ１４ｂ，１４ｃからなる電子装置を１つのパッケージに搭載した６端子の小型面実装型電子装置のそれぞれ表面図、透視側面図、裏面図を示す。これらも図３Ａ〜図３Ｂのマスター基板からダイシングによってカットして得たものである。
【００５４】
セラミック基板３２の厚みｔは実施の形態１と同じで０．１５〜０．２ｍｍに選ばれている。セラミック基板３２にはその直径がほぼ０．１ｍｍφの６個のビアホール１７ａ，１７ｂ，１９ａ，１９ｂ，２０ａ，２０ｂが穿孔されている。これらのビアホールの内部には例えば導電性ペーストが注入され導電体が形成されている。
【００５５】
また、セラミック基板に第１〜第６上部電極１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂと下部電極２２ａ，２２ｂ，２３ａ，２３ｂ，２４ａ，２４ｂが金メッキにより形成されている。
【００５６】
第１上部電極１１ａにはトランジスタ１４ｂのコレクタ電極がダイボンディングされている。第１上部電極１１ａから離間して配置された第２上部電極１１ｂにはトランジスタ１４ｃのコレクタ電極がダイボンディングされている。第１上部電極１１ａと第２上部電極１１ｂとの間に配置された第３上部電極１２ａ，１２ｂは、トランジスタ１４ｂとトランジスタ１４ｃの例えばエミッタ電極と金属ワイヤ１５ａ，１５ｂで各別に電気的に接続されている。
【００５７】
第１上部電極１１ａから離間して配置された第５上部電極１３ａはトランジスタ１４ｂの例えばベース電極と金属ワイヤ１６ａで電気的に接続されている。第２上部電極１１ｂから離間して配置された第６上部電極１３ｂはトランジスタ１４ｃの例えばベース電極と金属ワイヤ１６ｂで電気的に接続されている。
【００５８】
セラミック基板３２の上面３２１の各上部電極１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂは各ビアホール１７ａ，１７ｂ，１９ａ，１９ｂ，２０ａ，２０ｂを介してそれぞれセラミック基板３２の下面３２２の下部電極２２ａ，２２ｂ，２４ａ，２４ｂ，２３ａ，２３ｂに電気的に接続されている。これらの下部電極には金メッキが施されている。
【００５９】
ビアホール１７ａ，１７ｂ等はセラミック基板の一方の面と他方の面にそれぞれ形成された上記上部電極及び下部電極とを電気的に接続するための導電中継体である。
【００６０】
セラミック基板３２の上面側、第１〜第６上部電極１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ、トランジスタ１４ｂとトランジスタ１４ｃ及び金属ワイヤ１５ａ，１５ｂ，１６ａ，１６ｂをトランスファーモールド用熱硬化性樹脂２５によって被覆した。
【００６１】
なお実施の形態２において、３つの電極を備えたトランジスタ２個を個々に取り出せるように６端子構成を示したがこれに限らない。たとえばコンパレータや演算増幅器などの集積回路体を内蔵させ、その入力端子、出力端子、電源端子などの所定電極を取り出してもよい。
【００６２】
図３Ａ〜図３Ｂは本発明の個々の電子装置ができる前のいわゆるマスター電子装置を示す。このマスター電子装置には、既に配線、電極が形成されている１つの共通セラミック基板３２の中に、図１又は図２、さらには図示しない集積回路体が縦横に、たとえば、ｍ×ｎ個配置されている。そしてこのマスター電子装置は、トランスファーモールド樹脂２５で被覆・封止されている。樹脂封止されたマスター電子装置は切断線３３に沿って切断され、個々の電子装置１が作り出される。なお、セラミック基板３２の周辺の一部には金属薄膜２が形成されているがこれについては後述する。
【００６３】
（実施の形態３）
次に、本発明の電子装置の製造方法の一例について説明する。特に本発明は図３Ａ〜図３Ｂに示したマスター電子装置が出来上がるまでの製造方法に関わる。
【００６４】
図４に示すように、セラミック基板３２はトランスファーモールド金型の、上金型３０と下金型３１の間に挟持される。このセラミック基板３２には既に上部電極１１〜１３、下部電極２１〜２４が形成されている。そして、トランジスタ１４の所定の電極と上部電極とはワイヤ１５，１６を通じて結線も既に施されている。
【００６５】
さらに、図４には示していないが、上部電極１１〜１３と下部電極２１〜２４とを接続するための、ビアホールも形成されている。
【００６６】
セラミック基板３２は上金型３０側に設けたキャビティ３８の内部と外部とにまたがって配置されている。すなわち、セラミック基板３２の周辺部をキャビティ３８から延出させ、その延出させた箇所を上金型３０と下金型３１の両方に当接するように配置させる。
【００６７】
さらに上金型３０と下金型３１とが当接する箇所には金属薄膜２を形成した。金属薄膜２は、上金型３０と下金型３１とにより挟持し加圧されたときの緩衝材の作用を有する。
【００６８】
なお、金属薄膜２は図３Ａに示したようにセラミック基板３２の周辺部に、上部電極及び下部電極を導電性ペースト材料で印刷形成するのと同時に焼結して形成した。金属薄膜の材質はタングステンとし、厚さは２０μｍ、幅は１．０ｍｍとした。
【００６９】
また、緩衝材として作用する金属薄膜２は、セラミック基板３２の上面または下面のいずれか一方の面に形成するだけでも良い。なお、金属薄膜は上部電極を兼用しても良い。つまり、金属薄膜には電極利用も含む。上部電極間には段差があり、この電極の段差はエアーベントと同じくらいなので、電極厚みがモールドの金型で使われるエアーベントと同じ効果を発揮してモールドは可能である。
なお図４中の点線の丸の部分は、図１の電子装置１を示す。
【００７０】
このように上金型３０と下金型３１の間にセラミック基板３２を平行に保持し所定圧力で加圧させたのち、溶融させたトランスファーモールド用熱硬化性樹脂２５をプランジャー３６によりランナー３５を経由してキャビティ３８内に流し込み、トランスファーモールド樹脂２５で被覆した（図５）。
【００７１】
トランスファーモールド成形の条件は、温度１７５℃、成形圧力１５kg/cm2、硬化時間９０secとした。
【００７２】
図５は、トランスファーモールド金型の下金型３１の内面に、樹脂フィルム３４を密着させた本発明のもう１つの実施例を示している。
【００７３】
図５において、下金型３１の上面に樹脂フィルム３４を、例えば、減圧ポンプなどの真空引きの手段により均一に密着させている。この樹脂フィルムは、厚みが１００μｍ程度のポリテトラフルオロエチレン樹脂フィルムを用いたが、厚さは５０μｍ以上であれば十分に緩衝効果が得られる。
【００７４】
なお、図５において、樹脂フィルム３４は下金型３１の内面に密着させたが下金型に限られることはなく、上金型に密着させても、或いは上下金型の内面全てに密着させてもよい。樹脂フィルム３４としては、例えばポリテトラフルオロエチレンなどのフッ素樹脂のフィルムを採用するならば、柔軟性や耐熱に対しても有効である。
【００７５】
なお、本発明の実施形態において３端子トランジスタを用いたが３端子以外の他の電子装置についても応用できる。
【００７６】
図６は、本発明の他の実施例を示し、トランスファーモールド金型の下金型３１に摺動する摺動手段を配置したものを示している。
【００７７】
図６において、セラミック基板３２を受ける下金型３１の少なくともセラミック基板３２が載置される箇所に、セラミック基板の厚み方向に対して押圧可能な摺動手段３１１を構成している。この摺動手段３１１は、下金型３１に所定の空間３１２が備えられ、この空間内に、例えば、コイル状のばね３７を介して下金型３１に支えられている。
【００７８】
摺動手段３１１はセラミック基板３２の厚み方向に対して圧力が加わるように作動する。なお、摺動手段３１１が下金型３１側に配置したものを示したが上金型側に設けてもよい。
【００７９】
（実施の形態４）
図７Ａ〜図７Ｂは本発明に係るトランスファーモールド金型を備えた製造装置を示す。本実施の形態は、上金型３０および下金型３１との間の加重圧力が、トランスファーモールド樹脂の注入圧力、すなわち、図５，図６に示したプランジャー３６の動作に応動する点で実施の形態３とは相違する。
【００８０】
上金型３０と下金型３１はストローク調整用のストッパー４２と支柱４３により支持されている。また、上金型３０側には、トランスファーモールド用熱硬化性樹脂２５をキャビティ３８内に注入するためのランナー３５、熱硬化性樹脂２５をキャビティ３８に送出するためのプランジャー３６、熱硬化性樹脂２５をストックするためのプランジャーポット４０が配置されている。また、上金型３０側にはサーボモータ４１が備えられている。
【００８１】
詳しく図示しないがサーボモータ４１は、プランジャー３６の動作に応動して、上金型３０、下金型３１の少なくとも一方側の金型を稼動させるために用意されている。
【００８２】
プランジャーポット４０内で溶融したトランスファーモールド用熱硬化性樹脂２５はプランジャー３６によりランナー３５を経てキャビティ３８内を充填する。キャビティ３８の中には熱硬化性樹脂２５で封止される電子装置１が前もって配置されている。
【００８３】
図７Ａにおいて、電子装置１の詳細は示していないが、熱硬化性樹脂２５が被覆される前は実施の形態３の説明に用いた図４に示した状態に近く、熱硬化性樹脂２５で被覆された後は、同じく実施の形態３の説明に用いた図３に示した状態にほぼ同一である。
【００８４】
電子装置１の周辺部はキャビティ３８の端からＬ１、Ｌ２だけ延びて配置されている。すなわち、電子装置１はキャビティ３８の内部と外部とにまたがって配置されている。このＬ１、Ｌ２だけ延びた電子装置１の周辺部が上金型３０と下金型３１の両金型に当接することになり、また、両金型３０，３１との間に挟持される。このため電子装置１を構成するたとえばセラミック基板が両金型３０，３１によって挟持されると、電子装置１の周辺部は両金型３０，３１からの加重圧力（図７Ｂの矢印Ｘ）を受ける。この加重圧力が電子装置１のセラミック基板の限界加重圧力を越えると電子装置１は変形や割れを生じることになる。
【００８５】
一般に樹脂流入速度は、樹脂材料、キャビティ容量等により異なるが、樹脂材料、キャビティ容量が決まると樹脂流入速度はほぼ一定の値を示す。これによってトランスファーモールド工程に要する時間が決定される。
【００８６】
図８は本発明のトランスファーモールド方式の成形パターンを示す。横軸に時間を縦軸に圧力を表す。実線Ｓ１は、プランジャー３６が熱硬化性樹脂２５をキャビティ３８に送出する時の圧力を示す。破線Ｓ２は上金型３０、下金型３１との間に加重される圧力を示す。トランスファーモールドを正常に行うために、該金型３０，３１間に印加される加重圧力Ｓ２は、プランジャー３６の送出圧力Ｓ１に比べて常に大きくなるように、すなわち、Ｓ２＞Ｓ１の関係に設定、保持されている。
【００８７】
実線Ｓ１は、時間Ｔ１にトランスファーモールド用熱硬化性樹脂２５が注入開始され、時間Ｔ２に樹脂の充填が完了すると同時に樹脂加圧が開始され、時間Ｔ３で加圧充填が完了することを示している。樹脂の充填時間（Ｔ２−Ｔ１）は数秒間であり、充填が完了した時の圧力Ｐ１は数ｋｇ重である。また、樹脂の注入（充填）が完了した直後（Ｔ２）に、キャビティ３８内の気泡を除去するためにさらに数百ｋｇ重の圧力を加え樹脂加圧（加圧充填）を行う。この気泡を除去するための加圧充填の時間（Ｔ３−Ｔ２）は１秒以下に設定されている。
【００８８】
なお樹脂の加圧時間（Ｔ３−Ｔ２）は１秒以下に設定され、樹脂の注入加圧が完了した時の圧力Ｐ３は１５０〜３００ｋｇ重である。
【００８９】
一方、破線Ｓ２で示すように、樹脂注入開始時Ｔ１よりも早い時間（Ｔ０）で上金型３０と下金型３１との間には樹脂注入圧力Ｐ１よりもやや大きい圧力Ｐ２が加えられ、樹脂注入圧力Ｐ１に耐えられるように設定される。ここで樹脂注入圧力はプランジャー３６の送出圧力に相当する。そして、樹脂加圧開始時間（Ｔ２）と同時に樹脂加圧に必要な圧力Ｐ３よりもやや大きい圧力Ｐ４を上金型３０と下金型３１との間に加重加圧される。
【００９０】
このときの圧力Ｐ４は２００〜４００ｋｇ重であり、Ｐ４＞Ｐ３の関係を保持するように設定している。これによって、両者の金型３０，３１間に常時過剰な加重圧力が印加されるという状態を排除できる。すなわち、従来は上金型３０と下金型３１との間の圧力は常に最も高い圧力Ｐ４に固定しなければならなかったが、本発明はトランスファーモールド樹脂の注入圧力、すなわち、プランジャー３６の送出圧力に応じて変化させることができる。すなわち、上金型３０と下金型３１との間の加重圧力をＰ２およびＰ４の２段階に制御するものである。もちろん３段階以上の制御も可能である。
【００９１】
こうした加重圧力の制御、切替えによって、両者の金型３０，３１に挟持配置されているセラミック基板への過剰な圧力が減らせるので、セラミック基板の変形や割れを防げる。
【００９２】
上金型３０と下金型３１との間の加重圧力の可変は、加圧力可変手段によって制御される。該加圧力可変手段の主体はサーボモータ４１であり、このサーボモータ４１によって下金型３１は、該下金型３１が備え付けられている下プレート４４ともに矢印Ａで示したように上下方向に稼動して、電子装置１の周辺部が上金型３１に当接するように働く。なお、符号４５は下プレート４４を導くためのプレートガイドであり、４６は上金型３０と下金型３１を支持するための基台である。
【００９３】
樹脂充填時間（Ｔ２−Ｔ１）は、前記したようにほぼ一定の時間を得ることができる。したがって、この時間を計測し、たとえばタイマー等の設定によりサーボモータ４１を制御して、トランスファーモールド金型３０，３１の加重圧力を樹脂の充填時の一次圧力（Ｐ２）から、加圧充填時の二次圧力（Ｐ４）の２段階に変化させることができる。
【００９４】
すなわち、トランスファーモールド樹脂注入圧力やプランジャー３６の動作に応じさせるということは必ずしもこれらの大きさや動作を直接検知する必要はなく、前に述べたようにタイマーを用いて、サーボモータ４１を制御することで簡便化が図れる。
【００９５】
なお、本発明の実施の形態４においては、実施の形態３で説明し、図４に示したように上金型３０と下金型３１とが当接する箇所に金属薄膜２を介在させて、緩衝材の作用を持たせてもよい。また、図５に示したように、樹脂フィルム３４を上金型３０と下金型３１の少なくとも一方の樹脂成形面に密着させてもよい。また、図６に示したように、摺動手段３１１を採用してもよい。もちろんこれらを組み合わせてもよい。
【００９６】
また本実施の形態においては３端子トランジスタを用いて説明したがもちろん３端子以外の他の電子装置についても応用できる。
【００９７】
【発明の効果】
以上に説明したように、本発明によれば、セラミック基板の周囲で、かつ表面側及び裏面側から選ばれる少なくとも一方の面に一体化した金属薄膜を備えた前記セラミック基板と、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型とが当接する位置に前記金属薄膜を配置することにより、上下金型でセラミック基板を挟んで加圧しても、その加圧力を緩衝し、歪み力が発生せず、セラミック基板のクラックや割れの発生を防止できる。
【００９８】
また本発明の電子装置によれば、プリント基板実装時のリフロー時におけるセラミック基板と樹脂との密着が向上し、樹脂強度も向上する。さらに、０．２ｍｍ以下のセラミック基板を使用することで、０．１ｍｍφのビアホールを貫通させることが可能となり、軽量化が図れ、トランスファーモールド金型構造を工夫することでトランスファーモールド用熱硬化性樹脂を用いた樹脂被覆が可能となる。
【００９９】
さらに、本発明の電子装置の製造方法によれば、０．２ｍｍ以下のセラミック基板であっても、トランスファーモールド方式による樹脂モールドが可能となり、金型成形により一定時間内の硬化時間でモールド成形ができるため、液状樹脂のようなハンドリングの難しさや樹脂硬化までの間の浮遊ゴミの除去や平板に放置しなければならないなどの工夫や長時間の樹脂硬化時間もなく工程短縮が図れる。
【０１００】
また、液状樹脂では樹脂厚みを均一に維持するために樹脂モールド面の研削をすることで、素子間の精度確保をしなければならなかった、またセラミック基板上に形成できる電子装置の個数にも限界があった。ダイシング時に樹脂面の凹凸により樹脂面を固定用シートに張り付けることが困難であったが、トランスファー方式の金型で成形することでこのような問題が解決し、工程短縮や電子装置の紛失防止が図れる。
【０１０１】
さらに、本発明の電子装置の製造方法およびその製造装置によれば、プランジャーの圧力に応動させて上・下金型間に加重される圧力を可変できるので、前記上・下金型間に挟持されている電子装置の基板に加重される過度な圧力を緩和することができる。これによって、セラミック等の基板の変形や割れを抑止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による電子装置の透視側面図
【図２】図２Ａは本発明の第２の実施形態による電子装置を示す図で、電子素子が複数個搭載された電子装置の平面図、図２Ｂは同側面断面図、図２Ｃは同底面図
【図３】図３Ａは本発明の第１及び第２の実施形態の電子装置が複数個作り込まれたマスター電子装置の平面図、図３Ｂはその側面図
【図４】 本発明の第３の実施形態を示し、トランスファーモールド金型を用いた製造方法を示す断面図
【図５】本発明の第３の実施形態のもう１つの実施例を示し、トランスファーモールド金型に樹脂フィルムを用いた概略断面図
【図６】 本発明の第３の実施形態の他の実施例を示し、下金型に摺動手段を備えたトランスファーモールド金型の概略断面図
【図７】図７Ａは本発明の第４の実施形態を示し、トランスファーモールド金型の上金型と下金型とが離れている状態を示す図、図７Ｂはトランスファーモールド金型の上金型と下金型とが当接し電子装置に加重圧力がかかっている状態を示す図
【図８】本発明の第４の実施形態によってなされるトランスファーモールドの成形圧力と時間の関係を示す図
【図９】 従来の電子装置を示し、図９Ａは平面図、図９Ｂは図９Ａの断面図
図９Ｃは図９Ａの底面図
【図１０】従来の電子装置が複数個作り込まれたマスター電子装置を示し、図１０Ａは平面図、図１０Ｂはその断面図
【符号の説明】
１ 本発明の電子装置
２ 金属薄膜
３ 従来の電子装置
１１ 第１上部電極
１２ 第２上部電極
１３ 第３上部電極
１４ 電子素子
１５ 第１金属ワイヤ
１６ 第２金属ワイヤ
１７〜２０ ビアホール
２１〜２４ 下部電極
２５ トランスファーモールド用熱硬化性樹脂
３０ 上金型
３１ 下金型
３２ セラミック基板
３３ 切断線
３４ 樹脂フィルム
３５ ランナー
３６ プランジャー
３７ ばね
３８ キャビティ
４０ プランジャーポット
４１ サーボモータ
４２ ストッパー
４３ 支柱
４４ 下プレート
４５ プレートガイド
４６ 基台

Claims (23)

  1. セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形した電子装置であって、
    前記セラミック基板の厚さが、０．１〜０．５ｍｍの範囲であり、
    前記セラミック基板の周囲であって、かつ前記セラミック基板の表面側及び裏面側の両面に金属薄膜を形成し、前記トランスファー封止成形する際の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させたことを特徴とする電子装置。
  2. 前記金属薄膜は、セラミック基板の原料であるグリーンシートに金属ペーストを印刷し、前記グリーンシートを焼結する際にセラミック基板に一体化焼結されている請求項１に記載の電子装置。
  3. 前記金属薄膜は、タングステンである請求項１に記載の電子装置。
  4. 前記金属薄膜の厚さが、１０〜５０μｍの範囲である請求項１に記載の電子装置。
  5. 前記金属薄膜の幅が、１．０〜２．５ｍｍの範囲である請求項１に記載の電子装置。
  6. 前記熱硬化性樹脂は、エポキシ樹脂である請求項１に記載の電子装置。
  7. 前記熱硬化性樹脂の被覆厚さが、０．３５〜０．６ｍｍの範囲である請求項１に記載の電子装置。
  8. 請求項１の電子装置をダイシングにより個々の電子装置に分割した電子装置。
  9. セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形する電子装置の製造方法であって、
    厚さが、０．１〜０．５ｍｍの範囲の前記セラミック基板の周囲で、かつ表面側及び裏面側の両面に一体化した金属薄膜を備えた前記セラミック基板を、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させ、
    前記キャビティの内部にトランスファーモールド用熱硬化性樹脂を注入して成形し、加熱硬化することを特徴とする電子装置の製造方法。
  10. 前記金属薄膜は、セラミック基板の原料であるグリーンシートに金属ペーストを印刷し、前記グリーンシートを焼結する際にセラミック基板に一体化焼結されている請求項９に記載の電子装置の製造方法。
  11. 前記金属薄膜は、タングステンである請求項９に記載の電子装置の製造方法。
  12. 前記金属薄膜の厚さが１０〜５０μｍの範囲、幅が１．０〜２．５ｍｍの範囲である請求項９に記載の電子装置の製造方法。
  13. 前記熱硬化性樹脂は、エポキシ樹脂である請求項９に記載の電子装置の製造方法。
  14. 前記成形の条件が、温度１４０〜１９０℃の範囲、成形圧力１０〜５０kg/cm2、硬化時間６０〜１００secである請求項９に記載の電子装置の製造方法。
  15. 前記上金型及び下金型の少なくとも一方の金型のセラミック基板が載置される一部にはさらに摺動手段を備え、前記摺動手段は前記セラミック基板の厚み方向に対して押圧するように配置されている請求項９に記載の電子装置の製造方法。
  16. 上金型と下金型の少なくとも一方の樹脂成形面に、さらに樹脂フィルムを密着させる請求項９に記載の電子装置の製造方法。
  17. 前記金属薄膜は、セラミック基板の少なくとも一方の面の電極の焼結と同時に一体形成されている請求項９に記載の電子装置の製造方法。
  18. 前記上金型および前記下金型の少なくとも一方側の金型の加重圧力を、前記トランスファーモールド用熱硬化樹脂の注入圧力に応動させて変化させる請求項９に記載の電子装置の製造方法。
  19. 上金型および下金型の少なくとも一方の金型の加重圧力が少なくとも２段階に制御される請求項１８に記載の電子装置の製造方法。
  20. 少なくとも２段階の一方は、キャビティの内部にトランスファーモールド樹脂が注入されている時であり、他方はトランスファーモールド樹脂の注入が終わった後である請求項１９に記載の電子装置の製造方法。
  21. 請求項９の方法によって得られたマスター電子装置を、さらにダイシングにより個々の電子装置に分割する電子装置の製造方法。
  22. セラミック基板の上に複数組の電子部品を搭載し、前記電子部品を熱硬化性樹脂でトランスファー封止成形する電子装置の製造装置であって、
    トランスファーモールド用熱硬化性樹脂を加圧するプランジャーと、前記トランスファーモールド用熱硬化性樹脂が流れるランナーと、前記ランナーにつながり、前記トランスファーモールド用熱硬化性樹脂が流れ込むキャビティと、前記キャビティをかたどる上金型および下金型とを備え、
    厚さが、０．１〜０．５ｍｍの範囲のセラミック基板の周囲で、かつ表面側及び裏面側の両面に一体化した金属薄膜を備えた前記セラミック基板を、トランスファーモールド金型のキャビティの内部と外部とにまたがって配置するとともに、前記金型の上金型と下金型との両方に、前記セラミック基板と一体化した金属薄膜を当接させ、
    前記キャビティの内部にトランスファーモールド用熱硬化性樹脂を注入して成形し、加熱硬化することを特徴とする電子装置の製造装置。
  23. さらに前記上金型および下金型との間に加える圧力を可変する加圧力可変手段とを備え、前記加圧力可変手段は前記プランジャーの加圧に応動する請求項２２に記載の電子装置の製造装置。
JP2000139072A 1999-05-27 2000-05-11 電子装置とその製造方法およびその製造装置 Expired - Fee Related JP3901427B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000139072A JP3901427B2 (ja) 1999-05-27 2000-05-11 電子装置とその製造方法およびその製造装置
TW89109328A TWI234840B (en) 1999-05-27 2000-05-16 Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
EP20000110690 EP1056126B1 (en) 1999-05-27 2000-05-19 Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
DE60043560T DE60043560D1 (de) 1999-05-27 2000-05-19 Elektronikbauteil, seine Herstellung und Herstellungsmaschine dafür
US09/578,438 US6350631B1 (en) 1999-05-27 2000-05-25 Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
CNB00117925XA CN1211853C (zh) 1999-05-27 2000-05-29 母电子装置及其制造方法和制造装置以及电子装置及其制造方法
US09/845,568 US6440774B2 (en) 1999-05-27 2001-04-30 Electronic device, method of manufacturing the same, and apparatus for manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11-147956 1999-05-27
JP14795699 1999-05-27
JP11-251149 1999-09-06
JP25114999 1999-09-06
JP2000139072A JP3901427B2 (ja) 1999-05-27 2000-05-11 電子装置とその製造方法およびその製造装置

Publications (2)

Publication Number Publication Date
JP2001148392A JP2001148392A (ja) 2001-05-29
JP3901427B2 true JP3901427B2 (ja) 2007-04-04

Family

ID=27319450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000139072A Expired - Fee Related JP3901427B2 (ja) 1999-05-27 2000-05-11 電子装置とその製造方法およびその製造装置

Country Status (6)

Country Link
US (2) US6350631B1 (ja)
EP (1) EP1056126B1 (ja)
JP (1) JP3901427B2 (ja)
CN (1) CN1211853C (ja)
DE (1) DE60043560D1 (ja)
TW (1) TWI234840B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010461A1 (de) 2000-03-03 2001-09-13 Infineon Technologies Ag Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
JP2002151531A (ja) * 2000-11-15 2002-05-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE10120928C1 (de) * 2001-04-30 2002-10-31 Infineon Technologies Ag Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
US20020180014A1 (en) * 2001-06-02 2002-12-05 Philpot Kenneth R. Enhanced performance surface mount semiconductor package devices and methods
US6534338B1 (en) * 2001-06-29 2003-03-18 Amkor Technology, Inc. Method for molding semiconductor package having a ceramic substrate
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
CN1672260A (zh) 2002-07-31 2005-09-21 奥斯兰姆奥普托半导体有限责任公司 可表面安装的半导体器件及其制造方法
EP1527479A1 (de) * 2002-08-05 2005-05-04 Osram Opto Semiconductors GmbH VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
JP4028452B2 (ja) * 2003-08-27 2007-12-26 Ｄｏｗａホールディングス株式会社 電子部品搭載基板およびその製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
US7098082B2 (en) * 2004-04-13 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronics package assembly tool and method of manufacture therewith
JP2006216750A (ja) * 2005-02-03 2006-08-17 Shinka Jitsugyo Kk 電子部品の封止方法
US20090091529A1 (en) * 2007-10-09 2009-04-09 International Business Machines Corporation Rendering Display Content On A Floor Surface Of A Surface Computer
JP4691575B2 (ja) * 2008-05-19 2011-06-01 富士通セミコンダクター株式会社 リジット基板を用いた半導体装置の製造方法
JP2010141295A (ja) 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ
JPWO2010113341A1 (ja) * 2009-04-01 2012-10-04 釜屋電機株式会社 電流検出用金属板抵抗器及びその製造方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
US9522396B2 (en) 2010-12-29 2016-12-20 S.D. Sight Diagnostics Ltd. Apparatus and method for automatic detection of pathogens
US10640807B2 (en) 2011-12-29 2020-05-05 S.D. Sight Diagnostics Ltd Methods and systems for detecting a pathogen in a biological sample
CN102928150B (zh) * 2012-10-26 2014-11-19 中国电子科技集团公司第四十八研究所 一种无引线封装的金属薄膜压力传感器及其制备方法
KR101449271B1 (ko) * 2013-04-19 2014-10-08 현대오트론 주식회사 오버몰딩을 이용한 차량의 전자 제어 장치 및 그 제조 방법
JP5777660B2 (ja) * 2013-05-17 2015-09-09 アサヒ・エンジニアリング株式会社 樹脂成形装置及び半導体装置の製造方法
KR101428933B1 (ko) * 2013-07-05 2014-08-08 현대오트론 주식회사 방열판을 이용한 차량의 전자 제어 장치 및 그 제조 방법
US20160268154A1 (en) * 2014-03-07 2016-09-15 Mitsubishi Electric Corporation Insulating substrate and semiconductor device
US9831104B1 (en) * 2015-11-06 2017-11-28 Xilinx, Inc. Techniques for molded underfill for integrated circuit dies
US11482479B2 (en) 2017-04-24 2022-10-25 Rohm Co., Ltd. Semiconductor device
WO2019142254A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
CN111477722B (zh) * 2020-03-24 2023-12-22 江苏铭百圣耐火有限公司 一种光伏电池扩散生产用陶瓷吸盘裂纹示警装置及其使用方法
TWI790808B (zh) * 2021-11-04 2023-01-21 日月光半導體製造股份有限公司 模封治具
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JPS5980946A (ja) * 1982-10-30 1984-05-10 Ngk Insulators Ltd セラミツクリ−ドレスパツケ−ジおよびその製造法
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH0878732A (ja) 1994-08-31 1996-03-22 Rohm Co Ltd チップ型発光ダイオード及びその製造方法
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3238082B2 (ja) * 1996-05-16 2001-12-10 シャープ株式会社 電子デバイス製造装置
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JP3877405B2 (ja) 1997-12-16 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3203228B2 (ja) 1998-03-17 2001-08-27 三洋電機株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP1056126A3 (en) 2004-12-15
CN1290962A (zh) 2001-04-11
EP1056126B1 (en) 2009-12-23
US6440774B2 (en) 2002-08-27
DE60043560D1 (de) 2010-02-04
JP2001148392A (ja) 2001-05-29
EP1056126A2 (en) 2000-11-29
US6350631B1 (en) 2002-02-26
US20020019072A1 (en) 2002-02-14
CN1211853C (zh) 2005-07-20
TWI234840B (en) 2005-06-21

Similar Documents

Publication Publication Date Title
JP3901427B2 (ja) 電子装置とその製造方法およびその製造装置
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US8143110B2 (en) Methods and apparatuses to stiffen integrated circuit package
KR101185479B1 (ko) 반도체 장치 및 그 제조 방법
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
CN108231700B (zh) 芯片封装结构和方法
KR100241205B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
US20020005576A1 (en) Semiconductor device and method of manufacturing the same
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
US20110049712A1 (en) Wafer Level Stacked Die Packaging
WO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
KR100369203B1 (ko) 반도체 장치의 제조 방법
JP2001024001A (ja) 樹脂封止型半導体装置の製造方法及びリードフレーム
JP2003046053A (ja) 半導体装置およびその製造方法
JP2002151531A (ja) 半導体装置の製造方法
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JPH06318609A (ja) 樹脂封止型半導体装置およびその製造方法
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JPH0212863A (ja) 樹脂封止型半導体装置
JPH0218580B2 (ja)
JP5049676B2 (ja) 圧電部品及びその製造方法
JPH1168034A (ja) 半導体装置
JPH11284018A (ja) 半導体装置およびその製造方法
JP2010073781A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041015

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees