JP4922774B2 - パターン形成方法及びパターン形成用モールド - Google Patents

パターン形成方法及びパターン形成用モールド Download PDF

Info

Publication number
JP4922774B2
JP4922774B2 JP2007016816A JP2007016816A JP4922774B2 JP 4922774 B2 JP4922774 B2 JP 4922774B2 JP 2007016816 A JP2007016816 A JP 2007016816A JP 2007016816 A JP2007016816 A JP 2007016816A JP 4922774 B2 JP4922774 B2 JP 4922774B2
Authority
JP
Japan
Prior art keywords
region
pattern
mold
shot
pattern forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007016816A
Other languages
English (en)
Other versions
JP2008183732A (ja
Inventor
田 郁 男 米
越 俊 幸 馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007016816A priority Critical patent/JP4922774B2/ja
Priority to US12/018,490 priority patent/US7854604B2/en
Publication of JP2008183732A publication Critical patent/JP2008183732A/ja
Priority to US12/926,359 priority patent/US8282868B2/en
Application granted granted Critical
Publication of JP4922774B2 publication Critical patent/JP4922774B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、パターン形成方法及びパターン形成用モールドに関する。
半導体装置の製造工程において、例えば100nm以下の微細パターンの加工性と量産性とを実現するため、パターニングされたモールドとウェーハ等の被加工基板とを接触させてパターン転写を行う、ナノインプリントリソグラフィ技術が注目されている。
ナノインプリント法は、転写すべき所定のパターンが一表面に形成された原版の型、即ちモールドを、基板上に塗布されているレジスト層等のインプリント材に接触させ、インプリント材を硬化させることによりパターンを転写する技術である。
ナノインプリント法としては、例えば後述する特許文献2、特許文献3に開示された主に熱可塑性レジストを用いる熱インプリント法や、例えば後述する特許文献4、特許文献5に開示された光硬化性レジストを用いた光インプリントが知られている。
ナノインプリント法の一例として、光ナノインプリント法によるパターン転写のフローの概略について述べる。
光インプリント法は、(1)被加工基板への光硬化性樹脂の塗布、(2)基板とモールドとの位置合わせ及び接触、(3)光照射による樹脂硬化、(4)離型、(5)残膜除去という工程を備えている。ここで、残膜除去では主に酸素プラズマによる異方性エッチングが用いられている。
半導体リソグラフィでは、ナノインプリント法によるパターン転写後、下地膜をエッチングする工程に移行する。
米国Molecular Imprints Inc.の開発した光ナノインプリント法SFILは、半導体リソグラフィへの適用が期待される方法である。
ところが、SFILではレジストの役割をするインプリント材がショットごとにウェーハ上に塗布され、ショット内部にインプリント材が行き渡るように制御される。それゆえ、ショットのつなぎ目の領域においては、インプリント材が殆ど無い状態となる。
この領域には素子のパターンは形成されず、通常ダイシング領域が配置され、位置合わせマークや各種モニタパターン等の下地パターンが形成される。
しかし、従来のインプリント法によれば、ショットのつなぎ目の領域がインプリント材で覆われておらず、インプリント後のエッチング工程においてプラズマ等により下地パターンが損傷し、その後の位置合わせ等の作業に支障をきたし歩留まり低下を招いていた。
以下に、従来のナノインプリント法を開示した文献名を記載する。
特開2000−194142号公報 米国特許第5772905号公報 特開2003−77807号広報 特開2001−68411号広報 特開2000−194142号広報
本発明は上記事情に鑑み、ショットのつなぎ目の領域に形成された下地パターンにエッチング工程等において損傷が与えられてその後の工程に支障をきたし、歩留まりが低下することを防止することを目的とする。
本発明の一態様によるパターン形成方法は、所定のパターンを有するパターン形成用モールドを、ショット毎に被加工基板上のインプリント材に接触させて、前記パターンを順次転写するパターン形成方法であって、前記パターン形成用モールドは、四方形を有し、一表面において、前記パターンが形成されたパターン領域と、その周囲を囲む周辺領域とが設けられ、前記周辺領域は、前記パターン領域の最大高さと同一の高さを有する第1の領域と、前記第1の領域より高さが低い第2の領域とを有し、前記第2の領域は、少なくとも、前記四方形における一隅においてL字形状に配置されており、前記第1の領域は、少なくとも、前記一隅の対角に位置する他の一隅においてL字形状に配置されており、 前記パターンを順次転写する際に、隣接する二つのショットにおいて、一方のショットにより前記パターンを転写する時に存在した前記第1の領域と、他方のショットにより前記パターンを転写する時に存在した前記第2の領域とが重複するように前記パターン形成用モールドが配置されることを特徴とする。
本発明の一態様によるパターン形成用モールドは、ショット毎に被加工基板上のインプリント材に接触させて所定のパターンを順次転写するためのパターン形成用モールドであって、四方形を有し、一表面において、前記パターンが形成されたパターン領域と、その周囲を囲む周辺領域とが設けられ、前記周辺領域は、前記パターン領域の最大高さと同一の高さを有する第1の領域と、前記第1の領域より高さが低い第2の領域とを有し、前記第2の領域は、前記四方形における一隅においてL字形状に配置されていることを特徴とする。
本発明のパターン形成方法及びパターン形成用モールドによれば、ショットのつなぎ目の領域に形成された下地パターンが損傷する事態が回避され、歩留まり向上に寄与することができる。
以下、本発明の実施の形態について図面を参照して説明する。
(1)実施の形態
図1に、本発明の実施の形態によるナノインプリント法を用いたパターン形成方法において用いるモールド1の縦断面構造を示す。図2に図1の下面図を示す。ここで、図1は図2においてA−A線に沿う縦断面図に相当する。
モールド1は、図1の縦断面図における右の端部に凸部領域11、左側に凸部領域12を有する。凸部領域11、12の間に、所定の間隔aを有する高さの低い掘り込まれた領域14、15を空けて、パターンが形成されたパターン領域13を有し、さらに左側の端部に、領域14、15と同様に高さが低く掘り込まれた領域16を有する。
それぞれの領域11〜16は、図2に示されるような位置関係に配置されている。モールド1のほぼ中央部分にパターン領域13が配置され、その周囲に高さの低い領域14、15が設けられている。領域14、15を囲むように、凸部領域11、12が配置され、領域16が四隅のうちの一隅においてL字形に配置されている。さらに、その隅と対角に位置する他の一隅において、領域11がL字形に配置されている。
後述するように、高さが低く掘り込まれた領域14、15、16は、インプリントした後、インプリント材が厚く残る領域となる。本実施の形態では、インプリントを行う際に、隣接するショット間において端部が重複することでインプリント材がその重複領域に残存する点に特徴があり、領域16はこの点を考慮して掘り込まれた形状を有する。
このようなモールドを用いてインプリント法により所望のパターンを形成する手順について説明する。
図3に示されたように、被加工基板としての半導体基板21上にモールドを用いてエッチング用のマスクを形成する。ここで、半導体基板21上において複数のショットにより半導体チップが複数形成される。ショット間の境界領域はダイシング領域に相当し、位置合わせマークや各種モニタパターン等の下地パターン22が形成されている。
先ず、図3に示されたように第1回目のショットとして、半導体基板21上の当該ショットに対応する領域上に、パターン転写層に相当するインプリント材20が供給され、その上からモールド1が載置される。
インプリント材を供給する際には、インプリント材が薄く残る領域、例えば図3においてモールド1の右側の凸部領域11近傍では、インプリント材が厚く残る左側の領域16よりも供給量が少なくするように制御する。これにより、凸部領域11の近傍ではインプリント材の供給量が過剰とならず、凸部領域11の端面からはみ出す事態が回避される。
モールド1を離型した後、図4に示されたように、図中右側に隣接した領域へ移動する。第2回目のショットとして、インプリント材が供給され、その上からモールド1が載置される。モールド1を載置する際に、図4に示されるように、第2回目のショットはその左側の領域16と第1回目のショットにおける領域11とが重複するように配置する。その後、モールド1を離型する
図5に示されたように、第1回目、第2回目のショットが重複してインプリントされた領域46は、第2回目のショットにおいて掘り込まれた領域16によりインプリント材20で厚く覆われる。
図6に、半導体基板21上にインプリントを行っていくショットの順番(1)〜(16)及びその配列の一例を示す。このような手順でインプリントを行って得られた半導体基板21上のパターンを図7に示す。各ショット間に領域51が存在するが、この領域における下地パターン22は、上述したように隣接するショットの一部が重複することによりインプリント材20で覆われた状態にある。
このように本実施の形態によれば、半導体基板21における位置合わせマーク等の下地パターン22はインプリント材により表面が保護された状態となる。
これにより、各ショットのつなぎ目の領域に形成された下地パターン22に、エッチング工程等において損傷が加えられてその後の工程に支障をきたす事態が回避され、歩留まりの向上にすることができる。
(2)比較例
図8に比較例によるパターン形成用モールド101の縦断面図、図9にその下面図を示す。モールド101のほぼ中央部分にパターン領域113が形成され、その周囲を囲むように掘り込まれた高さの低い領域114、115が設けられ、さらにその周囲を囲むように凸部領域111、112が形成されている。
図1、図2に示された上記実施の形態によるモールド1と比較し、比較例によるモールド101は、一隅においてL字形に掘り込まれた高さの低い領域16が存在しない点で相違する。
比較例では上記実施の形態と異なり、図10に示されたように、インプリントの際に、隣接するショット間で端部が重複することがないため、各ショット間のつなぎ目はインプリント材が存在しないこととなる。
上記実施の形態において図6を用いて説明した場合と同様のショットの順序及び配列で、比較例によるパターン形成方法により順次インプリントを行って得られたパターンを図11に示す。各ショット間の下地パターン122はインプリント材で覆われておらず、露出した状態にある。
この結果、その後の工程において、例えばエッチングの際にプラズマの照射により下地パターン122が損傷を受けて位置合わせ等の作業に支障をきたし歩留まりが低下することとなる。
これに対し上記実施の形態によれば、インプリント時に隣接するショットの端部が重複するようにインプリントを行うことにより、ショット間に位置する下地パターン122が損傷を受けることが防止される。これにより、位置合わせ等の作業性が確保され、歩留まり向上に寄与することができる。
上述した実施の形態は一例であって本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。
本発明の一実施の形態によるパターン形成用モールドの断面構造を示した縦断面図。 同パターン形成用モールドの平面構造を示した図1の下面図。 上記実施の形態によるパターン形成方法を工程別に示した縦断面図。 上記実施の形態によるパターン形成方法を工程別に示した縦断面図。 上記実施の形態によるパターン形成方法を工程別に示した縦断面図。 上記実施の形態によるパターン形成方法において、半導体基板上にショットを順次行っていく配列を示した説明図。 上記実施の形態によるパターン形成方法により半導体基板上にインプリントが行われた状態を示す平面図。 比較例によるパターン形成用モールドの断面構造を示した縦断面図。 同パターン形成用モールドの平面構造を示した図6の下面図。 同比較例によるパターン形成方法における一工程に示した縦断面図。 同比較例によるパターン形成方法により半導体基板上にインプリントが行われた状態を示す平面図。
符号の説明
1 モールド
11、12 凸部領域
13 パターン領域

Claims (4)

  1. 所定のパターンを有するパターン形成用モールドを、ショット毎に被加工基板上のインプリント材に接触させて、前記パターンを順次転写するパターン形成方法であって、
    前記パターン形成用モールドは、
    四方形を有し、一表面において、前記パターンが形成されたパターン領域と、その周囲を囲む周辺領域とが設けられ、
    前記周辺領域は、前記パターン領域の最大高さと同一の高さを有する第1の領域と、前記第1の領域より高さが低い第2の領域とを有し、
    前記第2の領域は、少なくとも、前記四方形における一隅においてL字形状に配置されており、前記第1の領域は、少なくとも、前記一隅の対角に位置する他の一隅においてL字形状に配置されており、
    前記パターンを順次転写する際に、隣接する二つのショットにおいて、一方のショットにより前記パターンを転写する時に存在した前記第1の領域と、他方のショットにより前記パターンを転写する時に存在した前記第2の領域とが重複するように前記パターン形成用モールドが配置されることを特徴とするパターン形成方法。
  2. 前記インプリント材は、前記被加工基板上において、前記モールドの前記第2の領域が接触する部分は、前記第1の領域が接触する部分よりも厚く塗布されることを特徴とする請求項1記載のパターン形成方法。
  3. 前記被加工基板において、前記隣接する二つのショットにおいて、前記一方のショットにより前記パターンを転写する時に存在した前記第1の領域と、前記他方のショットにより前記パターンを転写する時に存在した前記第2の領域とが重複する領域には、下地パターンが形成されていることを特徴とする請求項1又は2記載のパターン形成方法。
  4. ショット毎に被加工基板上のインプリント材に接触させて所定のパターンを順次転写するためのパターン形成用モールドであって、
    四方形を有し、一表面において、前記パターンが形成されたパターン領域と、その周囲を囲む周辺領域とが設けられ、
    前記周辺領域は、前記パターン領域の最大高さと同一の高さを有する第1の領域と、前記第1の領域より高さが低い第2の領域とを有し、
    前記第2の領域は、前記四方形における一隅においてL字形状に配置されていることを特徴とするパターン形成用モールド。
JP2007016816A 2007-01-26 2007-01-26 パターン形成方法及びパターン形成用モールド Expired - Fee Related JP4922774B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007016816A JP4922774B2 (ja) 2007-01-26 2007-01-26 パターン形成方法及びパターン形成用モールド
US12/018,490 US7854604B2 (en) 2007-01-26 2008-01-23 Semiconductor device fabrication method and pattern formation mold
US12/926,359 US8282868B2 (en) 2007-01-26 2010-11-12 Semiconductor device fabrication method and pattern formation mold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016816A JP4922774B2 (ja) 2007-01-26 2007-01-26 パターン形成方法及びパターン形成用モールド

Publications (2)

Publication Number Publication Date
JP2008183732A JP2008183732A (ja) 2008-08-14
JP4922774B2 true JP4922774B2 (ja) 2012-04-25

Family

ID=39727082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016816A Expired - Fee Related JP4922774B2 (ja) 2007-01-26 2007-01-26 パターン形成方法及びパターン形成用モールド

Country Status (2)

Country Link
US (2) US7854604B2 (ja)
JP (1) JP4922774B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5570688B2 (ja) * 2007-06-28 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 微細レジストパターン形成方法及びナノインプリントモールド構造
JP2009182075A (ja) * 2008-01-30 2009-08-13 Canon Inc インプリントによる構造体の製造方法
US8206895B2 (en) * 2008-07-24 2012-06-26 Kabushiki Kaisha Toshiba Method for forming pattern and method for manufacturing semiconductor device
JP4660581B2 (ja) 2008-09-19 2011-03-30 株式会社東芝 パターン形成方法
MX340857B (es) * 2008-12-05 2016-07-28 Liquidia Tech Inc Metodo para producir materiales modelados.
NL2004265A (en) * 2009-04-01 2010-10-04 Asml Netherlands Bv Imprint lithography apparatus and method.
JP5377053B2 (ja) * 2009-04-17 2013-12-25 株式会社東芝 テンプレート及びその製造方法、並びにパターン形成方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
US20110031650A1 (en) * 2009-08-04 2011-02-10 Molecular Imprints, Inc. Adjacent Field Alignment
JP4823346B2 (ja) * 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
JP2012114157A (ja) 2010-11-22 2012-06-14 Toshiba Corp ドロップレシピ作成方法およびデータベース作成方法
WO2012172755A1 (ja) * 2011-06-16 2012-12-20 パナソニック株式会社 シートおよびモールドならびにその製造方法
JP5462903B2 (ja) 2012-03-23 2014-04-02 株式会社東芝 滴状体配置方法、パターン形成方法、滴状体配置プログラム、滴状体配置装置、およびテンプレートのパターンの設計方法
JP6105214B2 (ja) * 2012-06-07 2017-03-29 旭化成株式会社 微細凹凸構造を表面に有する基材の製造方法
JP6460672B2 (ja) * 2013-09-18 2019-01-30 キヤノン株式会社 膜の製造方法、光学部品の製造方法、回路基板の製造方法及び電子部品の製造方法
KR102241025B1 (ko) * 2013-12-10 2021-04-16 캐논 나노테크놀로지즈 인코퍼레이티드 임프린트 리소그래피 주형 및 제로-갭 임프린팅 방법
JP2016225433A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 モールド、インプリント方法、インプリント装置および物品の製造方法
TWI664747B (zh) * 2017-03-27 2019-07-01 英屬開曼群島商錼創科技股份有限公司 圖案化基板與發光二極體晶圓
US11194247B2 (en) 2018-01-31 2021-12-07 Canon Kabushiki Kaisha Extrusion control by capillary force reduction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219667C2 (de) * 1992-06-16 1994-12-01 Kernforschungsz Karlsruhe Werkzeug und Verfahren zur Herstellung einer mikrostrukturierten Kunststoffschicht
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
EP1072954A3 (en) * 1999-07-28 2002-05-22 Lucent Technologies Inc. Lithographic process for device fabrication
US6696220B2 (en) * 2000-10-12 2004-02-24 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro-and nano-imprint lithography
JP2003077807A (ja) 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法
US7883832B2 (en) * 2005-01-04 2011-02-08 International Business Machines Corporation Method and apparatus for direct referencing of top surface of workpiece during imprint lithography
US7418902B2 (en) 2005-05-31 2008-09-02 Asml Netherlands B.V. Imprint lithography including alignment
US8202075B2 (en) 2005-08-12 2012-06-19 Canon Kabushiki Kaisha Imprint apparatus and imprint method
US8011916B2 (en) 2005-09-06 2011-09-06 Canon Kabushiki Kaisha Mold, imprint apparatus, and process for producing structure
JP5213335B2 (ja) * 2006-02-01 2013-06-19 キヤノン株式会社 インプリント用モールド、該モールドによる構造体の製造方法

Also Published As

Publication number Publication date
US20110065254A1 (en) 2011-03-17
JP2008183732A (ja) 2008-08-14
US20080214010A1 (en) 2008-09-04
US7854604B2 (en) 2010-12-21
US8282868B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
JP4922774B2 (ja) パターン形成方法及びパターン形成用モールド
JP4792096B2 (ja) テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。
JP5377053B2 (ja) テンプレート及びその製造方法、並びにパターン形成方法
JP5197342B2 (ja) インプリントによる基板の加工方法
US7767129B2 (en) Imprint templates for imprint lithography, and methods of patterning a plurality of substrates
US8476170B2 (en) Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template
JP5703600B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
JP2006245072A (ja) パターン転写用モールドおよび転写装置
JP2011066238A (ja) パターン形成用テンプレートの作製方法
JP2012049370A (ja) インプリント装置
JP2007027361A (ja) インプリント用モールド
JP2009182075A (ja) インプリントによる構造体の製造方法
US20110315077A1 (en) Template, manufacturing method, and processing method
KR20110093654A (ko) 패턴 형성 방법
JP6338938B2 (ja) テンプレートとその製造方法およびインプリント方法
JP2017092396A (ja) インプリント装置、及び物品の製造方法
US20110012297A1 (en) Pattern transfer method
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
US9586343B2 (en) Method for producing nanoimprint mold
JP2015138928A (ja) インプリント用モールドの製造方法
JP2015079915A (ja) 半導体装置の製造方法およびリソグラフィ用テンプレート
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP2015092599A (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
JP6036865B2 (ja) インプリント用モールド
JP6156013B2 (ja) インプリントモールドの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R151 Written notification of patent or utility model registration

Ref document number: 4922774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees