JP6136721B2 - パターン形成方法及びインプリントモールドの製造方法 - Google Patents

Description

本発明は、パターン形成方法及びそれを利用したインプリントモールドの製造方法に関する。

微細加工技術としてのナノインプリント技術は、基材の表面に微細凹凸パターンが形成されてなる型部材（インプリントモールド）を用い、当該微細凹凸パターンをインプリント樹脂等の被加工物に転写することで微細凹凸パターンを等倍転写するパターン形成技術である（特許文献１参照）。特に、半導体デバイスにおける配線パターン等のさらなる微細化の進行等に伴い、半導体デバイスの製造プロセス等においてナノインプリント技術が益々注目されている。

かかるナノインプリント技術にて用いられるインプリントモールドにおいては、半導体デバイスにおける配線パターン等を作製するための微細凹凸パターン（メインパターン）がパターン形成面に形成されている。そして、一般に、そのパターン形成面には、インプリントモールドの剥離容易性や上記メインパターンへのインプリント樹脂等の充填、インプリント処理時におけるインプリントモールドと半導体基板等の被転写基板との位置合わせ等を目的として、当該メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）も形成されている。このインプリントモールドを用いたナノインプリントにより製造される半導体デバイスの微細化が進行するのに伴い、現在、インプリントモールドにおけるメインパターンの寸法も数十ｎｍ以下程度にまで微細化されてきている。

そして、半導体デバイスの微細化のさらなる進行に伴い、インプリントモールドにおけるメインパターンの寸法もさらに微細化される方向で技術開発がなされる中、微細な寸法のメインパターンと、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等とがパターン形成面内に形成されてなるインプリントモールドを製造する方法として、いわゆる側壁プロセスにより形成された側壁パターンを用いてインプリントモールド用基材を加工する方法が提案されている（特許文献２参照）。

米国特許第５，７７２，９０５号 特許第４８２５８９１号公報

特許文献２に開示されているインプリントモールドの製造方法においては、まず、インプリントモールド用基材（石英基板等）上にハードマスク層（金属クロム膜等）及びコア層（酸化シリコン膜等）をこの順に積層し、後に側壁パターンの芯材を形成するための第１レジストパターンをコア層上に形成する。

次に、第１レジストパターンをマスクとしてコア層をエッチングしてコア層パターンを形成し、当該コア層パターンをスリミングして芯材を形成し、芯材の側壁に側壁パターンを形成する。

続いて、微細な寸法のメインパターンを形成する領域以外の領域（ダミーパターンやアライメントマーク等を形成する領域）に位置する芯材を残存させるように第２レジストパターンを形成し、その後、微細な寸法のメインパターンを形成する領域の芯材のみをエッチングにより除去する。このようにして、微細な寸法のメインパターンを形成する領域には、芯材が除去された側壁パターンが残存し、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等を形成する領域には、芯材の除去されていない側壁パターンが残存する。

そして、芯材が除去された側壁パターン及び芯材の除去されていない側壁パターンをマスクとしてハードマスク層をエッチングし、それにより形成されたハードマスクパターンをマスクとしてインプリントモールド用基材をエッチングする。これにより、微細な寸法の微細凹凸パターン（メインパターン）と、当該微細凹凸パターン（メインパターン）よりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を有するインプリントモールドを製造することができる。

上述した特許文献２に開示されているインプリントモールドの製造方法のように、いわゆる側壁プロセスにより形成された側壁パターンをマスクとしてハードマスク層をエッチングすることで、それにより形成されるハードマスクパターンの寸法が側壁パターンの寸法に依存することとなる。そして、側壁パターンの寸法は、当該側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等のＣＶＤ法、スパッタリング法等による成膜厚さに依存するため、寸法制御性が極めて高い。すなわち、側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等の成膜厚さを、インプリントモールドにおける微細凹凸パターン（メインパターン）の設計寸法と一致させることで、設計寸法に忠実な微細凹凸パターン（メインパターン）を有するインプリントモールドを製造することができる。

一方で、特許文献２に開示されている方法では、同一パターン形成面内にメインパターンとともに、メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を形成するために、側壁パターンの形成された芯材を一部残存させ、当該芯材と側壁パターンとを、ハードマスク層をエッチングする際のマスクパターンとして用いる。そして、一部の芯材を残存させるために、当該芯材と側壁パターンとを共に覆う第２レジストパターンを形成する。これにより、ハードマスク層をエッチングする際のマスクとして用いられる、寸法の異なるパターン（芯材が除去された側壁パターン及び芯材の除去されていない側壁パターン）を同一パターン形成面内に形成し、同一パターン形成面内に寸法の異なる微細凹凸パターンを形成している。

しかしながら、側壁パターンや芯材の寸法が極めて微細であることで、第２レジストパターンを形成する際のリソグラフィー処理における未硬化のレジスト膜を除去する現像工程、リンス工程及び乾燥工程の一連のウェットプロセスの過程において、現像液やリンス液による表面張力が側壁パターンに作用する。これにより、第２レジストパターンにより覆われていない側壁パターンの倒れ、破損等が生じるおそれがある。

また、ハードマスク層を構成する金属クロム膜等と芯材や側壁パターンを構成するシリコン酸化膜等とは、それらの界面で強固な結合が形成されるわけではなく、特に芯材や側壁パターンのアスペクト比が大きいと、上記ウェットプロセスにおいて芯材や側壁パターンの剥がれ、形状変化等が生じるおそれがある。

このようにして、側壁パターンの倒れ、破損、剥がれ、形状変化等が生じてしまうと、微細な寸法の微細凹凸パターン（メインパターン）を形成することができなくなり、インプリントモールドの製造歩留まりが低下してしまうという問題が生じる。

上記課題に鑑みて、本発明は、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを高い歩留まりで形成するパターン形成方法、並びにそれを利用したインプリントモールドの製造方法及び半導体製造方法を提供することを目的とする。

上記課題を解決するために、本発明は、第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンを被加工材の一の面上に形成するパターン形成方法であって、前記被加工材の一の面における前記第１微細パターンの形成される第１パターン領域上に、第１レジスト材料からなり、前記第１微細パターンに対応する第１レジストパターンを形成する第１レジストパターン形成工程と、少なくとも、前記被加工材の一の面における前記第２微細パターンの形成される第２パターン領域上に、第２レジスト材料からなる第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２レジストパターンの側壁に沿って、前記第２微細パターンに対応する側壁パターンを形成する側壁パターン形成工程と、前記第２レジストパターンをアッシングにより除去し、前記側壁パターン及び前記第１レジストパターンを残存させる第２レジストパターン除去工程と、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材をエッチングするエッチング工程とを含み、前記第１レジスト材料は、前記第２レジストパターン除去工程における前記第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料であることを特徴とするパターン形成方法を提供する（発明１）。

上記発明（発明１）によれば、第２微細パターンに対応する側壁パターンを形成する際に芯材として用いられる第２レジストパターンはアッシングにより除去されるが、そのときに第１微細パターンに対応する第１レジストパターンは、アッシングレートの差によって被加工材上に残存する。すなわち、第２レジストパターンを除去した後、被加工材上に第１微細パターンに対応する第１レジストパターン及び第２微細パターンに対応する側壁パターンを残存させることができる。よって、それらをマスクとして被加工材をエッチングすることで、同一面（パターン形成面）内に寸法の異なる微細パターン（第１微細パターン及び第２微細パターン）を高い歩留まりで形成することができる。

上記発明（発明１）においては、前記第１レジスト材料が、ハイドロシルセスキオキサンを含むレジスト材料であるのが好ましい（発明２）。かかる発明（発明２）によれば、アッシング耐性に優れたハイドロシルセスキオキサンを含むレジスト材料を第１レジスト材料として用いることで、第２レジストパターン除去工程におけるアッシング処理にて、第１レジストパターンを十分に残存させることができる。よって、同一面（パターン形成面）内に寸法の異なる微細パターンを高い歩留まりで形成することができる。

上記発明（発明１，２）においては、前記エッチング工程は、ドライエッチングにより行われるのが好ましい（発明３）。被加工材上に形成された側壁パターンは、ウェットプロセスに曝されることでダメージを受け易い。側壁パターンがダメージを受けてしまうと、それをマスクとして形成される第２微細パターンの精度が低下してしまうおそれがある。しかしながら、上記発明（発明３）のように、側壁パターンを形成した後、ドライプロセスにより第１微細パターン及び第２微細パターンが形成されることで、側壁パターンがダメージを受けることがないため、高精度に第２微細パターンを形成することができる。

上記発明（発明１〜３）においては、前記第１微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法以上の寸法であり、前記第２微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法未満の寸法であるのが好ましい（発明４）。

上記発明（発明１〜４）において、前記被加工材は、第１被加工材と、前記第１被加工材の一の面上に設けられてなる第２被加工材とを有し、前記エッチング工程は、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記第２被加工材をエッチングして、前記第１被加工材をエッチングするためのマスクとして使用可能なマスクパターンを形成する第１エッチング工程と、前記マスクパターンをマスクとして用いて前記第１被加工材をエッチングして前記第１被加工材上に前記第１微細パターン及び前記第２微細パターンを形成する第２エッチング工程とを含むのが好ましい（発明５）。

また、本発明は、インプリントモールド用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなるインプリントモールドを製造する方法であって、上記発明（発明５）に係るパターン形成方法を含み、前記第１エッチング工程において前記第２被加工材としてのハードマスク層をエッチングして前記マスクパターンとしてのハードマスクパターンを形成し、前記第２エッチング工程において前記第１被加工材としてのインプリントモールド用基材の一の面に前記第１微細パターン及び前記第２微細パターンを形成することを特徴とするインプリントモールドの製造方法を提供する（発明６）。

さらに、本発明は、半導体用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなる半導体を製造する方法であって、上記発明（発明１〜５）に係るパターン形成方法を含み、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材としての前記半導体用基材をエッチングすることを特徴とする半導体製造方法を提供する（発明７）。

本発明によれば、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを高い歩留まりで形成するパターン形成方法、並びにそれを利用したインプリントモールドの製造方法及び半導体製造方法を提供することができる。

図１は、本発明の実施形態により製造されるインプリントモールドの概略構成例を示す断面図である。 図２は、本発明の一実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。 図３（ａ）は、本発明の一実施形態に係るインプリントモールドの製造方法において形成される閉ループ構造を示す平面図であり、図３（ｂ）は、図３（ａ）におけるＡ−Ａ線断面図である。 図４は、本発明の一実施形態における閉ループ除去工程を平面図にて示す工程フロー図である。 図５は、図４に示す閉ループ除去工程を断面図（Ｂ−Ｂ線断面図）にて示す工程フロー図である。 図６は、本発明の他の実施形態に係るインプリントモールドの製造方法における一部の工程（芯材形成工程〜第２レジストパターン除去工程）を断面図にて示すフロー図である。

本発明の実施の形態について、図面を参照しながら説明する。なお、本発明の一実施形態としてインプリントモールドの製造方法を例に挙げて説明するが、本発明はこの態様に限定されるものではない。

〔インプリントモールド〕
まずは、本実施形態に係るインプリントモールドの製造方法により製造されるインプリントモールドの概略構成を説明する。図１は、本実施形態により製造されるインプリントモールドの概略構成例を示す断面図である。

図１に示すように、本実施形態におけるインプリントモールド１は、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン；以下「小パターン」という場合がある。）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（上記メインパターンよりも寸法の大きい配線パターン等を作製するためのメインパターン，ダミーパターン，アライメントマーク等；以下「大パターン」という場合がある。）１２とを有する。なお、微細凹凸パターン１１，１２の形状等は特に限定されるものではない。

大パターン１２は、インプリントモールド１のパターン形成面１３内の大パターン領域１２ａに形成されており、小パターン１１は、インプリントモールド１のパターン形成面１３内の小パターン領域１１ａに形成されている。すなわち、両微細凹凸パターン１１，１２は、同一面内に形成されている。

小パターン１１の寸法は、一般のリソグラフィー（電子線リソグラフィー、ＵＶリソグラフィー等）によってレジストパターンの形成が困難又は不能な程度の寸法（リソグラフィーの解像限界（限界露光線幅）未満の寸法）であって、例えば５〜３０ｎｍ程度である。一方、大パターン１２の寸法は、一般のリソグラフィーによってレジストパターンの形成が可能な程度の寸法であって、例えば５０〜３００ｎｍ程度である。

このような構成を有するインプリントモールド１を製造する方法について、以下詳細に説明する。

〔インプリントモールドの製造方法〕
図２は、本実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。

（第１レジストパターン形成工程）
図２に示すように、本実施形態に係るインプリントモールドの製造方法においては、まず、ハードマスク層２１が一の面２０ａに設けられているインプリントモールド基材２０を用意し、インプリントモールド１における大パターン領域（大パターン１２の形成される領域）１２ａの上層に位置するハードマスク層２１上に第１レジストパターン２２を形成する（第１レジストパターン形成工程，図２（ａ））。

インプリントモールド基材２０としては、インプリントモールド１の用途（光インプリント用、熱インプリント用等の用途）に応じて適宜選択され得るものであり、インプリントモールドを製造する際に一般的に用いられている基板（例えば、石英ガラス、ソーダガラス、蛍石、フッ化カルシウム基板、フッ化マグネシウム基板、アクリルガラス等のガラス基板、ポリカーボネート基板、ポリプロピレン基板、ポリエチレン基板等の樹脂基板、これらのうちから任意に選択された２以上の基板を積層してなる積層基板等の透明基板；ニッケル基板、チタン基板、アルミニウム基板等の金属基板；シリコン基板、窒化ガリウム基板等の半導体基板等）を用いることができる。インプリントモールド基材２０の厚さは、基板の強度、取り扱い適性等を考慮し、例えば、３００μｍ〜１０ｍｍ程度の範囲で適宜設定され得る。なお、本実施形態において「透明」とは、波長３００〜４５０ｎｍの光線の透過率が８５％以上であることを意味し、好ましくは９０％以上、特に好ましくは９５％以上である。

ハードマスク層２１を構成する材料としては、例えば、クロム、チタン、タンタル、珪素、アルミニウム等の金属；窒化クロム、酸化クロム、酸窒化クロム等のクロム系化合物、酸化タンタル、酸窒化タンタル、酸化硼化タンタル、酸窒化硼化タンタル等のタンタル化合物、窒化チタン、窒化珪素、酸窒化珪素等を単独で、又は任意に選択した２種以上を組み合わせて用いることができる。

ハードマスク層２１は、後述するハードマスクパターン形成工程（図２（ｇ））にてパターニングされた上で、インプリントモールド基材２０をエッチングする際のマスクとして用いられるものである。そのため、インプリントモールド基材２０の種類に応じたエッチング選択比等を考慮して、ハードマスク層２１の構成材料を選択するのが好ましい。例えば、インプリントモールド基材２０が石英ガラスである場合、ハードマスク層２１として金属クロム膜等が好適に選択され得る。

なお、ハードマスク層２１の厚さは、インプリントモールド基材２０の種類に応じたエッチング選択比、インプリントモールド１における小パターン１１及び大パターン１２の高さ（深さ）等を考慮して適宜設定される。例えば、インプリントモールド基材２０が石英ガラスであって、ハードマスク層２１が金属クロム膜である場合、ハードマスク層２１の厚さは、３〜１０ｎｍ程度である。

第１レジストパターン２２を構成する第１レジスト材料は、従来公知のエネルギー線感応型レジスト材料（例えば、電子線感応型レジスト材料、紫外線感応型レジスト材料等）等であって、後述する第２レジストパターン除去工程（図２（ｆ）参照）のアッシング条件において、所定のアッシングレートを有する材料である。具体的には、後述する第２レジストパターン形成工程（図２（ｂ）参照）にて形成される第２レジストパターン２３を構成する第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料である。好適には、第１レジスト材料として、ハイドロシルセスキオキサン、ヘキサペンチルオキシトリフェニレン、ハフニウムやその他金属錯体を含むレジスト材料を用いる。ハイドロシルセスキオキサンを含むレジスト材料は、極めて低いアッシングレートを有する材料であるため、第２レジスト材料の選択の幅を広げることができる。

第１レジスト材料と第２レジスト材料とのアッシングレートの比は、１：２以上であるのが好ましく、１：１０以上であるのがより好ましい。アッシングレートの比が１：２未満であると、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、第１レジストパターン２２を所望の高さで残存させつつ第２レジストパターン２３を除去することが困難となるおそれがある。

第１レジストパターン２２の寸法は、大パターン１２の寸法に応じて適宜設定され得る。また、第１レジストパターン２２は、大パターン１２に対応するハードマスクパターン２７を形成するためのエッチングマスクとしての役割を果たすものである。そのため、第１レジストパターン２２のアスペクト比は、ハードマスク層２１の厚さやその構成材料等に基づくハードマスク層２１との間のエッチング選択比や、第１レジスト材料のアッシングレート等を考慮して適宜設定され得る。

第１レジストパターン２２を形成する方法は、特に限定されるものではなく、例えば、電子線リソグラフィー法やフォトリソグラフィー法等により第１レジストパターン２２を形成してもよいし、インクジェット法等により大パターン領域１２ａの上層に位置するハードマスク層２１上に第１レジスト材料の液滴を滴下し、そのまま硬化させることで第１レジストパターン２２を形成してもよい。

（第２レジストパターン形成工程）
次に、インプリントモールド１における小パターン領域（小パターン１１の形成される領域）１１ａの上層に位置するハードマスク層２１上に、後述する芯材２４としての役割を果たす第２レジストパターン２３を形成するとともに、第１レジストパターン２２を覆う第２レジストパターン２３を形成する（第２レジストパターン形成工程，図２（ｂ））。なお、第１レジストパターン２２を覆う第２レジストパターン２３は、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、第１レジストパターン２２を保護する役割を果たす。

第２レジストパターン２３を構成する第２レジスト材料は、従来公知のエネルギー線感応型レジスト材料（例えば、電子線感応型レジスト材料、紫外線感応型レジスト材料等）等であって、後述する第２レジストパターン除去工程（図２（ｆ）参照）のアッシング条件において、上記第１レジストパターン２２を構成する第１レジスト材料のアッシングレートよりも高いアッシングレートを有する材料である。

後述するように、小パターン領域１１ａの上層に位置するハードマスク層２１上に形成される第２レジストパターン２３は、側壁パターン２６を形成するための芯材２４としての役割を果たす（図２（ｄ），（ｅ）参照）。そして、当該第２レジストパターン２３（芯材２４）がアッシングにより除去されることで、側壁パターン２６のみを残存させることができる（図２（ｆ）参照）。このとき、第１レジストパターン２２及び第２レジストパターン２３のそれぞれを構成する第１レジスト材料及び第２レジスト材料が、上記アッシングレートを有することで、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、大パターン１２に対応する第１レジストパターン２２を残存させつつ、第１レジストパターン２２を覆う第２レジストパターン２３を選択的に除去することができる。このように、第２レジストパターン２３を選択的に除去することで、ハードマスク層２１上に小パターン１１に対応する側壁パターン２６及び大パターン１２に対応する第１レジストパターン２２を残存させることができる（図２（ｆ）参照）。

第２レジストパターン２３を形成する方法は、特に限定されるものではなく、第１レジストパターン２２と同様に、電子線リソグラフィー法やフォトリソグラフィー法等により第２レジストパターン２３を形成してもよいし、第２レジストパターン２３に対応する凹凸パターンを有するインプリントモールドを用いたインプリント処理により、第２レジストパターン２３を形成してもよい。

第２レジストパターン２３は、後述する側壁パターン形成工程（図２（ｅ））により側壁パターン２６を形成するための芯材２４としての役割を果たすものであり、側壁パターン２６は芯材２４の側壁に形成されることから、側壁パターン形成工程（図２（ｅ））後の側壁パターン２６の高さ（厚さ）は、側壁材料膜２５のエッチバック量により、芯材２４の高さ（厚さ）以下となる。

この側壁パターン２６は、後述するハードマスクパターン形成工程（図２（ｇ））においてハードマスク層２１をエッチングするためのエッチングマスクとしての役割を果たす。そのため、側壁パターン２６の高さ（厚さ）は、側壁パターン２６及びハードマスク層２１のそれぞれを構成する材料のエッチング選択比にもよるが、ハードマスク層２１のエッチング処理中に側壁パターン２６が消失しない程度の高さ（厚さ）であることが要求される。

一方で、後述する芯材形成工程（図２（ｃ））において、小パターン領域１１ａの上層に位置するハードマスク層２１上に形成された第２レジストパターン２３をスリミングして芯材２４を形成する場合、芯材２４の高さ（厚さ）は、第２レジストパターン２３の高さ（厚さ）よりも低く（薄く）なる。したがって、第２レジストパターン２３の高さ（厚さ）は、後述する芯材形成工程（図２（ｃ））におけるスリミング量等を考慮し、少なくとも側壁パターン２６に要求される高さ（厚さ）よりも高く（厚く）しておく必要がある。

なお、第１レジストパターン２２を覆う第２レジストパターン２３も同様にスリミングされるため、そのスリミング量等を考慮して、第１レジストパターン２２を覆う第２レジストパターン２３の寸法等を適宜設定しておけばよい。

（芯材形成工程）
次に、第２レジストパターン２３に対しスリミング処理を施して、当該第２レジストパターン２３を細らせた芯材２４を小パターン領域１１ａの上層に位置するハードマスク層２１上に形成する（芯材形成工程，図２（ｃ））。第２レジストパターン２３のスリミング処理は、例えば、ウェットエッチング法、ドライエッチング法、それらの組み合わせ等により実施することができる。

第２レジストパターン２３のスリミング量は、特に限定されるものではなく、適宜設定され得る。本実施形態において、小パターン１１におけるスペース寸法ｐが第２レジストパターン２３のスリミング処理により形成される芯材２４の寸法に依存するため、当該小パターン１１におけるスペース寸法ｐに応じて第２レジストパターン２３のスリミング量を設定すればよい。通常、芯材２４の寸法が第２レジストパターン２３の約半分となるように、スリミング量が設定される。

なお、本実施形態においては、第２レジストパターン２３をスリミングして芯材２４を形成しているが、必ずしも第２レジストパターン２３をスリミングしなければならないわけではなく、例えば、第２レジストパターン２３を芯材２４と略同一寸法で形成可能な場合等、第２レジストパターン２３をスリミングする必要がないような場合、第２レジストパターン２３をスリミングすることなくそのまま芯材２４として用いてもよい。

（側壁材料膜形成工程・側壁パターン形成工程）
続いて、芯材２４及び第２レジストパターン２３を含むハードマスク層２１の全面に、側壁パターン２６を構成する側壁材料膜２５を形成し（側壁材料膜形成工程，図２（ｄ））、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりエッチバックして、芯材２４の側壁に沿って側壁パターン２６を形成する（側壁パターン形成工程，図２（ｅ））。

側壁材料膜２５は、シリコン系材料（シリコン酸化物等）の側壁材料をＡＬＤ法（Atomic layer deposition）、ＣＶＤ法、スパッタリング法等の従来公知の成膜法により堆積させることで形成され得る。本実施形態のように、芯材２４の構成材料としてレジスト材料を用いる場合、より低温で成膜可能であり、かつ原子層レベルで膜厚コントロールが可能なＡＬＤ法により側壁材料膜２５を形成するのが望ましい。

インプリントモールド１における小パターン１１の寸法は、この側壁材料膜２５の成膜厚さに依存するため、側壁材料膜２５の成膜厚さは、小パターン１１の設計寸法に応じて設定され得る。

エッチバックにより形成される側壁パターン２６は、ハードマスク層２１のエッチングマスクとして用いられるものであるため、側壁パターン２６の高さＴ₂₆（インプリントモールド基材２０の厚さ方向における長さ，図２（ｆ）参照）は、ハードマスク層２１に対応したエッチング選択比等を考慮して適宜設定される。例えば、側壁パターン２６を構成する材料としてシリコン系材料を用い、ハードマスク層２１を構成する材料として金属クロムを用いた場合、側壁パターン２６の高さＴ₂₆は、５〜１００ｎｍ程度に設定され得る。

（第２レジストパターン除去工程）
その後、側壁パターン２６が形成された芯材２４及び第１レジストパターン２２を覆う第２レジストパターン２３をアッシング（酸素含有ガスを用いたプラズマアッシング等）により除去する（第２レジストパターン除去工程，図２（ｆ））。これにより、芯材２４及び第２レジストパターン２３が選択的に除去され、ハードマスク層２１上に、小パターン１１に対応する側壁パターン２６及び大パターン１２に対応する第１レジストパターン２２を残存させることができる。

なお、第１レジストパターン２２を構成する第１レジスト材料は、第２レジストパターン除去工程のアッシング条件において、アッシングレートの極めて低い材料であるため、第２レジストパターン２３及び芯材２４を除去するまでの間にほとんどアッシングされない。また、第１レジストパターン２２が第２レジストパターン２３により覆われていることで、第２レジストパターン２３がアッシングされて第１レジストパターン２２が露出するまで、第１レジストパターン２２がアッシングされることがない。すなわち、第２レジストパターン２３が第１レジストパターン２２を保護し、第１レジストパターン２２のアッシングされるタイミングを遅らせることになる。よって、本実施形態においては、第１レジストパターン２２がほとんどアッシングされることなく、大パターン１２に対応するハードマスクパターン２７を形成可能な程度の第１レジストパターン２２をハードマスク層２１上に残存させることができる。

（ハードマスクパターン形成工程）
続いて、側壁パターン２６及び第１レジストパターン２２をマスクとして用いてハードマスク層２１をドライエッチング法によりエッチングし、ハードマスクパターン２７を形成する（ハードマスクパターン形成工程，図２（ｇ））。

（微細凹凸パターン形成工程）
上述のようにして形成されたハードマスクパターン２７をマスクとして用いてインプリントモールド基材２０をエッチングし、インプリントモールド基材２０の同一面内に、小パターン１１及び大パターン１２を同時に形成する（微細凹凸パターン形成工程，図２（ｈ））。

最後に、ハードマスクパターン２７を剥離することで、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等）１２とがパターン形成面１３に形成されてなるインプリントモールド１を製造することができる（図１参照）。

なお、上述した側壁パターン形成工程（図２（ｅ）参照）により形成される側壁パターン２６は、芯材２４及び第２レジストパターン２３の側壁に沿って形成されるため、図３（ａ）及び（ｂ）に示すように、いわゆる閉ループ構造を有する。なお、図３（ａ）は、図２（ｅ）に示す側壁パターン形成工程により形成された側壁パターン２６及び芯材２４を示す平面図であり、図３（ｂ）は図３（ａ）におけるＡ−Ａ線断面図であり、図３（ａ）において理解を容易にするために側壁パターン２６にハッチングを付している。

このように側壁パターン２６が閉ループ構造を有した状態のまま微細凹凸パターン形成工程（図２（ｈ）参照）まで実施すると、製造されるインプリントモールド１に形成される小パターン１１もまた閉ループ構造を有することになる。

したがって、本実施形態に係るインプリントモールドの製造方法においては、閉ループ構造を除去する閉ループ除去工程をさらに含むのが好ましい。閉ループ除去工程を含むことで、閉ループ構造を有しない小パターン１１を形成することができる。

この閉ループ除去工程は、側壁パターン形成工程（図２（ｅ））、第２レジストパターン除去工程（図２（ｆ））及びハードマスクパターン形成工程（図２（ｇ））のうちのいずれかの工程後に行われ得る。

閉ループ除去工程における閉ループ構造の除去方法としては、従来公知の方法を採用することができる。例えば、側壁パターン形成工程（図２（ｅ））後に閉ループ除去工程が行われる場合、まず、図４（ａ）及び図５（ａ）に示す閉ループ構造の側壁パターン２６及び芯材２４の長手方向両端部以外を覆うレジストパターン３１を形成する（図４（ｂ）、図５（ｂ））。次に、当該レジストパターン３１をマスクとしたドライエッチングにより、当該レジストパターン３１の開口部から露出する側壁パターン２６及び芯材２４を除去する（図４（ｃ）、図５（ｃ））。そして、残存するレジストパターン３１を除去することで、閉ループ構造が除去された側壁パターン２６を形成することができる（図４（ｄ）、図５（ｄ））。

上述したような本実施形態に係るインプリントモールドの製造方法においては、大パターン１２に対応する第１レジストパターン２２を構成する第１レジスト材料のアッシングレートが、第２レジストパターン２４を構成する第２レジスト材料のアッシングレートよりも低い。そのため、第２レジストパターン除去工程（図２（ｆ）参照）におけるアッシングにより、小パターン１１に対応する側壁パターン２６とともに、大パターン１２に対応する第１レジストパターン２２をハードマスク層２１上に残存させつつ、第２レジストパターン２３及び芯材２４を選択的に除去することができる。したがって、本実施形態に係るインプリントモールドの製造方法によれば、電子線リソグラフィー等における解像限界未満の寸法の小パターン１１及び電子線リソグラフィー等により形成可能な寸法の大パターン１２が同一パターン形成面（同一面）内に形成されてなるインプリントモールド１を、高い歩留まりで製造することができる。

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

上記実施形態においては、小パターン１１と大パターン１２とを有するインプリントモールド１の製造方法を例に挙げて説明したが、本発明はこのような態様に限定されるものではなく、例えば、半導体用基材の一の面に第１微細パターン（配線パターン等の小パターン）及び当該第１微細パターンよりも寸法の大きい第２微細パターン（小パターンよりも寸法の大きい配線パターン等の大パターン）が形成されてなる半導体を製造する方法であってもよい。この場合において、上記半導体用基材としては、シリコンウェハ等や、シリコンウェハ等の一の面にシリコン酸化膜層、シリコン窒化膜層等が設けられてなるもの等、一般に半導体用基材として用いられているものを例示することができる。また、第１微細パターン及び第２微細パターンは、半導体用基材としてのシリコン基板等に形成されたパターンであってもよいし、当該シリコン基板等の一の面に設けられたシリコン酸化膜層等に形成されたパターンであってもよい。

また、上記実施形態において、第２レジストパターン２３は、側壁パターン２６を形成するための芯材２４としての役割と、第１レジストパターン２２を覆い、第２レジストパターン除去工程（図２（ｆ）参照）において当該第１レジストパターン２２を保護する役割とを果たすが、本発明はこのような態様に限定されるものではない。例えば、図６に示すように、第１レジストパターン２２を覆うことなく、小パターン領域１１ａの上層に位置するハードマスク層２１上に芯材２４（第２レジストパターン２３）を形成してもよい（芯材形成工程，図６（ａ）参照）。

この場合において、図６に示すように、第１レジストパターン２２、芯材２４（第２レジストパターン２３）及びハードマスク層２１を覆う側壁材料膜２５を形成した後（側壁材料膜形成工程，図６（ｂ）参照）、エッチングにより側壁パターン２６を形成すると、第１レジストパターン２２の側壁にも側壁パターン２６が形成される（側壁パターン形成工程，図６（ｃ）参照）。その後、アッシング等により芯材２４（第２レジストパターン２３）を除去すると、第１レジスト材料と第２レジスト材料とのアッシングレートの違いにより、第１レジストパターン２２及び側壁パターン２６がハードマスク層２１上に残存する（第２レジストパターン除去工程，図６（ｄ）参照）。このとき、第１レジストパターン２２も、アッシングにより多少除去されることになるが、第１レジストパターン２２を形成する段階において、第１レジスト材料及び第２レジスト材料のアッシングレートを考慮して第１レジストパターン２２の高さを設定しておけばよい。また、第１レジストパターン２２とその側壁に形成される側壁パターン２６とをマスクとして用い、大パターン１２に対応するハードマスクパターン２７（図２（ｈ）参照）が形成されるため、第１レジストパターン２２の寸法は、大パターン１２の寸法及び側壁材料膜２５の膜厚を考慮して適宜設定され得る。

上記実施形態における閉ループ除去工程にて、閉ループ構造を有する側壁パターン２６の長手方向両端部をエッチングすることで、閉ループ構造を除去しているが、このような態様に限定されるものではない。例えば、一方の端部のみをエッチングして閉ループ構造を除去し、平面視略コの字状又は平面視略Ｕ字状の側壁パターン２６を形成してもよいし、インプリントモールド１の小パターン１１が閉ループ構造である場合には当然に閉ループ構造を除去する必要はない。

上記実施形態において、芯材２４（第２レジストパターン２３）が電子線感応型レジスト材料等の有機レジスト材料により構成されているが、このような態様に限定されるものではなく、エッチング等により選択的に除去可能（ハードマスク層２１のエッチングマスクとして機能し得る側壁パターン２６及び第１レジストパターン２２を残存させるように芯材２４を選択的に除去可能）な材料である限り、上記有機レジスト材料以外の材料（例えば、ポリシリコン、酸化膜、窒化膜、炭素含有膜又は金属膜）により構成されていてもよい。

以下、実施例を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例に何ら限定されるものではない。

〔実施例１〕
厚さ５ｎｍのＣｒからなるハードマスク層２１が一の面２０ａに設けられているインプリントモールド基材２０としての石英基板を用意し、ハイドロシルセスキオキサンを含む電子線感応型レジスト（第１レジスト材料，製品名：ＨＳＱ，東レ・ダウコーニング社製）をハードマスク層２１上に塗布し、電子線描画装置を用いて第１レジストパターン２２（高さ：５０ｎｍ）を形成した（第１レジストパターン形成工程，図２（ａ））。

次に、ハードマスク層２１及び第１レジストパターン２２を覆うように電子線感応型レジスト（ＺＥＰ５２０Ａ，日本ゼオン社製）を塗布し、電子線描画装置を用いて第２レジストパターン２３（小パターン領域１１ａに形成した第２レジストパターン２３の寸法：３０ｎｍ、高さ：６０ｎｍ）を形成した（第２レジストパターン形成工程，図２（ｂ））。そして、第２レジストパターン２３に対しスリミング処理を施して、第２レジストパターン２３を細らせてなる芯材２４（寸法：１５ｎｍ，高さ：５２ｎｍ）を小パターン領域１１ａに形成した（芯材形成工程，図２（ｃ））。

続いて、第１レジストパターン２２を覆う第２レジストパターン２３及び芯材２４を含むハードマスク層２１の全面に、ＳｉＯ₂からなる側壁材料膜２５（厚さ：１５ｎｍ）をＡＬＤ法により形成し（側壁材料膜形成工程，図２（ｄ））、エッチングガス（ＣＨＦ₃＋ＣＦ₄）を用いたＲＩＥ（Reactive Ion Etching）によりエッチバックして、第１レジストパターン２２を覆う第２レジストパターン２３及び芯材２４の側壁に側壁パターン２６を形成した（側壁パターン形成工程，図２（ｅ））。

その後、酸素含有ガスを用いたプラズマアッシングにより第２レジストパターン２３及び芯材２４を選択的に除去し、ハードマスク層２１上に第１レジストパターン２２及び側壁パターン２６を残存させた（芯材除去工程，図２（ｆ））。

続いて、第１レジストパターン２２及び側壁パターン２６をマスクとして用いてハードマスク層２１をドライエッチング（エッチングガス：Ｃｌ₂＋Ｏ₂）し、残存する第１レジストパターン２２及び側壁パターン２６を除去して、ハードマスクパターン２７を形成した（ハードマスクパターン形成工程，図２（ｇ））。

上述のようにして形成されたハードマスクパターン２７をマスクとして用いて石英基板２０をエッチングし、石英基板２０の一の面２０ａに小パターン１１（寸法：１５ｎｍ）及び大パターン１２（寸法：１００ｎｍ）を同時に形成した（微細凹凸パターン形成工程，図２（ｈ））。

最後に、ハードマスクパターン２７を剥離した。これにより、同一面（パターン形成面）内に寸法の異なる微細凹凸パターン（小パターン１１及び大パターン１２）を有するインプリントモールド１を製造することができた。

このように、上述したインプリントモールドの製造方法によれば、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを有するインプリントモールドを高い歩留まりで製造することができる、という効果を奏する。

本発明は、半導体デバイスの製造過程において半導体基板等に微細凹凸パターンを形成するためのナノインプリント工程にて用いられるインプリントモールドを製造する方法や、半導体デバイス等を製造する方法として有用である。

１…インプリントモールド
１１…微細凹凸パターン（小パターン，第２微細パターン）
１２…微細凹凸パターン（大パターン，第１微細パターン）
１１ａ…小パターン領域
１２ａ…大パターン領域
２０…インプリントモールド基材（被加工材）
２１…ハードマスク層
２２…第１レジストパターン
２３…第２レジストパターン
２４…芯材
２５…側壁材料膜
２６…側壁パターン
２７…ハードマスクパターン

Claims (7)

1. 第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンを被加工材の一の面上に形成するパターン形成方法であって、
   前記被加工材の一の面における前記第１微細パターンの形成される第１パターン領域上に、第１レジスト材料からなり、前記第１微細パターンに対応する第１レジストパターンを形成する第１レジストパターン形成工程と、
   少なくとも、前記被加工材の一の面における前記第２微細パターンの形成される第２パターン領域上に、第２レジスト材料からなる第２レジストパターンを形成する第２レジストパターン形成工程と、
   前記第２レジストパターンの側壁に沿って、前記第２微細パターンに対応する側壁パターンを形成する側壁パターン形成工程と、
   前記第２レジストパターンをアッシングにより除去し、前記側壁パターン及び前記第１レジストパターンを残存させる第２レジストパターン除去工程と、
   前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材をエッチングするエッチング工程と
   を含み、
   前記第１レジスト材料は、前記第２レジストパターン除去工程における前記第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料であることを特徴とするパターン形成方法。
2. 前記第１レジスト材料が、ハイドロシルセスキオキサンを含むレジスト材料であることを特徴とする請求項１に記載のパターン形成方法。
3. 前記エッチング工程は、ドライエッチングにより行われることを特徴とする請求項１又は２に記載のパターン形成方法。
4. 前記第１微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法以上の寸法であり、前記第２微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法未満の寸法であることを特徴とする請求項１〜３のいずれかに記載のパターン形成方法。
5. 前記被加工材は、第１被加工材と、前記第１被加工材の一の面上に設けられてなる第２被加工材とを有し、
   前記エッチング工程は、
   前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記第２被加工材をエッチングして、前記第１被加工材をエッチングするためのマスクとして使用可能なマスクパターンを形成する第１エッチング工程と、
   前記マスクパターンをマスクとして用いて前記第１被加工材をエッチングして前記第１被加工材上に前記第１微細パターン及び前記第２微細パターンを形成する第２エッチング工程と
   を含むことを特徴とする請求項１〜４のいずれかに記載のパターン形成方法。
6. インプリントモールド用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなるインプリントモールドを製造する方法であって、
   請求項５に記載のパターン形成方法を含み、
   前記第１エッチング工程において前記第２被加工材としてのハードマスク層をエッチングして前記マスクパターンとしてのハードマスクパターンを形成し、前記第２エッチング工程において前記第１被加工材としてのインプリントモールド用基材の一の面に前記第１微細パターン及び前記第２微細パターンを形成することを特徴とするインプリントモールドの製造方法。
7. 半導体用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなる半導体を製造する方法であって、
   請求項１〜５のいずれかに記載のパターン形成方法を含み、
   前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材としての前記半導体用基材をエッチングすることを特徴とする半導体製造方法。

Images