JP2014053535A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2014053535A JP2014053535A JP2012198344A JP2012198344A JP2014053535A JP 2014053535 A JP2014053535 A JP 2014053535A JP 2012198344 A JP2012198344 A JP 2012198344A JP 2012198344 A JP2012198344 A JP 2012198344A JP 2014053535 A JP2014053535 A JP 2014053535A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- region
- mask
- core material
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】 第1領域と第2領域とを備える基材を準備する工程と、第1領域に有機材料を含む芯材パターンを形成する工程と、第1領域と第2領域に芯材パターンを覆う第1マスクを形成する工程と、第1マスク上にネガ型レジストを塗布してレジスト層を形成し、第2領域の所定領域のレジスト層に化学線を照射して第2マスクを形成する工程と、第2マスクを介して第1領域と第2領域の第1マスクをエッチングし、芯材パターンの側壁上と、第2マスク下に第1マスクが残存するように第1マスクの一部を除去する工程と、芯材パターンを除去し、第1領域に側壁パターンを形成する工程と、側壁パターン及び第2マスク下に存在していた第1マスクを介して基材をエッチングして、第1領域に第1の凹凸パターンと、第2領域に第2の凹凸パターンとを形成する工程とを有する。
【選択図】図2
Description
第1領域Xと第2領域Yとを備える基材101を準備する。第1領域Xは、後述するように第1の凹凸パターンが形成される領域である。第2領域Yは、後述するように第2の凹凸パターンが形成される領域である。第2の凹凸パターンは、典型的には、第1の凹凸パターンよりも寸法が大きいパターンである。例えば、第1の凹凸パターンにはメインパターンが含まれ、第2の凹凸パターンにはダミーパターンやアライメントパターンが含まれる。図では、第1領域Xと第2領域Yとを隣接して示しているが、これに限らず、第1領域Xと第2領域Yとが所定の間隙を隔てて離れて配置されていてもよい。また、第1領域Xと第2領域Yは、一つの連続した平面内に存在している場合に限らず、複数の平面が存在し各平面に第1領域X、第2領域Yのみが存在していてもよい。
基材101上に、必要に応じて、ハードマスク層110を形成する。ハードマスク層110の材料としては、例えば、クロム、チタン、タンタルなどの金属又は金属化合物、酸化シリコン、窒化シリコン、モリブデンシリサイドなどの半導体化合物などを挙げることができる。ハードマスク層110は、材料に応じて物理蒸着法、スパッタ法、CVD法などの真空成膜法により形成することができる。ハードマスク層110の厚みは、特に制限はないが、例えば、1nm〜50nmの範囲で設定することができる。ハードマスク層110は単層に限らず、複数のハードマスク層の積層体、ハードマスク層と別の層の積層体による多重積層構造を有していてもよい。
第1領域Xと第2領域Yに芯材パターン120aを覆うように第1マスク130を形成する。第1マスク130は、加工されて後述する側壁パターンとなる層である。第1マスク130の材料としては、例えば、クロム、チタン、タンタルなどの金属又はその酸化物、窒化物、酸窒化物等の金属化合物や、多結晶シリコン又はシリコン酸化物、シリコン窒化物などのシリコン系化合物などの半導体などを挙げることができる。ハードマスク層に対してエッチング選択性が取れる材料で構成することが好ましい。第1マスク130は、材料に応じて物理蒸着法、スパッタ法、CVD法、原子層堆積(ALD)法などの真空成膜法により形成できる。芯材パターン120aの側壁に形成された第1マスク130の厚みは、側壁パターンの幅に相当するものであり、得たいパターン寸法に応じて適宜設定すればよい。
第1領域Xと第2領域Yにネガ型のレジストをスピンコート法などにより塗布し、第1マスク130上にレジスト層140を形成する。レジスト層140は、図示のように芯材パターン120aを覆うように形成してもよいし、必ずしも覆わずに芯材パターン120aの高さに満たない厚みで形成されてもよい。
レジスト層140の第2領域Yの所定領域に電子線などの化学線を照射して露光を行い、その後、現像を行って第2領域Yの所定領域に第2マスク140aを形成する。第2マスク140aを形成する際、第1領域Xに化学線を実質的に照射しない。第2マスク140aは、例えば、ダミーパターンやアライメントパターンを形成するためのマスクである。なお、本明細書における化学線とは、X線、電子線、紫外線、可視光線を含むものとする。
基材101の一方の側1aにドライエッチングによるエッチバックを施し、芯材パターン120aの天面上の第1マスク130と、芯材パターン120aと第2マスク140aが形成されていない部分の第1マスク130とを除去する。すなわち、芯材パターン120aの側壁上及び第2マスク140a下(第2マスク140aと基材101の間)に第1マスク130が残るように第1マスク130の一部を除去する。エッチバック工程において、第2マスク140aが消失しないことが好ましく、第1マスクに対するエッチング選択比に応じて第2マスク140aの厚みの下限を設定しておくとよい。
芯材パターン120a及び第2マスク140aを、酸素プラズマを用いたアッシングなどにより除去し、側壁パターン130a、第2領域Yに選択的に形成された第1マスク130bを形成する。
側壁パターン130a、第2領域Yに選択的に形成された第1マスク130bをエッチングマスクとしてハードマスク層110をエッチングし、ハードマスク110a、110bを形成する。側壁パターン130a、第1マスク130bは基材のエッチング後まで残しておいてもよいし、ハードマスク110a、110bの形成後にドライエッチング又はウェットエッチングにより除去してもよい。
ハードマスク110a、110bを介してドライエッチングを行い、基材101を加工する。ドライエッチングガスは、基材101の材料に応じて選択でき、例えば、フッ素系のガスを用いることができる。
側壁パターン130a、第2領域Yに選択的に形成された第1マスク130b、ハードマスク110a、110bを基材101から除去することにより、基材101の一方の側1aに第1の凹凸パターン101a、第2の凹凸パターン101bが形成される。以上により、構造体100が作製される。構造体100は、例えば、ナノインプリントモールドや半導体装置である。
Claims (3)
- 第1領域と第2領域とを備える基材を準備する工程と、
前記第1領域に有機材料を含む芯材パターンを形成する工程と、
前記第1領域と前記第2領域に前記芯材パターンを覆う第1マスクを形成する工程と、
前記第1マスク上にネガ型レジストを塗布してレジスト層を形成し、前記第2領域の所定領域の前記レジスト層に化学線を照射して第2マスクを形成する工程と、
前記第2マスクを介して前記第1領域と前記第2領域の前記第1マスクをエッチングし、前記芯材パターンの側壁上と、前記第2マスク下に前記第1マスクが残存するように前記第1マスクの一部を除去する工程と、
前記芯材パターンを除去し、前記第1領域に側壁パターンを形成する工程と、
前記側壁パターン及び前記第2マスク下に存在していた前記第1マスクを介して前記基材をエッチングすることにより、前記第1領域に第1の凹凸パターンと、前記第2領域に第2の凹凸パターンとを形成する工程と、を有するパターン形成方法。 - 前記芯材パターンの形成とともに、前記第2領域の所定領域に保護パターンを形成する、請求項1記載のパターン形成方法。
- 前記第2の凹凸パターンの寸法は、前記第1の凹凸パターンの寸法より大きい、請求項1又は2に記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198344A JP6019966B2 (ja) | 2012-09-10 | 2012-09-10 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198344A JP6019966B2 (ja) | 2012-09-10 | 2012-09-10 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014053535A true JP2014053535A (ja) | 2014-03-20 |
JP6019966B2 JP6019966B2 (ja) | 2016-11-02 |
Family
ID=50611709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198344A Active JP6019966B2 (ja) | 2012-09-10 | 2012-09-10 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6019966B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11862430B2 (en) | 2020-08-12 | 2024-01-02 | Kioxia Corporation | Pattern formation method and template manufacturing method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01124219A (ja) * | 1987-10-30 | 1989-05-17 | Internatl Business Mach Corp <Ibm> | パターン付け方法 |
JPH1097066A (ja) * | 1996-09-19 | 1998-04-14 | Shin Etsu Chem Co Ltd | リフトオフ法用ポジ型レジスト組成物及びパターン形成方法 |
JP2009282224A (ja) * | 2008-05-21 | 2009-12-03 | Tokyo Ohka Kogyo Co Ltd | レジストパターン形成方法 |
JP2010171039A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2010527138A (ja) * | 2006-04-07 | 2010-08-05 | マイクロン テクノロジー, インク. | 簡易化ピッチダブリング工程 |
JP2010531051A (ja) * | 2007-06-04 | 2010-09-16 | マイクロン テクノロジー, インク. | 自己組織化材料を使用するピッチマルチプリケーション |
JP2010239009A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法 |
JP2010284921A (ja) * | 2009-06-12 | 2010-12-24 | Toshiba Corp | パターン形成方法及びテンプレート |
JP2011505066A (ja) * | 2007-11-21 | 2011-02-17 | モレキュラー・インプリンツ・インコーポレーテッド | リフトオフ工程を用いてテンプレートを生成する方法 |
-
2012
- 2012-09-10 JP JP2012198344A patent/JP6019966B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01124219A (ja) * | 1987-10-30 | 1989-05-17 | Internatl Business Mach Corp <Ibm> | パターン付け方法 |
JPH1097066A (ja) * | 1996-09-19 | 1998-04-14 | Shin Etsu Chem Co Ltd | リフトオフ法用ポジ型レジスト組成物及びパターン形成方法 |
JP2010527138A (ja) * | 2006-04-07 | 2010-08-05 | マイクロン テクノロジー, インク. | 簡易化ピッチダブリング工程 |
JP2010531051A (ja) * | 2007-06-04 | 2010-09-16 | マイクロン テクノロジー, インク. | 自己組織化材料を使用するピッチマルチプリケーション |
JP2011505066A (ja) * | 2007-11-21 | 2011-02-17 | モレキュラー・インプリンツ・インコーポレーテッド | リフトオフ工程を用いてテンプレートを生成する方法 |
JP2009282224A (ja) * | 2008-05-21 | 2009-12-03 | Tokyo Ohka Kogyo Co Ltd | レジストパターン形成方法 |
JP2010171039A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2010239009A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法 |
JP2010284921A (ja) * | 2009-06-12 | 2010-12-24 | Toshiba Corp | パターン形成方法及びテンプレート |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11862430B2 (en) | 2020-08-12 | 2024-01-02 | Kioxia Corporation | Pattern formation method and template manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6019966B2 (ja) | 2016-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309463B2 (en) | Method for forming fine pattern in semiconductor device | |
US9472414B2 (en) | Self-aligned multiple spacer patterning process | |
KR20180045892A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
TW201719755A (zh) | 特徵尺寸縮減技術(二) | |
JP6167609B2 (ja) | ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法 | |
JP2010251601A (ja) | テンプレート及びその製造方法、並びにパターン形成方法 | |
TW200908093A (en) | Method for fabricating semiconductor device | |
JP2002261005A (ja) | 極紫外線マスクの処理方法 | |
US9586343B2 (en) | Method for producing nanoimprint mold | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
US20130034962A1 (en) | Method for Reducing a Minimum Line Width in a Spacer-Defined Double Patterning Process | |
US8163445B2 (en) | Extreme ultraviolet mask and method for fabricating the same | |
US20090170033A1 (en) | Method of forming pattern of semiconductor device | |
TW201505071A (zh) | 半導體自對準圖案化之方法 | |
KR20110112728A (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
JP6357753B2 (ja) | ナノインプリントモールドの製造方法 | |
JP6019966B2 (ja) | パターン形成方法 | |
JP6123242B2 (ja) | パターン形成方法 | |
JP2014029997A (ja) | ナノインプリント用テンプレートの製造方法 | |
JP6019967B2 (ja) | パターン形成方法 | |
TWI443758B (zh) | 形成閘極導體結構的方法 | |
US20080305635A1 (en) | Method for fabricating a pattern | |
JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
JP6307851B2 (ja) | ステンシルマスク及びその製造方法 | |
JP2016092360A (ja) | 欠陥修正方法および微細構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6019966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |