JP2010239009A - 半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法 - Google Patents

半導体装置の製造方法およびテンプレート、並びにパターン検査データの作成方法 Download PDF

Info

Publication number
JP2010239009A
JP2010239009A JP2009086917A JP2009086917A JP2010239009A JP 2010239009 A JP2010239009 A JP 2010239009A JP 2009086917 A JP2009086917 A JP 2009086917A JP 2009086917 A JP2009086917 A JP 2009086917A JP 2010239009 A JP2010239009 A JP 2010239009A
Authority
JP
Japan
Prior art keywords
pattern
template
forming
closed loop
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086917A
Other languages
English (en)
Other versions
JP4825891B2 (ja
JP2010239009A5 (ja
Inventor
Koji Hashimoto
耕治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009086917A priority Critical patent/JP4825891B2/ja
Priority to US12/683,876 priority patent/US8222150B2/en
Priority to KR1020100019975A priority patent/KR101182885B1/ko
Publication of JP2010239009A publication Critical patent/JP2010239009A/ja
Publication of JP2010239009A5 publication Critical patent/JP2010239009A5/ja
Application granted granted Critical
Publication of JP4825891B2 publication Critical patent/JP4825891B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】テンプレートの製造歩留まりを下げずに側壁転写プロセスを用いてテンプレートを製造し、従来のインプリントリソグラフィ法で製造した場合に比して半導体装置の製造プロセスを簡略化する半導体装置の製造方法を提供する。
【解決手段】加工対象上にマスク層を形成するし、隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイス形成用パターンを有するテンプレートを、インプリント材を介してマスク層上に押し付けて、インプリント材を固化させ、インプリント材をマスクとしてマスク層をエッチングしマスクを形成し、閉ループ構造のパターンのライン部の端部を除去するレジストパターンを形成し、レジストパターンを用いて閉ループ構造のパターンのライン部の端部を除去し、閉ループ構造のライン部の端部が除去されたパターンを含むマスクを用いて加工対象をエッチングする。
【選択図】図１

Description

本発明は、インプリント法を用いた半導体装置の製造方法に関する。また、本発明は、インプリント法で用いるテンプレートと、そのテンプレートおよびそのテンプレートで形成したパターンを検査するためのパターン検査データの作成方法にも関する。
近年、半導体装置の微細化の進行に伴って、半導体装置の製造プロセスに用いられているフォトリソグラフィ工程での課題が顕著になりつつある。つまり、現時点における最先端の半導体装置の設計ルールは、ハーフピッチ（ｈｐ）で数十ｎｍ程度にまで微細化してきており、従来の光を用いた縮小パターン転写によるリソグラフィでは解像力が不足し、パターン形成が困難な状況になっている。そこで、近年では、このようなリソグラフィに代わって、ナノインプリント技術が提案されている。
このナノインプリント技術は、転写すべきパターンがあらかじめ形成された原版の型（テンプレート）を、処理対象である基板上に塗布された有機材料に接触させ、光または熱を加えながら有機材料を硬化させることによって、有機材料層にパターンを転写する方法である（たとえば、特許文献１，２参照）。
このナノインプリント技術で使用されるテンプレートの製造方法として、芯材となるパターンの側壁にパターンを形成して、この側壁パターンを用いてテンプレート基板を加工する方法が知られている（たとえば、特許文献３参照）。
特開２００１−６８４１１号公報 特開２０００−１９４１４２号公報 米国特許出願公開第２００８／０２８６４４９号明細書
本発明は、テンプレートの製造歩留まりを下げずに、側壁転写プロセスを用いてテンプレートを製造できるとともに、従来のインプリントリソグラフィ法で製造した場合に比して半導体装置の製造プロセスを簡略化することができる半導体装置の製造方法と、その半導体装置の製造方法で使用されるテンプレートを提供することを目的とする。また、製造したテンプレートの形状と、そのテンプレートによって形成された被処理膜を形成するためのパターンが、テンプレートの描画データに基づいて正しく製造されているかを調べるために使用するパターン検査データの作成方法を提供することも目的とする。
本願発明の一態様によれば、加工対象上に第１のマスク層を形成する第１のマスク層形成工程と、隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有するテンプレートを、インプリント材を介して前記第１のマスク層上に押し付けて、前記インプリント材を固化させるインプリント工程と、前記インプリント材をマスクとして、前記第１のマスク層をエッチングして、閉ループ構造を有するパターンを含む第１のマスクを形成する第１のマスク形成工程と、閉ループ構造のパターンの前記ライン部の端部を除去するための第１のレジストパターンを形成する第１のレジストパターン形成工程と、前記第１のレジストパターンを用いて、前記閉ループ構造のパターンの前記ライン部の端部を除去する閉ループ除去工程と、閉ループ構造の前記ライン部の端部が除去されたパターンを含む前記第１のマスクを用いて、前記加工対象をエッチングするエッチング工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本願発明の一態様によれば、インプリントリソグラフィで使用されるテンプレートにおいて、隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有することを特徴とするテンプレートが提供される。
さらに、本願発明の一態様によれば、インプリントリソグラフィで使用されるテンプレートに形成されるパターン、または前記テンプレートを用いて形成されるパターンの検査時に使用するパターン検査データの作成方法において、隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有するテンプレートを形成するための描画データのパターンの外周を、外向きおよび／または内向きに所定の量だけ移動させたバイアスデータを作成する第１の工程と、前記パターンの外周を外向きと内向きの両方に所定の量だけ移動させて２つのバイアスデータを作成した場合には、前記２つのバイアスデータの差分を取り、前記パターンの外周を外向きまたは内向きの一方に所定量だけ移動させて１つのバイアスデータを作成した場合には、前記バイアスデータと前記パターンの描画データとの差分を取ってパターン検査データを作成する第２の工程と、を含むことを特徴とするパターン検査データの作成方法が提供される。
本発明によれば、テンプレートの製造歩留まりを下げずに、側壁転写プロセスを用いてテンプレートを製造できるとともに、従来のインプリントリソグラフィ法で製造した場合に比して半導体装置の製造プロセスを簡略化することができるという効果を奏する。
また、本発明によれば、製造したテンプレートの形状と、そのテンプレートによって形成された被処理膜を形成するためのパターンが、テンプレートの描画データに基づいて正しく製造されているかを調べることができるという効果を奏する。
図１は、第１の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートである。 図２は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。 図３は、第１の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。 図４は、本発明の第１の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートである。 図５は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。 図６は、閉ループ除去時に使用される露光マスクの一例を示す図である。 図７は、ナノインプリント法を用いて半導体装置を製造する場合における従来例と第１の実施の形態の工程数を比較する図である。 図８は、第２の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートである。 図９は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。 図１０は、第２の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。 図１１は、本発明の第２の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートである。 図１２は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。 図１３は、ＮＡＮＤ型フラッシュメモリの素子分離パターンを形成するための手順の一例を模式的に示す平面図である。 図１４は、第３の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。 図１５は、この第４の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。 図１６は、パターン検査データの作成方法の手順の一例を示すフローチャートである。 図１７は、パターン検査データの作成方法の手順の一例を模式的に示す図である。 図１８は、パターン検査データの作成方法の手順の一例を模式的に示す図である。
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置の製造方法、並びにテンプレートおよびその検査方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられるテンプレートや半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施の形態）
この第１の実施の形態では、閉ループ除去処理を行っていないテンプレートを用いて、被処理膜上に、最小寸法のパターンとそれ以外の寸法のパターン（以下、大パターンという）を形成するためのハードマスクを形成した後に、このハードマスクの閉ループ除去処理を行い、このハードマスクを用いて被処理膜をエッチングするものである。
そこで、以下では、まず閉ループ除去処理を行っていないテンプレートの製造方法を説明した後、そのテンプレートを用いた半導体装置の製造方法について説明する。
＜テンプレートの製造方法＞
図１は、第１の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートであり、図２は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。
まず、石英などのテンプレート基板１Ａ上に、ＣｒやＭｏＳｉなどのテンプレート基板１Ａに対してエッチングマスクとなるハードマスク層１１Ａと、酸化シリコン膜（ＳｉＯ2膜）や窒化シリコン膜（ＳｉＮ膜）、ポリシリコン膜などの側壁転写プロセスにおいて芯材（CORE）となるコア層１２Ａを順に堆積する（ステップＳ１１）。
ついで、コア層１２Ａ上にレジストを塗布し、後に側壁パターンの芯材を形成するためのレジストパターン２１を形成する第１のリソグラフィ処理を行う（ステップＳ１２、図２（ａ））。テンプレート形成の場合には、この第１のリソグラフィ処理は電子線描画で行われるのが一般的である。側壁パターン部におけるレジストパターン２１のパターンピッチとレジスト寸法は、共に最終的なテンプレート上のパターンのピッチと寸法の約２倍である。たとえば最終的に１５ｎｍの寸法が必要なときには、コア層１２Ａ上に形成されるレジストパターン２１の寸法は約３０ｎｍ、レジストパターン２１のピッチは約６０ｎｍとなる。またこのときのレジストパターン２１の膜厚は５０〜１５０ｎｍ程度である。
その後、このレジストパターン２１をマスクに下地のコア層１２Ａをエッチングし、コア層１２Ａのパターンを形成する。ここで形成されるパターンの寸法は、レジストパターン２１の寸法とほぼ同じである。ついで、形成されたコア層１２Ａのパターンをエッチングプロセスによってスリミングする。このスリミングプロセスとして、ＣＤＥ（Chemical Dry Etching）法やウェット法などの等方的なエッチングプロセスが一般的に用いられ、そのプロセスはハードマスク材料、スリミング量の制御性などによって決定される。たとえばコア層１２ＡとしてＳｉＮ膜を選択した場合には、ホットリン酸によるウェットエッチングなどを用いることができる。スリミングによって細らせる量はテンプレート上の最終的な寸法の約１／２（片側の端部辺り）が目安である。たとえば最終的に１５ｎｍの寸法が必要なときには、スリミング量は片側辺り約７．５ｎｍとなる。コア層１２Ａのスリミングプロセスが終了した後、レジストパターン２１を剥離する。レジスト剥離プロセスとしては、酸素雰囲気での灰化プロセス（Ｏ2アッシャー）などが一般的である。以上によって、ハードマスク層１１Ａ上に芯材１２が形成される（ステップＳ１３、図２（ｂ））。
ついで、形成した芯材１２のパターンの側壁に側壁パターン１３Ａを形成する（ステップＳ１４、図２（ｃ））。側壁パターン形成方法の詳細は省略するが、側壁材となる酸化膜や窒化膜などの絶縁膜をＣＶＤ法やスパッタリング法などの成膜法用いて芯材１２を形成したハードマスク層１１Ａ上に堆積させ、ＲＩＥ（Reactive Ion Etching）などの異方性エッチングによってエッチバックして芯材１２の側壁部のみにパターンを残す方式が一般的である。この側壁パターン１３Ａの寸法は、側壁材の堆積膜厚にほぼ一致し、その世代の集積回路の最小寸法と同じ値になるように設定する。側壁パターン１３Ａの寸法は、側壁膜の堆積膜にほぼ一致するため、寸法制御性は極めて高い。
その後、側壁パターン１３Ａを有する芯材１２が形成されたハードマスク層１１Ａ上の全面にレジストを塗布し、最小寸法パターンを形成する領域（以下、最小寸法パターン形成領域という）以外のパターンを形成する箇所の芯材１２を残存させるようにレジストパターン２２を形成する第２のリソグラフィ処理を行う（ステップＳ１５、図２（ｄ））。これによって、最小寸法パターン形成領域は露出し、それ以外の領域（たとえば周辺回路が形成される領域）はレジストパターン２２で覆われる。このとき形成するレジストパターン２２の膜厚は、第１のリソグラフィ処理でのレジストパターン２１の膜厚よりも厚くなる。
ついで、露出された側壁パターンを形成した芯材１２のうちの芯材１２をエッチングによって除去する。このエッチング法として、気相ＨＦ処理法などが一般的に知られている。このとき最小寸法パターン形成領域の芯材１２のみ除去され、最小寸法パターン形成領域以外の芯材１２はレジストパターン２２で覆われているため除去されない。その後、レジストパターン２２を剥離する。これによって、最小寸法パターン形成領域では、側壁パターン１３Ａによって最終的な目標となる寸法とピッチを有する第１のパターン１３が形成され、最小寸法パターン形成領域以外の領域では、側壁パターン１３Ａを有する芯材１２による第２のパターン１４が形成された状態となる（ステップＳ１６、図２（ｅ））。なお、最小寸法パターンとは、側壁転写プロセスで形成される側壁パターン１３Ａの高さによって規定されるラインアンドスペースパターンを用いて形成されるパターンのことをいい、それ以外の寸法のパターンはすべて大パターンというものとする。最小寸法パターンは、たとえばＮＡＮＤ型フラッシュメモリのメモリセル部に形成されるパターンであり、大パターンはメモリセル部の周辺に形成される周辺回路部などに形成されるパターンである。
ついで、下地となるハードマスク層１１Ａを、最小寸法パターン形成領域では第１のパターン１３をマスクとして、最小寸法パターン形成領域以外の領域では第２のパターン１４をマスクとして、エッチングする（ステップＳ１７、図２（ｆ））。これによって、ハードマスク層１１Ａに、第１のパターン１３と、第２のパターン１４とが転写され、ハードマスク１１が形成される。
その後、マスクとなった第１のパターン１３と第２のパターン１４をエッチングによって除去し、ハードマスク１１をマスクにしてテンプレート基板１Ａをエッチングし、ハードマスク１１を剥離する。これによって、溝（凹部）２を有する親テンプレート１が形成される（ステップＳ１８、図２（ｇ））。
そして、親テンプレート１から、子テンプレート５を形成する（ステップＳ１９、図２（ｈ））。この子テンプレート５は、コピーテンプレートのことであり、ナノインプリント法を用いた集積回路量産のためにはこのような子テンプレート５を大量に作製する必要がある。親テンプレート１から子テンプレート５を作製するには、ナノインプリントリソグラフィを用いるのが一般的である。子テンプレート５は、親テンプレート１の凹凸が逆転したものであり、親テンプレート１の凸部だった領域に凹部６，７が形成される。凹部６は、最小パターン寸法形成領域に形成され、凹部７は、それ以外の領域に形成される。
以上のようにして、テンプレートの作製処理が終了する。図３は、第１の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。この図３に示されるように、子テンプレート５の最小パターン寸法形成領域に形成される凹部６は、上記の側壁パターン１３Ａに対応しており、閉ループを構成している。以上で説明した工程では、側壁転写プロセスを用いて、子テンプレート５を形成しているので、芯材１２を除去するステップＳ１７以後のパターンは閉ループ状となっている。そのため、従来では、ステップＳ１７（図２（ｅ））で、フォトリソグラフィ技術によって、閉ループを除去する処理を行ってからテンプレート基板１Ａをエッチングしていたが、この第１の実施の形態では、閉ループ除去処理を行わずに、テンプレート基板１Ａをエッチングしている。これによって、テンプレートの作製にかかる処理工程を削減することが可能となる。
＜半導体装置の製造方法＞
図４は、本発明の第１の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートであり、図５は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。ここでは、処理対象である被処理膜としてシリコン基板（以下、単に基板ともいう）を例に上げ、シリコン基板に加工を行う場合について説明する。
まず、被処理膜であるシリコン基板５１上に、シリコン窒化膜などのハードマスク層６１Ａを形成する。ついで、ハードマスク層６１Ａ上に、熱硬化性または光硬化性の有機材料からなるインプリント材７１Ａを必要量滴下し、上記のテンプレートの製造方法で作製された閉ループ除去処理をしていない子テンプレート５のパターン形成面をハードマスク層６１Ａと対向させながら、基板５１に押し付ける（ステップＳ３１、図５（ａ））。この状態で、基板に紫外線などの光を照射し、または基板５１を加熱し、インプリント材７１Ａを固化させる。その後、子テンプレート５を基板５１から取り外すことによって、ハードマスク層６１Ａ上に、レジストパターン７１が形成される（ステップＳ３２、図５（ｂ））。上記したように、子テンプレート５は、最小寸法パターン形成領域では閉ループ構造を有しているので、レジストパターン７１も最小寸法パターン形成領域では閉ループ構造を有している。
ついで、レジストパターン７１をマスクとしてハードマスク層６１Ａをエッチングして、ハードマスク６１を形成する（ステップＳ３３、図５（ｃ））。なお、このハードマスク６１も、子テンプレート５のパターン形状がそのまま転写されたものであるので、平面視上では、最小寸法パターン形成領域のパターンの端部において、閉ループ構造を有している。
その後、ハードマスク６１を形成した基板５１上に、レジストを塗布し、リソグラフィ技術によってレジストパターン７２を形成し、ハードマスク６１の閉ループを除去する処理を行う（ステップＳ３４、図５（ｄ））。図６は、閉ループ除去時に使用される露光マスクの一例を示す図である。この図に示されるように、この閉ループの切断に用いる露光マスク９０は、遮光膜９２で覆われた透明基板上に、ナノインプリントで形成したハードマスク６１のラインアンドスペース部のライン端部に光が照射されるように透光部（窓）９１を設けたパターンとなっている。また、この露光処理に用いられる露光マスク９０は、光学的近接効果（ＯＰＥ： Optical Proximity Effect）やプロセス的近接効果（ＰＰＥ： Process Proximity Effect）をマスクパターンで補正したマスクにすることが望ましい。さらに、露光処理にＡｒＦ液浸露光装置を用いてもよいが、露光工程のパターンサイズがナノインプリントリソグラフィそれよりも大きいので、より長波長の露光光を使用する露光装置を用いてもよい。これによって、ウエハ工程でのプロセスコスト低減を図ることができる。
このような露光マスク９０を使用して、ハードマスク６１の閉ループ部に対応する領域のみレジストを除去したレジストパターン７２を形成する。そして、このレジストパターンをマスクとして、ハードマスク６１をエッチングし、ハードマスク６１の閉ループ部が除去される。この結果、ハードマスク６１は、最小寸法パターン形成領域では、ラインアンドスペースパターンに対応したマスクが形成される。
レジストパターン７２を除去した後、閉ループ除去処理されたハードマスク６１を用いて、被処理膜である基板５１をエッチングし、凹部５２を形成する（ステップＳ３６、図５（ｅ））。以上のようにして、基板５１などの被処理膜の加工処理が行われる。この後は、従来の半導体装置の製造プロセスと同様にして処理が行われる。
なお、上述した説明では、子テンプレート５のパターンをハードマスク層６１Ａに転写してハードマスク６１を形成した後に、ハードマスク６１の閉ループパターンを除去する工程を、その目的のみとして独立に行っていたが、半導体装置を製造する処理工程において、ウエハ上の閉ループを除去する工程は、他の工程にマージすることも可能である。このようにナノインプリント工程でパターンを形成し、閉ループ除去処理をウエハ（基板）上のプロセスで行ったとしても、工程数の増加、すなわちコストの増加は生じることがない。
図７は、ナノインプリント法を用いて半導体装置を製造する場合における従来例と第１の実施の形態の工程数を比較する図である。従来例のように、テンプレートに最小寸法パターンとともにそれ以外の大パターンを形成し、さらにテンプレート上で閉ループ除去処理まで行う場合には、テンプレートを製造する工程数がたとえば３０工程近くなる。これは、たとえば上述した特許文献３に記載のテンプレート製造方法で、側壁パターンの閉ループを除去するには、成膜工程、リソグラフィ工程、エッチング工程および剥離工程が追加されることによる。そして、このような新たな工程の追加によって、テンプレートの製造プロセスはさらに複雑なものとなり、テンプレート製造の歩留まりを下げてしまうという問題点がある。つまり、このようなテンプレートの加工は、微細な寸法の加工であるので、コスト高の要因となる。また、このような複雑なプロセスを経て作製されるテンプレートを用いて半導体装置を製造した場合には、半導体装置の製造コストも上がってしまうという問題点もあった。
一方、第１の実施の形態のように、閉ループ処理をテンプレート上で行わず、閉ループ構造を有するパターンを処理対象である基板５１上に形成し、基板５１上で閉ループ除去処理を行うようにすると、テンプレートを製造するための工程数を、１／３近くに減少させることが可能となる。また、閉ループ除去処理を基板５１上で行うようにしても、閉ループ除去処理を、他の工程とマージすることが可能であるので、半導体装置の製造工程数は、従来例と比較してほとんど増加しない。
ここで、閉ループ除去工程を他の工程とマージする例について説明する。ＮＡＮＤ型フラッシュメモリのメモリセルを形成する際に、閉ループ除去処理を施していないテンプレートを用いてパターニングを行なってワード線を形成すると、隣接する一対のワード線間の端部には閉ループ構造が形成される。この閉ループ構造を除去する工程は、たとえばメモリセルがフローティングゲート構造の場合には、フローティングゲート電極の所定の深さまで開口した所定形状の開口部をエッチングすることによって抵抗素子またはキャパシタンス素子を形成する工程にマージさせることができる。
この第１の実施の形態によれば、インプリント法で半導体装置を製造する場合に、隣接する一対のラインアンドスペースパターン間の端部が接続される閉ループ構造の除去処理を行っていないテンプレートを用いて、被処理対象上にパターンを形成し、被処理対象上でパターンに形成される閉ループパターンをリソグラフィ技術によって除去した。これによって、テンプレートの製造歩留まりを下げることなく、所望の特性を有する半導体装置を製造することができるという効果を有する。また、テンプレートの製造にかかるコストを従来に比して抑えることができるとともに、半導体装置の製造工程数を大幅に増加させることがないので、半導体装置の製造にかかるコストも従来に比して抑えることができるという効果を有する。
（第２の実施の形態）
第１の実施の形態では、最小寸法パターンとそれ以外の大パターンとを有し、閉ループ除去処理を行っていないテンプレートを用いて、基板上にパターンを形成し、基板上で閉ループ除去を行う場合について説明した。この第２の実施の形態では、最小寸法パターンを有し、閉ループ除去処理を行っていないテンプレートを用いて基板上にパターンを形成した後、最小寸法パターン以外のパターンをリソグラフィで基板上に形成し、閉ループ除去処理を行う場合について説明する。
そこで、以下では、まず閉ループ除去処理を行っていない最小寸法パターンのみを有するテンプレートの製造方法を説明した後、そのテンプレートを用いた半導体装置の製造方法について説明する。
＜テンプレートの製造方法＞
図８は、第２の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートであり、図９は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。
まず、第１の実施の形態のステップＳ１１〜Ｓ１４と図２（ａ）〜図２（ｃ）で示したように、テンプレート基板１Ａ上にハードマスク層１１Ａとコア層１２Ａを順に堆積し、リソグラフィ技術とエッチング技術とを用いて所望の寸法とピッチを有するパターンをコア層１２Ａに形成して芯材１２を形成した後、芯材１２に側壁パターン１３Ａを形成する（ステップＳ５１〜Ｓ５４）。
ついで、側壁パターン１３Ａを形成した芯材１２のうち、芯材１２をＶＰＣ法などのエッチングによって除去する（ステップＳ５５、図９（ａ））。このとき、第１の実施の形態とは異なり、テンプレート基板１Ａ上に形成されたすべての芯材１２が除去される。
その後、下地となるハードマスク層１１Ａを、側壁パターン１３Ａをマスクとしてエッチングする（ステップＳ５６、図９（ｂ））。これによって、ハードマスク層１１Ａに側壁パターン１３Ａが転写され、ハードマスク１１が形成される。
ついで、マスクとなった側壁パターン１３Ａをエッチングによって除去し、ハードマスク１１をマスクにテンプレート基板１Ａをエッチングした後、ハードマスク１１を剥離する。これによって、親テンプレート１が形成される（ステップＳ５７、図９（ｃ））。そして、ナノインプリントリソグラフィなどの方法によって、親テンプレート１から子テンプレート５を形成する（ステップＳ５８、図９（ｄ））。
以上のようにして、テンプレートの製造処理が終了する。図１０は、第２の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。この図１０に示されるように、子テンプレート５には凹部６によってパターンが形成されている。このパターンは、最小寸法のラインアンドスペースパターンであり、その端部は閉ループ構造を有している。第１の実施の形態では、最小寸法パターンのほかに、それ以外の寸法の大パターンもテンプレート上に形成していたが、この第２の実施の形態では、最小寸法パターンのみをテンプレート上に形成したので、テンプレート基板上で大パターンを形成するためのリソグラフィ工程を削減することができるので、第１の実施の形態に比して、さらにテンプレートの作製にかかる処理工程を削減することが可能となる。
＜半導体装置の製造方法＞
図１１は、本発明の第２の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートであり、図１２は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。
まず、処理対象であるシリコン基板などの基板５１上に、種類の異なる第１のハードマスク層６２Ａと第２のハードマスク層６３Ａを順に堆積する。第１と第２のハードマスク層６２Ａ，６３Ａとして、シリコン酸化膜やシリコン窒化膜などを例示することができる。ついで、第２のハードマスク層６３Ａ上に、光硬化性または熱硬化性の有機材料からなるインプリント材７１Ａを必要量滴下し、上記のテンプレートの製造方法で作製された、閉ループ除去処理をしていない最小寸法パターンのみが形成された子テンプレート５のパターン形成面を第２のハードマスク層６３Ａと対向させながら、基板５１に押し付ける（ステップＳ７１、図１２（ａ））。この状態で、基板５１に紫外線などの光を照射し、または基板５１を加熱し、インプリント材７１Ａを固化させた後、子テンプレート５を基板５１から取り外すことによって、第２のハードマスク６３Ａ上に、レジストパターン７１が形成される（ステップＳ７２、図１２（ｂ））。
ついで、レジストパターン７１をマスクとして第２のハードマスク層６３Ａをエッチングして、第１のハードマスク６３を形成する（ステップＳ７３、図１２（ｃ））。なお、この第１のハードマスク６３は、子テンプレート５のパターン形状がそのまま転写されたものであるので、最小寸法パターンのみであり、また、ラインアンドスペースパターンの端部において閉ループ構造を有している。
その後、第１のハードマスク６３を形成した基板５１上にレジストを塗布した後、フォトリソグラフィ技術によって、最小寸法パターン形成領域以外の領域に周辺回路などの大パターンを形成するためのレジストパターン７２を形成する（ステップＳ７４、図１２（ｄ））。その後、第１のハードマスク６３とレジストパターン７２とをマスクとして第１のハードマスク層６２Ａをエッチングし、第２のハードマスク６２を形成する（ステップＳ７５、図１２（ｅ））。これによって、最小寸法パターン形成領域では、最小寸法パターンのマスクが形成され、それ以外の領域では、大パターンのマスクが形成される。
ついで、第２のハードマスク６２が形成された基板５１上にレジストを塗布した後、リソグラフィ技術によって、第２のハードマスク６２の閉ループを除去するためのレジストパターン７３の形成処理を行う（ステップＳ７６、図１２（ｆ））。このレジストパターン７３の形成処理は、第１の実施の形態で説明したのと同様である。
その後、レジストパターン７３をマスクとして、露出した第２のハードマスク６２をエッチングし、第２のハードマスク６２の閉ループ部分が除去される（ステップＳ７７）。この閉ループ部分が切断されることによって、ラインアンドスペースパターンが形成される。
レジストパターン７３を除去した後、閉ループ除去処理された第２のハードマスク６２を用いて、基板５１をエッチングし、凹部５２を形成する（ステップＳ７８、図１２（ｇ））。以上のようにして、基板などの被処理膜の加工処理が行われる。この後は、従来の半導体装置の製造プロセスと同様にして処理が行われる。
なお、上述した半導体装置の製造工程では、最初に第２のハードマスク６２の閉ループ除去処理を行い、その後で周辺回路の形成処理を行っていたが、これらの工程の順序を逆にしてもよい。また、第２のハードマスク６２の閉ループ除去処理を、半導体装置の製造工程の他のリソグラフィ工程とマージしてもよい。
ここで、第２の実施の形態における半導体装置の製造方法の具体例について、ＮＡＮＤ型フラッシュメモリの素子分離パターンを形成するためのリソグラフィプロセスを例に挙げて説明する。図１３は、ＮＡＮＤ型フラッシュメモリの素子分離パターンを形成するための手順の一例を模式的に示す平面図である。ＮＡＮＤ型フラッシュメモリ２５０の素子分離パターンは、（メモリ）セル部２６０と呼ばれる最も微細な線幅が要求されるパターンと、周辺回路部２７０と呼ばれるセル部よりも線幅が大きいパターンとに大別される。一般的に、セル部２６０のパターンはラインアンドスペースなど単純な繰り返しパターンとなる場合が多く、周辺回路部２７０はデバイス設計者が設計したランダムなデバイス回路パターンとなる。
まず、図１３（ｂ）に示されるように、被加工膜が形成された半導体基板上に、テンプレート製造方法で凹部６が形成された子テンプレート５を用いたナノインプリントリソグラフィ法によって、セル部２６０のレジストパターンを形成するための第１のリソグラフィ処理を行う。この子テンプレート５は上述したように側壁転写工程を用いて作製されているので、最小寸法パターンは閉ループ構造を有している。その後、このレジストパターンをマスクとして、被加工膜をエッチングし、半導体基板上に被加工膜パターンを形成する。この被加工膜パターンは、ラインアンドスペースパターン２０１が形成されてなるものであるが、隣接する一対のラインアンドスペースパターン２０１間の端部２０１Ａはパターンで接続された構造を有している。
第１のリソグラフィ処理をナノインプリント法で行った後、図１３（ｃ）に示されるように、被加工膜パターンを形成した半導体基板上にレジストを塗布し、ラインアンドスペースパターン２０１の閉ループ（端部２０１Ａ）を切断するための露光処理（第２のリソグラフィ処理）を行う。この閉ループの切断に用いるマスクパターンを形成するための露光マスク１００は、遮光膜１０１が形成された透明基板のナノインプリントで形成したラインアンドスペースパターン２０１のライン端部２０１Ａに光が照射されるように開口部（窓）１０２を開けたパターンとなっている。
その後、図１３（ｃ）に示されるように、半導体基板上の全面にレジストを塗布し、露光マスク１１０を用いて、周辺回路パターン２２０形成のための第３のリソグラフィ処理を施す。周辺回路パターン２２０が形成された露光マスク１１０を通してレーザビームをレジストに照射する。
その後、ナノインプリントリソグラフィで形成された最小寸法パターン２１０と、第３のリソグラフィ処理で形成された周辺回路パターン２２０と、をマスクとして、被加工膜をエッチングし、最小寸法パターン形成領域と周辺回路パターン形成領域のそれぞれに素子分離の加工パターンが形成される。
なお、ここでは、図１３（ｂ）の閉ループ除去処理の後に、周辺回路パターンの形成処理を行っているが、この順番は逆でもよい。
この第２の実施の形態によっても、第１の実施の形態と同様の効果を得ることができる。
（第３の実施の形態）
この第３の実施の形態では、第１と第２の実施の形態とは異なる方法でテンプレートを製造する場合について説明する。
図１４は、第３の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。まず、石英などのテンプレート基板１Ａ上にＣｒやＭｏＳｉなどのテンプレート基板１Ａに対してエッチングマスクとなるハードマスク層１５Ａを堆積する。ついで、ハードマスク層１５Ａ上にレジストを塗布し、第１のリソグラフィ処理を行って、後に側壁パターンの芯材となるレジストパターン２１を形成する（図１４（ａ））。このレジストパターン２１の形成は、第１の実施の形態で説明したのと同様である。
その後、このレジストパターン２１をマスクに下地のハードマスク層１５Ａをエッチングし、芯材１５パターンを形成する。なお、第１の実施の形態では、テンプレート基板１Ａ上にハードマスク層１１Ａとコア層１２Ａの２層を積層して、コア層１２Ａから芯材１２が形成されていたが、この第３の実施の形態では、テンプレート基板１Ａ上にハードマスク層１５Ａの１層のみを堆積しているので、芯材１５はこのハードマスク層１５Ａから形成される。
つづけて、ＣＤＥ法やウェット法などの等方エッチングプロセスを用いて、形成した芯材１５のスリミングを行う（図１４（ｂ））。このスリミングによって細らせる量は、テンプレート上の最終的な寸法の約１／２（片側辺り）が目安である。芯材１５のスリミングプロセスが終了した後、レジストパターン２１を剥離する。
ついで、形成した芯材１５パターンの側壁に側壁パターン１３Ａを形成する（図１４（ｃ））。側壁パターン１３Ａの形成方法の詳細は省略するが、側壁材となる酸化膜や窒化膜などの絶縁膜を芯材１５を形成したテンプレート基板１Ａ上に堆積し、エッチバックすることによって、芯材１５の側壁部のみに側壁パターン１３Ａを残す。側壁パターン１３Ａの寸法は、側壁材の堆積膜厚にほぼ一致し、その世代の集積回路の最小寸法と同じ値になるように設定される。また、側壁パターン１３Ａの寸法は側壁材の堆積膜にほぼ一致するため、寸法制御性は極めて高い。
その後、側壁パターン１３Ａを形成した芯材１２が形成されたテンプレート基板１Ａ上の全面にレジストを塗布し、最小寸法パターン形成領域以外の大パターン形成領域の芯材１５を残存させるようにレジストパターン２２を形成する第２のリソグラフィ処理を行う（図１４（ｄ））。これによって、最小寸法パターン形成領域は露出され、それ以外の大パターン形成領域（たとえば周辺回路形成領域）はレジストパターン２２で覆われる。このとき形成するレジスト膜厚は、第１のリソグラフィ処理でのレジスト膜厚よりも厚くなる。
ついで、最小寸法パターン形成領域の芯材１５をＶＰＣ法などのエッチング法によって除去する（図１４（ｅ））。このとき、最小寸法パターン形成領域以外の大パターン形成領域の芯材１５はレジストパターン２２で覆われているため除去されない。そして、レジストパターン２２を剥離する。これによって、最小寸法パターン形成領域では、最終的な目標となる寸法とピッチを有する側壁パターン１３Ａからなるパターン１３が形成され、大パターン形成領域では、側壁パターン１３Ａを形成した芯材１５によるパターン１６が形成された状態となる。
その後、下地となるテンプレート基板１Ａを、最小寸法パターン形成領域ではパターン１３をマスクとしてエッチングし、大パターン形成領域ではパターン１６をマスクとしてエッチングする（図１４（ｆ））。これによって、テンプレート基板１Ａには、パターン１３，１６以外の部分に凹部２を有する親テンプレート１が形成される。そして、ナノインプリントリソグラフィなどの方法によって、親テンプレート１から子テンプレート５を形成する（図１４（ｇ））。この子テンプレート５は、親テンプレート１の凹凸が逆転しており、親テンプレート１の凸部が凹部６となっている。
なお、以上のようにして形成された子テンプレート５を用いて半導体装置を製造する方法は、第１の実施の形態で説明したのと同様であるので、その説明を省略する。
また、上記した説明では、第１の実施の形態のテンプレートの製造方法に対応するものであったが、第２の実施の形態のテンプレートの製造方法にも同様に適用することができる。この場合には、最小寸法パターンしか形成しないので、図１４（ｄ）で大パターン形成領域にレジストパターン２２を形成する処理が必要なく（すなわち、第２のリソグラフィ処理が不要であり）、図１４（ｅ）で、すべての芯材１５を除去する以外は、上記した説明と同じである。
この第３の実施の形態によれば、テンプレートを製造する際に、テンプレート基板１Ａをエッチングするためのハードマスク（パターン１３，１６）を形成するのに必要なハードマスク層１５Ａを１層のみテンプレート基板１Ａ上に形成し、このハードマスク層１５Ａから側壁転写プロセスによって最小寸法パターンを有するパターン１３を形成したので、第１と第２の実施の形態の場合に比して、テンプレートの製造工程数を削減できるという効果を、第１と第２の実施の形態の効果に加えて有する。
（第４の実施の形態）
この第４の実施の形態では、第１の実施の形態のテンプレートの製造方法において、ハードマスク層にパターンを転写する前の段階で、最小寸法パターンとそれ以外のパターン（大パターン）とを分けて作成する場合について説明する。
図１５は、この第４の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。まず、石英などのテンプレート基板１Ａ上に、ＣｒやＭｏＳｉなどのテンプレート基板１Ａに対してエッチングマスクとなるハードマスク層１１Ａと、酸化シリコン膜（ＳｉＯ2膜）や窒化シリコン膜（ＳｉＮ膜）、ポリシリコン膜などの側壁転写プロセスにおいて芯材となるコア層１２Ａを順に堆積する。ついで、コア層１２Ａ上にレジストを塗布し、最小パターン寸法形成領域にのみ、後に側壁パターンの芯材となるレジストパターン２１を形成する第１のリソグラフィ処理を行う（図１５（ａ））。
その後、このレジストパターン２１をマスクに下地のコア層１２Ａをエッチングし、コア層１２Ａのパターンを形成する。続けて、形成したコア層１２Ａのパターンに対して、ＣＤＥ法やウェット法などの等方的なエッチングプロセスを用いて、スリミングを行う。コア層１２Ａのスリミングプロセスが終了した後、レジストパターン２１を剥離する。以上によって、最小寸法パターン形成領域にのみ芯材１２が形成される（図１５（ｂ））。
ついで、形成した芯材１２の側壁に側壁パターン１３Ａを形成する（図１５（ｃ））。この側壁パターン１３Ａは、たとえば、側壁材となる酸化膜や窒化膜などの絶縁膜を芯材１２を形成したハードマスク層１１Ａ上に堆積させた後、エッチバックすることによって、芯材１２の側壁部のみに形成することができる。また、この芯材１２は、最小寸法パターン形成領域のみ形成され、大パターン形成領域には形成されない。その後、芯材１２をＶＰＣ法などのエッチング法によって除去する（図１５（ｄ））。
ついで、側壁パターン１３Ａが形成されたハードマスク層１１Ａ上にレジストを塗布し、最小寸法パターン以外の大パターンを形成するためのレジストパターン２２を形成する第２のリソグラフィ処理を行う（図１５（ｅ））。その後、最小寸法パターン形成領域では側壁パターン１３Ａをマスクとして、また大パターン形成領域ではレジストパターン２２をマスクとして、ハードマスク層１１Ａをエッチングし、ハードマスク１１を形成する（図１５（ｆ））。さらに、このハードマスク１１をマスクとして、テンプレート基板１Ａをエッチングし、親テンプレート１を形成する（図１５（ｇ））。この親テンプレート１には、ハードマスク１１が形成されていない部分に凹部（溝）２が形成される。そして、この親テンプレート１から、ナノインプリントリソグラフィ法などの方法によって、子テンプレート５を形成する（図１５（ｈ））。この子テンプレート５は、親テンプレート１の凹凸を逆転したものであり、親テンプレート１の凸部に対応する部分が凹部６となっている。以上によって、テンプレートの製造処理が終了する。
なお、以上のようにして形成されたテンプレートを用いて半導体装置を製造する方法は、第１の実施の形態で説明したのと同様であるので、その説明を省略する。
この第４の実施の形態によっても、第１の実施の形態と同様の効果を得ることができる。
（第５の実施の形態）
従来では、製造したテンプレートのパターン形状と、そのテンプレートによって形成された被処理膜に形成されるパターン形状については、検査するためのデータは存在しないので、これらのパターン形状がテンプレートの描画データに基づいて正しく製造されているか否かを調べることができなかった。そこで、この第５の実施の形態では、第１〜第４の実施の形態で作製した親テンプレートと子テンプレート、および第１〜第４の実施の形態で説明したようにインプリントリソグラフィを用いて子テンプレートを被処理膜上に転写したパターンを検査するために使用するパターン検査データの作成方法について説明する。
図１６は、パターン検査データの作成方法の手順の一例を示すフローチャートであり、図１７と図１８は、パターン検査データの作成方法の手順の一例を模式的に示す図である。ここで、図１７は、閉ループ除去処理をしていない最小寸法パターンと大パターンとを有する親テンプレートおよび子テンプレートと、子テンプレートを用いて被処理膜上に形成したパターンと、を検査するためのパターン検査データの作成方法の手順を示している。また、図１８は、閉ループ除去処理をしていない最小寸法パターンのみを有する親テンプレートおよび子テンプレートと、子テンプレートを用いて被処理膜上に形成したパターンと、を検査するためのパターン検査データの作成方法の手順を示している。
まず、図１７（ａ）と図１８（ａ）に示される、テンプレートを製造する際に使用する描画データ３０１に対して、プラスバイアス処理を行ってプラスバイアスデータ３０２を作成し（図１７（ｂ）、図１８（ｂ））、また、マイナスバイアス処理を行ってマイナスバイアスデータ３０３を作成する（ステップＳ１０１、図１７（ｃ）、図１８（ｃ））。プラスバイアス処理は、描画データ３０１に含まれるパターンデータについて、その外周部３０１Ａを所定量ａだけ太らせる処理であり、マイナスバイアス処理は、描画データ３０１に含まれるパターンデータについて、その外周部３０１Ａを所定量ｂだけ細らせる処理である。これらのバイアス量ａ，ｂとしては、回路上の最小線幅の１／２が目安である。またプラスバイアス量ａとマイナスバイアス量ｂの絶対値は等しい（│ａ│＝│ｂ│）ことが望ましいが、用いるテンプレート作製プロセスやウエハプロセスの特性によって、プラスバイアス量ａとマイナスバイアス量ｂの絶対値を変えてもよい。
ついで、プラスバイアスデータ３０２とマイナスバイアスデータ３０３を用いて、差分データ３１０を作成する（ステップＳ１０２、図１７（ｄ）、図１８（ｄ））。この差分データ３１０は、元のテンプレートの描画データ３０１から見ると、テンプレートの描画データ３０１の周囲をループ状に取り囲んだ形状になっている。つまり、プラスバイアスデータ３０２とマイナスバイアスデータ３０３とが重なる部分については、データは存在しないので白領域とし、両者が重ならない部分については、いずれかのデータが存在するので黒領域とすると、黒領域がループ状となっている。このループ状の部分が、側壁パターンに対応する。
その後、差分データ３１０から第１のパターン検査データ３２０を作成する（ステップＳ１０３）。第１、第３および第４の実施の形態で説明したように、検査対象のテンプレート、またはそのテンプレートから作製したパターンが、最小寸法パターンと大パターンとを有する場合には、この差分データ３１０に、大パターン３１５を付加し、第１のパターン検査データ３２０を作成する（図１７（ｅ））。この第１のパターン検査データ３２０は、第１、第３および第４の実施の形態で説明した、閉ループ除去処理を行っていない最小寸法パターンと大パターンが形成された親テンプレート１と、子テンプレート５を用いたインプリントリソグラフィで作製された被処理膜上に形成されたパターンの検査に用いられる。
なお、図１８に示されるように、閉ループ除去処理を行っていない最小寸法パターンのみを有する親テンプレート１および子テンプレート５と、子テンプレート５を用いて形成した被処理膜上のパターンと、に使用するパターン検査データの場合には、大パターンをつける必要がないので、ステップＳ１０２で得られた差分データ３１０がそのまま第１のパターン検査データ３２０となる（図１８（ｄ））。
さらに、この第１のパターン検査データ３２０の白黒を反転させることで、第２のパターン検査データ３３０を作成する（ステップＳ１０４、図１７（ｆ）、図１８（ｅ））。この第２のパターン検査データ３３０は、第１、第３および第４の実施の形態で説明した、閉ループ除去処理を行っていない最小寸法パターンと大パターンが形成された子テンプレート５の検査に用いられる。以上によって、パターン検査データの作成処理が終了する。
なお、ここでは、プラスバイアス処理とマイナスバイアス処理を行って、両者の差分データ３１０を取得するようにしているが、いずれかのバイアス処理のみを行い、そのバイアスデータと描画データ３０１との差分をとったものを差分データとしてもよい。
上記したように、以上のようにして作成された第１のパターン検査データ３２０は、親テンプレート１と、子テンプレート５を用いて形成した被処理膜上のパターンの検査に用いられ、第２のパターン検査データ３３０は、子テンプレート５の検査に用いられる。このパターン検査方法は、たとえば作製された親テンプレート１、子テンプレート５および被処理膜上のパターンを、撮像装置などで撮像してその画像データを取得し、取得した画像データと、上記のパターン検査データの作成方法で得られた第１または第２のパターン検査データ３２０，３３０とを比較する処理を、情報処理装置などで実行させることによって行われる。
なお、上述したパターン検査データの作成方法とパターン検査方法をコンピュータに実行させるためのプログラムとすることも可能である。このパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるためのプログラムは、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、フロッピー（登録商標）ディスク、ＤＶＤ（Digital Versatile DiscまたはDigital Video Disc）などのコンピュータで読み取り可能な記録媒体に記録されて提供される。また、上述したパターン検査データの作成方法またはをパターン検査方法をコンピュータに実行させるためのプログラムを、インターネットなどのネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。
このようにパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるプログラムとすることで、上記したパターン検査データの作成方法またはパターン検査方法は、ＣＰＵ（Central Processing Unit）の演算手段と、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などの記憶手段と、ＨＤＤ（Hard Disk Drive）などの二次記憶手段と、ＣＤ−ＲＯＭドライブ装置などの外部記憶手段と、ディスプレイ装置などの表示手段と、キーボードやマウスなどの入力手段と、また必要に応じてネットワークボードなどのネットワークインタフェース手段と、を備えたパーソナルコンピュータなどの情報処理装置で実行することができる。この場合には、二次記憶手段にインストールされたパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるプログラムを、ＲＡＭなどの記憶手段に展開し、演算手段で実行することで、上記の方法が行われる。
この第５の実施の形態によれば、描画データ３０１に基づいて作製された親テンプレート１および子テンプレート５と、子テンプレート５からインプリントリソグラフィで作製された被処理膜上のパターンと、について、所望のパターンを有しているかについて検査することができるという効果を有する。
なお、上述した説明では、親テンプレート１から作製した子テンプレート５を用いて、半導体装置を製造する場合を例に挙げたが、親テンプレート１をそのまま半導体装置の製造に使用してもよい。
１…親テンプレート、１Ａ…テンプレート基板、２，６，７，５２…凹部、５…子テンプレート、１１，６１…ハードマスク、１１Ａ，１５Ａ，６１Ａ…ハードマスク層、１２，１５…芯材、１２Ａ…コア層、１３，１４，１６…パターン、１３Ａ…側壁パターン、２１，２２，７１，７２，７３…レジストパターン、５１…基板、６２…第１のハードマスク、６２Ａ…第２のハードマスク層、６３…第２のハードマスク、６３Ａ…第１のハードマスク層、７１Ａ…インプリント材、３０１…描画データ、３０１Ａ…外周部、３０２…プラスバイアスデータ、３０３…マイナスバイアスデータ、３１０…差分データ、３１５…大パターン、３２０…第１のパターン検査データ、３３０…第２のパターン検査データ。

Claims (5)

  1. 加工対象上に第１のマスク層を形成する第１のマスク層形成工程と、
    隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有するテンプレートを、インプリント材を介して前記第１のマスク層上に押し付けて、前記インプリント材を固化させるインプリント工程と、
    前記インプリント材をマスクとして、前記第１のマスク層をエッチングして、閉ループ構造を有するパターンを含む第１のマスクを形成する第１のマスク形成工程と、
    閉ループ構造のパターンの前記ライン部の端部を除去するための第１のレジストパターンを形成する第１のレジストパターン形成工程と、
    前記第１のレジストパターンを用いて、前記閉ループ構造のパターンの前記ライン部の端部を除去する閉ループ除去工程と、
    閉ループ構造の前記ライン部の端部が除去されたパターンを含む前記第１のマスクを用いて、前記加工対象をエッチングするエッチング工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記インプリント工程では、前記ライン部を形成するパターンが閉ループ構造となっている前記パターンのみがデバイスパターン形成用パターンとして形成された前記テンプレートを使用し、
    前記第１のマスク形成工程よりも後で前記エッチング工程の前に、前記第１のマスクが形成された前記加工対象上にレジストを塗布し、前記パターン以外の他のパターンを形成するための第２のレジストパターンを形成する第２のレジストパターン形成工程をさらに含み、
    前記エッチング工程では、前記第１のマスクと前記他のパターンとを用いて、前記加工対象をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記インプリント工程で使用される前記テンプレートは、
    第１のテンプレート基板上に第２のマスク層を形成する工程と、
    前記第２のマスク層上の芯材となる位置に第３のレジストパターンを形成する工程と、
    前記第３のレジストパターンをマスクとして、前記第２のマスク層をエッチングして芯材を形成する工程と、
    前記芯材に側壁パターンを形成する工程と、
    少なくとも前記閉ループ構造のパターンを形成する領域の前記芯材を除去する工程と、
    前記閉ループ構造のパターンを用いて前記第１のテンプレート基板をエッチングしてテンプレートを形成する工程と、
    を含む処理工程によって形成されたテンプレートであるか、または、前記形成されたテンプレートを親テンプレートとして用いたインプリントリソグラフィにより作製されたテンプレートであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. インプリントリソグラフィで使用されるテンプレートにおいて、
    隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有することを特徴とするテンプレート。
  5. インプリントリソグラフィで使用されるテンプレートに形成されるパターン、または前記テンプレートを用いて形成されるパターンの検査時に使用するパターン検査データの作成方法において、
    隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有するテンプレートを形成するための描画データのパターンの外周を、外向きおよび／または内向きに所定の量だけ移動させたバイアスデータを作成する第１の工程と、
    前記パターンの外周を外向きと内向きの両方に所定の量だけ移動させて２つのバイアスデータを作成した場合には、前記２つのバイアスデータの差分を取り、前記パターンの外周を外向きまたは内向きの一方に所定量だけ移動させて１つのバイアスデータを作成した場合には、前記バイアスデータと前記パターンの描画データとの差分を取ってパターン検査データを作成する第２の工程と、
    を含むことを特徴とするパターン検査データの作成方法。
JP2009086917A 2009-03-31 2009-03-31 半導体装置の製造方法およびテンプレート Expired - Fee Related JP4825891B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009086917A JP4825891B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法およびテンプレート
US12/683,876 US8222150B2 (en) 2009-03-31 2010-01-07 Method of manufacturing semiconductor device, template, and method of creating pattern inspection data
KR1020100019975A KR101182885B1 (ko) 2009-03-31 2010-03-05 반도체 장치 제조 방법, 템플릿, 및 패턴 검사 데이터 생성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086917A JP4825891B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法およびテンプレート

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011167069A Division JP5337207B2 (ja) 2011-07-29 2011-07-29 パターン検査データの作成方法

Publications (3)

Publication Number Publication Date
JP2010239009A true JP2010239009A (ja) 2010-10-21
JP2010239009A5 JP2010239009A5 (ja) 2011-06-23
JP4825891B2 JP4825891B2 (ja) 2011-11-30

Family

ID=42784805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086917A Expired - Fee Related JP4825891B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法およびテンプレート

Country Status (3)

Country Link
US (1) US8222150B2 (ja)
JP (1) JP4825891B2 (ja)
KR (1) KR101182885B1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003616A (ja) * 2009-06-16 2011-01-06 Canon Inc インプリント装置及び物品の製造方法
JP2013140917A (ja) * 2012-01-06 2013-07-18 Dainippon Printing Co Ltd ナノインプリント用テンプレート及びその製造方法
JP2013251320A (ja) * 2012-05-30 2013-12-12 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法
JP2014029997A (ja) * 2012-06-26 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2014029981A (ja) * 2012-02-03 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2014053536A (ja) * 2012-09-10 2014-03-20 Dainippon Printing Co Ltd パターン形成方法
JP2014053535A (ja) * 2012-09-10 2014-03-20 Dainippon Printing Co Ltd パターン形成方法
JP2014079903A (ja) * 2012-10-15 2014-05-08 Hoya Corp インプリント用モールドの製造方法
JP2014093450A (ja) * 2012-11-05 2014-05-19 Dainippon Printing Co Ltd パターン構造体の形成方法
JP2014103323A (ja) * 2012-11-21 2014-06-05 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2014112655A (ja) * 2012-10-30 2014-06-19 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法
US8765610B2 (en) 2011-09-20 2014-07-01 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014133310A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014194967A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレートおよびその製造方法
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
JP2015032650A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 パターン形成方法及びインプリントモールドの製造方法
JP2015065214A (ja) * 2013-09-24 2015-04-09 大日本印刷株式会社 インプリントモールドの製造方法
JP2016201574A (ja) * 2016-08-26 2016-12-01 大日本印刷株式会社 ナノインプリント用テンプレートの製造方法
JP2017028081A (ja) * 2015-07-22 2017-02-02 大日本印刷株式会社 インプリントモールド製造用の基板およびインプリントモールドの製造方法
JP2017028322A (ja) * 2016-10-24 2017-02-02 大日本印刷株式会社 ナノインプリント用テンプレート
JP2018531506A (ja) * 2015-09-24 2018-10-25 東京エレクトロン株式会社 サブ解像度基板パターニングのためのエッチングマスクを形成する方法
US10809615B2 (en) 2018-09-14 2020-10-20 Toshiba Memory Corporation Pattern forming method, master template, and method of manufacturing template

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275208B2 (ja) * 2009-12-02 2013-08-28 株式会社東芝 半導体装置の製造方法
JP5337114B2 (ja) * 2010-07-30 2013-11-06 株式会社東芝 パタン形成方法
CN102468136A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US9452574B2 (en) 2011-12-19 2016-09-27 Canon Nanotechnologies, Inc. Fabrication of seamless large area master templates for imprint lithography using step and repeat tools
JP6142539B2 (ja) * 2012-01-20 2017-06-07 東レ株式会社 成形材料
KR102052465B1 (ko) * 2012-12-28 2019-12-05 다이니폰 인사츠 가부시키가이샤 나노임프린트 몰드의 제조 방법
JP6171453B2 (ja) * 2013-03-25 2017-08-02 大日本印刷株式会社 ナノインプリントモールドの製造方法
KR101907039B1 (ko) * 2016-11-04 2018-12-05 한국과학기술연구원 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
KR102617139B1 (ko) * 2018-04-09 2023-12-26 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2021153133A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005087A2 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. A nano imprint technique with increased flexibility with respect to alignment and feature shaping
WO2008033695A2 (en) * 2006-09-14 2008-03-20 Micron Technology, Inc. Efficient pitch multiplication process
WO2008032416A1 (fr) * 2006-09-15 2008-03-20 Hitachi High-Technologies Corporation Puce d'alignement pour une mesure d'aberration ponctuelle de microscope électronique à balayage
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
EP1072954A3 (en) 1999-07-28 2002-05-22 Lucent Technologies Inc. Lithographic process for device fabrication
US7432634B2 (en) * 2000-10-27 2008-10-07 Board Of Regents, University Of Texas System Remote center compliant flexure device
EP2264522A3 (en) * 2000-07-16 2011-12-14 The Board of Regents of The University of Texas System Method of forming a pattern on a substrate
EP1352295B1 (en) 2000-10-12 2015-12-23 Board of Regents, The University of Texas System Template for room temperature, low pressure micro- and nano-imprint lithography
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
JP2007144995A (ja) 2005-10-25 2007-06-14 Dainippon Printing Co Ltd 光硬化ナノインプリント用モールド及びその製造方法
JP4774937B2 (ja) 2005-11-10 2011-09-21 大日本印刷株式会社 テンプレートの製造方法
JP2008218690A (ja) 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置の製造方法及びテンプレート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005087A2 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. A nano imprint technique with increased flexibility with respect to alignment and feature shaping
WO2008033695A2 (en) * 2006-09-14 2008-03-20 Micron Technology, Inc. Efficient pitch multiplication process
WO2008032416A1 (fr) * 2006-09-15 2008-03-20 Hitachi High-Technologies Corporation Puce d'alignement pour une mesure d'aberration ponctuelle de microscope électronique à balayage
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8734701B2 (en) 2009-06-16 2014-05-27 Canon Kabushiki Kaisha Imprint apparatus and method of manufacturing article
JP2011003616A (ja) * 2009-06-16 2011-01-06 Canon Inc インプリント装置及び物品の製造方法
US8765610B2 (en) 2011-09-20 2014-07-01 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2013140917A (ja) * 2012-01-06 2013-07-18 Dainippon Printing Co Ltd ナノインプリント用テンプレート及びその製造方法
JP2014029981A (ja) * 2012-02-03 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2017034284A (ja) * 2012-02-03 2017-02-09 大日本印刷株式会社 ナノインプリント用テンプレートの製造方法
JP2013251320A (ja) * 2012-05-30 2013-12-12 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法
JP2014029997A (ja) * 2012-06-26 2014-02-13 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2014053535A (ja) * 2012-09-10 2014-03-20 Dainippon Printing Co Ltd パターン形成方法
JP2014053536A (ja) * 2012-09-10 2014-03-20 Dainippon Printing Co Ltd パターン形成方法
JP2014079903A (ja) * 2012-10-15 2014-05-08 Hoya Corp インプリント用モールドの製造方法
JP2014112655A (ja) * 2012-10-30 2014-06-19 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法
JP2014093450A (ja) * 2012-11-05 2014-05-19 Dainippon Printing Co Ltd パターン構造体の形成方法
JP2014103323A (ja) * 2012-11-21 2014-06-05 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014133310A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法
JP2014194967A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレートおよびその製造方法
JP2014209509A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 インプリントモールドの製造方法
JP2015032650A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 パターン形成方法及びインプリントモールドの製造方法
JP2015065214A (ja) * 2013-09-24 2015-04-09 大日本印刷株式会社 インプリントモールドの製造方法
JP2017028081A (ja) * 2015-07-22 2017-02-02 大日本印刷株式会社 インプリントモールド製造用の基板およびインプリントモールドの製造方法
JP2018531506A (ja) * 2015-09-24 2018-10-25 東京エレクトロン株式会社 サブ解像度基板パターニングのためのエッチングマスクを形成する方法
JP2016201574A (ja) * 2016-08-26 2016-12-01 大日本印刷株式会社 ナノインプリント用テンプレートの製造方法
JP2017028322A (ja) * 2016-10-24 2017-02-02 大日本印刷株式会社 ナノインプリント用テンプレート
US10809615B2 (en) 2018-09-14 2020-10-20 Toshiba Memory Corporation Pattern forming method, master template, and method of manufacturing template

Also Published As

Publication number Publication date
JP4825891B2 (ja) 2011-11-30
KR101182885B1 (ko) 2012-09-13
US20100248482A1 (en) 2010-09-30
KR20100109374A (ko) 2010-10-08
US8222150B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP4825891B2 (ja) 半導体装置の製造方法およびテンプレート
US9482965B2 (en) Transmission balancing for phase shift mask with a trim mask
US7252909B2 (en) Method to reduce CD non-uniformity in IC manufacturing
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP5076025B2 (ja) 自動作成マスク及び多重マスク層を利用した単一集積回路層のパターン形成
US7669172B2 (en) Pattern creation method, mask manufacturing method and semiconductor device manufacturing method
KR101275947B1 (ko) 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이
US20070162887A1 (en) Method of fabricating photo mask
JP5680595B2 (ja) コンピュータ読み取り可能なマスクシュリンク制御プロセッサ
TWI438824B (zh) Manufacturing method of semiconductor device
JP5337207B2 (ja) パターン検査データの作成方法
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
US9104833B2 (en) Mask set for double exposure process and method of using the mask set
JP4896898B2 (ja) パターン作成方法および半導体装置の製造方法
TWI328255B (en) Etching bias reduction
US20130220970A1 (en) Method for fabricating template
TW201222303A (en) Pattern layout method
Mukai et al. A study of CD budget in spacer patterning technology
JP2010026416A (ja) フォトマスクパターンの作成方法
TWI521369B (zh) 佈局分割方法及應用其之半導體元件製造方法
JP2006053249A (ja) 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法
TW200905508A (en) Method of determining defects in photomask
JP2004029482A (ja) パターン形成方法
JP6638493B2 (ja) 多段構造体を有するテンプレートの製造方法
TW201011460A (en) Method for manufacturing photo mask

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110502

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110502

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R151 Written notification of patent or utility model registration

Ref document number: 4825891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees