JP2006053249A - 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】 高精度であり、製造コストを抑えることも可能な基板加工方法を提供する。
【解決手段】 第１の領域及び第２の領域を有する被加工基板１１、１２上にレジスト膜１３を形成する工程と、レジスト膜が形成された被加工基板の位置を変えずに、レジスト膜の第１の領域上に形成された第１の部分１３ａを第１の露光量で露光し、且つ、レジスト膜の第２の領域上に形成された第２の部分１３ｂを第１の露光量よりも低い第２の露光量で露光する工程と、レジスト膜の第１の部分が除去され且つレジスト膜の第２の部分が残るような第１の現像条件でレジスト膜を現像する工程と、現像されたレジスト膜をマスクとして、被加工基板の第１の領域をエッチングする工程と、レジスト膜の第２の部分が除去されるような第２の現像条件でレジスト膜を再現像する工程と、再現像されたレジスト膜をマスクとして、被加工基板の第２の領域をエッチングする工程とを備える。
【選択図】 図１

Description

本発明は、基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法に関する。

半導体装置の微細化に伴い、半導体装置の加工精度や半導体装置の製造に用いるフォトマスクの加工精度を確保することがしだいに難しくなってきている。以下、レベンソン型位相シフトマスクを例に説明する。

図５は、従来技術に係るレベンソン型位相シフトマスクの製造方法を模式的に示した断面図である。

まず、図５（ａ）に示すように、クオーツ基板１１及び遮光膜１２を有する被加工基板にポジ型レジスト膜１６を形成する。続いて、レジスト膜１６を電子線によって露光し、露光部分１６ａを得る。次に、図５（ｂ）に示すように、現像液を用いてレジスト膜１６を現像する。次に、図５（ｃ）に示すように、図５（ｂ）の工程で得られたレジスト膜１６のパターンをマスクとして、遮光膜１２をエッチングする。

次に、図５（ｄ）に示すように、レジスト膜１６を剥離した後、ポジ型レジスト膜１７を形成する。続いて、レジスト膜１７を電子線によって露光し、露光部分１７ａを得る。次に、図５（ｅ）に示すように、現像液を用いてレジスト膜１７を現像する。続いて、現像されたレジスト膜１７のパターンをマスクとして、クオーツ基板１１をエッチングする。最後に、図５（ｆ）に示すように、レジスト膜１７を剥離することで、クオーツ基板１１及び遮光膜１２がエッチングされた開口領域及び遮光膜１２のみがエッチングされた開口領域を有するレベンソン型位相シフトマスクが作製される。

しかしながら、上述した方法では、図５（ｄ）の工程でレジスト膜１７を露光する際に位置合わせ誤差が生じる。そのため、図５（ｅ）の工程でクオーツ基板１１をエッチングしてクオーツ基板１１に開口を形成する際に、クオーツ基板１１の適切な位置に開口を形成することができない。そのため、高精度の信頼性の高い位相シフトマスクを作製することが困難である。また、露光装置への基板のセットやレジスト膜の塗布工程等を２回行わなければならないため、製造工程や製造時間が増加し、製造コストの低いフォトマスクを作製することが困難である。

公知技術として、特許文献１には、レベンソン型位相シフトマスクの製造方法が記載されているが、基本的な製造方法は上述した製造方法と同様であり、上述した問題を解決できるものではない。

このように、従来は、高精度で信頼性が高く、製造コストの低いフォトマスクを作製することが困難であった。このような問題は、フォトマスクの製造に限らず、その他の基板加工方法にも生じ得るものである。
特開平８−１３７０９０号公報

本発明は、高精度であり、しかも製造コストを抑えることも可能な基板加工方法等を提供することを目的としている。

本発明の一視点に係る基板加工方法は、第１の領域及び第２の領域を有する被加工基板上にレジスト膜を形成する工程と、前記レジスト膜が形成された被加工基板の位置を変えずに、前記レジスト膜の前記第１の領域上に形成された第１の部分を第１の露光量で露光し、且つ、前記レジスト膜の前記第２の領域上に形成された第２の部分を前記第１の露光量よりも低い第２の露光量で露光する工程と、前記レジスト膜の第１の部分が除去され且つ前記レジスト膜の第２の部分が残るような第１の現像条件で前記レジスト膜を現像する工程と、前記現像されたレジスト膜をマスクとして、前記被加工基板の第１の領域をエッチングする工程と、前記レジスト膜の第２の部分が除去されるような第２の現像条件で前記レジスト膜を再現像する工程と、前記再現像されたレジスト膜をマスクとして、前記被加工基板の第２の領域をエッチングする工程と、を備える。

本発明によれば、レジスト膜の露光量及び現像条件を変えることにより、高精度であり、しかも製造コストを抑えることも可能な基板加工方法を得ることができる。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
図１は、本発明の第１の実施形態に係り、レベンソン型位相シフトマスクの製造方法を模式的に示した断面図である。

まず、図１（ａ）に示すように、クオーツ基板（透光性基板）１１及びクオーツ基板１１上に形成された遮光膜１２を有する被加工基板を用意し、遮光膜１２上にポジ型レジスト膜１３を形成する。続いて、レジスト膜１３が形成された被加工基板を露光装置（図示せず）内に保持し、レジスト膜１３の第１の部分１３ａ及び第２の部分１３ｂを、電子線によって露光する。このとき、第１の部分１３ａの露光量の方が第２の部分１３ｂの露光量よりも高くなるようにする。具体的には、まず第１の部分１３ａ及び第２の部分１３ｂを同一の露光量で露光し、その後、基板を露光装置内に保持したままの状態で第１の部分１３ａのみを露光する。このようにすることで、効率的に露光処理を行うことができ、露光処理に費やされる時間を低減することができる。本例では、１回目の露光量と２回目の露光量とを同一の露光量とし、第１の部分１３ａの露光量が第２の部分の露光量の２倍になるようにしている。

次に、図１（ｂ）に示すように、アルカリ現像液を用いてレジスト膜１３を現像する。このとき、レジスト膜１３の高露光量で露光された第１の部分１３ａが除去され、低露光量で露光された第２の部分１３ｂが残るような条件（第１の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を調整することで、そのような条件を満たすことが可能である。この現像処理により、レジスト膜１３の第１の部分１３ａの下の領域（第１の領域）が露出する。

次に、図１（ｃ）に示すように、図１（ｂ）の工程で得られたレジスト膜１３のパターンをマスクとして、ＲＩＥにより、遮光膜１２及びクオーツ基板１１を順次エッチングする。

次に、図１（ｄ）に示すように、アルカリ現像液を用いてレジスト膜１３を再度現像する。このとき、レジスト膜１３の低露光量で露光された第２の部分１３ｂが除去されるような条件（第２の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を第１の現像条件と異ならせて現像を行う。この現像処理により、レジスト膜１３の第２の部分１３ｂの下の領域（第２の領域）が露出する。

次に、図１（ｅ）に示すように、図１（ｄ）の工程で得られたレジスト膜１３のパターンをマスクとして、ＲＩＥにより、遮光膜１２をエッチングする。

最後に、図１（ｆ）に示すように、レジスト膜１３を剥離することで、クオーツ基板１１及び遮光膜１２がエッチングされた開口領域２１及び遮光膜１２のみがエッチングされた開口領域２２を有するレベンソン型位相シフトマスクが作製される。

このように、本実施形態では、同一のレジスト膜に高露光量領域と低露光量領域を形成し、レジスト膜の現像条件を変えることで、単一のレジスト膜に、開口領域２１形成用のパターン及び開口領域２２形成用のパターンを形成している。また、基板を露光装置内に保持したままの状態、すなわち基板位置を変えずに、高露光量の領域及び低露光量の領域が形成される。したがって、本実施形態の方法によれば、開口領域２１用のパターンと開口領域２２用のパターンとの間の相対的な位置精度を極めて高くすることができる。従来技術では、位置合わせ誤差が生じるため、例えばパターン間の相対的な誤差が１００ｎｍ程度となるが、本実施形態の方法では、例えば１０ｎｍ程度以下の誤差にすることが可能である。また、露光装置への基板のセットやレジスト膜の塗布工程が１回ですむため、製造工程や製造時間を低減することができる。したがって、高精度で信頼性が高く、製造コストの低いフォトマスクを作製することが可能となる。

なお、理想的には、１回目の現像工程において、高露光量領域のレジスト膜が完全に現像液に溶解し、且つ低露光量領域のレジスト膜が全く現像液に溶解しないようにすることが好ましい。ただし、実際には低露光量領域のレジストも若干は現像液に溶解する。実際に、１回目の現像工程を行った後では、低露光量領域のレジスト膜の膜厚は当初よりも若干減少していた。この状態で１回目のエッチングを行ったが、エッチング後のレジスト膜は十分な膜厚であり、低露光量領域のレジスト膜下の遮光膜がエッチングされることは全くなかった。

なお、上述した方法によって作製されたレベンソン型位相シフトマスク（フォトマスク）は、ＬＳＩ等の半導体装置の製造に適用可能である。すなわち、半導体装置の製造工程に適用した場合には、図２に示すように、フォトマスク５０上に形成されたパターンが、半導体素子、導電膜、絶縁膜等が形成された半導体基板５１上のフォトレジスト膜５２に転写されることになる。

（実施形態２）
図３は、本発明の第２の実施形態に係り、ＰＳＧマスクの製造方法を模式的に示した断面図である。ＰＳＧマスクは、露光装置のレンズ収差を測定するために用いられるものである。なお、ＰＳＧマスクについては、「H. Nomura,“New phase shift grating for measuring aberration”SPIE Vol.4346 25-35(2001)」及び「特許第３２９７４２３号公報」に詳細に記載されている。

まず、図３（ａ）に示すように、クオーツ基板（透光性基板）１１及びクオーツ基板１１上に形成された遮光膜１２を有する被加工基板を用意し、遮光膜１２上にポジ型レジスト膜１３を形成する。続いて、レジスト膜１３が形成された被加工基板を露光装置（図示せず）内に保持し、レジスト膜１３の第１の部分１３ａ及び第２の部分１３ｂを、電子線によって露光する。このとき、第１の部分１３ａの露光量の方が第２の部分１３ｂの露光量よりも高くなるようにする。具体的には、露光領域毎に露光量を変化させることが可能な露光装置を用い、第１の部分１３ａと第２の部分１３ｂとで露光量を逐次変化させて露光を行う。本例では、第１の部分１３ａの露光量が第２の部分１３ｂの露光量の２倍となるようにしている。このように露光領域毎に露光量を逐次変化させることで、いずれの領域も１回の露光ですみ、露光処理に費やされる時間を大幅に短縮することができる。なお、本実施形態では、図からわかるように、第１の部分１３ａと第２の部分１３ｂとが隣接した領域が存在する。

次に、図３（ｂ）に示すように、アルカリ現像液を用いてレジスト膜１３を現像する。このとき、レジスト膜１３の高露光量で露光された第１の部分１３ａが除去され、低露光量で露光された第２の部分１３ｂが残るような条件（第１の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を調整することで、そのような条件を満たすことが可能である。この現像処理により、レジスト膜１３の第１の部分１３ａの下の領域（第１の領域）が露出する。

次に、図３（ｃ）に示すように、図３（ｂ）の工程で得られたレジスト膜１３のパターンをマスクとして、ＲＩＥにより、遮光膜１２及びクオーツ基板１１を順次エッチングする。

次に、図３（ｄ）に示すように、アルカリ現像液を用いてレジスト膜１３を再度現像する。このとき、レジスト膜１３の低露光量で露光された第２の部分１３ｂが除去されるような条件（第２の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を第１の現像条件と異ならせて現像を行う。この現像処理により、レジスト膜１３の第２の部分１３ｂの下の領域（第２の領域）が露出する。

次に、図３（ｅ）に示すように、図３（ｄ）の工程で得られたレジスト膜１３のパターンをマスクとして、ＲＩＥにより、遮光膜１２をエッチングする。

最後に、図３（ｆ）に示すように、レジスト膜１３を剥離する。これにより、クオーツ基板１１及び遮光膜１２がエッチングされた領域２４ａ及び遮光膜１２のみがエッチングされた領域２４ｂからなる開口領域２４と、遮光膜１２のみがエッチングされた開口領域２５と、開口領域２４と開口領域２５との間の遮光領域２６とを有するＰＳＧマスクが作製される。

所望の性能を満たすＰＳＧマスクを得るためには、開口領域２４の幅、開口領域２５の幅及び遮光領域２６の幅が等しく、且つ、領域２４ａの幅及び領域２４ｂの幅が等しいことが重要である。従来技術を用いてＰＳＧマスクを作製した場合には、例えば１００ｎｍ程度の位置合わせ誤差が生じるため、上記のような寸法関係を高精度で満たすことは困難である。本実施形態の方法を用いることで、パターン間の相対的な誤差を例えば１０ｎｍ程度以下にすることができ、所望の性能を満たす高精度のＰＳＧマスクを作製することが可能である。

以上のように、本実施形態においても、第１の実施形態と同様、パターン間の相対的な位置精度を極めて高くすることができるとともに、製造工程や製造時間を低減することができる。したがって、高精度で信頼性が高く、製造コストの低いフォトマスクを作製することが可能となる。

なお、本実施形態においても第１の実施形態と同様、１回目の現像工程において、実際には低露光量領域のレジストも若干は現像液に溶解するため、低露光量領域のレジストの膜厚は若干減少していた。この状態で１回目のエッチングを行ったが、エッチング後のレジスト膜は十分な膜厚であり、低露光量領域のレジスト膜下の遮光膜がエッチングされることは全くなかった。

（実施形態３）
図４は、本発明の第３の実施形態に係り、上述した第１及び第２の実施形態で述べた手法と同様の手法を、半導体装置の製造におけるデュアルダマシン工程に適用したものである。

まず、図４（ａ）に示すように、ＭＯＳトランジスタ等の半導体素子（図示せず）が形成された半導体基板３１上に、層間絶縁膜３２、ヴィアプラグ（或いはコンタクトプラグ）３３、層間絶縁膜３４、配線３５及び層間絶縁膜３６等を形成する。続いて、このようにして得られた被加工基板の層間絶縁膜３６上にポジ型レジスト膜３７を形成する。次に、レジスト膜３７が形成された被加工基板を露光装置（図示せず）内に保持し、レジスト膜３７の第１の部分３７ａ及び第２の部分３７ｂを、電子線によって露光する。第１の部分３７ａはヴィアホールが形成される部分に対応し、第２の部分３７ｂは配線溝が形成される部分に対応する。この露光処理では、第１の部分３７ａの露光量の方が第２の部分３７ｂの露光量よりも高くなるようにする。具体的な方法は、第１の実施形態或いは第２の実施形態で述べた方法と同様である。なお、以下の図４（ｂ）〜図４（ｆ）の工程では、半導体基板３１の図示は省略している。

次に、図４（ｂ）に示すように、アルカリ現像液を用いてレジスト膜３７を現像する。このとき、レジスト膜３７の高露光量で露光された第１の部分３７ａが除去され、低露光量で露光された第２の部分３７ｂが残るような条件（第１の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を調整することで、そのような条件を満たすことが可能である。この現像処理により、レジスト膜３７の第１の部分３７ａの下の領域（第１の領域）が露出する。

次に、図４（ｃ）に示すように、図４（ｂ）の工程で得られたレジスト膜３７のパターンをマスクとして、ＲＩＥにより、層間絶縁膜３６をエッチングする。このエッチングによってヴィアホール３８が形成され、配線３５の上面が露出する。

次に、図４（ｄ）に示すように、アルカリ現像液を用いてレジスト膜３７を再度現像する。このとき、レジスト膜３７の低露光量で露光された第２の部分３７ｂが除去されるような条件（第２の現像条件）で現像を行う。具体的には、現像時間、現像液の濃度、現像液の温度等を第１の現像条件と異ならせて現像を行う。この現像処理により、レジスト膜３７の第２の部分３７ｂの下の領域（第２の領域）が露出する。

次に、図４（ｅ）に示すように、図４（ｄ）の工程で得られたレジスト膜３７のパターンをマスクとして、ＲＩＥにより、層間絶縁膜３７をエッチングする。このエッチングでは、層間絶縁膜３７の途中でエッチングを止める。層間絶縁膜３７の途中にエッチングのストッパー膜を形成しておいてもよい。このエッチング処理によって配線溝３９が形成される。

次に、図４（ｆ）に示すように、レジスト膜３７を剥離する。続いて、ヴィアホール３８及び配線溝３９内に金属膜等の導電膜４０を埋め込むことで、ヴィアプラグ及び配線が形成される。このようにして、図３（ｆ）に示すようなデュアルダマシン構造が作製される。

以上のように、本実施形態においても、第１の実施形態と同様、パターン間の相対的な位置精度を極めて高くすることができるとともに、製造工程や製造時間を低減することができる。したがって、高精度で信頼性が高く、製造コストの低い半導体装置を作製することが可能となる。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

本発明の第１の実施形態に係る基板加工方法の工程を模式的に示した断面図である。 本発明の第１の実施形態の方法で得られたフォトマスクの適用例を模式的に示した図である。 本発明の第２の実施形態に係る基板加工方法の工程を模式的に示した断面図である。 本発明の第３の実施形態に係る基板加工方法の工程を模式的に示した断面図である。 従来に係る基板加工方法の工程を模式的に示した断面図である。

符号の説明

１１…クオーツ基板 １２…遮光膜
１３…レジスト膜
１３ａ…レジスト膜１３の第１の部分
１３ｂ…レジスト膜１３の第２の部分
２１、２２、２４、２５…開口領域 ２６…遮光領域
３１…半導体基板 ３２、３４、３６…層間絶縁膜
３３…ヴィアプラグ ３５…配線
３７…レジスト膜
３７ａ…レジスト膜３７の第１の部分
３７ｂ…レジスト膜３７の第２の部分
３８…ヴィアホール ３９…配線溝
４０…導電膜
５０…フォトマスク ５１…半導体基板
５２…フォトレジスト膜

Claims (7)

1. 第１の領域及び第２の領域を有する被加工基板上にレジスト膜を形成する工程と、
   前記レジスト膜が形成された被加工基板の位置を変えずに、前記レジスト膜の前記第１の領域上に形成された第１の部分を第１の露光量で露光し、且つ、前記レジスト膜の前記第２の領域上に形成された第２の部分を前記第１の露光量よりも低い第２の露光量で露光する工程と、
   前記レジスト膜の第１の部分が除去され且つ前記レジスト膜の第２の部分が残るような第１の現像条件で前記レジスト膜を現像する工程と、
   前記現像されたレジスト膜をマスクとして、前記被加工基板の第１の領域をエッチングする工程と、
   前記レジスト膜の第２の部分が除去されるような第２の現像条件で前記レジスト膜を再現像する工程と、
   前記再現像されたレジスト膜をマスクとして、前記被加工基板の第２の領域をエッチングする工程と、
   を備えたことを特徴とする基板加工方法。
2. 前記被加工基板は、透光性基板と、前記透光性基板上に形成された遮光膜とを含み、
   前記被加工基板の第１の領域をエッチングする工程では、前記遮光膜及び前記透光性基板がエッチングされ、
   前記被加工基板の第２の領域をエッチングする工程では、前記遮光膜がエッチングされる
   ことを特徴とする請求項１に記載の基板加工方法。
3. 前記被加工基板は、半導体基板と、前記半導体基板上に形成された絶縁膜とを含み、
   前記被加工基板の第１の領域をエッチングする工程では、前記絶縁膜が第１の深さでエッチングされてホールが形成され、
   前記被加工基板の第２の領域をエッチングする工程では、前記絶縁膜が前記第１の深さよりも浅い第２の深さでエッチングされて配線用の溝が形成される
   ことを特徴とする請求項１に記載の基板加工方法。
4. 前記被加工基板の第１の領域と第２の領域とは接している
   ことを特徴とする請求項１に記載の基板加工方法。
5. 請求項２に記載の方法を用いてフォトマスクを形成する
   ことを特徴とするフォトマスクの製造方法。
6. 請求項５に記載の方法を用いて製造されたフォトマスクを用意する工程と、
   前記フォトマスクに形成されたパターンを半導体基板上に形成されたレジスト膜に転写する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
7. 請求項３に記載の方法を用いて形成された基板を用意する工程と、
   前記ホール及び前記溝を導電物で埋める工程と、
   を備えたことを特徴とする半導体装置の製造方法。

Images