JP2010026416A - フォトマスクパターンの作成方法 - Google Patents

Abstract

【課題】アシストパターンを用いたフォトマスクパターンの作成方法に関し、アシストパターンの分離や未配置を防止し、解像力が高くマスク欠陥検査を容易に行うことができるフォトマスクパターンの作成方法を提供する。
【解決手段】第１の領域及び第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、第２のマスクデータの第１のパターンの第２の領域の線幅を、第１の線幅とは異なる第２の線幅に変更し、第１の領域が第１の線幅であり、第２の領域が第２の線幅である第２のパターンと、アシストパターンとを有する第３のマスクデータを作成する工程とを有する。
【選択図】図８

Description

本発明は、フォトマスクパターンの作成方法に係り、特に、アシストパターンを用いたフォトマスクパターンの作成方法に関する。

半導体装置の微細化は、光リソグラフィに用いられる露光装置の光源波長を短波長化することにより実現されている。現在では、光源として波長０．１９３μｍのフッ化アルゴン（ＡｒＦ）エキシマレーザが使用されるに至っており、半導体装置のルールはこの波長よりも短い０．１μｍ以下のレベルにまで達している。

露光波長の解像限界を超えたパターンを基板上に転写するために、多種の付加技術の適用が進められている。これらの技術の中の一つに、アシストパターン（ＳＲＡＦ：Sub Resolution Assist Feature）技術がある。ＳＲＡＦ技術は、メインパターンに隣接して解像限界以下のサイズのパターン（アシストパターン）を配置することにより、微細パターンの焦点深度を改善し、線幅ばらつきを抑制するものである。
特開２００４−０５４１１５号公報

しかしながら、従来のＳＲＡＦ技術では、メインパターンの形状によって、アシストパターンが分離したり配置されなかったりすることがあった。また、その結果、マスク欠陥検査工程が煩雑になることがあった。

本発明の目的は、アシストパターンの分離や未配置を防止し、解像力が高くマスク欠陥検査を容易に行うことができるフォトマスクパターンの作成方法を提供することにある。

実施形態の一観点によれば、第１の領域が第１の線幅であり、前記第１の領域に結合された第２の領域が前記第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程とを有するフォトマスクパターンの作成方法が提供される。

また、実施形態の他の観点によれば、第１の領域及び前記第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程と、ガラス基板上に、前記第３のマスクデータを元にして、前記第２のパターン及び前記アシストパターンを有するマスクパターンを形成する工程とを有するフォトマスクの製造方法が提供される。

開示のフォトマスクパターンの作成方法によれば、第１の領域が第１の線幅であり、第１の領域に結合された第２の領域が第１の線幅とは異なる第２の線幅であるパターンに対して、分離や未配置を防止しつつアシストパターンを配置することができる。これにより、解像力が高くマスク欠陥検査が容易なフォトマスク用のフォトマスクパターンを作成することができる。

［第１実施形態］
第１実施形態によるフォトマスクパターンの作成方法について図１乃至図１３を用いて説明する。

はじめに、アシストパターン（ＳＲＡＦ：Sub Resolution Assist Feature）技術について図１乃至図６を用いて説明する。

図１乃至図３はアシストパターン技術を説明する平面図、図４は焦点深度とアシストパターン線幅との関係を示すグラフ、図５及び図６はアシストパターン技術の課題を示す図である。

マスク（レチクル）上において同じ線幅のパターンでも、パターン間の距離（スペース幅）が異なると、ウェーハ上にパターンを転写した際に、それぞれの線幅が異なったり、それぞれのパターンで焦点深度が異なったりする。それぞれの寸法（線幅）が異なる場合には、光近接効果補正（ＯＰＣ：Optical Proximity Correction）処理をマスク上のパターンに対して行うことで、ある程度寸法を揃えることが可能となる。

一方、焦点深度が異なる場合には、焦点深度が劣化しているパターン（スペース幅がある程度広いパターンなど）などで、マスク上のパターンとパターンとの間に解像限界以下の微細なパターンを挿入する。これにより、パターン間距離（スペース幅）が異なることによる線幅ばらつきを小さくし、繰り返しパターンなどで焦点深度が大きくなる照明条件（例えば、斜入射照明）を使用することで、総合的な焦点深度の向上を図ることができる。

このような解像限界以下の微細なパターンをアシストパターン（「補助パターン」或いは「スッキャッタリングバー」とも呼ばれる）といい、焦点深度を向上するための代表的な手法の一つである。

図１は、ウェーハ上に転写しようとするパターンの元データのパターンを示す平面図である。図１（ａ）は複数のパターン１２が平行に密に配置された場合（密パターン）を示しており、図１（ｂ）は一つの孤立したパターン１２が配置された場合（孤立パターン）を示している。

図２は、図１の元データを元にして作成したフォトマスクパターンの一例を示す平面図である。図２（ａ），（ｂ）は、図１（ａ），（ｂ）に、それぞれ対応している。なお、フォトマスクパターンとは、マスク上に形成されるパターンである。

密パターンでは、図２（ａ）に示すように、両端のパターン１２の外側に隣接して、解像限界以下の線幅のアシストパターン１６がそれぞれ配置される。一方、孤立パターンでは、図２（ｂ）に示すように、パターン１２の両側に、解像限界以下の線幅のアシストパターン１６が配置される。なお、実際のフォトマスクの作成では、アシストパターン１６配置後のパターン１２に対して光近接効果補正（ＯＰＣ：Optical Proximity Correction）を行うことがあるが、ここでは説明の簡略化のため、光近接効果による転写パターンへの影響はないものと考え、ＯＰＣについては省略する。

図３は、図２のマスクパターンを有するマスクを用いてウェーハ上に転写したパターンの例を示す平面図である。図３（ａ），（ｂ）は、図２（ａ），（ｂ）にそれぞれ対応している。ここでは、パターン１２により転写されるパターン２４としてゲートパターンを想定し、素子分離絶縁膜により画定された活性領域２２を有するウェーハ２０上に転写した場合を例示している。

図３（ａ），（ｂ）に示すように、マスク上のパターン１２にアシストパターン１６を付加することにより、密パターン内の各パターン間において及び密パターンと孤立パターンとの間において、線幅のばらつきを抑制しつつ、ウェーハ２０上にパターン２４を転写することができる。アシストパターン１６は、解像限界以下のサイズのため、ウェーハ２０上には転写されない。

図４は、焦点深度（ＤＯＦ：depth of focus）とアシストパターンの線幅との関係を測定した結果を示すグラフである。なお、図４の測定は、孤立パターンについて測定したものである。

図４に示すように、アシストパターンを設けることにより、焦点深度を増加することができる。また、アシストパターンの線幅を広くするほどに、焦点深度を増加することができる。例えば、線幅４０ｎｍのアシストパターンを形成する場合、アシストパターンを形成しない場合（アシストパターン幅＝０）と比較して、焦点深度を１．５倍程度に改善することができる。

但し、アシストパターンの線幅を広くしすぎると、露光処理時の条件にもよるが、本来不要であるアシストパターンまでもがウェーハ上に転写されてしまう。そのため、アシストパターンの線幅は、ウェーハ上に転写されない線幅にする。図４の実験例では、４０ｎｍを超える線幅のアシストパターンを形成したときに、ウェーハ上にアシストパターンが転写された。

以上の例は、転写しようとするパターン１２が単純な矩形形状を有する場合であるが、実際のパターンには、途中で線幅が変化するパターンなどが含まれる。例えば、ゲートパターンでは、ゲート電極パターンとゲート配線パターンとで、線幅が異なることがある。なお、本願明細書において、ゲート電極パターンとは、ゲートパターンのうち活性領域上に延在してゲート電極として実質的に機能する部分のパターンである。また、ゲート配線パターンとは、ゲート電極パターンから連続して一体に形成された配線部分のパターンである。

図５（ａ）は、ウェーハ２０上に転写しようとするパターンの元データのパターンを示す平面図である。ここでは、元データのパターン１２として、ゲート電極パターン１２ａと、ゲート電極パターン１２ａより線幅の太いゲート配線パターン１２ｂとを有するゲートパターンを考える。

図５（ｂ）は、図５（ａ）の元データを元にして作成したフォトマスクパターンの一例を示す平面図である。図５（ｂ）に示すパターンでは、元データのゲート電極パターン１２ａ及びゲート配線パターン１２ｂに対応して、アシストパターン１６ａ，１６ｂが配置されている。図５（ｂ）では、ゲート電極パターン１２ａ及びゲート配線パターン１２ｂから一定の距離に、単純にアシストパターン１６ａ及びアシストパターン１６ｂをそれぞれ設けている。

ゲート電極パターン１２ａの線幅とゲート電極パターン１２ｂの線幅とが異なる場合、図５（ｂ）に示すように、ゲートパターン１４から一定の距離に単純にアシストパターン１６を設けると、パターン１２の線幅が変化する部分で、アシストパターン１６に段差が生じる。

このようなレイアウトのアシストパターン１６ａ，１６ｂは、解像限界以下のパターン線幅であることに加え、段差部では更に細い線幅となる。実際にこのようなパターンがマスク上に存在すると、マスク製造過程の欠陥検査やデータ照合検査などで疑似検知され、エラーとなる。逆に言えば、このようなパターンを有するマスクの欠陥検査は困難である。

アシストパターン１６ａ，１６ｂ間に生じる段差を解消するための手段としては、ゲート電極パターン１２ａに隣接して設けられたアシストパターン１６ａと、ゲート配線パターン１２ｂに隣接して設けられたアシストパターン１６ｂとの間の間隔が一定の距離以上離れるように、アシストパターン１６ａ，１６ｂを短くすることが考えられる（図５（ｃ）参照）。しかしながら、パターンの線幅が連続して変化している場合等には、新たな課題が生じる。

図６（ａ）に示すように、元データのパターン１２が、活性領域２０上に形成されたゲート電極パターン１２ａの両端に、ゲート電極パターン１２ａよりも線幅の広いゲート配線パターン１２ｂを有している場合を考える。

図６（ｂ）は、図６（ａ）の元データを元にして、図５（ｃ）と同様の手法により作成したフォトマスクパターンの一例を示す平面図である。元データのゲート電極パターン１２ａ及びゲート配線パターン１２ｂに対応したアシストパターンが、アシストパターン１６ａ及びアシストパターン１６ｂである。

アシストパターン１６ａとアシストパターン１６ｂとの間に段差が生じないようにアシストパターン１６ａ，１６ｂを短くすると、図６（ｂ）に示すように、アシストパターン１６ａ，１６ｂが細切れに配置される。ゲート幅が特に狭い場合には、図６（ｃ）に示すように、ゲート電極パターン１２ａに隣接して設けられるはずのアシストパターン１６ａが配置されない場合が生じうる。

次に、本実施形態によるフォトマスクパターンの作成方法について図７乃至図１３を用いて説明する。

図７はウェーハ上に転写しようとするパターンの一例を示す平面図、図８は本実施形態によるフォトマスクパターンの作成方法を示すフローチャート、図９及び図１０は本実施形態によるフォトマスクパターンの作成方法を示す平面図、図１１は本実施形態の変形例によるフォトマスクパターンの作成方法を示すフローチャート、図１２及び図１３は本実施形態の変形例によるフォトマスクパターンの作成方法を示す平面図である。

本実施形態によるフォトマスクパターンの作成方法により作成されるフォトマスクパターンは、線幅が異なる少なくとも２つの領域が連続しているパターンを有するものである。ここでは、一例として、例えば図７に示すように、ゲート電極パターン３０ａと、ゲート電極パターン３０ａに接続されゲート電極パターン３０ａより太い線幅を有するゲート配線パターン３０ｂとを有するゲートパターン３０を転写するためのフォトマスクパターンを考える。但し、本実施形態によるフォトマスクパターンの作成方法を適用しうるパターンは、ゲートパターンに限定されるものではない。

ウェーハ上に転写しようとするゲートパターンの元データは、通常は、ゲート電極パターンとゲート配線パターンとが同じ線幅でデザインされている。ロジックＬＳＩなどでは、同世代で、ゲート電極パターンの線幅だけを狭める方法でデバイス性能を向上して商品化することがある。

このような場合、ゲート電極パターンの線幅とゲート配線パターンの線幅とが等しい元データに対して、ゲート電極パターンの線幅だけを狭める処理が行われたシュリンク処理データが作成される。そして、シュリンク処理データに対してアシストパターンが配置され、ＯＰＣ処理を経て、フォトマスクパターンが作成される。

しかしながら、この方法では、上述のように、アシストパターンに段差が生じ、その結果、アシストパターン配置は図５（ｃ）や図６（ｂ）に示すようになる。また、ゲート幅が小さい場合には、図６（ｃ）に示すようにアシストパターンが配置されない場合が生じ、焦点深度向上効果を得ることができず、最悪の場合には、ゲート電極パターンが断線してしまうこととなる。

そこで、本実施形態によるフォトマスクパターンの作成方法では、図８に示すように、元データに基づいてアシストパターンを発生した後に、メインパターンのシュリンク処理を行い、フォトマスクパターンを作成する。

まず、ウェーハ上に転写しようとするゲートパターンの元データ（第１のマスクデータ）を用意する（ステップＳ１１）。元データのパターン１２は、例えば図９（ａ）に示されるように、ゲート電極パターン１２ａと、ゲート電極パターン１２ａと線幅の等しいゲート配線パターン１２ｂとを有している。マスクデータとは、各パターンの大きさや配置等の情報を含むデータである。

なお、図９（ａ）にはパターン１２とともに活性領域２０のパターンも示しているが、これはゲートパターンを転写するウェーハ上における位置関係を判りやすくするためである。活性領域２０のパターンは、本実施形態によるフォトマスクパターンの作成方法によって作成されるパターンに含まれるものではない。以下の図面についても同様である。

次いで、元データのパターン１２に対してアシストパターン１６を配置し、アシストパターン配置データ（第２のマスクデータ）を作成する（ステップＳ１２）。

図９（ｂ）は、アシストパターン配置データのパターンの一例を示す平面図である。図９（ｂ）に示すように、ゲート電極パターン１２ａとゲート配線パターン１２ｂとは等しい線幅を有しており、これらの間には段差が形成されていないため、配置されるアシストパターン１６にも段差は生じない。

アシストパターン１６の位置・幅は、パターン１２の重要部分に対して最適な位置・幅になるように決定する。例えばゲートパターンでは、トランジスタ特性に大きく影響するゲート電極パターン部が重要部分である。但し、ゲート電極パターン１２ａは、本来転写しようとする線幅を有するものではないため、アシストパターン１６を配置する際には、ウェーハ上に転写しようとするゲート電極パターンの線幅を考慮する。すなわち、アシストパターン１６は、ゲート電極パターン１２ａの線幅がウェーハ上に転写しようとするゲート電極パターンの線幅と同じであったと仮定したときに最適な位置・幅になるように、配置する。例えば、アシストパターン１６は、線幅を４０ｎｍとし、ゲート電極パターン１２ａの線幅がウェーハ上に転写しようとするゲート電極パターンの線幅と同じであったと仮定したときのゲート電極パターン１２ａから１２０ｎｍの距離に配置することができる。

次いで、ゲート電極パターン１２ａの線幅が転写しようとするパターンの線幅と等しくなるように、アシストパターン配置データに対してゲート電極パターン１２ａの線幅を狭める処理（シュリンク処理）を行い、シュリンク処理データ（第３のマスクデータ）を得る（ステップＳ１３）。アシストパターン配置データの処理は、例えば、活性領域パターンとゲートパターンとの重なり合う部分のパターンを抽出した後、抽出したパターンの線幅が転写しようとするゲート電極パターンの線幅と等しくなるように狭めることにより行うことができる。この際、位置合わせずれ等を考慮して、活性領域パターンの端部位置をシフトするようにしてもよい。

図１０（ａ）は、シュリンク処理データのパターンの一例を示す平面図である。図１０（ａ）に示すように、ゲート電極パターン１８ａとゲート配線パターン１８ｂとは異なる線幅を有しているが、パターン１８に隣接して設けられたアシストパターン１６には、段差は生じていない。

次いで、シュリンク処理データのパターン１８に対してＯＰＣ処理を行い、ＯＰＣ処理データ（第５のマスクデータ）を算出する（ステップＳ１４）。このようにして算出したＯＰＣ処理データのパターンが、マスク上に形成するフォトマスクパターンとなる。

図１０（ｂ）は、ＯＰＣ処理データのパターンの一例を示す平面図である。図１０（ｂ）に示すように、パターン１８に基づいてＯＰＣ処理を行い、ＯＰＣ処理後のパターン３０を作成する。ＯＰＣ処理は、本来転写しようとするメインパターンに対してのみ行われ、アシストパターン１６に対しては行わない。

このようにしてフォトマスクパターンを作成することにより、メインパターンに対して適切なアシストパターンを配置することができ、アシストパターンの段差や抜けを防止することができる。これにより、アシストパターンによる焦点深度向上効果を改善することができ、パターン線幅のばらつき、ひいては製造歩留まりを向上することができる。

元データとして、ゲート電極パターンの線幅を狭めたシュリンク処理データのみが存在し、ゲート電極パターンとゲート配線パターンとが同じ線幅でデザインされた元データが存在しない場合もある。そのような場合には、例えば図１１に示すように、アシストパターンの配置前に、元データに基づいてアシストパターン発生用データを作成する。

まず、ウェーハ上に転写しようとするゲートパターンの元データ（第４のマスクデータ）を用意する（ステップＳ２１）。元データのパターン１２は、例えば図１２（ａ）に示されるように、ゲート電極パターン１２ａと、ゲート電極パターン１２ａより線幅の太いゲート配線パターン１２ｂとを有している。

次いで、ゲート電極パターン１２ａの線幅がゲート配線パターン１２ｂの線幅と等しくなるように元データを処理し、アシストパターン発生用データ（第１のマスクデータ）を作成する（ステップＳ２２）。元データの処理は、例えば、活性領域パターンとゲートパターンとの重なり合う部分のパターンを抽出した後、抽出したパターンの線幅がゲート配線パターン１２ｂの線幅と同じになるように太らせることにより行うことができる。この際、位置合わせずれ等を考慮して、活性領域パターンの端部位置をシフトするようにしてもよい。

この際、総てのゲートパターンを抽出する必要はなく、少なくともアシストパターンが必要となる微小パターン、例えば最小線幅が８０〜１５０ｎｍ程度のゲートパターンだけを抽出すればよい。

図１２（ｂ）は、アシストパターン発生用データのパターンの一例を示す平面図である。図１２（ｂ）に示すように、アシストパターン発生用データのパターン１４は、等しい線幅のゲート電極パターン１４ａとゲート配線パターン１４ｂとを有している。

次いで、アシストパターン発生用データのパターン１４に対してアシストパターン１６を配置し、アシストパターン配置データ（第２のマスクデータ）を算出する（ステップＳ２３）。アシストパターン１６の発生手順は、ステップＳ１２と同様である。

図１３（ａ）は、アシストパターン配置データのパターンの一例を示す平面図である。図１３（ａ）に示すように、ゲート電極パターン１４ａとゲート配線パターン１４ｂとは等しい線幅を有しており、これらの間には段差が形成されていないため、配置されるアシストパターン１６にも段差は生じない。

次いで、ゲート電極パターン１４ａの線幅が転写しようとするパターンの線幅と等しくなるように、アシストパターン配置データに対してゲート電極パターン１４ａの線幅を狭める処理を行い、シュリンク処理データ（第３のマスクデータ）を得る（ステップＳ２４）。アシストパターン配置データの処理は、例えば、活性領域パターンとゲートパターンとの重なり合う部分のパターンを抽出した後、抽出したパターンの線幅が転写しようとするゲート電極パターンの線幅と等しくなるように狭めることにより行うことができる。

図１３（ｂ）は、シュリンク処理データのパターンの一例を示す平面図である。図１３（ｂ）に示すように、ゲート電極パターン１８ａとゲート配線パターン１８ｂとは異なる線幅を有しているが、パターン１８に隣接して設けられたアシストパターン１６には、段差は生じていない。

次いで、シュリンク処理データのパターン１８に対してＯＰＣ処理を行い、ＯＰＣ処理データ（第５のマスクデータ）を算出する（ステップＳ２５）（図１０（ｂ）参照）。このようにして算出したＯＰＣ処理データのパターンが、マスク上に形成するフォトマスクパターンとなる。

次いで、このように形成したフォトマスクパターンを、例えばクロム（Ｃｒ）などの遮光膜が形成されたガラス基板上に、電子ビームリソグラフィを用いて転写し、上記フォトマスクパターンを有するフォトマスクを形成する。

このように、本実施形態によれば、異なる線幅の第１の領域と第２の領域とが接続されたパターンに対して、分離や未配置を防止しつつアシストパターンを配置することができる。これにより、解像力が高くマスク欠陥検査が容易なフォトマスク用のフォトマスクパターンを作成することができる。

［第２実施形態］
第２実施形態による半導体装置の製造方法について図１４乃至図１７を用いて説明する。

図１４乃至図１７は本実施形態による半導体装置の製造方法を示す工程断面図である。

まず、シリコン基板５０に、例えばシャロートレンチアイソレーション（ＳＴＩ）法により、例えば深さ３００ｎｍの溝に埋め込まれたシリコン酸化膜の素子分離絶縁膜５２を形成する（図１４（ａ））。

次いで、素子分離絶縁膜５２により画定された活性領域内に、例えばボロンイオンを、例えば２００ｋｅＶ程度の加速エネルギーでイオン注入し、Ｐ型ウェルとなる不純物拡散領域５４を形成する。

次いで、素子分離絶縁膜５２により画定された活性領域内に、例えばボロンイオンを、例えば１０ｋｅＶ程度の加速エネルギーでイオン注入し、チャネル不純物層形成用の不純物拡散領域５６を形成する。

次いで、例えば１０００℃、１０秒程度の熱処理を行い、不純物拡散領域５４，５６の不純物を拡散・活性化する。これにより、チャネル不純物層を含むＰ型ウェル５８を形成する（図１４（ｂ））。

次いで、素子分離絶縁膜５２により画定された活性領域上に、例えば熱酸化法により、例えば膜厚２ｎｍのシリコン酸化膜のゲート絶縁膜６０を形成する（図１５（ａ）参照）。

次いで、例えばＣＶＤ法により、例えば膜厚１００ｎｍのポリシリコン膜６２を堆積する（図１５（ｂ）参照）。

次いで、ポリシリコン膜上に、例えば膜厚５０〜１００ｎｍの反射防止膜（ＢＡＲＣ：Bottom Anti Reflection Coating）６４を形成する。

次いで、ＢＡＲＣ膜６４上に、スピンコート法により、膜厚２００〜２５０ｎｍのＡｒＦ用化学増幅型ポジレジストのフォトレジスト膜６６を形成する。

次いで、ＡｒＦエキシマレーザを用いたフォトリソグラフィにより、フォトレジスト膜６６を、ゲート電極パターンの線幅が例えば８０ｎｍ程度のゲートパターンに加工する。使用する照明条件は、輪帯比が例えば０．５、σ値が例えば０．８０〜０．９０の輪帯照明、ＮＡが０．８５〜０．９０である。

フォトマスクとしては、第１実施形態によるフォトマスクパターンの作成方法により作成したパターンを有するフォトマスクを用いる。これにより、密パターン内の各パターン間において及び密パターンと孤立パターンとの間において、線幅のばらつきを抑制しつつ、フォトレジスト膜６６にゲート電極パターンを転写することができる。

次いで、フォトレジスト膜６６をマスクとして、ＢＡＲＣ膜６４及びポリシリコン膜６２をエッチングし、ポリシリコン膜のゲート電極６８を形成する。ＢＡＲＣ膜６４のエッチングでは、２０〜３０ｎｍ程度のトリミング処理を行い、ゲート電極６８のゲート電極パターンの線幅を例えば５０〜６０ｎｍに加工する。

次いで、通常のＭＩＳトランジスタの形成方法と同様にして、側壁絶縁膜７０、ソース／ドレイン領域７２等を形成し、ＭＩＳトランジスタを完成する。

このように、本実施形態によれば、第１実施形態によるフォトマスクパターンの作成方法により作成したパターンを有するフォトマスクを用いて半導体装置を製造するので、密パターン内の各パターン間において及び密パターンと孤立パターンとの間において、線幅のばらつきを抑制することができる。これにより、半導体装置の特性ばらつきを抑制し、ひいては製造歩留まりを向上することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記第１実施形態では、ゲートパターン形成用のフォトマスクパターンの作成に適用した例を説明したが、他のパターン形成用のフォトマスクパターンの作成に適用するようにしてもよい。

また、第１実施形態の変形例によるフォトマスクパターンの作成方法では、元データのゲート電極パターンをゲート配線パターンの線幅に太らせてからアシストパターンを配置し、その後にゲート電極パターンを元の線幅に戻しているが、元データのゲート配線パターンをゲート電極パターンの線幅に細らせてからアシストパターンを配置し、その後にゲート配線パターンを元の線幅に戻すようにしてもよい。また、線幅を戻す際には、必ずしも元の線幅と全く同じにする必要はなく、必要に応じて適宜変更することができる。

また、上記第１実施形態では、メインパターンの両側に１本ずつのアシストパターンを設けたが、アシストパターンの配置方法は、これに限定されるものではない。例えば、メインパターンの両側に、複数本のアシストパターンを設けるようにしてもよい。アシストパターンの本数、サイズ、配置は、メインパターン間の距離等に応じて適宜設定することが望ましい。

また、図１０（ｂ）に示す光近接補正は、一例を示しただけであり、光近接補正の手法はこれに限定されるものではない。また、光近接補正は、必ずしも行う必要はない。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１） 第１の領域及び前記第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、
前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程と
を有することを特徴とするフォトマスクパターンの作成方法。

（付記２） 付記１記載のフォトマスクパターンの作成方法において、
前記第２のマスクデータを作成する工程の前に、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第１の線幅と異なる第３の線幅である第３のパターンを有する第４のマスクデータについて、前記第３のパターンの前記第２の領域の線幅を、前記第１の線幅に変更することにより、前記第１のマスクデータを作成する工程を更に有する
ことを特徴とするフォトマスクパターンの作成方法。

（付記３） 付記２記載のフォトマスクパターンの作成方法において、
前記第３の線幅は、前記第２の線幅と等しい
ことを特徴とするフォトマスクパターンの作成方法。

（付記４） 付記１乃至３のいずれか１項に記載のフォトマスクパターンの作成方法において、
前記第２のマスクデータを作成する工程では、前記第３のマスクデータの前記第２のパターンの前記第２の領域に対して最適化されるように、前記アシストパターンを配置する
ことを特徴とするフォトマスクパターンの作成方法。

（付記５） 付記１乃至４のいずれか１項に記載のフォトマスクパターンの作成方法において、
前記第３のマスクデータの前記第２のパターンに対して光近接補正を行い、第５のマスクデータを作成する工程を更に有する
ことを特徴とするフォトマスクパターンの作成方法。

（付記６） 付記１乃至５のいずれか１項に記載のフォトマスクパターンの作成方法において、
前記第２のパターンは、ゲート電極を形成するためのパターンである
ことを特徴とするフォトマスクパターンの作成方法。

（付記７） 付記６記載のフォトマスクパターンの作成方法において、
前記第２のパターンは、前記第１の領域及び前記第２の領域のうち、線幅の細い一方の領域がゲート電極パターンを有し、線幅の太い他方の領域がゲート配線パターンを有する
ことを特徴とするフォトマスクパターンの作成方法。

（付記８） 付記１乃至７のいずれか１項に記載のフォトマスクパターンの作成方法において、
前記アシストパターンは、前記第１の領域に対応して配置された第３の領域と、前記第２の領域に対応して配置された第４の領域とを有し、前記第３の領域と前記第４の領域とは結合されている
ことを特徴とするフォトマスクパターンの作成方法。

（付記９） 第１の領域及び前記第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、
前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程と、
ガラス基板上に、前記第３のマスクデータを元にして、前記第２のパターン及び前記アシストパターンを有するマスクパターンを形成する工程と
を有することを特徴とするフォトマスクの製造方法。

図１は、アシストパターン技術を説明する平面図（その１）である。 図２は、アシストパターン技術を説明する平面図（その２）である。 図３は、アシストパターン技術を説明する平面図（その３）である。 図４は、焦点深度とアシストパターン線幅との関係を示すグラフである。 図５は、アシストパターン技術の課題を示す平面図（その１）である。 図６は、アシストパターン技術の課題を示す平面図（その２）である。 図７は、ウェーハ上に転写しようとするパターンの一例を示す平面図である。 図８は、第１実施形態によるフォトマスクパターンの作成方法を示すフローチャートである。 図９は、第１実施形態によるフォトマスクパターンの作成方法を示す平面図（その１）である。 図１０は、第１実施形態によるフォトマスクパターンの作成方法を示す平面図（その２）である。 図１１は、第１実施形態の変形例によるフォトマスクパターンの作成方法を示すフローチャートである。 図１２は、第１実施形態の変形例によるフォトマスクパターンの作成方法を示す平面図（その１）である。 図１３は、第１実施形態の変形例によるフォトマスクパターンの作成方法を示す平面図（その２）である。 図１４は、第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図１５は、第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図１６は、第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図１７は、第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。

符号の説明

１２…元データのパターン
１４…アシストパターン発生用データのパターン
１６…アシストパターン
１８…シュリンク処理データのパターン
２０…ウェーハ
２２…活性領域
２４…ウェーハ上に転写したパターン
３０…ゲートパターン
５０…シリコン基板
５２…素子分離絶縁膜
５４，５６…不純物拡散領域
５８…Ｐ型ウェル
６０…ゲート絶縁膜
６２…ポリシリコン膜
６４…ＢＡＲＣ膜
６６…フォトレジスト膜
６８…ゲート電極
７０…側壁絶縁膜
７２…ソース／ドレイン領域

Claims (6)

1. 第１の領域及び前記第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、
   前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程と
   を有することを特徴とするフォトマスクパターンの作成方法。
2. 請求項１記載のフォトマスクパターンの作成方法において、
   前記第２のマスクデータを作成する工程の前に、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第１の線幅と異なる第３の線幅である第３のパターンを有する第４のマスクデータについて、前記第３のパターンの前記第２の領域の線幅を、前記第１の線幅に変更することにより、前記第１のマスクデータを作成する工程を更に有する
   ことを特徴とするフォトマスクパターンの作成方法。
3. 請求項１又は２記載のフォトマスクパターンの作成方法において、
   前記第２のマスクデータを作成する工程では、前記第３のマスクデータの前記第２のパターンの前記第２の領域に対して最適化されるように、前記アシストパターンを配置する
   ことを特徴とするフォトマスクパターンの作成方法。
4. 請求項１乃至３のいずれか１項に記載のフォトマスクパターンの作成方法において、
   前記第２のパターンは、ゲート電極を形成するためのパターンである
   ことを特徴とするフォトマスクパターンの作成方法。
5. 請求項４記載のフォトマスクパターンの作成方法において、
   前記第２のパターンは、前記第１の領域及び前記第２の領域のうち、線幅の細い一方の領域がゲート電極パターンを有し、線幅の太い他方の領域がゲート配線パターンを有する
   ことを特徴とするフォトマスクパターンの作成方法。
6. 第１の領域及び前記第１の領域に結合された第２の領域の線幅が第１の線幅である第１のパターンを有する第１のマスクデータの前記第１のパターンに対してアシストパターンを配置し、第２のマスクデータを作成する工程と、
   前記第２のマスクデータの前記第１のパターンの前記第２の領域の線幅を、前記第１の線幅とは異なる第２の線幅に変更し、前記第１の領域が前記第１の線幅であり、前記第２の領域が前記第２の線幅である第２のパターンと、前記アシストパターンとを有する第３のマスクデータを作成する工程と、
   ガラス基板上に、前記第３のマスクデータを元にして、前記第２のパターン及び前記アシストパターンを有するマスクパターンを形成する工程と
   を有することを特徴とするフォトマスクの製造方法。

Images