JP2011171339A - 半導体装置の製造方法及びフォトマスク - Google Patents

半導体装置の製造方法及びフォトマスク Download PDF

Info

Publication number
JP2011171339A
JP2011171339A JP2010031046A JP2010031046A JP2011171339A JP 2011171339 A JP2011171339 A JP 2011171339A JP 2010031046 A JP2010031046 A JP 2010031046A JP 2010031046 A JP2010031046 A JP 2010031046A JP 2011171339 A JP2011171339 A JP 2011171339A
Authority
JP
Japan
Prior art keywords
line pattern
pattern
transfer line
mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010031046A
Other languages
English (en)
Inventor
Tadayoshi Shimizu
但美 清水
Akio Misaka
章夫 三坂
Masaru Sasako
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010031046A priority Critical patent/JP2011171339A/ja
Priority to PCT/JP2010/004823 priority patent/WO2011101926A1/ja
Publication of JP2011171339A publication Critical patent/JP2011171339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体記憶装置の製造において、パターン間隔を縮小し、レジスト膜厚、エッチング量等のバラツキに対応する。
【解決手段】半導体装置の製造方法は、基板上に被加工膜を形成する工程（ａ）、被加工膜上にレジスト膜を形成する工程（ｂ）、フォトマスクのマスクパターン２００ｂをレジスト膜に転写パターン２００ｃとして転写する工程（ｃ）、転写パターン２００ｃを加工する工程（ｄ）を含む。転写パターン２００ｃは、所定間隔を開けて端部同士が対向して直列に並ぶ第１及び第２の転写ラインパターン２０１ｃ及び２０２ｃと、これらに各々並列する第３及び第４の転写ラインパターン２０３ｃ及び２０４ｃと、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃの端部同士を接続する接続部２１２とを含む。工程（ｄ）にて、接続部２１２の少なくとも一部を除去し、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃを分離する。
【選択図】図２

Description

本開示は、半導体装置の製造方法に関し、特にパターン間の間隔を縮小する方法に関する。
近年、半導体を用いて実現する大規模集積回路装置（ＬＳＩ：Large Scale Integration ）の高集積化のために、回路パターンの更なる微細化が必要となってきている。特に、回路を構成するラインパターンの微細化、絶縁層を介して多層化された配線同士を接続するコンタクトホールパターンの微細化等が重要となっている。
このような回路パターンの形成は、一般に、リソグラフィ技術によるレジストパターンの形成を伴う。ここで、回路パターンの微細化の進行により、リソグラフィによって露光可能な限界以上に細かいレジストパターンの形成が必要になってきている。
このための技術として、リソグラフィ工程により形成されたレジストパターンをドライエッチングにより細らせるスリミングプロセスが提案されている。また、リソグラフィの限界値の幅を有する開口部をレジストに形成した後、熱フロー変形を用いて該開口部を均一に収縮させる技術も提案されている。
しかしながら、スリミングプロセスの場合、レジストパターンが一様に細くなるのでパターン間のスペース幅は広くなる。所望のスペース幅を得るためにはスリミング前のスペース寸法をよりも狭くすることが必要になり、リソグラフィの限界を超えてしまう。また、熱フローを用いる技術の場合、開口部を狭くすることはできるが、ラインパターン幅をリソグラフィの限界値よりも小さくすることはできない。
このように、リソグラフィの限界よりも小さいパターン形成について、スペース幅及びライン幅の両立は困難である。
そこで、リソグラフィによって露光可能な限界よりも小さいパターンを有するマスクを用いてレジスト層に対する転写を行ない、その後、転写されたパターンをスリミングする技術が提案されている。これについて、図１４（ａ）〜（ｃ）を用いて説明する。
図１４（ａ）はライン状のマスクパターン１１ａ及び１１ｂを含むフォトマスク１０を示す平面図、図１４（ｂ）はフォトマスク１０を用いたリソグラフィにより形成されるレジストパターン１２ａ及び１２ｂを示す平面図、図１４（ｃ）は所望のレジストパターン１３ａ及び１３ｂを示す平面図である。
図１４（ｃ）に示す所望のレジストパターン１３ａ及び１３ｂは、端部同士を対向させて同じ中心線上に直列に配置されている。端部同士の間のスペース１４は、リソグラフィによって形成可能な限界よりも小さい。よって、このようなレジストパターン１３ａ及び１３ｂを単純にリソグラフィによって形成することはできない。
そこで、まず、図１４（ａ）に示すフォトマスク１０を用いてリソグラフィ工程を行ない、図１４（ｂ）に示すレジストパターン１２ａ及び１２ｂを得る。フォトマスク１０におけるマスクパターン１１ａとマスクパターン１１ｂとの間のスペース１５は、リソグラフィにより露光可能なマスク上での寸法よりも狭く設定されている。この結果、図１４（ｂ）に示す通り、レジストパターン１２ａとレジストパターン１２ｂとは完全には分離されず、他の部分よりも幅及び厚さの小さくなった残存部１６によって繋がった状態となる。
次に、図１４（ｂ）のレジストパターン１２ａ及び１２ｂに対してエッチングを行なう。これにより、レジストパターン１２ａ及び１２ｂは細くなり、且つ、残存部１６が除去されることによって分離される。結果として、図１４（ｃ）に示す通り、リソグラフィによって形成可能な限界よりも小さいスペース１４をおいて端部同士が対向する所望のレジストパターン１３ａ及び１３ｂが得られる。
レジストパターン１３ａ及び１３ｂを利用して加工を行なうことにより、リソグラフィの限界以上に微細化された回路パターンを得ることができる。
特開２００７−９６０９９号公報
しかしながら、図１４（ａ）〜（ｃ）に示した方法の場合、残存部１６の膜厚のバラツキ、エッチング量のバラツキ等により、レジストパターン１２ａ及び１２ｂを安定して分離することが困難である。つまり、レジストパターン１３ａ及び１３ｂとして分離されたパターンを形成するのが困難であり、そのまま配線パターンの形成が行なわれると、ショートが発生することになる。
以上に鑑み、本開示の目的は、パターン同士の間隔をリソグラフィにより露光可能な従来の限界値よりも小さくすることのできる半導体装置の製造方法を提供することである。
前記の目的を達成するため、本願発明者等は、次のような検討を行なった。
直列方向に並ぶラインパターンの対向する端部同士が繋がってしまう原因は、マスクパターンを露光した際に、露光光の回折等の影響により、当該端部間の領域における光強度が弱くなることである。よって、前記端部間の領域における光強度が十分に強い光強度分布を実現することができれば、前記端部間を分離させることができる。
微細なマスクパターンを露光する際、所望のパターン以外の部分にも光強度の弱い領域が生じ、所望のパターン同士が繋がってしまうのを完全に避けることは困難である。それに比べると、光強度の弱い領域の配置を制御し、所望のパターン同士の繋がり方を変えるのは比較的容易であることに本願発明者らは想到した。更に、それぞれの前記端部と、パターン中の他の箇所との間に光強度の弱い領域を配置することにより、前記端部間の領域には光強度の強い領域が配置されるようにすることに想到した。
このようにすると、従来リソグラフィにより露光可能な最小の寸法とされていた値よりも狭い間隔をおいて対向する端部同士についても、分離することが可能になる。このとき、それぞれの端部は、パターン中の他の箇所とは繋がった状態になる。しかし、対向する端部同士が繋がっている場合に比べ、繋がっている部分を除去しやすいようなパターンを得ることができる。尚、このためには、露光に用いるマスクパターンを適切に設定する。
以上から、端部同士を対向させて直列に並ぶライン状のパターンのペアが複数並列したレイアウトを形成する際に、端部が対向するパターン同士に代えて、直列方向を外れる斜め方向に位置するパターン同士が繋がるように形成することを着想した。
具体的に、本開示の半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程（ａ）と、被加工膜上にレジスト膜を形成する工程（ｂ）と、フォトマスクのマスクパターンをレジスト膜に転写パターンとして転写する工程（ｃ）と、転写パターンを加工する工程（ｄ）とを含み、転写パターンは、端部同士が離間して対向するように直列に並ぶ第１の転写ラインパターン及び第２の転写ラインパターンと、第１の転写ラインパターン及び第２の転写ラインパターンにそれぞれ並列し、端部同士が離間して対向するように直列に並ぶ第３の転写ラインパターン及び第４の転写ラインパターンと、第２の転写ラインパターンの端部と第３の転写ラインパターンの端部とを接続すると共に、各転写ラインパターンよりも膜厚及び幅の小さい接続部とを含み、工程（ｄ）において、接続部の少なくとも一部を除去することにより第２の転写ラインパターンと第３の転写ラインパターンとを分離する。
このようにすると、工程（ｃ）において、各転写ラインパターンの直列方向を外れる斜め方向に位置する端部同士が接続するように転写パターンを形成することにより、転写ラインパターンの対向する端部同士が接続するのを避けることができる。これは、フォトマスクのマスクパターンを設定して、斜め方向の端部間には光強度の弱い領域が配置され、直列方向に対向する端部間には光強度の強い領域が配置された光分布を発生させることにより実現される。斜め方向の端部同士の距離は、対向する端部同士の距離よりも大きくなるから、工程（ｄ）における当該部分の分離は（対向する端部同士が接続されている場合にそれらを分離することに比べて）容易である。このように、直列方向については、従来の限界を超える露光が可能になっていると考えることができる。
更に、リソグラフィにて形成するパターンを予め太くすることは必須ではないので、パターン間の間隔（ピッチ）を小さくすることができる。
また、パターンの分離に際してリソグラフィは一度で良いため、ダブルパターニング法等に比べて工程数が少なく、低コストである。
尚、第２の転写ラインパターンの端部と、第３の転写ラインパターンの端部との間隔は、リソグラフィによる最小加工寸法よりも狭くても良い。
当該端部同士は、リソグラフィを利用して、接続部により繋がった状態に加工される。このため、この部分の間隔はリソグラフィによる最小加工寸法よりも狭くても構わない。ここで、直列に並ぶ転写ラインパターンの端部同士の間隔は、いずれも、斜め方向である第２の転写ラインパターンの端部と第３の転写ラインパターンの端部との間隔よりも狭くなっている。しかしながら、斜め方向の転写ラインパターンの端部同士が繋がるようにパターニングすることにより、直列に並ぶ転写ラインパターンの端部同士が繋がるのを避けることができる。
また、工程（ｄ）の後、各転写ラインパターンをマスクとして被加工膜をパターニングする工程を更に備えていても良い。
これにより、被加工膜を所望のレジストパターン（特に、従来のリソグラフィによる最小加工寸法よりも狭い間隔で配置されたレジストラインパターンからなるレイアウト）に加工することができる。
また、工程（ｄ）において、転写パターンに対してエッチングを行なっても良い。接続部の少なくとも一部を除去する加工方法の具体例として、エッチングが挙げられる。
また、接続部は、膜厚及び幅の少なくとも一方が他の部分よりも小さくなった狭部を２つ以上有し、工程（ｄ）において、少なくとも狭部を除去するのであっても良い。
このように、少なくとも狭部が除去されれば、接続部が完全には除去されなかったとしても（つまり、狭部同士の間の部分が除去されずに残ったとしても）、転写ラインパターン同士（第２の転写ラインパターンと第３の転写ラインパターン）は分離される。このため、レジスト膜厚、エッチング量等のバラツキが生じた場合にも、より確実に転写ラインパターン同士を分離することができる。更に、狭部を２つ以上有する形状であることにより、接続部を除去してパターン同士の分離を行なうことが容易になる。
また、工程（ｃ）において、第１の転写ラインパターンと第２の転写ラインパターンとは分離され且つ第３の転写ラインパターンと第４の転写ラインパターンとは分離されていてもよい。
また、リソグラフィにおいて、ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数とするとき、対向する端部同士の間隔は、（ｋ×λ／ＮＡ）以下であっても良い。
リソグラフィによって実現可能な最小加工寸法は、（ｋ×λ／ＮＡ）と表すことができる。直列に並ぶ転写ラインパターンの端部同士の間隔がこの値より小さい場合にも、当該転写ラインパターン同士が繋がることなくパターニングを行なうことができる。尚、プロセス定数ｋは、マスク解像度、照明条件等のプロセス条件によって決まる定数である。
フォトマスクは、当該フォトマスクを用いた露光による光強度分布において、各転写ラインパターン及び接続部に対応する光強度の弱い領域と、第１の転写ラインパターンの端部及び第２の転写ラインパターンの端部の間に対応する光強度の強い領域と、第３の転写ラインパターンの端部及び第４の転写ラインパターンの端部の間に対応する光強度の強い領域とを発生させても良い。
また、フォトマスクは、第１の転写ラインパターン、第２の転写ラインパターン、第３の転写ラインパターン及び第４の転写ラインパターンとしてそれぞれ転写される第１のマスクラインパターン、第２のマスクラインパターン、第３のマスクラインパターン及び第４のマスクラインパターンと、直列に並ぶ第１のマスクラインパターン及び第２のマスクラインパターンの端部間と、直列に並ぶ第１のマスクラインパターン及び第２のマスクラインパターンの端部間とを並列方向に挟んでそれぞれ両側に設けられた補正パターンとを備え、並列方向に隣り合う補正パターン同士は、互いに直列方向にズレた位置に設けられていても良い。
このようなマスクパターンを有するフォトマスクを用いると、工程（ｃ）において、第１〜第４の転写ラインパターン及び接続部を含み、且つ、第１の転写ラインパターン及び第２の転写ラインパターンの端部同士、第１の転写ラインパターン及び第２の転写ラインパターンの端部同士がいずれも分離された転写パターンを実現することができる。
また、ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数、Ｍを縮小投影光学系の縮小倍率とするとき、第２のマスクラインパターンの端部と第３のマスクラインパターンの端部との間隔は、（ｋ×λ／ＮＡ×Ｍ）以下であっても良い。
フォトマスクは、このような寸法を有していても良い。
また、ｋは、０．４以下であってもよい。更には、０．３以下であってもよい。
ｋが小さいほど本開示の技術の効果が発揮され、０．４以下、更には０．３以下である場合には特に顕著となる。尚、プロセス定数ｋの値は、例えば、マスク解像度、照明条件等のプロセス条件に依存して決まる。
また、第１の転写ラインパターンと第３の転写ラインパターンとの間隔及び第２の転写ラインパターンと第４の転写ラインパターンとの間隔は、いずれも、リソグラフィによる最小加工寸法よりも広くても良い。
これにより、並列に並ぶ転写ラインパターン同士がより確実に分離してパターニングされる。
前記の目的を達成するため、本開示のフォトマスクは、端部同士が離間して対向するように直列に並ぶ第１のマスクラインパターン及び第２のマスクラインパターンと、第１のマスクラインパターン及び第２のマスクラインパターンにそれぞれ並列し、端部同士が離間して対向するように直列に並ぶ第３のマスクラインパターン及び第４のマスクラインパターンと、第１のマスクラインパターン及び第２のマスクラインパターンの端部間と、第３のマスクラインパターン及び第４のマスクラインパターンの端部間とを並列方向に挟んでそれぞれ両側に設けられた補正パターンとを備え、並列方向に隣り合う補正パターン同士は、互いに直列方向にズレた位置に設けられている。
このようなマスクパターンを有するフォトマスクを用いると、端部同士を対向させて直列に並ぶパターンのペアが複数並列したレイアウトをリソグラフィにより形成する際に、各転写ラインパターンの直列方向からずれた斜め方向に位置する端部同士が接続するように転写ラインパターンを形成することにより、対向する端部同士が接続するのを避けることができる。よって、本開示の半導体装置の製造方法を実施することができる。
尚、ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数とするとき、第２のマスクラインパターンの端部と第３のマスクラインパターンの端部との間隔は、（ｋ×λ／ＮＡ）以下であっても良い。
フォトマスクは、このような寸法を有していても良い。
また、ｋは、０．４以下であっても良い。更には、０．３以下であってもよい。
ｋが小さいほど本開示の技術の効果が発揮され、０．４以下、更には０．３以下である場合には特に顕著となる。尚、プロセス定数ｋの値は、例えば、マスク解像度、照明条件等のプロセス条件に依存して決まる。
本開示の半導体装置の製造方法によると、形成されるパターン間の間隔をリソグラフィによる最小加工寸法よりも小さくすることができる。
図１は、本開示の一実施形態に係る例示的半導体装置の製造方法を説明する模式的な断面図である。 図２（ａ）〜（ｃ）は、本開示の一実施形態に係る例示的半導体装置の製造方法における所望のレジストパターン、フォトマスクのマスクパターン及び該フォトマスクによる転写パターンを模式的に示す平面図である。 図３は、図２（ｂ）におけるIII-III'線による断面を模式的に示す図である。 図４（ａ）及び（ｂ）は、エンハンサマスクについて説明する模式的な平面図及び断面図である。 図５（ａ）及び（ｂ）は、本開示の一実施形態に係る例示的半導体装置の製造方法に用いられるエンハンサマスクを例示する模式的な平面図及び断面図である。 図６は、図５（ａ）及び（ｂ）に示すエンハンサマスクについての光強度シミュレーション結果を示す図であり、形成されるレジストパターンに相当する平面図及びそのVIb-VIb'線における光強度分布を示す図である。 図７は、図４（ａ）及び（ｂ）に示すエンハンサマスクについての光強度シミュレーション結果を示す図であり、形成されるレジストパターンに相当する平面図及びそのVIIb-VIIb'線における光強度分布を示す図である。 図８は、本開示の一実施形態に係る例示的半導体装置の製造方法を説明する模式的な断面図であり、図６（ａ）のVIb-VIb'線に沿った断面に相当する図である。 図９（ａ）〜（ｃ）は、図８に続いて、本開示の一実施形態に係る例示的半導体装置の製造方法を説明する模式的な断面図である。 図１０は、図９（ｃ）において形成されたゲートパターンを示す平面図である。 図１１（ａ）〜（ｃ）は、本開示の一実施形態に係る例示的半導体装置の製造方法において、レジストラインパターンの分離が不完全な場合にも装置特性に対する影響を避けうることを説明する図である。 図１２（ａ）〜（ｃ）は、比較例として、レジストラインパターンの分離が不完全であった場合に装置特性に影響が及ぶ例を説明する図である。 図１３（ａ）及び（ｂ）は、本開示の一実施形態に係る例示的半導体装置の製造方法により製造されるレイアウトの例であり、ＳＲＡＭのレイアウト及びスタンダードセルのレイアウトを示す図である。 図１４（ａ）〜（ｃ）は、背景技術の半導体装置の製造方法を説明する図である。
以下、本開示の一実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図１は、例示的半導体装置の製造工程の一つを説明する模式的な断面図である。図１の構造を得るためには、ます、半導体基板１００上に、素子分離領域１０１により区画され、Ｎウェル領域及びＰウェル領域を含む素子領域１０２を形成する。次に、素子分離領域１０１及び素子領域１０２を覆うように、例えばＳｉＯＮ膜からなる絶縁膜１０３を形成する。絶縁膜１０３上に例えばポリシリコン膜からなる被加工膜１０４を形成し、被加工膜１０４の上に反射防止膜１０５を形成する。更に、反射防止膜１０５の上に、レジストを塗布してレジスト層１０６を形成する。
次に、レジスト層１０６を加工して所望のレジストパターンを得るための工程を行なう。ここで、所望のレジストパターン２００ａ（模式的な平面図）の一例を図２（ａ）に示す。図２（ａ）に示す通り、それぞれ同一の中心線上にレジストパターン間隔２０６ａを開けて端部同士が対向するように直列に並ぶレジストラインパターンのペア（対）が複数、並列して配置されている。例えば、第１のレジストラインパターン２０１ａ及び第２のレジストラインパターン２０２ａのペアと、第３のレジストラインパターン２０３ａ及び第４のレジストラインパターン２０４ａのペアである。第１のレジストラインパターン２０１ａ及び第３のレジストラインパターン２０３ａ、第２のレジストラインパターン２０２ａ及び第４のレジストラインパターン２０４ａは、それぞれ互いに並列していることになる。
尚、一対のレジストラインパターン同士の直列している方向（中心線２０５ａ等の方向）を直列方向、これに対して垂直であり、レジストラインパターン同士が並列している方向を並列方向と呼ぶことにする。また、一つのレジストラインパターン（例えば第２のレジストラインパターン２０２ａ）と、当該レジストラインパターンと直列するレジストラインパターン（ここでは第１のレジストラインパターン２０１ａ）に並列するレジストラインパターン（例えば第３のレジストラインパターン２０３ａ）とを、対角方向のパターンと呼ぶことがある。また、このような斜めの方向を対角方向と呼ぶことがある。
また、直列方向のレジストラインパターン（例えば、第１のレジストラインパターン２０１ａ及び第２のレジストラインパターン２０２ａ）の端部間のレジストパターン間隔２０６ａは、従来のリソグラフィにより転写可能な寸法の最小値（以下、限界転写寸法と呼ぶ）よりも狭くなっている。このため、単純なリソグラフィ技術のみによってレジストパターン２００ａを形成することは困難又は不可能である。
そこで、本実施形態においては、図２（ｂ）に例示する形状のマスクパターン２００ｂを有するフォトマスクを用いたリソグラフィにより、図１のレジスト層１０６の露光・現像を行なう。但し、図２（ｂ）には、図示を簡単にするため、図２（ａ）における第１、第２、第３及び第４のレジストラインパターン２０１ａ、２０２ａ、２０３ａ及び２０４ａとして転写されるライン状のマスクラインパターン（第１のマスクラインパターン２０１ｂ、第２のマスクラインパターン２０２ｂ、第３のマスクラインパターン２０３ｂ及び第４のマスクラインパターン２０４ｂ）のみを示している。
各マスクラインパターン２０１ｂ〜２０４ｂにはそれぞれ補正パターン２１１ｂが備えられ、対角方向のマスクラインパターン（例えば第２のマスクラインパターン２０２ｂと第３のマスクラインパターン２０３ｂ）の端部同士のマスクラインパターン間隔２０７ｂは、従来のリソグラフィにより転写可能なマスクにおける最小寸法（リソグラフィの限界値、以下、限界マスク寸法と呼ぶ）よりも狭くなっている。
このようなマスクパターン２００ｂを用いて露光・現像を行なうと、直列方向のラインパターンの端部同士の間には光強度の強い領域が配置され、対角方向の端部同士の間に光強度の弱い領域が配置された光強度分布が得られる。この結果、図２（ｃ）に示すような転写パターン２００ｃが得られる。但し、図２（ｃ）においても、図２（ｂ）にて示した第１〜第４のマスクラインパターン２０１ｂ〜２０４ｂに対応する転写ラインパターン（第１の転写ラインパターン２０１ｃ、第２の転写ラインパターン２０２ｃ、第３の転写ラインパターン２０３ｃ及び第４の転写ラインパターン２０４ｃ）のみを示している。
ここで、図２（ｂ）における対角方向のマスクラインパターン間隔２０７ｂが限界マスク寸法よりも小さいので、十分な解像度をもって転写を行なうことはできない。具体的には、転写パターン２００ｃにおいて、第２の転写ラインパターン２０２ｃと第３の転写ラインパターン２０３ｃとは端部同士が分離されず、接続部２１２ｃにより繋がったパターンとなる（図示は省略しているが、第１の転写ラインパターン２０１ｃ及び第４の転写ラインパターン２０４ｃについても、他の転写ラインパターンのペアが更に並列されているのであれば、それぞれ他の対角方向の転写ラインパターンに対して繋がって転写される）。
図３に、図２（ｃ）におけるIII-III'線による断面を例示する。第２の転写ラインパターン２０２ｃの端部と第３の転写ラインパターン２０３ｃの端部との間において、レジスト層１０６の除去された部分である凹部２１３ｃはレジスト層１０６下方の反射防止膜１０５にまで達しておらず、接続部２１２ｃが残されている。
図２（ｃ）及び図３にも示すように、接続部２１２ｃは、個々の転写ラインパターンに比べて細く且つ膜厚も小さくなる。このことから、転写パターン２００ｃに対してドライエッチング等を行なうことにより接続部２１２ｃを除去し、第２の転写ラインパターン２０２ｃと、第３の転写ラインパターン２０３ｃとを分離することができる。
尚、図２（ａ）のレジストパターン２００ａにおいて直列方向のレジストラインパターン同士（第１及び第２のレジストラインパターン２０１ａ及び２０２ａ等）についても、その間のレジストパターン間隔２０６ａは限界転写寸法（従来のリソグラフィにより転写可能な寸法の最小値）よりも小さい。しかしながら、対向する端部がそれぞれ備える補正パターン２１１ｂ同士が並列方向に関してズレて形成され、対角方向のラインパターン同士が繋がるように転写されるマスクパターン２００ｂを用いることにより、直列方向のラインパターン同士が繋がるのを避けることができる。このように、直列方向については露光の解像度が向上している。
直列方向のレジストパターン間隔２０６ａよりも対角方向のレジストパターン間隔２０７ａの方が広い。このことから、図２（ｂ）に例示するようなマスクパターンを用いず直列方向に繋がった転写ラインパターンとなっている場合に比べ、図２（ｃ）の転写パターン２００ｃにおいて接続部２１２ｃを除去する方が容易である。
以上のようにして、限界転写寸法よりも狭いレジストパターン間隔２０６ａを開けて直列にレジストラインパターン同士が並んだ所望のレジストパターン２００ａを形成することができる。
尚、限界マスク寸法は、具体的には（ｋ×λ／ＮＡ×Ｍ）と表される。ここで、ｋは、マスク解像度、照明条件等のプロセス条件により決まる定数であり、λは露光光の波長であり、ＮＡは露光機における縮小投影光学系の開口数であり、Ｍは該縮小投影光学系の縮小倍率である。このことから、図２（ｂ）のマスクパターン２００ｂにおける対角方向のマスクラインパターン間隔２０７ｂは、（ｋ×λ／ＮＡ×Ｍ）よりも小さいようになっている。
また、リソグラフィにより転写可能な最小寸法は、前記の記号を用いて（ｋ×λ／ＮＡ）と表される。このことから、図２（ａ）における対角方向のレジストパターン間隔２０７ａは、（ｋ×λ／ＮＡ）よりも小さいようになっている。
一例として、波長が１９３ｎｍのＡｒＦエキシマレーザを光源とする場合、対角方向のレジストパターン間隔２０７ａは、５０ｎｍ以下である。プロセス定数ｋが小さいほど本実施形態にて説明した方法の効果が顕著になり、０．４以下、更には０．３以下である場合に、特に顕著な効果を得ることができる。
次に、リソグラフィに用いるフォトマスクについて更に説明する。形成するべき回路パターン等の微細化に伴い、より確実に所望のパターンを転写するために、様々な種類のマスクが提案されている。その一つであるエンハンサマスクについて以下に説明する。
図４（ａ）は比較例としてのエンハンサマスク４００を模式的に示す平面図であり、そのIVb-IVb'線による断面図を図４（ｂ）に示す。図４（ａ）に示すエンハンサマスク４００は、端部同士を対向させて直列に並ぶレジストラインパターンのペアが複数並列したパターンを得るための形状であるが、転写されたパターン同士が対角方向に繋がるように設計されたものではない。
エンハンサマスク４００は、露光光を透過させる透明基板４５１に、露光光に対して遮光性を有する半遮光部４５２と、半遮光部４５２により囲まれた補助パターン４５３とが設けられた構造を有する。ここで、半遮光部４５２と、透明基板４５１の開口部（半遮光部４５２、補助パターン４５３の形成されていない部分の透明基板４５１自体）とは、露光光を同位相にて透過させる。また、補助パターン４５３は、露光光を、透明基板４５１の開口部及び半遮光部４５２を基準として反対位相にて透過させる。尚、補助パターン４５３は、露光によって転写されない。
次に、転写されたパターン同士が対角方向に繋がるように設計された、本実施形態にて用いるエンハンサマスク５００について説明する。図５（ａ）はエンハンサマスク５００の模式的な平面図であり、そのVb-Vb'線による断面図が図５（ｂ）に示されている。
エンハンサマスク５００は、図４（ａ）及び（ｂ）のエンハンサマスク４００と同様に、露光光を透過させる透明基板５５１、露光光に対して遮光性を有する半遮光部５５２及び半遮光部５５２等を基準として露光光を反対位相にて透過させる補助パターン５５３を備える。
また、図２（ｂ）における第１、第２、第３及び第４のマスクラインパターン２０１ｂ、２０２ｂ、２０３ｂ及び２０４ｂに対応するように、第１、第２、第３及び第４のマスクラインパターン５０１、５０２、５０３及び５０４が設けられている。
また、エンハンサマスク５００は、エンハンサマスク４００の構造に加えて、転写されたパターン同士が対角方向に繋がるための補正パターン５０５（露光光に対して遮光性を有する半遮光部からなるパターン）を備えている。
補正パターン５０５は、直列方向に並ぶライン状のマスクラインパターンの端部間を並列方向に挟んで両側にそれぞれ形成されている。また、直列方向に並ぶマスクラインパターンの側方のラインエッジに跨り、半遮光部５５２同士を接続するように配置されている。更に、マスクラインパターンの端部間の両側において、互いに直列方向にずれて配置されている（並列方向にオーバーラップする部分は含まれていても良い）。
また、直列方向に並ぶマスクラインパターンそれぞれの半遮光部５５２と、補正パターン５０５とに囲まれて、開口部５０６が形成されている。開口部５０６（透明基板５５１）、半遮光部５５２及び補正パターン５０５は、露光光を同位相にて透過させる。これに対し、補助パターン５５３は、半遮光部５５２等を基準とすると反対位相にて露光光を透過させる。
補正パターン５０５を含み、直列方向に並ぶ一対のマスクラインパターン（例えば、第１及び第２のマスクラインパターン５０１及び５０２）に対し、同様に構成された他の一対のマスクラインパターン（ここでは、第３及び第４のマスクラインパターン５０３及び５０４）が並列して配置されている。それぞれのペアに設けられた補正パターン５０５のうち、並列方向に対向するもの同士は、直列方向にズレをもって（第２のマスクラインパターン５０２側の補正パターン５０５が、第２のマスクラインパターン５０２側にズレて）配置されている。
この際、補正パターン５０５同士の並列方向の間隔５２１は、従来のリソグラフィにより転写可能なマスクにおける最小寸法（限界マスク寸法）よりも小さくなっている。
また、転写されたパターン同士が対角方向に繋がるためのマスクラインパターンの変形として認識されるためには、直列方向のズレ５２２が、（０．１×λ／ＮＡ）以上であることが望ましく、開口部５０６の直列方向の距離５２３の半分以上であることが更に望ましい。
尚、図４（ａ）及び図５（ａ）において、直列に並ぶマスクラインパターンを２対だけ示しているが、３対以上のマスクラインパターンを備えていても良い。
以上のようなエンハンサマスク５００と同様のフォトマスクを用いて場合の光シミュレーション結果を、図６（ａ）及び（ｂ）に例示している。
図６（ａ）は、平面図としてシミュレーション結果を示しており、エンハンサマスク５００を用いてレジスト層１０６（図１参照）の露光・現像を行なって得られる転写パターンの平面図に相当する。第１、第２、第３及び第４のマスクラインパターン５０１、５０２、５０３及び５０４により、光強度により示されている第１、第２、第３及び第４の転写ラインパターン６０１、６０２、６０３及び６０４がパターニングされることになる。これらの各転写ラインパターンの部分は、遮光された光強度の弱い領域である。また、図２（ｃ）に対応して、対角方向の転写ラインパターン同士の間にも光強度の弱い領域が存在し、接続部６１２により繋がった状態になる。転写ラインパターン同士に並列方向に挟まれた領域では、遮光されないので光強度が強く、レジストが十分に露光される。
図６（ｂ）は、図６（ａ）のVIb-VIb'線における断面の光強度分布を示す図である。図６（ｂ）において、横軸は断面方向における位置、縦軸は光強度を示している。VIb-VIb'線において、光強度は、第２及び第３の転写ラインパターン６０２及び６０３では０となり、これらの間では高くなっている。但し、完全に露光されるには不十分な光強度である。更に、パターン間の中央付近（６０５の付近）では光強度がいくらか低くなり、その両側にて最も高くなっている。
この結果、レジスト層１０６は、図８に示すようにパターニングされる。つまり、対角方向の転写ラインパターン同士（第２の転写ラインパターン６０２と第３の転写ラインパターン６０３）とを接続する接続部６１２において、他の部分よりも幅及び膜厚の小さい狭部（図６（ａ）の６０６の箇所）が２つ有り、その間の部分（図６の６０５の箇所等）では狭部に比べて幅が広く且つ膜厚も大きくなっている。
比較例として、図７（ａ）及び（ｂ）には、図４（ａ）及び（ｂ）に示すエンハンサマスク４００を用いた場合の同様のシミュレーション結果を示している。この場合、図７（ａ）の平面図に示すように、直列に並ぶ転写ラインパターン同士（例えば転写ラインパターン７０１と７０２）の間に光強度の弱い領域が位置しており、当該ラインパターン同士が繋がるようにパターニングされる。また、VIIb-VIIb'線における光強度分布である図７（ｂ）に示す通り、接続部分の中央付近にて最も光強度は高くなり、レジスト層も中央付近の幅及び膜厚が最も小さくなる（この場合のレジスト層１０６の断面については、後に説明する図１２（ａ）に例示されている）。
以上のようなエンハンサマスク５００を用いた半導体装置の製造方法について、更に説明する。エンハンサマスク５００を用いたリソグラフィ工程により、図１のレジスト層１０６を加工して図６（ａ）の光強度シミュレーション結果に対応する転写パターンを得た後、パターニングされたレジスト層１０６に対してドライエッチングを行なう。これにより、図９（ａ）に示すように、レジスト層１０６の一部からなる第２の転写ラインパターン６０２と第３の転写ラインパターン６０３とを分離すると、図２（ａ）に対応するレジストパターンを得ることができる。第２の転写ラインパターン６０２と第３の転写ラインパターン６０３との距離６１４は、リソグラフィにより転写可能な最小寸法よりも小さい値とすることができる。
この後、図９（ｂ）に示すように、分離された第２の転写ラインパターン６０２及び第３の転写ラインパターン６０３をマスクとして、反射防止膜１０５及び被加工膜１０４をパターニングする。更に、図９（ｃ）に示すように、第２の転写ラインパターン６０２及び第３の転写ラインパターン６０３と、反射防止膜１０５とを除去することにより、被加工膜１０４からなり、リソグラフィにより転写可能な最小寸法よりも小さい距離１０４ｃをおいて対向するゲートパターン１０４ａ及びゲートパターン１０４ｂが形成される。図１０には、ゲートパターン１０４ａ及びゲートパターン１０４ｂを含む平面図を示している。
ここで、レジスト層１０６の膜厚、エッチング量等について、ウェハ面内、ウェハ間等のバラツキが生じると、接続部２１２ｃ（図２（ｃ）を参照）を完全に除去することができず、転写ラインパターン６０２と転写ラインパターン６０３との間にレジスト層１０６の一部が残存することがある。しかしながら、図６（ａ）及び（ｂ）に示すように、接続部６１２には幅及び膜厚の小さい狭部（６０６の部分）が複数存在する。よって、少なくとも狭部が除去されれば、図１１（ａ）に示すように、中央部６０５ａだけが残ることになり、転写ラインパターン６０２と転写ラインパターン６０３とは分離される。この状態から反射防止膜１０５及び被加工膜１０４に対するパターニングを進めると、断面図である図１１（ｂ）及び平面図である図１１（ｃ）に示すように、被加工膜１０４の一部が残存部１０４ｄとして残る場合がある。しかしながら、ゲートパターン１０４ａとゲートパターン１０４ｂとは分離されているから、半導体装置の特性上、悪影響が及ぶことはない。
この一方、比較例である図７（ａ）に示すように、直列に並ぶ転写ラインパターン同士が繋がっている場合の断面図を図１２（ａ）に示す。このような場合に、レジスト層１０６の膜厚、エッチング量等にバラツキが生じると、転写ラインパターン同士（転写ラインパターン７０１と７０２等）が同士が繋がったままになり、結果として、ゲートパターン同士もつながって形成されてしまいやすい（図１２（ｂ）及び（ｃ）を参照）。この場合、パターンショート等の半導体特性上の悪影響を生じることになる。
尚、接続部における狭部が少なくとも２つ存在すれば、以上の効果を得ることができる。狭部はフォトマスクを透過した露光光の強度分布により基づいてものであり、フォトマスクのパターンを適切に設定することにより、２つ以上形成させることができる。
また、狭部を２つ以上有する残存部は、中央付近に一つだけ狭部を有する残存部に比べ、それぞれの転写ラインパターンに近い位置に狭部が存在することから、転写ラインパターン同士を分離しやすい。
図１３（ａ）及び（ｂ）には、ＳＲＡＭセル及びスタンダードセルについてのゲートの平面レイアウト例を示す。それぞれ、直列方向に並ぶゲートパターン１５０の端部同士の距離１５１が、リソグラフィによる限界転写寸法より小さいレイアウトを実現することができる。
尚、本実施形態において、主にゲートパターンの形成を例として説明した。しかしながら、素子分離のためのＳＴＩ（Shallow Trench Isolation）の形成、配線の形成等についても適用することができる。また、真っ直ぐなライン状のパターンを例に説明したが、屈折したライン状のパターンの端部同士が対向している場合等にも適用することができる。
以上に説明した通り、本実施形態の方法によると、パターン間をより確実に分離することができ、レジスト膜厚、エッチング量等のバラツキが生じた場合にも加工のマージンが大きくなって歩留り向上に貢献する。また、パターン間の間隔を従来のリソグラフィの限界よりも小さくすることが可能であり、半導体装置の縮小のために効果がある。
本開示の技術によると、半導体装置の製造にあたってより微細なパターンの形成が可能となり、半導体装置の微細化にも有用である。
１００ 半導体基板
１０１ 素子分離領域
１０２ 素子領域
１０３ 絶縁膜
１０４ 被加工膜
１０４ａ ゲートパターン
１０４ｂ ゲートパターン
１０４ｃ 距離
１０４ｄ 残存部
１０５ 反射防止膜
１０６ レジスト層
１５０ ゲートパターン
１５１ 距離
２００ａ レジストパターン
２００ｂ マスクパターン
２００ｃ 転写パターン
２０１ａ 第１のレジストラインパターン
２０１ｂ 第１のマスクラインパターン
２０１ｃ 第１の転写ラインパターン
２０２ａ 第２のレジストラインパターン
２０２ｂ 第２のマスクラインパターン
２０２ｃ 第２の転写ラインパターン
２０３ａ 第３のレジストラインパターン
２０３ｂ 第３のマスクラインパターン
２０３ｃ 第３の転写ラインパターン
２０４ａ 第４のレジストラインパターン
２０４ｂ 第４のマスクラインパターン
２０４ｃ 第４の転写ラインパターン
２０５ａ 中心線
２０６ａ レジストパターン間隔
２０７ａ レジストパターン間隔
２０７ｂ マスクラインパターン間隔
２０７ｂ レジストパターン間隔
２１１ｂ 補正パターン
２１２ｃ 接続部
２１３ｃ 凹部
４００ エンハンサマスク
４５１ 透明基板
４５２ 半遮光部
４５３ 補助パターン
５００ エンハンサマスク
５０１ 第１のマスクラインパターン
５０２ 第２のマスクラインパターン
５０３ 第３のマスクラインパターン
５０４ 第４のマスクラインパターン
５０５ 補正パターン
５０６ 開口部
５２１ 間隔
５２２ ズレ
５２３ 距離
５５１ 透明基板
５５２ 半遮光部
５５３ 補助パターン
６０１ 第１の転写ラインパターン
６０２ 第２の転写ラインパターン
６０３ 第３の転写ラインパターン
６０４ 第４の転写ラインパターン
６０５ａ 中央部
６１２ 接続部
６１４ 距離
７０１、７０２ 転写ラインパターン

Claims (15)

  1. 半導体基板上に被加工膜を形成する工程（ａ）と、
    前記被加工膜上にレジスト膜を形成する工程（ｂ）と、
    フォトマスクのマスクパターンを前記レジスト膜に転写パターンとして転写する工程（ｃ）と、
    前記転写パターンを加工する工程（ｄ）とを含み、
    前記転写パターンは、
    端部同士が離間して対向するように直列に並ぶ第１の転写ラインパターン及び第２の転写ラインパターンと、
    前記第１の転写ラインパターン及び前記第２の転写ラインパターンにそれぞれ並列し、端部同士が離間して対向するように直列に並ぶ第３の転写ラインパターン及び第４の転写ラインパターンと、
    前記第２の転写ラインパターンの前記端部と前記第３の転写ラインパターンの前記端部とを接続すると共に、前記各転写ラインパターンよりも膜厚及び幅の小さい接続部とを含み、
    前記工程（ｄ）において、前記接続部の少なくとも一部を除去することにより前記第２の転写ラインパターンと前記第３の転写ラインパターンとを分離することを特徴とする半導体装置の製造方法。
  2. 請求項１の半導体装置の製造方法において、
    前記第２の転写ラインパターンの端部と、前記第３の転写ラインパターンの端部との間隔は、リソグラフィによる最小加工寸法よりも狭いことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２の半導体装置の製造方法において、
    前記工程（ｄ）の後、前記各転写ラインパターンをマスクとして前記被加工膜をパターニングする工程を更に備えることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれか一つの半導体装置の製造方法において、
    前記工程（ｄ）において、前記転写パターンに対してエッチングを行なうことを特徴とする半導体装置の製造方法。
  5. 請求項１〜４のいずれか一つの半導体装置の製造方法において、
    前記接続部は、膜厚及び幅の少なくとも一方が他の部分よりも小さくなった狭部を２つ以上有し、
    前記工程（ｄ）において、少なくとも前記狭部を除去することを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれか一つの半導体装置の製造方法において、
    前記工程（ｃ）において、前記前記第１の転写ラインパターンと前記第２の転写ラインパターンとは分離され且つ前記第３のマスクラインパターンと前記第４の転写ラインパターンとは分離されていることを特徴とする半導体装置の製造方法。
  7. 請求項１〜６のいずれか一つの半導体装置の製造方法において、
    前記リソグラフィにおいて、ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数とするとき、対向する前記端部同士の間隔は、（ｋ×λ／ＮＡ）以下であることを特徴とする半導体装置の製造方法。
  8. 請求項１〜７のいずれか一つの半導体装置の製造方法において、
    前記フォトマスクは、前記フォトマスクを用いた露光による光強度分布において、
    前記各転写ラインパターン及び前記接続部に対応する光強度の弱い領域と、
    前記第１の転写ラインパターンの前記端部及び前記第２の転写ラインパターンの前記端部の間に対応する光強度の強い領域と、
    前記第３の転写ラインパターンの前記端部及び前記第４の転写ラインパターンの前記端部の間に対応する光強度の強い領域とを発生させることを特徴とする半導体装置の製造方法。
  9. 請求項１〜８のいずれか一つの半導体装置の製造方法において、
    前記フォトマスクは、
    前記第１の転写ラインパターン、前記第２の転写ラインパターン、前記第３の転写ラインパターン及び前記第４の転写ラインパターンとしてそれぞれ転写される第１のマスクラインパターン、第２のマスクラインパターン、第３のマスクラインパターン及び第４のマスクラインパターンと、
    直列に並ぶ前記第１のマスクラインパターン及び前記第２のマスクラインパターンの前記端部間と、直列に並ぶ前記第１のマスクラインパターン及び前記第２のマスクラインパターンの前記端部間とを並列方向に挟んでそれぞれ両側に設けられた補正パターンとを備え、
    並列方向に隣り合う前記補正パターン同士は、互いに直列方向にズレた位置に設けられていることを特徴とする半導体装置の製造方法。
  10. 請求項９の半導体装置の製造方法において、
    ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数、Ｍを縮小投影光学系の縮小倍率とするとき、前記第２のマスクラインパターンの端部と前記第３のマスクラインパターンの端部との間隔は、（ｋ×λ／ＮＡ×Ｍ）以下であることを特徴とする半導体装置の製造方法。
  11. 請求項７又は１０の半導体装置の製造方法において、
    前記ｋは、０．４以下であることを特徴とする半導体装置の製造方法。
  12. 請求項１及び３〜１１のいずれか一つの半導体装置の製造方法において、
    前記第１の転写ラインパターンと前記第３のマスクラインパターンとの間隔及び前記第２の転写ラインパターンと前記第４の転写ラインパターンとの間隔は、いずれも、リソグラフィによる最小加工寸法よりも広いことを特徴とする半導体装置の製造方法。
  13. 端部同士が離間して対向するように直列に並ぶ第１のマスクラインパターン及び第２のマスクラインパターンと、
    前記第１のマスクラインパターン及び前記第２のマスクラインパターンにそれぞれ並列し、端部同士が離間して対向するように直列に並ぶ第３のマスクラインパターン及び第４のマスクラインパターンと、
    前記第１のマスクラインパターン及び前記第２のマスクラインパターンの前記端部間と、前記第３のマスクラインパターン及び前記第４のマスクラインパターンの前記端部間とを並列方向に挟んでそれぞれ両側に設けられた補正パターンとを備え、
    並列方向に隣り合う前記補正パターン同士は、互いに直列方向にズレた位置に設けられていることを特徴とするフォトマスク。
  14. 請求項１３のフォトマスクにおいて、
    ｋをプロセス定数、λを露光光の波長、ＮＡを露光機の縮小投影光学系の開口数、Ｍを縮小投影光学系の縮小倍率とするとき、前記第２のマスクラインパターンの端部と前記第３のマスクラインパターンの端部との間隔は、（ｋ×λ／ＮＡ）以下であることを特徴とするフォトマスク。
  15. 請求項１４のフォトマスクにおいて、
    前記ｋは、０．４以下であることを特徴とするフォトマスク。
JP2010031046A 2010-02-16 2010-02-16 半導体装置の製造方法及びフォトマスク Pending JP2011171339A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010031046A JP2011171339A (ja) 2010-02-16 2010-02-16 半導体装置の製造方法及びフォトマスク
PCT/JP2010/004823 WO2011101926A1 (ja) 2010-02-16 2010-07-29 半導体装置の製造方法及びフォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031046A JP2011171339A (ja) 2010-02-16 2010-02-16 半導体装置の製造方法及びフォトマスク

Publications (1)

Publication Number Publication Date
JP2011171339A true JP2011171339A (ja) 2011-09-01

Family

ID=44482551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010031046A Pending JP2011171339A (ja) 2010-02-16 2010-02-16 半導体装置の製造方法及びフォトマスク

Country Status (2)

Country Link
JP (1) JP2011171339A (ja)
WO (1) WO2011101926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809000A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 金属连接线的制作方法及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807556B (zh) * 2016-06-02 2019-12-24 武汉新芯集成电路制造有限公司 版图的修正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096099A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 半導体装置の製造方法
JP2007150166A (ja) * 2005-11-30 2007-06-14 Toshiba Corp 半導体装置の製造方法
JP2008153373A (ja) * 2006-12-15 2008-07-03 Toshiba Corp 半導体装置の製造方法
JP2010199434A (ja) * 2009-02-26 2010-09-09 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809000A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 金属连接线的制作方法及半导体器件

Also Published As

Publication number Publication date
WO2011101926A1 (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
US8392856B2 (en) Semiconductor device and layout design method for the same
TWI581058B (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
US8969199B1 (en) Methods of forming a circuit that includes a cross-coupling gate contact structure wherein the circuit is to be manufactured using a triple patterning process
CN101542390A (zh) 用以增大特征空间密度的两次形成图案的光刻技术
US7723230B2 (en) Method for manufacturing semiconductor device and method for designing photomask pattern
US20130069170A1 (en) Illumination and design rule method for double patterned slotted contacts
JP4776813B2 (ja) 半導体装置の製造方法
US8584053B2 (en) Manufacturability enhancements for gate patterning process using polysilicon sub layer
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
US8703608B2 (en) Control of local environment for polysilicon conductors in integrated circuits
WO2011101926A1 (ja) 半導体装置の製造方法及びフォトマスク
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
US7859023B2 (en) Standard cell and semiconductor device including the same
US6670109B2 (en) Photolithographic methods of using a single reticle to form overlapping patterns
JP5169575B2 (ja) フォトマスクパターンの作成方法
US9658531B2 (en) Semiconductor device resolution enhancement by etching multiple sides of a mask
JP2010073797A (ja) 半導体装置の製造方法
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
CN104808435A (zh) 一种opc中双掩膜版的检测方法
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
JP2017021263A (ja) レチクル、及び、半導体装置の製造方法
US10170309B2 (en) Dummy pattern addition to improve CD uniformity
JP2014096477A (ja) マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법