TWI581058B - 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法 - Google Patents

使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法 Download PDF

Info

Publication number
TWI581058B
TWI581058B TW103144460A TW103144460A TWI581058B TW I581058 B TWI581058 B TW I581058B TW 103144460 A TW103144460 A TW 103144460A TW 103144460 A TW103144460 A TW 103144460A TW I581058 B TWI581058 B TW I581058B
Authority
TW
Taiwan
Prior art keywords
mask
line
target
rectangular opening
features
Prior art date
Application number
TW103144460A
Other languages
English (en)
Other versions
TW201539115A (zh
Inventor
袁磊
宗郁 桂
海瑞Ｊ 藍威森
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201539115A publication Critical patent/TW201539115A/zh
Application granted granted Critical
Publication of TWI581058B publication Critical patent/TWI581058B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0278—Röntgenlithographic or X-ray lithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

使用能夠使用較為緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
一般而言，本發明揭露係關於精緻的半導體裝置的製造，且尤係關於使用縫合、多重圖案化裁切遮罩以致能使用更緊密的接點封入間距規則而圖案化線型特徵的各種方法。
微影為使用於製造積體電路產品的基本製程其中之一。在非常高的階層，微影包含：(1)在材料層或是基板上形成光或輻射敏感材料的層，例如光阻劑；(2)選擇性地將輻射敏感材料曝光於由光源(例如DUV或EUV源)所產生的光，以轉移由遮罩或是光罩(在本文所使用上為可交換術語)所界定的圖案至該輻射敏感材料；以及(3)顯影所曝光的輻射敏感材料層至以界定圖案化遮罩層。各種製程運作，例如蝕刻或離子植入製程，可隨後透過圖案化遮罩層執行在材料的底層或是基板。
當然，積體電路製造的最終目標為忠實地再現在積體電路產品上的原始電路設計。在歷史上，特徵尺寸以及間距(介於特徵之間的間距)運用在積體電路產品中，使期望的圖案可使用單一圖案化光阻遮罩層來形成。然而，近年來，裝置尺寸以及間距已減小至現有的微影工具，例如193nm波長浸潤微影工具，不能形成具有整體目標圖案的所有特徵的單一圖案化遮罩層這一地步。因此，裝置設計者已將涉及執行多重曝光以於材料層中界定單一目標圖案的技術再分類，該技術經常稱作為多重圖案化方法或技術。有各種多重圖案化技術。一種這樣的多重圖案化技術的組成為起始形成連續一維線圖案，並且之後使用裁切遮罩以裁切線，並形成該線終端。連續一維線圖案可由各種圖案化方法形成，例如EUV蝕刻、自對準雙圖案化(SADP)、自對準四圖案(SAQP)或是導向的自組裝(DSA)。整體晶片佈置隨著技術進步而持續縮小，可能需要二裁切遮罩或是雙圖案化裁切遮罩以裁切線，從而形成非常密集的佈置。一種發生在試著使用裁切遮罩時的常見的問題為非矩形特徵的內部圓角在裁切遮罩中必要有巨大的接點封入距離以對於相關接點，這對於晶片縮小具有負面衝擊。因此，需要減少巨大的接點封入間距規則的使用以及增加緊密接點封入間距規則的使用的解決方法。
在積體電路產品的設計中，產生整體目標圖案或是設計佈置以用於積體電路產品。這樣的設計佈置反映了各種特徵將形成在半導體基板中以及上方的位置， 例如電晶體結構、接點結構、金屬化層等等。為製造裝置，將基板以及各種材料層圖案化(或裁切)以生產積體電路產品所期望的特徵。另外，在這些製程操作期間，溝槽或是開口可形成在基板或是一層或更多層材料層中，並且之後以另一材料填滿，從而界定該產品的期望的特徵，例如形成於絕緣材料層中的先前形成的溝槽的金屬線。一般而言，這樣的產品逐層(以基板本身開始)進行，直到形成積體電路的所有特徵。
第1A圖為，用於積體電路產品的電路佈置的一部分的整體目標圖案10的一部分的範例。在這個例子中，整體目標圖案10包括複數個線型特徵12，例如閘極結構、金屬線等等。一般而言，並且如下文更完整的描述，整體目標圖案10的產生是由起始形成連續線型特徵12跨越基板，並且之後圖案化或裁切在虛線區域13所示的區域中的線型特徵12，從而物理性地將連續線型特徵12分離成所期望的特徵，例如各別閘極結構或是各別金屬線等等。
第1B圖描述於某個時間中點連續線型特徵12已形成在基板上的產品。如上文所述，線型特徵12可藉由使用傳統單遮罩圖案化技術或是多重遮罩圖案化技術，例如雙圖案、或是EUV蝕刻、或是導向的自組裝(DSA)等等而形成。為了得到第1A圖所述的整體目標圖案10，線型特徵12必須使用稱之為“裁切遮罩”以圖案化或“裁切”。在整體裁切遮罩必須使用雙圖案化技術以形成的情況下，值得一提的是，這是藉由形成兩個各別的“裁 切遮罩”，例如兩個各別的具有開口於其中的圖案化光阻材料層。兩個裁切遮罩依續地形成在連續線型特徵12上，線型特徵12各別圖案化通過兩裁切遮罩中的每一者。於第一及第二裁切遮罩中的每一者中的開口的組合，是意指移除連續線型特徵12的所期望部分，例如在第1A圖所示虛線區域13中的部分，從而得到第1A圖所示的所期望的整體目標圖案10。
如上所述，需要所期望的整體裁切遮罩以達成整體目標圖案10，使得它不能以現有的微影工具使用單一遮罩來印刷。因此，在這闡示性範例中，用於整體裁切遮罩的整體目標圖案15是使用兩個各別的裁切遮罩15A、15B來形成。裁切遮罩15B描述於第1C圖，使用虛線將其與裁切遮罩15A區分，裁切遮罩15A在第1C圖中以實線描述。當然，將為本技藝的技術人士將理解，第1C圖中僅描述有裁切遮罩15A、15B的開口14、16。第1E圖描述裁切遮罩15A而第1F圖描述裁切遮罩15B。開口14為非矩形開口，例如L形開口，而開口16為矩形開口。如所描述，裁切遮罩15A將遮蔽不被裁切遮罩15A中的非矩形開口14所曝光的連續線型特徵12的所有部分。裁切遮罩15B將遮蔽不被裁切遮罩15B中的矩形開口16所曝光的連續線型特徵12的所有部分。因此，用於裁切遮罩的整體目標圖案15分解成第一次目標圖案(包括非矩形開口特徵14)，以及第二次目標圖案(包括矩形開口特徵16)。使用術語“次目標圖案”是因為每一個次目標圖案包含少於 在用於整體裁切遮罩的整體目標圖案15中的所有特徵。選擇併入次目標圖案中的特徵被並空出間隙，以使得在每一個次目標圖案中的圖案可容易地使用可用的微影工具而形成在單一遮罩層中。最終，當遮罩設計製程完成時，將對應於第一以及第二次目標圖案(在設計製程期間根據需要修改)的數據提供至遮罩製造者，其將生產對應於使用在微影工具中的次目標圖案的實際遮罩以生產第一及第二裁切遮罩15A、15B，以製造積體電路產品。
請參閱以及第1C圖和1F，在裁切遮罩15B中的矩形開口16包含了4個“外角”17，當從開口16的外側觀察的時候，其具有凸出構形。請參閱第1C圖和1E，在裁切遮罩15A中的非矩形開口14具有5個“外角”17以及一個“內角”22。當從非矩形開口14的外側觀察的時候，對比於外角17，內角22具有凹陷構形。
請繼續參閱第1C圖，其也描述一旦對於連續線型特徵12完成所期望的剪裁時，將接著形成在圖案化線型特徵12上的闡示性接點18(一般來說表示為元件符號18，而特定的接點將有另外的代號)。在設計整體電路佈置時，裝置設計者必須非常地注意，以確保介於闡示性接點18以及線的裁切終端之間的接點至線端間距20A足夠大，以使得允許對於所需要的製程邊限在製造裝置的時候，線型特徵12的圖案化終點的位置是正確的位在相關於接點18的所期望的位置，以使得在線特徵向量12被裁切之後可對圖案線進行適當的電性接觸。，介於接點18以及裁線 型特徵12的相關聯的終點之間的這最小接點至線端間距的需求有時候稱作為接點封入間距規則。介於接點18以及線12側邊之間的該間距20B經常被與接點至線端間距20A以相同方式處理，因為線12典型上非常細(在寬度方面)。
第1C圖顯示裁切遮罩15A以及15B的結構，其可稱作為“如此繪製”(as-drawn)構形，因為那是裝置設計者在“繪製”電路佈置時所預期的。不幸的是，當在實際生產現實世界的圖案化光阻遮罩並將其印刷在晶圓上時，如此繪製的開口14、16的結構與在實際圖案化光阻層中的開口14、16的“如此印刷”(as-printed)的構形之間有所不同。亦即，如第1D圖中顯示，相對於如此繪製的開口14、16的構形，分別在第一及第二裁切遮罩15A、15B中如此印刷的開口14P、16P往往表現出所謂的圓角(corner rounding)。此圓角於第1D圖中被標示為元件符號17R以及22R。開口14、16的外角17的圓角較少產生問題，因為其典型上並不促成不可接受的量的線型結構12的所不希望的消耗。然而，非矩形開口14的內角22的圓角可能引起數種問題。由於它的位置，非矩形開口14P的內角22R的圓角可能導致鄰近接點結構18X(參閱第1D圖)的線型結構12被移除的量增加。這些差異的結果為，相對於更鬆散(更大)的接點封入間距規則必須用於接點18X(接點18X位於鄰近使用具有內角落22R的非矩形開口裁切的線(亦即，因為由在裁切遮罩中的內角22的圓角所引起的不可接受的量的線端消耗，接點18X必須位於遠離其線的最接近 端))，更緊密(更小)的接點封入間距規則可使用於標示為18Y的接點(例如，接點18Y可位於更接近該線的最接近的裁切端))。結果為對於接點18X在其所形成的時候，著陸區域有可能不足，從而使準確對準更加的困難(考慮到必須的製程邊限)以及可能導致於在不如設計製程所預期的條件下運作的接點結構。舉例來說，若介於接點18X以及底層線12之間的接觸區域小於設計製程所預期，可能有對應增加的電阻，這可能降低裝置效能或可能甚至導致無運作的電路。解決這樣的圓角的負面態樣的一種方法為增加介於裁線12端以及接點18X之間的間距，但這樣的修正動作將導致在基板上極端珍貴的繪圖(plot)空間的不可預期的消耗。由於有不斷地減少積體電路產品的尺寸驅動力，有著以下使用所有可能的手段以促進越來越緊密的接點封入規則的使用，從而幫助達成生產這樣較小型產品的目標的需求。
本揭示內容是針對於各種使用縫合的、多重圖案化裁切遮罩以致能使用更緊密的接點封入間距規則而圖案化線型特徵的方法所述方法可解決或至少減少一種或更多種上文確定的問題。
下文顯示了本發明的簡單概要，以提供本發明的一些態樣的基本理解。此概要並非本發明全部的總看法。這不意指本發明的識別關鍵或重要元件，或是敍述本發明的範籌。其唯一的目的為以簡單的形式顯示一些概 念，作為之後將論述的更多細節描述的序幕。
一般而言，本揭示內容是針對使用縫合的、多重圖案化裁切遮罩以致能使用更緊密的接點封入間距規則而圖案化線型特徵的各種方法。於一具體實施例中，值得一提的是，本文所揭露的一種方法包括識別用於使用在圖案化欲形成在半導體基板上的複數個線型特徵的整體目標裁切遮罩的圖案，其中所述整體目標裁切遮罩包括具有內、凹角的目標非矩形開孔特徵，將整體目標裁切遮罩圖案分解成第一次目標圖案以及第二次目標圖案，其中該第一次目標圖案包括對應於該目標非矩形開口特徵的第一部分、而並非全部的第一矩形開口特徵，以及該第二次目標圖案包括對應於該目標非矩形開口特徵的第二部分、而並非全部的第二矩形開口特徵，該第一及第二開口具有與位於對應於在該整體目標裁切遮罩中的內角、凹角的位置的重疊的區域，識別藉由產生對應於第一及第二開口的切口而裁切的線型特徵，其中，當裁切時，該裁線型特徵將具有裁切端，識別欲形成以使得導電性於鄰近裁線型特徵的裁切端的位置接觸裁線型特徵的接點，基於介於第一以及第二矩形開口中的一者以及接點的最接近邊緣於所欲位置(其中該接點是接合該裁線型特徵)之間的間距，識別接點的接點至裁線端間距規則，產生對應於第一次目標圖案的第一遮罩數據組以及產生對應於第二次目標圖案的第二遮罩數據組，其中該第一及第二數據資料組的至少一者是基於識別的接點至裁線端間距規則所產生。
值得一提的是，本文所揭露的另一種闡釋性方法涉及識別用於圖案化欲形成在半導體基板上的複數個線型特徵的整體目標裁切遮罩，其中該目標裁切遮罩包括具有內、凹角的目標非矩形開口特徵，在半導體基板上形成複數個線型特徵，形成對應於該整體目標裁切遮罩的第一次目標圖案的第一圖案化光阻裁切遮罩，其中該第一圖案化光阻裁切遮罩包括對應於該目標非矩形開口特徵的第一部分、而非全部的第一矩形開口特徵，藉由執行至少一個第一蝕刻製程而圖案化複數個線特徵中的至少一個，透過第一圖案化光阻裁切遮罩，在執行至少一個第一蝕刻製程之後，移除第一圖案化光阻蝕刻遮罩，形成對應於整體目標裁切遮罩的第二次目標圖案的第二圖案化光阻裁切遮罩，其中該第二圖案化光阻裁切遮罩包括對應於該目標非矩形開口特徵的第二部分、而非全部的第二矩形開口特徵，其中該第一及第二矩形開口在位於對應在該整體目標裁切遮罩中的內、凹角的位置具有重疊的區域，藉由透過第二圖案化光阻裁切遮罩執行至少一個第二蝕刻製程而圖案化複數個線特徵中的至少一個，在執行至少一個第二蝕刻製程之後，移除第二圖案化光阻蝕刻遮罩，以及形成導電性地耦合至至少一個複數個線型特徵的接點，該線型特徵在第一及第二蝕刻製程的至少一者的期間中被圖案化，其中該接點形成於基於接點至裁線端間距規則的位置是，該接點至裁線端間距規則是基於介於該第一以及第二矩形開口中的一者與該接點的最接近的邊緣之間的間距。
10‧‧‧整體目標圖案
12‧‧‧線型特徵
13‧‧‧虛線區域
14‧‧‧非矩形開口
14P‧‧‧非矩形開口
15‧‧‧整體目標圖案
15A‧‧‧裁切遮罩
15B‧‧‧裁切遮罩
16‧‧‧矩形開口
16P‧‧‧開口
17‧‧‧外角
17R‧‧‧圓角
18‧‧‧接點
18X‧‧‧接點
18Y‧‧‧接點
20A‧‧‧間距
20B‧‧‧間距
22‧‧‧內角
22R‧‧‧圓角
100‧‧‧整體目標圖案
112‧‧‧線型特徵
113‧‧‧虛線區域
114‧‧‧矩形開口
114Y‧‧‧側邊
114P‧‧‧開口
115‧‧‧整體目標裁切遮罩
115A‧‧‧裁切遮罩
115B‧‧‧裁切遮罩
115X‧‧‧非矩形開口
115Y‧‧‧矩形開口
116A‧‧‧矩形開口
116AP‧‧‧開口
116B‧‧‧矩形開口
116BP‧‧‧開口
117‧‧‧外角
118‧‧‧接點
118X‧‧‧接點
118E‧‧‧邊緣
120A‧‧‧裁線端間距
122‧‧‧內、凹角
127‧‧‧箭頭
129‧‧‧角度
200‧‧‧系統
201‧‧‧標線
202‧‧‧標線
210‧‧‧微影工具
211‧‧‧光源
214‧‧‧晶圓
可藉由參照以下描述與相連結的所附圖式理解本揭示內容，其中相同的元件符號表示類似的元件，且其中：第1A至1F圖描述一種使用雙重圖案化裁切遮罩於圖案化包含的線型特徵的電路佈置的闡示性先前技術；第2A至2I圖描述使用縫合的、多重圖案化裁切遮罩以致能使用更緊密的接點封入間距規則而圖案化線型特徵的各種方法的各種闡釋性具體實施例；以及第3圖描述本文所揭露的新系統的闡示性具體實施例。而本文揭示的標的可進行各種修改以及替換形式，其特定的具體實施例已藉由舉例在圖示以及本文描述的細節中的方式來顯示。然而，應理解到，特定具體實施例的描述於本文中並不意指限制本發明於所揭露的特定形式，相反的，意味著涵蓋所有修改、同等物以及替換物落在由所附申請專利範圍所界定的本發明的精神以及範疇之內。
下文描述本發明的各種闡示性的具體實施例。為了清楚起見，並非實際實行的所有特徵都描述在本說明書中。將當然應該理解到，在任何這樣的實際實施行的開發中，必須做出數種特定的實行決定以達成開發者的特定目標，例如符合系統相關以及業務相關的限制條件，這對於一實施例與另一實施例的間將有所不同。此外，將 理解到，這樣的開發努力可能是複雜並且耗時的，但對於受益於本揭示內容的本領域技術人士而言仍然會是例行工作。
現在將參閱所附的圖式描述本標的。各種結構、系統以及裝置示意性的描繪在圖式中，僅用於說明的目的並且從而不以本領域技術人士已熟知的細節模糊本發明。然而，所附圖式包括描述以及說明本揭示內容的闡釋性範例。本文所使用的文字與詞句應被理解並解釋為與由本領域的技術人士所理解的詞句具有相同意義。沒有特別定義的術語或句子，亦即，與本領域的技術人士一般且習慣的意義不同的定義，是意指隱含本文術語或句子的一致使用。對於術語或句子意指具有特殊意義的程度，亦即，技術人士所理解以外的意義，這樣的特殊定義將明白地敍述在說明書中，以定義方式直接且明確地提供語或句子特殊定義。
本揭示內容直接關於使用縫合、多重圖案化裁切遮罩以致能使用更緊密的接點封入規則而圖案化線型特徵的各種方法。如完整閱讀本申請案時對於本領域的技術人士將是顯而易見的是，本文所揭露的方法以及裝置可運用在製造各種的裝置，例如邏輯裝置、記憶體裝置、ASIC等等。與所附圖式一同參閱，本文所揭露的方法以及裝置的各種闡示性的具體實施例現在將描述更多的細節。
第2A圖為用於積體電路產品的電路佈置的一部分的整體目標圖案100的一部分的範例。在此範例 中，整體目標圖案100包括複數個線型特徵112，例如閘極結構、金屬線等等。一般而言，以及如下文更完整的描述，整體目標圖案100的產生是藉由起始形成連續的線型特徵112橫越半導體基板，並且在之後圖案化或裁切於虛線區域113所指示的區域中的線型特徵112從而將連續的線型特徵112物理性地分離成所期望的結構，例如各別閘極結構或是各別金屬線。如完整閱讀本申請案時對於本領域的技術人士將是顯而易見的是，線型特徵112是意指為任何線型特徵的代表，無論所運用以形成初始線型特徵112的技術，該線型特徵112可形成在積體電路產品的任何階層，例如多重圖案化技術或是單一遮罩圖案化技術。因此，本發明不應被認為限制任何特定類型的線型特徵的形成，或是形成它們的方式。
第2B圖描述其中連續的線型特徵112已形成在基板上的時間點的產品。如上文所指出，為得出描述在第2A圖中的整體目標圖案100，連續的線型特徵112必須使用整體目標裁切遮罩圖案化或“裁切”。在所描述範例中，在必要於用以生產整體目標圖案100的整體目標裁切遮罩中的開口被如此靠近在一起間隔，以致必須運用使得多重圖案化技術。本文論述所描述的範例中，使用闡示性的雙圖案化遮罩技術以形成裁切遮罩。然而，如完整閱讀本申請案時對於本領域的技術人士將是顯而易見的是，本文所揭露的方法可運用在當使用兩個或更多個裁切遮罩形成裁切遮罩的時候，其中每一個包含該整體目標裁切圖 案的一部分。值得一提的是，如相關於本文描述的闡釋性的雙圖案化技術，達成該整體裁切遮罩圖案是藉由形成兩個各別的“裁切遮罩”，亦即，藉由在連續的線型特徵112上形成兩個各別的具有開口在其中的光阻材料的圖案化層，並且之後各別地透過該兩裁切遮罩中的每一個圖案化底下的連續的線型特徵112。當然，兩各別的裁切遮罩可以任何順序來使用，哪一個先使用在圖案化運作中並不重要。在第一以及第二裁切遮罩中的每一個中的開口的結合是意指移除連續的線型特徵112所期望的部分，亦即，在第2A圖中所示，於虛線區域113的中的部分，從而得到如第2A圖中所示所期望的整體目標圖案100。
如在第2C圖中所描述，整體目標裁切遮罩115包括對應於連續的線型特徵112的部分的“開口”115X以及115Y，該部分將需要被移除以造成如第2A圖中所示的整體目標圖案100。也描述了闡示性的接點118(一般來說表示為元件符號118，而特定的接點將有另外的代號)，一旦連續的線型特徵112中完成所期望的切口，接點118將在後續形成在圖案化線型特徵112之上。在整體目標裁切遮罩115中的開口115X為非矩形開口，亦即，L形開口，而開口115Y為矩形開口。如之前所說明，在設計整體電路佈置中，裝置設計者必須非常注意以確保介於闡示性的接點118X以及最接近的鄰近線112的“裁切端”之間的接點至裁線端間距120A足夠大，以使得在線被裁切後，裁線型特徵112的端正確地定位相對於接點118X 的所期望的位置，以使得裁線型特徵112中可形成適當的電性接觸。也如同上文所說明，介於接點118X以及裁線型特徵112的端之間的這樣的最小接點至裁線端間距120A的需求有時候稱作為接點封入間距規則。
請繼續參閱第2C圖，並如同上文所說明，在整體目標裁切遮罩中的開口115X、115Y被如此靠近在一起間隔，使得它們不能以使用單一遮罩的現有的微影工具來印刷。因此，請參閱第第2C圖至2E，在此闡示性的範例中，使用兩個各別的裁切遮罩115A、115B形成整體目標裁切遮罩115的圖案。第2D圖描述裁切遮罩115A，而第2E圖描述裁切遮罩115B。如所描述，於此範例中，裁切遮罩115A包括單一的矩形開口114。當使用時，裁切遮罩115A將覆蓋連續的線型特徵112的所有不由在裁切遮罩115A中的矩形開口114所曝光的部分。如所描述，裁切遮罩115B包括兩個間隔分開的矩形開口116A、116B。同樣的，當使用時，裁切遮罩115B將覆蓋連續的線型特徵112的所有不由在裁切遮罩115B中的矩形開口116A、116B所曝光的部分。因此，對於整體目標裁切遮罩115的圖案分解成第一次目標圖案(包括在裁切遮罩115A中的矩形開口特徵114)，以及第二次目標圖案(包含在裁切遮罩115B中的矩形開口特徵116A、116B)。使用術語“次目標圖案”是因為次目標圖案中的每一個包含少於在整體目標裁切遮罩115中的所有特徵。選擇並且間隔開併入在次目標圖案中的特徵，以使得在每一個該次目標圖案中的圖案可用現 有微影工具容易地形成在單一遮罩層中。最終，當遮罩設計製程完成時，對應於該第一及第二次目標圖案的數據(在設計製程期間根據需要修改)將提供至遮罩製造者，其將生產對應於使用在微影工具中的次目標圖案的實際遮罩，用以產生第一及第二裁切遮罩115A、115B以製造積體電路產品。完整閱讀本申請案時對於本領域的技術人士將是顯而易見的是，一旦雙圖案化製程完成，介於在裁切遮罩115A中的矩形開口114以及在裁切遮罩115B中的矩形開口116B之間的結合將對應於所期望的切口或是如第2C圖所示的在整體目標裁切遮罩115中的非矩形開口115X。在裁切遮罩115B中的矩形開口116A將對應於所期望的切口或是如第2C圖所示在整體目標裁切遮罩115中的非矩形開口115Y。
請繼續參閱第2C至2E圖，在裁切遮罩115A、115B中的開口114、116A、116B是具有矩形構形的開口，其中的每一個具有當從外觀察時具有突出構形的四個“外角”117(亦即，第2D圖中由箭頭125所指示的方向)。請注意，不像之前所論述的先前技術的製程技術，形成對應於在整體目標裁切遮罩115中的非矩形開口115X的切口，但未印刷包括內角的非矩形開口，例如，描述在本申請案的先前技術段落的內角22。也就是，即使在整體目標裁切遮罩115中的非矩形開口115X具有內、凹角122(參閱第2C圖)，本文所揭露的方法提供一種形成或印刷非矩形開口115的方式，但未經歷於本申請案的先前技術段 落所指出的內角圓化的不可接受的不利影響(參閱先前所論述關於先前技術段落中的圓角22R)。重要的是，請參閱第2I圖，如本文以及在權利要求中所使用，當陳述開口具有一“內、凹角”時，這意味著，當從外側觀察(亦即，由箭頭127所指示的方向)時，內、凹角122是由兩相交線112A、112B所界定，其中所包括介於兩相交線之間的角度129為135度或更少。在理想以及理論的情況下，角度129可為接近九十度。
相較於在本申請案的先前技術段落所論述的先前技術，沒有任何一個本文所揭露在裁切遮罩115A或115B中的開口具有內、凹角，像是在第1C圖至1E中所描述的內、凹角22。相較之下，使用本文所揭露的新方法，對應於在如第2C圖所示整體目標裁切遮罩115中的非矩形開口115X的內、凹角122的切口是藉由對應於在裁切遮罩115A中的矩形開口114的側邊114Y(第2D圖)的切口的邊緣的相交，且所述相交對應於在裁切遮罩115A中的矩形開口116B的側邊115B(第2E圖)來形成。也就是，矩形開口114以及矩形開口116B具有與位於對應於整體目標裁切遮罩中的內、凹角122的位置重疊的區域。所以，在開口115X的內、凹角122的區域中沒有圓角，因為其是使用於兩個各別的遮罩層中的重疊、矩形開口而圖案化底下的線型結構112所形成。因此，請參閱第2C圖，接點至裁線端間距120A可維持所期望的最小值，無須擔心與當圖案化或裁線型特徵112的所期望的部分時，典型上引 起不良的錯誤的具有內、凹角(例如角122)的圖案化單一特徵相聯於的過度角圓化。更特定的說，本文所揭露的方法涉及識別形成的接點118的接點至裁線端間距規則120A，從而導電性地接觸裁線型特徵112鄰近裁線型特徵的端，其中接點至裁線端間距規則120A是基於介於矩形開口116B(在所描述的範例中)的側邊116X(參閱第2E圖)與接點118的最接近的邊緣118E(參閱第2H圖)之間的間距，在接點118接合裁線型特徵112的所欲位置處。
第2F圖描述在裁切遮罩115A已被運用以圖案化連續的線型特徵112之後的產品。請注意已移除對應於在裁切遮罩115A中的開口114的線型特徵112的部分。
第2G圖描述在裁切遮罩115A已被移除之後，以及在裁切遮罩115B已形成在裝置之上並且運用以更進一步的圖案化連續線型特徵112之後的產品。請注意已移除對應於在裁切遮罩115B中的開口116A、116B的線型特徵112的部分已移除。當然，如上文所指出，裁切遮罩115A、115B可以任何順序使用。
第2C圖中所示的開口114、116A以及116B的構形可稱作為“如此繪製”的構形，因為這是如同由裝置設計者在“繪製”電路佈置時所預測的。如之前所指出，當到了實際生產現實世界的圖案化光阻遮罩並且印刷在晶圓上時，將在介於開口114、116A、116B的如此繪製的構形與在圖案化遮罩層中的開口的“如此印刷”構形之 間有差異。第2H圖為分別在第一以及第二裁切遮罩115A、115B的中的如此印刷開口114P、116AP以及116BP的簡單描述。請注意，相較於第1D圖顯示非矩形開口14的如此印刷構形中所示的圓角22R(其中包含內、凹角的特徵被印刷成單一特徵)，原始的整體裁切遮罩圖案中的內、凹角122的區域中缺少了不欲內角圓化。
第3圖示意性地描述說明性系統200，包括闡示性的微影工具210(具有光源211)、標線201以及202分別對應於與關聯裁切遮罩115A、115B關聯的次目標圖案、闡示性基板或晶圓214以及形成在該晶圓214上的複數個圖案化線型112。標線201以及202描述為並排定位在闡示性的微影工具210中，但本領域的技術人士將理解標線201以及202將依序使用在雙圖案化製程，並且可以任何順序使用。使用在製造標線201以及202的數據的至少一部份可基於分別對應於第一次目標圖案以及該第二次目標圖案的數據所產生，如上文所描述。數據接著可提供至標線製造者用以製造標線201以及202。標線201以及202接著可運用在傳統的微影操作的序列中的微影工具210(這可能為任何所期望的構形並且運用任何所期望的放射線的波長或形式，例如EUV)中，藉此用於整體裁切遮罩的整體目標遮罩115(由在標線201以及202兩者中的特徵的組合所界定)可用以圖案化線型特徵112。當製程繼續時，標線201以及202可用以在隨後經加工的晶圓上形成圖案化材料層。
在完整閱讀本申請案時對於本領域的技術人士將是顯而易見的是，本文揭露多種新穎的發明。值得一提的是，於一具體實施例中，本文所揭露的一種方法包括，辨別用於整體目標裁切遮罩115的圖案，該整體目標裁切遮罩用於圖案化欲形成在半導體基板上的複數個線型特徵112，其中整體目標裁切遮罩115包括具有內、凹角122的目標非矩形開口特徵115X，將整體目標裁切遮罩圖案分解成第一次目標圖案以及第二次目標圖案，其中該第一次目標圖案包括對應於目標非矩形開口特徵115X的第一部分、但非全部的第一矩形開口特徵114，以及該第二次目標圖案包括對應於目標非矩形開口特徵115X的第二部分、但非全部的第二矩形開口特徵116B，該第一及第二開口於對應在整體目標裁切遮罩中的內、凹角122的位置具有重疊的區域，識別藉由製造對應於第一及第二開口的切口而裁切的線型特徵112，其中，當裁切時，該裁線型特徵將具有裁切端，識別形成以使得於鄰近裁線型特徵112的裁切端的位置導電性地接觸裁線型特徵的接點118X，基於介於第一及第二矩形開口中的一者與接點的最接近的邊緣118E於其中接點118X接合裁線型特徵的所欲位置之間的間隙，識別用於接點118X的接點至裁線端間距規則120A，產生對應於第一次目標圖案的第一組遮罩數據並且產生對應於第二次目標圖案的第二組遮罩數據，其中該第一及第二組遮罩數據中的一者是基於所識別的接點至裁線端間距規則120A所產生。
值得一提的是，本文所揭露另一闡示性的方法涉及辨別用於圖案化欲形成在半導體基板上的複數個線型特徵112的整體目標裁切遮罩115，其中該整體目標裁切遮罩包括具有內、凹角122的目標非矩形開口特徵115X，在半導體基板的上形成複數個線型特徵112，形成對應於整體目標裁切遮罩的第一次目標圖案的第一圖案化光阻裁切遮罩，其中該第一圖案化光阻裁切遮罩包括對應於目標非矩形開口特徵115X的第一部分、但非全部的第一矩形開口特徵114，藉由執行至少一個第一蝕刻製程透過第一圖案光阻裁切遮罩而圖案化複數個線型特徵112中的至少一者，在執行至少一個第一蝕刻製程之後，移除第一圖案化光阻蝕刻遮罩，形成對應於整體目標裁切遮罩的第二次目標圖案的第二圖案化光阻裁切遮罩，其中該第二圖案化光阻裁切遮罩包括對應於目標非矩形開口特徵115X的第二部分、但非全部的第二矩形開口特徵116B，其中該第一及第二矩形開口114、116B於對應在整體目標裁切遮罩中的內、凹角122的位置具有重疊的區域，藉由執行至少一個第二蝕刻製程透過第二圖案化光阻裁切遮罩而圖案化複數個線型特徵112中的至少一者，在執行該至少一個第二蝕刻製程之後，移除第二圖案化光阻蝕刻遮罩，並且形成導電性地耦合至在第一及第二蝕刻製程中的至少一者的期間圖案化的複數個線型特徵112中的至少一者的接點118，其中接點118是形成在基於接點至裁線端間距規則120A的位置，而接點至裁線端間距規則120A是 基於介於該第一及第二矩形開口中的一者與接點118的最接近的邊緣118X之間的間距。
上文所揭露的特定具體實施例僅是闡釋性的，而本發明可用對於具有具有本文教示的益處的本領域的技術人士而言為顯而易見的不同但同等的方式進行修改並且實行。舉例來說，上文所述的製程步驟可用不同的順序執行。更進一步來說，除了以下在申請專利範圍中所描述的以外，本文所示的構造或設計的細節並不意味有所限制。因此，很明顯在上文中所揭露的特定具體實施例可替換或是修改，並且所有這樣的變化被認為是在本發明的範疇及精神內。請注意用以描述本說明書以及所附的申請專利範圍中各種製程或結構於的術語的使用，例如“第一”、“第二”、“第三”或“第四”僅為用為對於這樣的步驟/結構的簡寫的參考，且並不必然意味者這樣的步驟/結構以那樣的順序序列來執行/形成。當然，取決於確切的申請專利範圍用語，可能或可能不需要這樣的製程的有序續列。因此，本文尋求的保護如以下申請專利範圍中所敍述。
100‧‧‧整體目標圖案
112‧‧‧線型特徵
113‧‧‧虛線區域

Claims (15)

  1. 一種圖案化線型特徵的方法，包括：識別用於整體目標裁切遮罩的圖案，該整體目標裁切遮罩用在圖案化欲形成在半導體基板之上的複數個線型特徵，其中，該整體目標裁切遮罩包括具有內、凹角的目標非矩形開口特徵；分解該整體目標裁切遮罩圖案成第一次目標圖案以及第二次目標圖案，其中，該第一次目標圖案包括對應於該目標非矩形開口特徵的第一部分、但非全部的第一矩形開口特徵，以及該第二次目標圖案包括對應於該目標非矩形開口特徵的第二部分、但非全部的第二矩形開口特徵，該第一及第二開口在對應於該整體目標裁切遮罩中的該內、凹角的位置具有重疊的區域；識別欲藉由製造對應於該第一及第二開口的切口而裁切的線型特徵，其中，當裁切時，該裁線型特徵將具有裁切端；識別欲形成接點，用以於鄰近該裁線型特徵的該裁切端的位置導電性地接觸該裁線型特徵；基於介於該第一及第二矩形開口中的一者和該接點的最接近的邊緣於其中該接點接合該裁線型特徵的所欲位置之間的間距，識別該接點的接點至裁線端間距規則；產生對應於該第一次目標圖案的第一組遮罩數 據；以及產生對應於該第二次目標圖案的第二組遮罩數據，其中，該第一及第二組遮罩數據中的至少一者係基於所識別的接點至裁線端間距規則所產生。
  2. 如申請專利範圍第1項所述的方法，還包括提供該第一及第二組遮罩數據至遮罩製造者。
  3. 如申請專利範圍第1項所述的方法，其中，該目標非矩形開口特徵的該內、凹角係藉由第一及第二相交線所界定，以及其中，該第一矩形開口係藉由包括對應於該第一線的線性部分的線所部份地界定，以及該第二矩形開口係藉由包括對應於該第二線的線性部分的線所部份地界定。
  4. 如申請專利範圍第1項所述的方法，還包括：在該基板之上形成該複數個線型特徵；使用對應於該第一及第二組遮罩數據中的一者的遮罩形成第一圖案化光阻裁切遮罩；藉由執行至少一個第一蝕刻製程透過該第一圖案化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者；在執行該至少一個第一蝕刻製程之後，移除該第一圖案化光阻蝕刻遮罩；使用對應於該第一及第二組遮罩數據中的另一者的遮罩形成第二圖案化光阻裁切遮罩；藉由執行至少一個第二蝕刻製程透過該第二圖案 化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者；在執行該至少一個第二蝕刻製程之後，移除該第二圖案化光阻蝕刻遮罩；以及形成該接點，使其導電性地耦合至該圖案化的複數個線型特徵中的一者。
  5. 如申請專利範圍第1項所述的方法，其中，該複數個線型特徵包括閘極結構或金屬線。
  6. 如申請專利範圍第1項所述的方法，其中，所識別的接點至裁線端間距規則係建立在無需考慮在該整體目標裁切遮罩中的該內、凹角的內角圓化之下。
  7. 一種圖案化複數個線型特徵的方法，包括：識別欲使用在圖案化欲形成在半導體基板之上的該複數個線型特徵的整體目標裁切遮罩，其中，該整體目標裁切遮罩包括具有內、凹角的目標非矩形開口特徵；在該半導體基板之上形成該複數個線型特徵；形成對應於該整體目標裁切遮罩的第一次目標圖案的第一圖案化光阻裁切遮罩，其中，該第一圖案化光阻裁切遮罩包括對應於該目標非矩形開口特徵的第一部分、但非全部的第一矩形開口特徵；藉由執行至少一個第一蝕刻製程透過該第一圖案化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者； 在執行該至少一個第一蝕刻製程之後，移除該第一圖案化光阻蝕刻遮罩；形成對應於該整體目標裁切遮罩的第二次目標圖案的第二圖案化光阻裁切遮罩，其中，該第二圖案化光阻裁切遮罩包括對應於該目標非矩形開口特徵的第二部分、但非全部的第二矩形開口特徵，其中，該第一及第二矩形開口在對應於該整體目標裁切遮罩中的該內、凹角的位置具有重疊的區域；藉由執行至少一個第二蝕刻製程透過該第二圖案化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者；在執行該至少一個第二蝕刻製程之後，移除該第二圖案化光阻蝕刻遮罩；以及形成接點導電性地耦合至在該第一及第二蝕刻製程中的至少一者的期間圖案化的該複數個線型特徵中的該至少一者，其中，該接點形成在基於接點至裁線端間距規則的位置，該接點至裁線端間距規則係基於介於該第一及第二矩形開口中的一者與該接點的最接近的邊緣之間的間距。
  8. 如申請專利範圍第7項所述的方法，其中，該目標非矩形開口特徵的該內、凹角係藉由第一及第二相交線所界定，以及其中，該第一矩形開口係藉由包括對應於該第一線的線性部分的線所部份地界定，以及該第二矩形開口係藉由包括對應於該第二線的線性部分的 線所部份地界定。
  9. 如申請專利範圍第7項所述的方法，其中，該複數個線型特徵包括閘極結構或是金屬線。
  10. 如申請專利範圍第7項所述的方法，其中，所識別的接點至裁線端間距規則係建立在無需考慮在該整體目標裁切遮罩中的該內、凹角的內角圓化之下。
  11. 一種圖案化線型特徵的方法，包括：識別用於整體目標裁切遮罩的圖案，該整體目標裁切遮罩用在圖案化欲形成在半導體基板之上的複數個線型特徵，其中，該整體目標裁切遮罩包括具有內、凹角的目標非矩形開口特徵；分解該整體目標裁切遮罩圖案成第一次目標圖案以及第二次目標圖案，其中，該第一次目標圖案包括對應於該目標非矩形開口特徵的第一部分、但非全部的第一矩形開口特徵，以及該第二次目標圖案包括對應於該目標非矩形開口特徵的第二部分、但非全部的第二矩形開口特徵，該第一及第二開口在對應於該整體目標裁切遮罩中的該內、凹角的位置具有重疊的區域；產生對應於該第一次目標圖案的第一組遮罩數據；以及產生對應於該第二次目標圖案的第二組遮罩數據。
  12. 如申請專利範圍第11項所述的方法，還包括提供該第 一及第二組遮罩數據至遮罩製造者。
  13. 如申請專利範圍第11項所述的方法，其中，該目標非矩形開口特徵的該內、凹角係藉由第一及第二相交線所界定，以及其中，該第一矩形開口係藉由包括對應於該第一線的線性部分的線所部份地界定，以及該第二矩形開口係藉由包括對應於該第二線的線性部分的線所部份地界定。
  14. 如申請專利範圍第11項所述的方法，還包括：在該基板之上形成該複數個線型特徵；使用對應於該第一及第二組遮罩數據中的一者的遮罩形成第一圖案化光阻裁切遮罩；藉由執行至少一個第一蝕刻製程透過該第一圖案化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者；在執行該至少一個第一蝕刻製程之後，移除該第一圖案化光阻蝕刻遮罩；使用對應於該第一及第二組遮罩數據中的另一者的遮罩形成第二圖案化光阻裁切遮罩；藉由執行至少一個第二蝕刻製程透過該第二圖案化光阻裁切遮罩而圖案化該複數個線型特徵中的至少一者；在執行該至少一個第二蝕刻製程之後，移除該第二圖案化光阻蝕刻遮罩；以及形成該接點，使其導電性地耦合至該圖案化的複 數個線型特徵中的一者。
  15. 如申請專利範圍第11項所述的方法，其中，該複數個線型特徵包括閘極結構或金屬線。
TW103144460A 2014-02-21 2014-12-19 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法 TWI581058B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/186,396 US9287131B2 (en) 2014-02-21 2014-02-21 Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules

Publications (2)

Publication Number Publication Date
TW201539115A TW201539115A (zh) 2015-10-16
TWI581058B true TWI581058B (zh) 2017-05-01

Family

ID=53782653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144460A TWI581058B (zh) 2014-02-21 2014-12-19 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法

Country Status (5)

Country Link
US (1) US9287131B2 (zh)
CN (1) CN104867816B (zh)
DE (1) DE102015200107B4 (zh)
SG (1) SG10201500132YA (zh)
TW (1) TWI581058B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366412B2 (ja) * 2014-08-01 2018-08-01 キヤノン株式会社 パターン形成方法
US9412655B1 (en) * 2015-01-29 2016-08-09 Globalfoundries Inc. Forming merged lines in a metallization layer by replacing sacrificial lines with conductive lines
US9412649B1 (en) * 2015-02-13 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device
CN108701588B (zh) * 2016-01-29 2023-03-14 东京毅力科创株式会社 用于形成存储器鳍片图案的方法和系统
US10109582B2 (en) 2016-04-19 2018-10-23 Taiwan Semiconductor Manufacturing Company Limited Advanced metal connection with metal cut
US9991156B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
CN109983564B (zh) * 2016-11-16 2023-05-02 东京毅力科创株式会社 亚分辨率衬底图案化的方法
US10275562B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography
US9812324B1 (en) * 2017-01-13 2017-11-07 Globalfoundries Inc. Methods to control fin tip placement
US10147606B2 (en) * 2017-03-07 2018-12-04 Micron Technology, Inc. Methods of forming semiconductor device structures including linear structures substantially aligned with other structures
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
US10818505B2 (en) 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof
CN113130303B (zh) * 2019-12-30 2023-10-17 中芯国际集成电路制造(上海)有限公司 掩膜版及三重图形化的方法
US20210265166A1 (en) * 2020-02-20 2021-08-26 International Business Machines Corporation Via-via spacing reduction without additional cut mask
US11710642B2 (en) 2021-03-23 2023-07-25 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN113078057B (zh) * 2021-03-23 2022-09-23 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167548A1 (en) * 2008-12-31 2010-07-01 Won-Kyu Kim Method for forming fine pattern using quadruple patterning in semiconductor device
TW201250409A (en) * 2011-02-23 2012-12-16 Toshiba Kk Pattern forming method
US20130210232A1 (en) * 2012-02-09 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (finfet) device
TW201403691A (zh) * 2012-07-13 2014-01-16 Apone Technology Ltd 局部表面處理的遮罩方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001290937A1 (en) * 2000-09-13 2002-04-02 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6632576B2 (en) * 2000-12-30 2003-10-14 Intel Corporation Optical assist feature for two-mask exposure lithography
US6602642B2 (en) * 2001-08-29 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Optical proximity correction verification mask
US7673270B1 (en) * 2007-03-13 2010-03-02 Xilinx, Inc. Method and apparatus for compensating an integrated circuit layout for mechanical stress effects
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US8355807B2 (en) * 2010-01-22 2013-01-15 Synopsys, Inc. Method and apparatus for using aerial image sensitivity to model mask errors
US8802574B2 (en) * 2012-03-13 2014-08-12 Globalfoundries Inc. Methods of making jogged layout routings double patterning compliant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167548A1 (en) * 2008-12-31 2010-07-01 Won-Kyu Kim Method for forming fine pattern using quadruple patterning in semiconductor device
TW201250409A (en) * 2011-02-23 2012-12-16 Toshiba Kk Pattern forming method
US20130210232A1 (en) * 2012-02-09 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (finfet) device
TW201403691A (zh) * 2012-07-13 2014-01-16 Apone Technology Ltd 局部表面處理的遮罩方法

Also Published As

Publication number Publication date
US9287131B2 (en) 2016-03-15
TW201539115A (zh) 2015-10-16
SG10201500132YA (en) 2015-09-29
CN104867816B (zh) 2018-07-13
DE102015200107B4 (de) 2020-06-10
CN104867816A (zh) 2015-08-26
US20150243515A1 (en) 2015-08-27
DE102015200107A1 (de) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI581058B (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
US11126774B2 (en) Layout optimization of a main pattern and a cut pattern
US10878162B2 (en) Metal with buried power for increased IC device density
US9748107B2 (en) Method for removing semiconductor fins using alternating masks
US8969199B1 (en) Methods of forming a circuit that includes a cross-coupling gate contact structure wherein the circuit is to be manufactured using a triple patterning process
US10930505B2 (en) Methods for integrated circuit design and fabrication
US20060148158A1 (en) Method for forming gate of semiconductor device
US20090081882A1 (en) Method for manufacturing semiconductor device and method for designing photomask pattern
US10593551B2 (en) Method to increase the process window in double patterning process
US8584053B2 (en) Manufacturability enhancements for gate patterning process using polysilicon sub layer
JP5537205B2 (ja) 半導体装置及びその製造方法
US9316901B2 (en) Method for forming patterns
US20230267266A1 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
US8703608B2 (en) Control of local environment for polysilicon conductors in integrated circuits
JP2007123342A (ja) 半導体装置の製造方法。
KR20210035914A (ko) 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지
CN107342262B (zh) 集成电路制造方法
JP2010211046A (ja) パターン検証方法およびパターン検証プログラム
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
US20080099835A1 (en) Exposure Mask and Method for Forming A Gate Using the Same
JP2011171339A (ja) 半導体装置の製造方法及びフォトマスク
US20060257795A1 (en) Method for forming composite pattern including different types of patterns
KR20070094234A (ko) 레티클의 설계방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees