WO2007013162A1 - フォトマスクおよびその製造方法、電子装置の製造方法 - Google Patents

フォトマスクおよびその製造方法、電子装置の製造方法 Download PDF

Info

Publication number
WO2007013162A1
WO2007013162A1 PCT/JP2005/013877 JP2005013877W WO2007013162A1 WO 2007013162 A1 WO2007013162 A1 WO 2007013162A1 JP 2005013877 W JP2005013877 W JP 2005013877W WO 2007013162 A1 WO2007013162 A1 WO 2007013162A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
photomask
pair
assist
assist patterns
Prior art date
Application number
PCT/JP2005/013877
Other languages
English (en)
French (fr)
Inventor
Kanji Takeuchi
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2005/013877 priority Critical patent/WO2007013162A1/ja
Priority to JP2007526784A priority patent/JP4332196B2/ja
Publication of WO2007013162A1 publication Critical patent/WO2007013162A1/ja
Priority to US12/018,495 priority patent/US7879512B2/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Definitions

  • Photomask method for manufacturing the same, and method for manufacturing an electronic device
  • the present invention generally relates to a photomask, and more particularly to a photomask used for forming a fine pattern in the manufacture of electronic devices such as semiconductor elements and magnetic elements.
  • the present invention also relates to a method for manufacturing an electronic device using a powerful photomask.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-206671
  • FIGS. 1A and 1B show examples 10A and 10B, respectively, of positive and negative photomasks having assist patterns formed on such a photomask.
  • a main pattern 11A corresponding to an exposure pattern exposed on a wafer is formed in the form of a light shielding pattern, and on both sides of the main pattern 11A, Then, a pair of assist patterns 12A are formed in the shape of a light shielding pattern, spaced apart from the main pattern 11A, in such a width that cannot be resolved.
  • the main pattern 11B force corresponding to the exposure pattern exposed on the wafer is formed on the photomask in the form of slits in the light shielding film.
  • another pair of assist patterns 12B force is formed in the shape of slits in the light shielding film, with a width that will not be resolved on the wafer.
  • FIGS. 2A and 2B show examples of a photomask in which two assist patterns are formed on both sides of the main pattern.
  • Fig. 2A shows a positive mask pattern 10C
  • Fig. 2B shows a negative master pattern 10D.
  • a pair of light shielding patterns constituting the assist pattern 12A are respectively formed on the wafer on both sides of the light shielding pattern constituting the main pattern 11A. It is formed in such a width as not to be resolved, and on the outer side thereof, it is formed in such a width as not to be resolved on a pair of light shielding pattern forces constituting another assist pattern 13A.
  • the assist pattern 12B is formed in the same light shielding film on both sides of the slit pattern that is formed in the light shielding film and that constitutes the main pattern 11B.
  • Each pair of slit patterns is formed in such a width that it cannot be resolved on the wafer, and on the outside of that, another pair of slit pattern forces that constitute another assist pattern 13B. It is formed with such a width that is not resolved!
  • FIG. 3 shows a flowchart showing a procedure for adding such an assist pattern to the main pattern.
  • step 1 original pattern data of a photomask pattern is supplied, and in step 2, a distance between patterns on the pattern data is measured.
  • step 3 for example, an assist pattern as described in Table 1 below.
  • the insertion rule is referred to, and in step 4, an assist pattern is inserted according to the insertion rule.
  • step 5 the measurement of the distance between patterns is repeated in step 5, and in step 6, the photomask pattern force having an assist pattern is output as an original drawing.
  • each numerical value indicates the distance on the wafer in nm units.
  • FIG. 4 shows a main pattern (mask) with an exposure width on the wafer of lOOnm as shown in FIG. 5A. If only the upper width is 400 nm and no assist pattern is provided, a pair of assists with an exposure width of 40 nm on the wafer is formed on both sides of the main pattern in FIG. When the pattern (width on the mask is 160 nm) is provided at a distance of lOOnm from the main pattern (the distance on the mask is 400 nm), as shown in FIG. 5C, both sides of the assist pattern shown in FIG.
  • the critical dimension tolerance is 10% of the target line width (ie, 90nm)
  • focusing will shift by about 0.09m if the assist pattern is not provided.
  • the critical dimension does not exceed the allowable value even if the deviation of the focusing is about 0.14 / zm when the assist pattern is provided, whereas the critical dimension exceeds the allowable value.
  • the assist pattern technology is an indispensable technology in the manufacture of today's ultra-miniaturized semiconductor devices having a gate length of less than 0.1 micron. Conventionally, in the mask inspection process, It is causing a big problem.
  • FIGS. 6A and 6B are diagrams showing conventional mask inspection.
  • this mask inspection is an inspection applied when the same chip A is formed side by side on a photomask as shown in FIG. 6B.
  • a photomask 203 corresponding to the photomask is placed on the XY stage 202 of the inspection apparatus, and inspection is started after the horizontal alignment and adjustment of the optical system 201 under the control of the control apparatus 211.
  • the XY stage 202 is powered by the control device 211 so that the inspection area is scanned to one end force to the other end, and the photomask The light that has passed through is condensed on the light receiving element 205 by the objective lens 204, and the corresponding image data is held in the image memory 206.
  • the image data acquired by the light receiving element 205 is stored in the image memory 206 in the defect detection circuit 207.
  • the difference is detected by comparing with the image data of the corresponding portion of the previous chip held in the memory, the coordinates are held in the defect information memory 208 as a defect.
  • FIG. 7A and FIG. 7B show an example of a photomask including such a defect.
  • FIG. 7A shows the case where the defect 1 IX is formed in the main pattern 11A
  • FIG. 7B shows the case where the defect 12X is formed in the assist pattern 12A.
  • Similar defects are not shown, but a photomask having two or more assist patterns or a negative photomask. However, it may also occur.
  • the present invention provides a transparent substrate, a light-shielding film formed on the transparent substrate and forming an element pattern exposed on the wafer, and the light-shielding film on the transparent substrate. Accordingly, at least one pair of assist patterns each formed with a size that is not resolved on the wafer adjacent to the element pattern, and each of the pair of assist patterns includes: Provided is a photomask provided with a stepped part.
  • the present invention provides a method for manufacturing an electronic device including a step of exposing an element pattern on a substrate, wherein the step of exposing the element pattern is performed using a photomask.
  • the photomask is formed on the transparent substrate, a light shielding film formed on the transparent substrate and forming an element pattern exposed on the transparent substrate, and the light shielding film on the transparent substrate.
  • the present invention provides a transparent substrate, a light shielding film formed on the transparent substrate and forming an element pattern exposed on a wafer, and the transparent substrate on the transparent substrate.
  • the light shielding film is composed of at least one pair of assist patterns, each of which is formed adjacent to the element pattern and not to be resolved on the wafer, and each of the pair of assist patterns includes one pair.
  • a method of manufacturing a photomask in which a step portion is provided in a portion, a procedure for measuring an inter-pattern distance of the element pattern on pattern data, and the inter-pattern distance and the step according to the inter-pattern distance Referring to the table describing the relationship between the number and arrangement of assist patterns having parts, and the relationship between the number and arrangement of assist patterns and no stepped parts! / The number of the assist patterns of the least be one-on disk, the procedure for determining the shape and arrangement, thus the determination procedure, and a procedure for creating a mask pattern, to provide a method of manufacturing a photomask
  • the operator when the step portion is formed in the assist pattern, the operator does not substantially affect the exposure characteristics on the wafer when visually inspecting the defect of the photomask.
  • Assist patterns can be easily identified, and defects in such assist patterns can be ignored, and attention can be concentrated on defects that occur in device patterns that substantially affect the exposure characteristics. This improves inspection efficiency and reduces operator load.
  • a procedure for determining the number, shape, and arrangement of at least one pair of assist patterns including an assist pattern having such a stepped portion is applied to the critical dimension of the pattern exposed on the wafer or the focus margin at the time of exposure.
  • the step portion provided in such an assist pattern can be simply referred to when determining the pattern of the photomask. Can minimize the impact on the critical dimension of the pattern exposed on the wafer or on the focus margin
  • FIG. 1A is a diagram showing an example of a conventional photomask pattern having an assist pattern.
  • FIG. 1B is a diagram showing another example of a conventional photomask pattern having an assist pattern
  • FIG. 2A is a diagram showing another example of a conventional photomask pattern having an assist pattern.
  • FIG. 2B is a diagram showing another example of a conventional photomask pattern having an assist pattern
  • FIG. 3 is a flowchart showing a procedure for adding an assist pattern to a photomask pattern.
  • FIG. 4 is a diagram for explaining the effect of an assist pattern.
  • FIG. 5A is a diagram showing a specific example of a photomask pattern corresponding to FIG.
  • FIG. 5B shows a specific example of a photomask pattern having an assist pattern corresponding to FIG. It is a figure.
  • FIG. 5C is a diagram showing a specific example of a photomask pattern having an assist pattern corresponding to FIG.
  • FIG. 6A is a diagram (part 1) illustrating a photomask inspection process.
  • FIG. 6B is a diagram (part 2) illustrating a photomask inspection process.
  • FIG. 7A is a diagram showing an example of defects in a photomask.
  • FIG. 7B is another diagram showing an example of a photomask defect.
  • FIG. 8 is a diagram showing changes in critical dimensions due to photomask defects.
  • FIG. 9 is a view showing a photomask pattern according to the first embodiment of the present invention.
  • FIG. 10A is a diagram showing the relationship between critical dimension and focusing when the photomask pattern of FIG. 9 is used.
  • FIG. 10B is a diagram showing the maximum value and the minimum value of the amount of change in the critical dimension in the exposure pattern when the photomask pattern of FIG. 9 is used.
  • FIG. 11 is a view showing a photomask pattern according to a second embodiment of the present invention.
  • FIG. 12A A diagram showing the relationship between critical dimension and forcing when the photomask pattern of FIG. 11 is used.
  • FIG. 12B is a diagram showing the maximum value and the minimum value of the critical dimension variation in the exposure pattern when the photomask pattern of FIG. 11 is used.
  • FIG. 13 is a view showing a photomask pattern according to a third embodiment of the present invention.
  • FIG. 14A is a diagram showing the relationship between critical dimension and forcing when the photomask pattern of FIG. 11 is used.
  • FIG. 14B is a diagram showing the maximum value and the minimum value of the critical dimension change amount in the exposure pattern when the photomask pattern of FIG. 11 is used.
  • FIG. 15A is a diagram showing an example of a photomask pattern according to the fourth embodiment of the present invention.
  • FIG. 15B is a diagram showing an example of a photomask pattern according to the fourth embodiment of the present invention.
  • FIG. 15C is a diagram showing an example of a photomask pattern according to the fourth embodiment of the present invention.
  • FIG. 15D is a diagram showing an example of a photomask pattern according to the fourth embodiment of the present invention.
  • FIG. 16A is a view (No. 1) showing a photomask manufacturing process according to the fifth embodiment of the invention. is there.
  • FIG. 16B is a diagram (No. 2) showing a photomask manufacturing process according to the fifth embodiment of the present invention.
  • FIG. 16C is a view (No. 3) showing a photomask manufacturing process according to the fifth embodiment of the present invention.
  • FIG. 16D is a view (No. 4) showing a photomask manufacturing process according to the fifth embodiment of the present invention.
  • FIG. 16E is a view (No. 5) showing a photomask manufacturing process according to the fifth embodiment of the present invention.
  • FIG. 16F is a view (No. 6) showing a photomask manufacturing process according to the fifth embodiment of the present invention.
  • FIG. 17A is a view (No. 1) showing a step of manufacturing a semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 17B is a view (No. 2) showing a step of manufacturing a semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 17C is a diagram (No. 3) for illustrating a manufacturing step of the semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 17D is a view (No. 4) showing a step of manufacturing the semiconductor device according to the sixth embodiment of the invention.
  • FIG. 17E is a view (No. 5) showing a step of manufacturing a semiconductor device according to the sixth embodiment of the present invention.
  • a photomask defect may occur on the main pattern or on the assist pattern.
  • FIG. 8 shows such a survey result.
  • indicates the case where the photomask does not contain a defect
  • the country indicates the case where the main pattern 11A includes the defect 1 IX as shown in Fig. 7A
  • indicates that it is shown in Fig. 7B
  • the case where the defect 12X is included in the assist pattern 12A is shown.
  • the critical dimension of the pattern exposed on the wafer is the case where the defect is not included in the photomask.
  • the critical dimension of the exposure pattern is greatly affected. This is because the assist pattern 12A force is a pattern that is not actually resolved on the wafer, whereas the main pattern 11A is a pattern that is actually exposed on the wafer! It is done.
  • the assist pattern has a slightly narrower pattern width than the main pattern, so if the operator carefully checks the line width of the pattern, the assist pattern can be identified in principle even with the current visual inspection. However, in practice, it is difficult to perform such identification one after another on the confirmation screen, so the operator does not distinguish between the main pattern and assist pattern on the confirmation screen. This is the current situation.
  • FIG. 9 shows a photomask pattern according to the first embodiment of the present invention.
  • the photomask 20 is composed of a main pattern 21 and a pair of assist patterns 22 having a width force Onm arranged on both sides thereof by a distance of lOOnm.
  • a step having a size of 2 nm is formed on the edge portion of the assist pattern 22 so that the operator can easily visually recognize it during the visual inspection.
  • the narrow portion 2 and the wide portion 3 with the step portion 1 as a boundary are both on the wafer and have a length of, for example, lOOnm (400 nm on the photomask).
  • the width on the wafer is set to 38 nm (152 nm on the photomask), for example, in the narrow portion 2, and the width on the wafer is, for example, 42 nm (168 nm on the photomask) in the wide portion 3.
  • Is set Is set.
  • the assist pattern 22 is not resolved on the wafer.
  • FIG. 10A shows a change in the relationship between the focus position and the critical dimension (CD) when the step portion is formed in the assist pattern 22 in this way.
  • the data shown as “REF” indicates the critical dimension when the step portion is not formed in the assist pattern 12A, and “1” indicates the main pattern at the position corresponding to the step portion 1.
  • 21 is the critical dimension
  • 2 is the critical dimension of the main pattern 21 at the position corresponding to the narrow part 2
  • 3 is the main pattern 21 at the position corresponding to the wide part 3. Indicates a critical dimension.
  • FIG. 10B shows the maximum (MAX) and minimum (MIN) changes in critical dimensions at positions 1, 2, and 3 with respect to the reference pattern (REF) as functions of the focus position. Show.
  • the maximum value and the minimum value of the critical dimension hardly change even when the focus state changes and deviates from the just focus position.
  • FIG. 11 shows a pattern of the photomask 40 according to the second embodiment of the present invention.
  • the same reference numerals are assigned to the portions corresponding to the portions described above, and the description is omitted.
  • the same pattern is separated from the pair of assist patterns 22 by a distance of lOOnm on the wafer.
  • Force is formed as a pair of assist patterns 23. That is, the assist pattern 23 is a pattern having a width force Onm on the wafer, and a step having a size of 2 nm is formed on both side edge portions.
  • FIG. 12A is a view similar to FIG. 10A, and shows a critical dimension CD and a focusing position of a pattern exposed on the wafer when the photomask 40 of FIG. 11 is used, corresponding to the main pattern 22.
  • the relationship between the critical dimension and the focusing position in any of the stepped portion 1, narrow portion 2 and wide portion 3 can be changed with respect to the reference pattern (REF). Recognize.
  • FIG. 12B is a diagram corresponding to FIG. 10B, and shows the maximum value (MAX) and the minimum value MIN) of the amount of change in the criticality dimension among the positions 1, 2 and 3. It can be seen that both the maximum value and the minimum value hardly change with respect to the focusing position.
  • FIG. 13 shows a pattern of a photomask 60 according to the third embodiment of the present invention.
  • the same reference numerals are given to the portions corresponding to the portions described above, and the description will be omitted.
  • the photomask 60 of the present example has a step portion having a size similar to that of the photomask 20 of FIG. 9 and a size of 5 nm on the wafer (20 nm on the photomask). Only at the outer edge portion of the assist pattern 22, that is, at the edge portion far from the main pattern 21, the period on the wafer is formed with lOOnm (400 nm period on the photomask)! Difference!
  • FIG. 14A is a diagram similar to FIG. 10A, and shows a critical dimension CD and a focusing position of a pattern exposed on the wafer when the photomask 40 of FIG. 13 is used, corresponding to the main pattern 22.
  • the relationship between the critical dimension and the focusing position in any of the stepped portion 1, narrow portion 2 and wide portion 3 can be changed with respect to the reference pattern (REF). Recognize.
  • FIG. 14B is a diagram corresponding to FIG. 10B, and shows the maximum value (MAX) and the minimum value MIN) of the amount of change in the criticality dimension among the positions 1, 2 and 3. Both the maximum value and the minimum value are hardly changed with respect to the focusing position.
  • FIGS. 15A to 15D each show an example in which the assist pattern 22 is added around the two main patterns 21.
  • the assist pattern 22 has a step (SB1) having a step on both side edges, a pattern (SB2) having no step, and a step only on the left edge. It consists of either a pattern (R-SB1) or a pattern (L SB1) having a step only on the right edge, and is arranged according to Tables 3 and 4 below.
  • the powerful assist pattern has the stepped portions arranged on both sides thereof.
  • the assist pattern (L-SB1, R-SB1) is marked by the side edge where the step is formed, so that the operator can easily distinguish it from the main pattern 21.
  • Table 3 and Table 4 are formed by forming the assist pattern having the stepped portion, thereby minimizing the influence on the critical dimension or focus cinder margin of the element pattern exposed on the wafer.
  • 16A to 16F show a halftone mask manufacturing process using the pattern of the present invention.
  • a halftone film 62 and a Cr film 63 having a transmittance of 6% are sequentially formed on a quartz glass substrate 61, and a resist film 64 is formed on the Cr film 63.
  • the resist film 64 is patterned by electron beam exposure, and the Cr film 63 is dry-etched using the patterned resist film 64 as a mask, so that the Cr film 63 is formed in the Cr film 63. Openings 63A, 63B, 63C are formed.
  • the resist film 64 is removed, and the halftone film 62 thereunder is dry-etched using the Cr film 63 as a mask, whereby an opening 62A is formed in the halftone film 62. , 62B, 62C force is formed.
  • a resist film 65 is formed on the structure of FIG. 16C, and this is patterned in the step of FIG. 16E to expose a part of the Cr pattern 62. Further, in FIG. By removing the exposed Cr film 63 using the resist film 65 as a mask in the process, a desired super-resolution photomask is formed.
  • the present invention is useful not only in the production of halftone photomasks as shown in FIGS. 16A to 16F but also in the production of binary photomasks.
  • FIGS. 17A to 17D an example of forming a semiconductor element pattern on a silicon substrate by a photolithography process using such a halftone photomask will be described as a sixth embodiment of the present invention. This will be described with reference to FIGS. 17A to 17D.
  • a trench having a depth of, for example, 300 nm and an element isolation film 112 filling the active trench are formed in the silicon substrate 110 by the STI method.
  • the region force channel MOS transistor element region on the left side of the central element isolation film 12 is used, and the right side is used as the p channel MOS transistor element region.
  • a sacrificial oxide film 114 is formed on the silicon substrate 110 by, eg, thermal oxidation, and the element region of the n-channel MOS transistor is exposed by a photolithography process.
  • a photoresist film 116 is formed so as to cover the element region of the channel MOS transistor.
  • ion implantation is performed using the photoresist film 116 as a mask, and in the element region of the n-channel MOS transistor, P-type impurity diffusion regions 118, 120, 122 is formed.
  • the p-type impurity diffusion region 118 is formed, for example, by ion implantation of indium ions (In +) at a dose of 1 ⁇ 10 13 cm 2 under an acceleration energy of 60 keV. it can.
  • the p-type impurity diffusion region 120 can be formed, for example, by ion implantation of indium ions at a dose of 3 ⁇ 10 13 cm ⁇ 2 under an acceleration energy of 180 keV.
  • the p-type impurity diffusion region 122 can be formed, for example, by ion implantation of boron ions (B +) at a dose of 3 ⁇ 10 13 cm ⁇ 2 under an acceleration energy of 150 keV.
  • a photoresist film 124 is formed by a photolithography process so as to expose the element region of the p-channel MOS transistor and cover the element region of the n-channel MOS transistor.
  • ion implantation is performed using the photoresist film 124 as a mask to form n-type impurity diffusion regions 126, 128, and 130 in the silicon substrate 110 in the element region of the p-channel MOS transistor. To do.
  • the n-type impurity diffusion region 126 can be formed, for example, by ion-implanting arsenic ions (As +) at a dose of 5 ⁇ 10 12 cm 2 under an acceleration energy of lOOkeV.
  • the n-type impurity diffusion region 128 can be formed, for example, by ion-implanting arsenic ions with a dose of 3 ⁇ 10 13 cm 2 under an acceleration energy of 150 keV.
  • the n-type impurity diffusion region 130 can be formed by, for example, ion implantation of phosphorus ions (P +) with a dose amount of 3 ⁇ 10 13 cm 2 under 300 keV acceleration energy.
  • the sacrificial oxide film 114 is further removed by wet etching using a hydrofluoric acid aqueous solution to expose the surface of the silicon substrate 110.
  • a silicon oxide film is grown to form a gate insulating film 32 made of the silicon oxide film.
  • a polysilicon film having a thickness of, for example, lOO nm is deposited on the gate insulating film 132 by, eg, CVD, and an organic antireflection film 136 is formed on the polysilicon film to a thickness of about 80 nm.
  • an ArF type positive resist which is a photosensitive material, is applied to a film thickness of about 250 nm to 300 nm.
  • the photomask pattern is exposed to the silicon wafer constituting the silicon substrate 110 using a reduction projection exposure apparatus using an ArF excimer laser as a light source.
  • a reduction projection exposure apparatus using an ArF excimer laser as a light source.
  • NA aperture ratio
  • 1Z2 annular illumination ⁇ value: 0.425 / 0.85
  • the exposure amount is set to 210 jZcm 2 .
  • the resist film is subjected to a heat treatment (PEB) and a development process, and the resist film is patterned to form a resist pattern 138.
  • the antireflection film 136, the polysilicon film 134 and the gate oxide film 132 are dry-etched using the resist pattern 138 as a mask to form gate electrodes 140 ⁇ and 140 ⁇ made of a polysilicon film.
  • the gate electrode 140 ⁇ is the gate electrode of the ⁇ channel MOS transistor
  • the gate electrode 140 ⁇ is the gate electrode of the ⁇ channel MOS transistor.
  • the CMOS element shown in FIG. 17E is obtained.
  • the force described by taking a positive photomask as an example is similarly effective for a negative photomask.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

 フォトマスクは、透明基板と、前記透明基板上に形成され、ウェハ上に露光される素子パターンを形成する遮光膜と、前記透明基板上に、前記遮光膜により、前記素子パターンの両側に、ウェハ上において解像されないような寸法でそれぞれ形成された、少なくとも1対のアシストパターンとよりなり、前記1対のアシストパターンの各々には、一部に段差部が設けられている。

Description

明 細 書
フォトマスクおよびその製造方法、電子装置の製造方法
技術分野
[0001] 本発明は一般にフォトマスクに係り、特に半導体素子や磁気素子等、電子装置の 製造において、微細パターンの形成に使われるフォトマスクに関する。また本発明は 、力かるフォトマスクを使った電子装置の製造方法に関する。
背景技術
[0002] 近年の超微細化半導体集積回路装置や磁気ヘッドなどの磁気素子の製造におい ては、非常に微細なデバイスパターンの形成が要求されており、これに関連して、様 々な微細化技術が提案されて ヽる。
[0003] 微細なデバイスパターンをウェハ上に露光しょうとすると、短波長の光を使い、かつ 大きな開口数の光学系を使用する必要があるが、開口数の大きな光学系は焦点深 度が浅ぐこのため、このような光学系を使用した場合、ウェハ上で所望の微細なバタ ーンを露光しょうとすると、厳密なフォーカシングをウェハ全面にわたり維持する必要 がある。しかし、ゥヱハ表面には多少の凹凸が生じるのは避けられず、このような厳密 なフォーカシングをウェハ全面にわたり維持するのは困難である。この問題は、特に 孤立パターンを露光する場合にお 、て顕著に現れる。
[0004] この問題を解決するため、所望のデバイスパターンを担持するフォトマスク上にお いて、デバイスパターンの両脇に、ウェハ上には解像されない、いわゆるアシストパタ ーンを付加することで、フォーカスレンジを広げる超解像技術が知られている。この超 解像技術により、フォーカスレンジが拡大し、ウェハの凹凸などの影響を吸収すること 可會 になる。
特許文献 1:特開 2000— 206671号公報
発明の開示
発明が解決しょうとする課題
[0005] 図 1A, 1Bは、このようなフォトマスク上に形成された、アシストパターンを有する、そ れぞれポジ型およびネガ型フォトマスクの例 10A, 10Bを示す。 [0006] 図 1Aを参照するに、フォトマスク 10A上には、ウェハ上に露光される露光パターン に対応した主パターン 11 Aが遮光パターンの形で形成されており、さらにその両側 に、ウェハ上では解像されないような幅で、 1対のアシストパターン 12Aが、前記主パ ターン 11Aから離間して、同じく遮光パターンの形で形成されて 、る。
[0007] また図 1Bのネガ型フォトマスク 10Bでは、フォトマスク上に、ウェハ上に露光される 露光パターンに対応した主パターン 11B力 遮光膜中のスリットの形で形成されてお り、さらにその両側に、ウェハ上では解像されないような幅で、別の 1対のアシストパタ ーン 12B力 遮光膜中のスリットの形で形成されている。
[0008] 図 2A, 2Bは、主パターンの両側に、それぞれ 2本のアシストパターンを形成したフ オトマスクの例を示す。ただし図 2Aはポジ型マスクパターン 10Cを、図 2Bはネガ型マ スタノ ターン 10Dを示す。
[0009] 図 2Aを参照するに、フォトマスク 10Cでは、前記主パターン 11Aを構成する遮光パ ターンの両側には、前記アシストパターン 12Aを構成する 1対の遮光パターンがそれ ぞれ、ウェハ上において解像されないような幅で形成されており、さらのその外側に、 別のアシストパターン 13Aを構成する 1対の遮光パターン力 ウェハ上において解像 されな 、ような幅で形成されて 、る。
[0010] また図 2Bのフォトマスク 10Dにおいては、遮光膜中に形成され前記主パターン 11 Bを構成するスリットパターンの両側には、同じ遮光膜中に形成され前記アシストバタ ーン 12Bを構成する 1対のスリットパターンがそれぞれ、ウェハ上において解像されな いような幅で形成されており、さらのその外側に、別のアシストパターン 13Bを構成す る 1対のスリットパターン力 ウェハ上にぉ 、て解像されな 、ような幅で形成されて!、る
[0011] 図 3は、このようなアシストパターンを主パターンに付加する手順を示すフローチヤ ートを示す。
[0012] 図 3を参照するに、ステップ 1においてフォトマスクパターンのオリジナルパターンデ ータが供給され、ステップ 2において前記パターンデータ上におけるパターン間の距 離が測定される。
[0013] さらにステップ 3において、例えば以下の表 1に記述されるようなアシストパターンの 挿入規則が参照され、ステップ 4において、前記挿入規則に従って、アシストパター ンが揷入される。
[0014] [表 1]
Figure imgf000004_0001
さらにステップ 5においてパターン間距離の測定が繰り返され、ステップ 6において 、アシストパターンを有するフォトマスクパターン力 原図として出力される。
[0015] ここで表 1を参照するに、パターン間隔がウェハ上で 660nm以上ある場合、主パタ ーンから lOOnm離れた場所と、アシストパターンから lOOnm離れた場所に、合計で 4本のアシストパターンが挿入される。またパターン間隔がウェハ上で 520nm以上、 660nm未満の場合、主パターンから lOOnm離れた場所と、アシストパターン間のセ ンターに、合計で 3本のアシストパターンが挿入される。さらにパターン間隔が 380η m以上、 520nm未満の場合、主パターン力もウェハ上で lOOnm離れた場所に、合 計で 2本のアシストパターンが挿入される。さらにパターン間隔がウェハ上で 240nm 以上、 380nm未満の場合、主パターン間のセンターに、 1本のアシストパターンが揷 入される。またパターン間隔がウェハ上で 240nm未満の場合には、アシストパターン の挿入はなされない。なお、表 1において、各数値は、ウェハ上における距離を nm単 位で示している。
[0016] 図 4は、次の図 5Aに示すようにウェハ上での露光幅が lOOnmの主パターン(マスク 上での幅は 400nm)だけを使い、アシストパターンを設けなかった場合、図 5Bに示 すように、前記図 4Aの主パターンの両側に、ウェハ上での露光幅が 40nmの 1対の アシストパターン(マスク上での幅は 160nm)を、前記主パターンから lOOnm離間し て設けた場合 (マスク上での距離は 400nm)、さらに図 5Cに示すように、前記図 4B のアシストパターンのさらに両側に、ウェハ上での露光幅力 Onmの 1対のアシストパ ターン(マスク上での幅は 160nm)を、前記内側アシストパターンから lOOnm離間し て設けた場合(マスク上での距離は 400nm)の、フォーカス位置とウェハ上に露光さ れるパターンのクリティカルディメンジョン (CD)の関係を示す。ただし図 4中、横軸が ゼロの位置は、ジャストフォーカス位置になっている。なお、図 4の関係は、以下の表 2の条件について、シミュレーションで求めたものである。
[表 2]
Figure imgf000005_0001
図 4を参照するに、クリティカルディメンジョンの許容値を、 目標線幅の 10% (すなわ ち 90nm)とした場合、アシストパターンを設けていないと、フォーカシングがジャストフ オーカス位置力 0. 09 m程度ずれても、クリティカルディメンジョンの許容値を超え るのに対し、 1対のアシストパターンを設けていた場合、フォーカシングのずれが 0. 1 4 /z m程度であっても、クリティカルディメンジョンは許容値を越えないのがわかる。ま た 2対のアシストパターンを設けた場合には、 0. 20 m以上のフォーカシングレンジ を稼ぐことが可能であることがわかる。 [0018] このように、アシストパターン技術は、今日の、ゲート長が 0. 1ミクロンを切るような超 微細化半導体装置の製造においては不可欠の技術であるが、従来、マスク検査ェ 程において、大きな問題を引き起こしている。
[0019] 図 6A, 6Bは、従来のマスク検査を示す図である。
[0020] 図 6A、 6Bを参照するに、このマスク検査は、図 6Bに示すようにフォトマスク上に同 一のチップ Aが並んで形成されている場合に適用される検査である力 前記いずれ かのフォトマスクに対応するフォトマスク 203が検査装置の X—Yステージ 202上に載 置され、制御装置 211の制御の下、水平アラインメントおよび光学系 201の調整の後 、検査が開始される。
[0021] 検査が開始されると、図 6Bに示すように前記 X— Yステージ 202は、制御装置 211 により、検査エリアが一方の端力 他方の端まで走査されるように動力され、フォトマ スクを通過した光が対物レンズ 204により、受光素子 205上に集光され、対応する画 像データが、画像メモリ 206に保持される。
[0022] 1つのチップの走査が終了すると、次のチップの走査が開始されるが、その際、前 記受光素子 205で取得された画像データは、欠陥検出回路 207において、前記画 像メモリ 206中に保持されている先のチップの対応箇所の画像データと比較され、相 違点が検出された場合、その座標が欠陥として、欠陥情報メモリ 208に保持される。
[0023] このようにして走査が終了すると、前記画像メモリ 206は内容がクリアされ、次の走 查が開始される。
[0024] このようにして検査が終了すると、欠陥確認画面において、先に登録された座標近 傍のパターンが表示され、オペレータが目視により、検出された欠陥が実際の欠陥で あるかどうか、また修正を行うか否かを判断する。
[0025] また同様な検査を、先のチップの画像データの代わりに、設計データを基準データ として使って実行することも可能である。
[0026] 図 7A,図 7Bは、このような欠陥を含むフォトマスクの例を示す。ただし図 7Aは、欠 陥 1 IXが主パターン 11A中に形成されている場合を、図 7Bは、欠陥 12Xが、アシス トパターン 12A中に形成されている場合を示す。同様な欠陥は、図示は省略するが 、 2対以上のアシストパターンを有するフォトマスク、あるいはネガティブ型フォトマスク にお ヽても発生する可能性がある。
[0027] 以上の説明のように、このようなフォトマスクの検査では、最後は人間のオペレータ が目視で欠陥を確認しており、フォトマスク中に多数のパターンが担持されていること を考えると、検査に際してのオペレータの負担は大きぐこれを軽減する必要がある。 課題を解決するための手段
[0028] 一の側面によれば、本発明は、透明基板と、前記透明基板上に形成され、ウェハ上 に露光される素子パターンを形成する遮光膜と、前記透明基板上に、前記遮光膜に より、前記素子パターンに隣接して、ウェハ上において解像されないような寸法でそ れぞれ形成された、少なくとも 1対のアシストパターンとよりなり、前記 1対のアシストパ ターンの各々には、一部に段差部が設けられたフォトマスクを提供する。
[0029] 他の側面によれば本発明は、基板上に、素子パターンを露光する工程を含む電子 装置の製造方法であって、前記素子パターンを露光する工程は、フォトマスクを使つ て実行され、前記フォトマスクは、透明基板と、前記透明基板上に形成され、ウエノ、 上に露光される素子パターンを形成する遮光膜と、前記透明基板上に、前記遮光膜 により、前記素子パターンに隣接して、ウェハ上において解像されないような寸法で それぞれ形成された、少なくとも 1対のアシストパターンとよりなり、前記 1対のアシスト パターンの各々には、一部に段差部が設けられた電子装置の製造方法を提供する。
[0030] さらに他の側面によれば本発明は、透明基板と、前記透明基板上に形成され、ゥェ ハ上に露光される素子パターンを形成する遮光膜と、前記透明基板上に、前記遮光 膜により、前記素子パターンに隣接して、ウェハ上において解像されないような寸法 でそれぞれ形成された、少なくとも 1対のアシストパターンとよりなり、前記 1対のアシス トパターンの各々には、一部に段差部が設けられたフォトマスクの製造方法であって 、パターンデータ上において、前記素子パターンのパターン間距離を測定する手順 と、前記パターン間距離に応じて、前記パターン間距離と、段差部を有するアシスト パターンの本数および配置、および段差部を有さな!/、アシストパターンの本数および 配置の関係を記述したテーブルを参照し、前記フォトマスク上における前記少なくと も 1対のアシストパターンの数、形状および配置を決定する手順と、前記決定手順に 従って、マスクパターンを作成する手順とを含む、フォトマスクの製造方法を提供する 発明の効果
[0031] 本発明によれば、アシストパターンに段差部を形成することにより、フォトマスクの欠 陥を目視検査する際に、オペレータはウェハ上への露光特性に実質的な影響を及 ぼさないアシストパターンを容易に識別でき、そのようなアシストパターンの欠陥は無 視し、注意を、露光特性に実質的な影響を及ぼす素子パターンに生じた欠陥に集中 することが可能となる。これにより、検査効率が向上するとともにオペレータの負荷が 軽減される。特に、このような段差部を有するアシストパターンを含む少なくとも 1対の アシストパターンの数、形状および配置を決定する手順を、ウェハ上に露光されるパ ターンのクリティカルディメンジョンあるいは露光時のフォーカスマージンへの影響が 最小になるように、テーブルの形で予め決定しておくことにより、フォトマスクのパター ンを決定する際に、前記テーブルを単に参照するだけで、このようなアシストパターン に設けた段差部が、ウェハ上に露光されるパターンのクリティカルディメンジョンに及 ぼす影響、あるいはフォーカスマージンに及ぼす影響を最小化することが可能である
図面の簡単な説明
[0032] [図 1A]アシストパターンを有する従来のフォトマスクパターンの例を示す図である。
[図 1B]アシストパターンを有する従来のフォトマスクパターンの別の例を示す図である
[図 2A]アシストパターンを有する従来のフォトマスクパターンの別の例を示す図であ る。
[図 2B]アシストパターンを有する従来のフォトマスクパターンの別の例を示す図である
[図 3]フォトマスクパターンにアシストパターンを追加する手順を示すフローチャートで ある。
[図 4]アシストパターンの効果を説明する図である。
[図 5A]図 4に対応したフォトマスクパターンの具体例を示す図である。
[図 5B]図 4に対応した、アシストパターンを有するフォトマスクパターンの具体例を示 す図である。
[図 5C]図 4に対応した、アシストパターンを有するフォトマスクパターンの具体例を示 す図である。
[図 6A]フォトマスクの検査工程を示す図(その 1)である。
[図 6B]フォトマスクの検査工程を示す図(その 2)である。
[図 7A]フォトマスクの欠陥の例を示す図である。
[図 7B]フォトマスクの欠陥の例を示す別の図である。
[図 8]フォトマスクの欠陥に伴うクリティカルディメンジョンの変化を示す図である。
[図 9]本発明の第 1の実施形態によるフォトマスクパターンを示す図である。
[図 10A]図 9のフォトマスクパターンを使った場合のクリティカルディメンジョンとフォー カシングの関係を示す図である。
[図 10B]図 9のフォトマスクパターンを使った場合の、露光パターン中におけるタリティ カルディメンジョンの変化量の、最大値と最小値を示す図である。
[図 11]本発明の第 2の実施形態によるフォトマスクパターンを示す図である。
[図 12A]図 11のフォトマスクパターンを使った場合のクリティカルディメンジョンとフォ 一力シングの関係を示す図である。
[図 12B]図 11のフォトマスクパターンを使った場合の、露光パターン中におけるクリテ イカルディメンジョンの変化量の、最大値と最小値を示す図である。
[図 13]本発明の第 3の実施形態によるフォトマスクパターンを示す図である。
[図 14A]図 11のフォトマスクパターンを使った場合のクリティカルディメンジョンとフォ 一力シングの関係を示す図である。
[図 14B]図 11のフォトマスクパターンを使った場合の、露光パターン中におけるクリテ イカルディメンジョンの変化量の、最大値と最小値を示す図である。
[図 15A]本発明の第 4の実施形態によるフォトマスクパターンの例を示す図である。
[図 15B]本発明の第 4の実施形態によるフォトマスクパターンの例を示す図である。
[図 15C]本発明の第 4の実施形態によるフォトマスクパターンの例を示す図である。
[図 15D]本発明の第 4の実施形態によるフォトマスクパターンの例を示す図である。
[図 16A]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 1)で ある。
[図 16B]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 2)で ある。
[図 16C]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 3)で ある。
[図 16D]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 4)で ある。
[図 16E]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 5)で ある。
[図 16F]本発明の第 5の実施形態によるフォトマスクの製造工程を示す図(その 6)で ある。
[図 17A]本発明の第 6の実施形態による半導体装置の製造工程を示す図(その 1)で ある。
[図 17B]本発明の第 6の実施形態による半導体装置の製造工程を示す図(その 2)で ある。
[図 17C]本発明の第 6の実施形態による半導体装置の製造工程を示す図(その 3)で ある。
[図 17D]本発明の第 6の実施形態による半導体装置の製造工程を示す図(その 4)で ある。
[図 17E]本発明の第 6の実施形態による半導体装置の製造工程を示す図(その 5)で ある。
発明を実施するための最良の形態
[0033] [原理]
先に図 7A, 7Bで説明したように、フォトマスクの欠陥は、主パターン上に発生する 場合と、アシストパターン上に発生する場合とがある。
[0034] そこで、本発明の発明者は、本発明の基礎となる研究において、欠陥が主パターン 上に発生した場合とアシストパターン上で発生した場合につ!ヽて、フォーカス位置と クリティカルディメンジョン (CD)の関係がどう変化する力、調査した。 [0035] 図 8は、このような調査結果を示す。ただし図 8中、♦はフォトマスクに欠陥が含まれ な 、場合を、國は図 7Aに示すように主パターン 11A中に欠陥 1 IXが含まれる場合 を、さらに△は、図 7Bに示すように、アシストパターン 12A中に欠陥 12Xが含まれる 場合を示している。
[0036] 図 8を参照するに、欠陥がアシストパターン 12A中に形成されている場合には、ゥェ ハ上に露光されるパターンのクリティカルディメンジョンは、フォトマスク中に欠陥が含 まれな 、場合と比べてほとんど変化して 、な 、が、主パターン 11A中に欠陥が含ま れる場合には、露光パターンのクリティカルディメンジョンは大きな影響を受けることが わかる。これは、アシストパターン 12A力 実際にはウェハ上に解像されないパターン であるのに対し、主パターン 11Aは実際にウェハ上に露光されるパターンである事情 を反映して!/ヽるものと考えられる。
[0037] そこで、図 6A, 6Bのようなフォトマスクの検査工程にお!、て、オペレータが目視で 欠陥を確認する場合、一目でアシストパターンと主パターンとを区別することができれ ば、アシストパターンを無視し、主パターンのみを確認することにより、検査効率を向 上させ、また作業負荷を軽減することが可能になる。
[0038] アシストパターンは、主パターンよりもパターン幅がやや狭いため、オペレータが注 意深くパターンの線幅を確認すれば、原理的には現状の目視検査でも、アシストパタ ーンを識別できる可能性はあるが、実際には確認画面上においてこのような識別を 次々と行っていくのは困難であり、このため、オペレータは、確認画面上において、 主パターンとアシストパターンを区別せずに検査しているのが現状である。
[第 1の実施形態]
図 9は、本発明の第 1の実施形態によるフォトマスクのパターンを示す。
[0039] 図 9を参照するに、フォトマスク 20は、主パターン 21と、その両側に、 lOOnmの距 離だけ離間した配置された 1対の、幅力 Onmのアシストパターン 22より構成されて いるが、本実施形態では、 目視検査の際にオペレータが容易に視認できるように、ァ シストパターン 22のエッジ部に 2nmの大きさの段差を形成している。
[0040] すなわち、アシストパターン 22では、段差部 1を境に狭幅部 2と広幅部 3とが、いず れもウェハ上のサイズで例えば lOOnmの長さ(フォトマスク上では 400nmの長さ)で 交互に繰り返されており、前記狭幅部 2ではウェハ上における幅が例えば 38nm (フ オトマスク上では 152nm)に設定され、前記広幅部 3ではウェハ上における幅が例え ば 42nm (フォトマスク上では 168nm)に設定されている。ただし実際の露光では、前 記アシストパターン 22は、ウェハ上において解像されることはない。
[0041] このようにアシストパターン 22のエッジ部に段差を形成することにより、前記フォトマ スクの目視検查工程において、オペレータは一目でアシストパターンと主パターンと を区別でき、主パターンの欠陥識別に注意を集中することが可能になる。
[0042] 図 10Aは、このようにアシストパターン 22に段差部を形成した場合の、フォーカス位 置とクリティカルディメンジョン (CD)の関係の変化を示す。
[0043] 図 10Aを参照するに、「REF」と示したデータは、アシストパターン 12Aに段差部を 形成しない場合のクリティカルディメンジョンを、「1」は、前記段差部 1に対応した位置 における主パターン 21のクリティカルディメンジョンを、「2」は、前記狭幅部 2に対応し た位置における主パターン 21のクリティカルディメンジョンを、さらに「3」は、前記広 幅部 3に対応した位置における主パターン 21のクリティカルディメンジョンを示してい る。
[0044] 図 10Aを参照するに、このようにアシストパターン 12Aに段差部を形成しても、主パ ターン 21のウェハ上におけるクリティカルディメンジョンはほとんど変化することがなく
、露光に実質的な影響は生じないことがわかる。
[0045] 図 10Bは、前記基準パターン (REF)に対する位置 1, 2, 3におけるクリティカルデ ィメンジョンの変化のうち、最大のもの(MAX)と最小のもの(MIN)を、フォーカス位 置の関数として示す。
[0046] 図 10Bを参照するに、フォーカス状態が変化し、ジャストフォーカス位置からずれて も、上記クリティカルディメンジョンの最大値および最小値はほとんど変化しな 、のが ゎカゝる。
[第 2の実施形態]
図 11は、本発明の第 2の実施形態によるフォトマスク 40のパターンを示す。ただし 図 11中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省 略する。 図 11を参照するに、本実施例のフォトマスク 40では、図 9のフォトマスク 20におい て、前記 1対のアシストパターン 22のそれぞれ外側に、ウェハ上において lOOnmの 距離だけ離間して、同じパターン力 1対のアシストパターン 23として形成されている 。すなわち、前記アシストパターン 23は、ウェハ上における幅力 Onmのパターンで、 両側エッジ部に大きさが 2nmの段差が形成されている。
[0047] 図 12Aは、先の図 10Aと同様な図で、図 11のフォトマスク 40を使った場合のウェハ 上に前記主パターン 22に対応して露光されるパターンのクリティカルディメンジョン C Dとフォーカシング位置の関係を示している力 段差部 1、狭幅部 2および広幅部 3の いずれにおいても、クリティカルディメンジョンとフォーカシング位置の関係は、基準パ ターン (REF)に対して変化して ヽな 、ことがわかる。
[0048] 図 12Bは、前記図 10Bに対応する図であり、前記位置 1, 2および 3のうち、タリティ カルディメンジョン変化量のうち最大値 (MAX)および最小値 MIN)を示して ヽるが、 前記最大値および最小値とも、フォーカシング位置に対してほとんど変化しな 、こと がわカゝる。
[第 3の実施形態]
図 13は、本発明の第 3の実施形態によるフォトマスク 60のパターンを示す。ただし 図 13中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省 略する。
図 13を参照するに、本実施例のフォトマスク 60は、図 9のフォトマスク 20と同様な構 成を有する力 ウェハ上での大きさが 5nm (フォトマスク上では 20nm)の段差部が、 アシストパターン 22の外側エッジ部、すなわち前記主パターン 21から遠い側のエツ ジ部にのみ、ウェハ上での周期が lOOnm (フォトマスク上では 400nmの周期)で形 成されて!/ヽる点で相違して!/ヽる。
[0049] 図 14Aは、先の図 10Aと同様な図で、図 13のフォトマスク 40を使った場合のウェハ 上に前記主パターン 22に対応して露光されるパターンのクリティカルディメンジョン C Dとフォーカシング位置の関係を示している力 段差部 1、狭幅部 2および広幅部 3の いずれにおいても、クリティカルディメンジョンとフォーカシング位置の関係は、基準パ ターン (REF)に対して変化して ヽな 、ことがわかる。 [0050] 図 14Bは、前記図 10Bに対応する図であり、前記位置 1, 2および 3のうち、タリティ カルディメンジョン変化量のうち最大値 (MAX)および最小値 MIN)を示して ヽるが、 前記最大値および最小値とも、フォーカシング位置に対してほとんど変化しな 、こと がわカゝる。
[0051] 特に本実施形態のフォトマスクの場合、他の実施形態のものよりも、クリティカルディ メンジョンの最大値と最小値の差が小さぐ露光パターンへの影響が最小限に抑えら れることがゎカゝる。
[第 4の実施形態]
先に、図 3および表 1を参照しながら、このようなアシストパターンを付加する手順を 、アシストパターンに段差が形成されていない場合について説明した。一方、本発明 のように、アシストパターンに段差が形成されている場合は、前記表 1の規則を、両側 エッジ部に段差を設けたアシストパターン、右側の側エッジ部にのみ段差を設けたァ シストパターン、左側の側エッジ部にのみ段差を設けたアシストパターン、段差を設け ないアシストパターンの使用に応じて、より適切な規則に変形することが必要である。
[0052] 以下、図 15A〜15Dに示す様々なフォトマスクパターンにおいて、図 3の手順でァ シストパターンを付加する例を説明する。ただし、図 15A〜15Dは、いずれも 2本の 主パターン 21の周辺にアシストパターン 22を付加する例を示している。
[0053] 図 15A〜15Dのパターン 80A〜80Dにおいては、アシストパターン 22として両側 エッジ部に段差を有するパターン (SB1) ,段差を有さないパターン (SB2) ,左側エツ ジ部にのみ段差を有するパターン (R— SB1) ,右側エッジ部にのみ段差を有するパ ターン (L SB1)のいずれかよりなり、以下の表 3および表 4に従って配置される。
[0054] [表 3] パターン間隔
D (nm) 本数 L-SB1 L-SB2 R-SB2 R-SB1 SB1 SB2
660≤D 4 C E E D ― ―
520≤D<660 3 C 一 ― D ― B
380≤D <520 2 C 一 ― D ― ―
240≤D<380 1 一 一 ― ― A ―
Dく 240 0 ― ― ― ― ― ―
[表 4]
Figure imgf000015_0001
力かる構成によれば、図 15Cあるいは 15Dに示すように段差部を有さな 、アシスト パターン (SB2)を使った場合でも、力かるアシストパターンは、その両側に配置され た、段差部を有するアシストパターン (L— SB1、 R— SB1)の段差部が形成された側 エッジ部によりマーキングされ、オペレータは主パターン 21と容易に区別することが 可能である。 [0056] その際、表 3および表 4を、前記段差部を有するアシストパターンを形成すること〖こ よりウェハ上において露光される素子パターンのクリティカルディメンジョンあるいはフ オーカシンダマージンに対する影響力、最小になるように予め決定しておけば、単に テーブルを参照するだけで、フォトマスクパターン中の最適な位置に前記アシストパ ターンを挿入することが可能になる。
[第 5の実施形態]
図 16A〜16Fは、本発明のパターンを使ったハーフトーンマスクの作製工程を示 す。
[0057] 図 16Aを参照するに、石英ガラス基板 61上には透過率が 6%のハーフトーン膜 62 および Cr膜 63が順次形成され、 Cr膜 63上にレジスト膜 64が形成される。
[0058] 次いで図 16Bの工程において前記レジスト膜 64が電子ビーム露光によりパター- ングされ、パターユングされたレジスト膜 64をマスクに前記 Cr膜 63をドライエッチング することにより、前記 Cr膜 63中に開口部 63A, 63B, 63Cが形成される。
[0059] 次に図 16Cの工程において前記レジスト膜 64を除去し、前記 Cr膜 63をマスクにそ の下のハーフトーン膜 62をドライエッチングすることにより、前記ハーフトーン膜 62中 に開口部 62A, 62B, 62C力形成される。
[0060] さらに図 16Dの工程において図 16Cの構造上にレジスト膜 65を形成し、さらにこれ を図 16Eの工程でパターユングして前記 Crパターン 62の一部を露出し、さらに図 16 Fの工程で前記レジスト膜 65をマスクに前記露出した Cr膜 63を除去することにより、 所望の超解像フォトマスクが形成される。
[0061] このようにして作製されたフォトマスクでは、欠陥の目視検査工程にぉ 、て、ォペレ ータが、実際にウェハ上に露光される主パターンと露光されな 、アシストパターンとを 一目で識別することができ、フォトマスクの作製効率を向上させることが可能となる。
[0062] なお、本発明は、図 16A〜16Fのようなハーフトーンフォトマスクの製造に限定され るものではなぐバイナリフォトマスクの製造においても有用である。
[第 6の実施形態]
以下に、このようなハーフトーンフォトマスクを使ったフォトリソグラフイエ程によりシリ コン基板上に半導体素子パターンを形成する例を、本発明の第 6の実施形態として、 図 17A〜図 17Dを参照しながら説明する。
[0063] 図 17Aを参照するに、シリコン基板 110中に STI法により、深さが例えば 300nmの トレンチと、力かるトレンチを充填する素子分離膜 112を形成する。ただし図 17A中、 中央の素子分離膜 12より左側の領域力 チャネル MOSトランジスタの素子領域とし て使われ、右側が pチャネル MOSトランジスタ素子領域として使われる。
[0064] 次いで図 17Bの工程において例えば熱酸ィ匕法により、前記シリコン基板 110上に 犠牲酸化膜 114を形成し、さらにフォトリソグラフィプロセスにより、前記 nチャネル M OSトランジスタの素子領域を露出し pチャネル MOSトランジスタの素子領域を覆うよ うに、フォトレジスト膜 116を形成する。
[0065] さらに図 17Bの工程では、前記フォトレジスト膜 116をマスクとしてイオン注入を行 い、前記 nチャネル MOSトランジスタの素子領域において、前記シリコン基板 110中 に、 P型不純物拡散領域 118, 120, 122を形成する。
[0066] 前記 p型不純物拡散領域 118は、例えばインジウムイオン (In +)を、 60keVの加 速エネルギ下、 1 X 1013cm 2のドーズ量でイオン注入することにより形成することによ り形成できる。また前記 p型不純物拡散領域 120は、例えばインジウムイオンを、 180 keVの加速エネルギ下、 3 X 1013cm— 2のドーズ量でイオン注入することにより形成で きる。さらに前記 p型不純物拡散領域 122は、例えばボロンイオン (B + )を、 150keV の加速エネルギ下、 3 X 1013cm— 2のドーズ量でイオン注入することにより形成できる。
[0067] 次に図 17Cの工程において、フォトリソグラフィプロセスにより、前記 pチャネル MO Sトランジスタの素子領域を露出し前記 nチャネル MOSトランジスタの素子領域を覆う ように、フォトレジスト膜 124を形成する。
[0068] さらに図 17Cの工程において前記フォトレジスト膜 124をマスクにイオン注入を行い 、前記 pチャネル MOSトランジスタの素子領域において、前記シリコン基板 110中に n型不純物拡散領域 126, 128, 130を形成する。
[0069] 前記 n型不純物拡散領域 126は、例えば砒素イオン (As + )を、 lOOkeVの加速ェ ネルギ下、 5 X 1012cm 2のドーズ量でイオン注入することにより形成することができる 。一方前記 n型不純物拡散領域 128は、例えば砒素イオンを、 150keVの加速エネ ルギ下、 3 X 1013cm 2のドーズ量でイオン注入することにより形成することができる。さ らに前記 n型不純物拡散領域 130は、例えばリンイオン (P + )を、 300keVの加速ェ ネルギ下、 3 X 1013cm 2のドーズ量でイオン注入することにより形成することができる
[0070] 図 17Cの工程では、さらに弗酸系の水溶液を用いたウエットエッチングにより前記 犠牲酸化膜 114を除去し、前記シリコン基板 110の表面を露出する。
[0071] 次に、図 17Dの工程において熱酸ィ匕法などにより、前記図 17Cの工程において犠 牲酸ィ匕膜 114を除去することにより露出したシリコン基板表面に、例えば膜厚 l lnm のシリコン酸ィ匕膜を成長し、シリコン酸ィ匕膜よりなるゲート絶縁膜 32を形成する。
[0072] さらに前記ゲート絶縁膜 132上に、例えば CVD法により、例えば膜厚が lOOnmの ポリシリコン膜を堆積し,さらに前記ポリシリコン膜上に有機反射防止膜 136を 80nm 程度の膜厚に形成し、更に感光材料である ArF型のポジ型レジストを 250nm〜300 nm程度の膜厚に塗布する。
[0073] さらにこの状態で、前記シリコン基板 110を構成するシリコンゥエーハに、 ArFェキ シマレーザを光源とする縮小投影露光装置を用い、前記フォトマスクのパターンを露 光する。露光条件は、例えば開口率 (NA)が 0. 7で 1Z2輪帯照明(σ値: 0. 425/ 0. 85)を使う場合、露光量を 210jZcm2に設定する。
[0074] 次に、図 17Dの工程において前記レジスト膜の熱処理 (PEB)及び現像処理を行 い、前記レジスト膜をパターニングし、レジストパターン 138を形成する。さらに、前記 レジストパターン 138をマスクに前記反射防止膜 136、ポリシリコン膜 134及びゲート 酸ィ匕膜 132をドライエッチングし、ポリシリコン膜よりなるゲート電極 140η, 140ρを形 成する。ここで、ゲート電極 140ηは ηチャネル MOSトランジスタのゲート電極であり、 ゲート電極 140ρは ρチャネル MOSトランジスタのゲート電極である。
[0075] さらに前記レジスト膜 138および反射防止膜 136を除去することにより、図 17Eに示 す CMOS素子が得られる。
[0076] 本発明の実施形態では、ポジ型フォトマスクを例に説明した力 本発明はネガ型フ オトマスクに対しても同様に有効である。
[0077] 以上、本発明を好ましい実施例について説明したが、本発明はカゝかる特定の実施 形態に限定されるものではなく、特許請求の範囲に記載した要旨内にお 、て様々な 変形 ·変更が可能である。

Claims

請求の範囲
[1] 透明基板と、
前記透明基板上に形成され、ウェハ上に露光される素子パターンを形成する遮光 膜と、
前記透明基板上に、前記遮光膜により、前記素子パターンに隣接して、ウェハ上に おいて解像されないような寸法でそれぞれ形成された、少なくとも 1対のアシストバタ ーンとよりなり、
前記 1対のアシストパターンの各々には、一部に段差部が設けられたフォトマスク。
[2] 前記段差部は、前記 1対のアシストパターンの各々において、少なくとも一方のエツ ジ部に規則性をもって形成される請求項 1記載のフォトマスク。
[3] 前記段差は、 16〜40nmの大きさを有し、 400nmの周期で繰り返される請求項 1 記載のフォトマスク。
[4] 前記段差部は、前記 1対のアシストパターンの各々において、前記素子パターンか ら遠い側のエッジ部にのみ形成される請求項 1記載のフォトマスク。
[5] 前記段差部は、前記 1対のアシストパターンの各々において、両側のエッジ部に形 成される請求項 1記載のフォトマスク。
[6] 前記 1対のアシストパターンの外側には、さらに別の 1対のアシストパターンが形成さ れており、前記別の 1対のアシストパターンの各々は、両側のエッジ部に、前記段差 部に対応する段差部が形成される請求項 1記載のフォトマスク。
[7] 前記 1対のアシストパターンの外側には、さらに別の 1対のアシストパターンが形成さ れており、前記別の 1対のアシストパターンの各々は、段差部が形成されない請求項 1記載のフォトマスク。
[8] 前記フォトマスクは、ハーフトーン位相シフトマスクである請求項 1記載のフォトマス ク。
[9] 基板上に、素子パターンを露光する工程を含む電子装置の製造方法であって、 前記素子パターンを露光する工程は、フォトマスクを使って実行され、前記フォトマ スクは、透明基板と、前記透明基板上に形成され、ウェハ上に露光される素子パター ンを形成する遮光膜と、前記透明基板上に、前記遮光膜により、前記素子パターン に隣接して、ウェハ上において解像されないような寸法でそれぞれ形成された、少な くとも 1対のアシストパターンとよりなり、前記 1対のアシストパターンの各々には、一部 に段差部が設けられた電子装置の製造方法。
透明基板と、前記透明基板上に形成され、ウェハ上に露光される素子パターンを形 成する遮光膜と、前記透明基板上に、前記遮光膜により、前記素子パターンに隣接 して、ウェハ上において解像されないような寸法でそれぞれ形成された、少なくとも 1 対のアシストパターンとよりなり、前記 1対のアシストパターンの各々には、一部に段差 部が設けられたフォトマスクの製造方法であって、
パターンデータ上において、前記素子パターンのパターン間距離を測定する手順 と、
前記パターン間距離に応じて、前記パターン間距離と、段差部を有するアシストパ ターンの本数および配置、および段差部を有さな 、アシストパターンの本数および配 置の関係を記述したテーブルを参照し、前記フォトマスク上における前記少なくとも 1 対のアシストパターンの数、形状および配置を決定する手順と、
前記決定手順に従って、マスクパターンを作成する手順とを含む、フォトマスクの製 造方法。
PCT/JP2005/013877 2005-07-28 2005-07-28 フォトマスクおよびその製造方法、電子装置の製造方法 WO2007013162A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2005/013877 WO2007013162A1 (ja) 2005-07-28 2005-07-28 フォトマスクおよびその製造方法、電子装置の製造方法
JP2007526784A JP4332196B2 (ja) 2005-07-28 2005-07-28 フォトマスクおよびその製造方法、電子装置の製造方法
US12/018,495 US7879512B2 (en) 2005-07-28 2008-01-23 Photomask, manufacturing method thereof, and electronic device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013877 WO2007013162A1 (ja) 2005-07-28 2005-07-28 フォトマスクおよびその製造方法、電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/018,495 Continuation US7879512B2 (en) 2005-07-28 2008-01-23 Photomask, manufacturing method thereof, and electronic device manufacturing method

Publications (1)

Publication Number Publication Date
WO2007013162A1 true WO2007013162A1 (ja) 2007-02-01

Family

ID=37683070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013877 WO2007013162A1 (ja) 2005-07-28 2005-07-28 フォトマスクおよびその製造方法、電子装置の製造方法

Country Status (3)

Country Link
US (1) US7879512B2 (ja)
JP (1) JP4332196B2 (ja)
WO (1) WO2007013162A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009186841A (ja) * 2008-02-07 2009-08-20 Fujitsu Microelectronics Ltd フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856138B2 (en) * 2005-02-24 2010-12-21 Applied Materials Israel, Ltd. System, method and computer software product for inspecting charged particle responsive resist

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862823A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 補助パターン型位相シフトマスク、シフタエッジ型位相シフトマスク及びパターン転写方法
US20030014731A1 (en) * 2001-07-10 2003-01-16 Lacour Patrick Joseph Space classification for resolution enhancement techniques
JP2005017433A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法、及びそのフォトマスクのマスクデータ作成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206671A (ja) 1999-01-13 2000-07-28 Mitsubishi Electric Corp フォトマスク、フォトマスクの製造方法、および半導体集積回路装置の製造方法
US6465138B1 (en) * 1999-08-19 2002-10-15 William Stanton Method for designing and making photolithographic reticle, reticle, and photolithographic process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862823A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 補助パターン型位相シフトマスク、シフタエッジ型位相シフトマスク及びパターン転写方法
US20030014731A1 (en) * 2001-07-10 2003-01-16 Lacour Patrick Joseph Space classification for resolution enhancement techniques
JP2005017433A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法、及びそのフォトマスクのマスクデータ作成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009186841A (ja) * 2008-02-07 2009-08-20 Fujitsu Microelectronics Ltd フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク

Also Published As

Publication number Publication date
JPWO2007013162A1 (ja) 2009-02-05
US20080118850A1 (en) 2008-05-22
JP4332196B2 (ja) 2009-09-16
US7879512B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
US7666553B2 (en) Fabrication method for photomask, fabrication method for device and monitoring method for photomask
US7713664B2 (en) Method for fabricating an attenuated phase shift photomask by separate patterning of negative and positive resist layers with corresponding etching steps for underlying light-shielding and phase shift layers on a transparent substrate
US6093931A (en) Pattern-forming method and lithographic system
JP2000267260A (ja) マスク欠陥修正方法
JP2003151875A (ja) パターンの形成方法および装置の製造方法
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
JP4450743B2 (ja) フォトマスク、フォトマスクの製造方法及び半導体装置の製造方法
US7524591B2 (en) Photomask and manufacturing method thereof, fabrication process of an electron device
WO2007013162A1 (ja) フォトマスクおよびその製造方法、電子装置の製造方法
JP2001312045A (ja) マスクの形成方法
JP5169575B2 (ja) フォトマスクパターンの作成方法
US20050277065A1 (en) Method of manufacturing a semiconductor device
JP3732118B2 (ja) 開口部用フォトマスクの不透明欠陥修理方法
JP3854241B2 (ja) フォーカスモニタ用マスクの製造方法及び半導体装置の製造方法
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP4563101B2 (ja) マスクパターンデータ補正方法
JP4788258B2 (ja) 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法
JP2001044092A (ja) 半導体集積回路装置の製造方法
JP2007184640A (ja) 半導体集積回路装置の製造方法
JP2000206672A (ja) バイナリパタ―ン及び位相シフトパタ―ンを備えたデュアルフォトマスク
JP2005024962A (ja) フォトマスク、半導体装置及びその製造方法
JPH10186627A (ja) フォトマスク及び露光方法
KR20070068897A (ko) 칩 영역의 외부의 프레임 영역에 대응하는 마스크 기판의배면에 차광 영역을 갖는 위상 반전 마스크 및 그 제조방법
KR20050079169A (ko) 투영 노광 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007526784

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12018495

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 12018495

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05766975

Country of ref document: EP

Kind code of ref document: A1