JP2006319369A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2006319369A
JP2006319369A JP2006206429A JP2006206429A JP2006319369A JP 2006319369 A JP2006319369 A JP 2006319369A JP 2006206429 A JP2006206429 A JP 2006206429A JP 2006206429 A JP2006206429 A JP 2006206429A JP 2006319369 A JP2006319369 A JP 2006319369A
Authority
JP
Japan
Prior art keywords
pattern
exposure
photomask
wafer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006206429A
Other languages
English (en)
Inventor
Akira Imai
彰 今井
Norio Hasegawa
昇雄 長谷川
Katsuya Hayano
勝也 早野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006206429A priority Critical patent/JP2006319369A/ja
Publication of JP2006319369A publication Critical patent/JP2006319369A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】パターンの収差による精度劣化を防止しつつ微細化する。
【解決手段】フォトマスク製作工程において、マスクパターン5がスキャナの走査方向で二分割され一方の分割領域にはレベンソン形位相シフトマスクパターンからなる第一分割パターン部10が、他方の分割領域には補助パターン形位相シフトマスクパターンからなる第二分割パターン部20が形成されたフォトマスク1が製作される。第一露光工程において、ウエハ上のレジストに第一分割パターン部10が露光される。第二露光工程において、第一露光工程で露光された露光領域に第二分割パターン部20が二重露光される。スキャナの転写で収差の劣化を防止できる。第一分割パターン部と第二分割パターン部を二重露光させ、かつ、レベンソン形と補助パターン形を併用することでパターンを微細化できる。
【選択図】図1

Description

本発明は、半導体集積回路装置の製造方法、特に、フォトマスクに形成されたパターンを露光対象物上の同一レジストに繰り返し露光する露光技術に関する。
一般に、半導体集積回路装置(以下、ICという。)の製造方法は、フォトマスクに描画されたパターン(以下、マスクパターンという。)が半導体ウエハ(以下、ウエハという。)に、リソグラフィーおよびエッチングによって転写されるプロセスの繰り返しである。
このリソグラフィーのうちマスクパターンをウエハに塗布されたレジストに転写する露光工程には、縮小投影露光方法が採用されている。
縮小投影露光方法は、転写パターンに対して拡大されたマスクパターンが描画されたレチクルと呼ばれるフォトマスクを使用し、マスクパターンをウエハのレジストに縮小投影レンズによって縮小して転写する露光方法、である。
縮小投影露光方法における解像度の向上は、結像光学系の高NA化や露光光の短波長化によって推進されている。
さらなるICの最小加工寸法の微細要求に応ずるため、変形照明露光方法や位相シフトマスク露光方法と言った所謂超解像度露光方法の開発および適用が進められている。
ところで、ICの製造方法における歩留りの向上やICの性能の向上には、ウエハに転写されたパターンの寸法精度や位置精度および重ね合わせ精度の向上が必要である。
転写パターンの寸法精度に影響が及ぶ要因としては、マスクパターンの寸法のばらつき、結像光学系の誤差(収差)、レジストの膜厚、現像均一性等のレジストプロセスのばらつき等が挙げられる。
転写パターンの位置精度や重ね合わせ精度に影響が及ぶ要因としては、ウエハステージの駆動精度、フォトマスク精度、結像光学系の収差、プロセス変動等が挙げられる。
これらの要因の中で、結像光学系の収差が転写パターンに及ぼす影響が最小加工寸法の微細化に伴って顕在化して来ている。
このため、結像光学系の収差測定技術の開発および適用による収差量の定量化が露光装置ユーザ側において実行されるようになって来ている。そして、これに対応して、露光装置メーカ側においても収差量の低減化が推進されている。
このように転写パターン精度の高精度化の一つとして結像光学系の収差量の低減化が推進されている。
なお、光露光装置を述べてある例としては、非特許文献1がある。
株式会社工業調査会1998年11月25日発行の「電子材料1998年11月号別冊」P76〜P81
前述したように、最小加工寸法の微細化を推進するために超解像度技術の適用が推進されているが、超解像度技術が適用されると、マスクパターンのレイアウトについて厳格な制限が付加されることになる。
この超解像度技術の適用に伴うレイアウト上の制限を緩和する手段として、ウエハの同一レジストにマスクパターンを多重露光する露光方法が提案されている。
この多重露光する露光方法は複数のマスクパターンをウエハの同一のレジストに重ねて露光する方法であるため、複数のパターンの重ね合わせ精度がパターンの転写精度に大きく影響する。一方、前述した結像光学系の収差は転写パターンの形状劣化、転写パターンの位置のシフトを発生させる。
このため、多重露光する露光方法においては、収差起因の転写パターンの精度劣化が発生するという問題点があることが本発明者によって明らかにされた。
本発明はこの究明に基づいてなされたものであり、その目的は収差による転写パターンの精度劣化を防止することができる半導体集積回路装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
前記した課題を解決するための手段のうち代表的なものは次の通りである。
(a)第一のマスク基板の第一主面上の第一の矩形領域内の第一のマスクパターンを、縮小投影露光装置の投影光学系により第一の照明条件下でスキャン露光することにより、ウエハの主面上のフォトレジスト膜上に転写する工程、
(b)前記工程(a)の後、前記第一のマスク基板の前記第一主面上の前記第一の矩形領域と実質的に同一形状の矩形形状を有する第二の矩形領域内の第二のマスクパターンを、前記縮小投影露光装置の前記投影光学系により前記第一の照明条件下でスキャン露光することにより、前記ウエハの前記主面上の前記フォトレジスト膜上に転写する工程、
(c)前記工程(b)の後、前記フォトレジスト膜に対して、現像処理を施すことにより、前記第一及び第二のマスクパターンに対応するレジスト膜パターンを形成する工程、
を含む半導体集積回路装置の製造方法であって、
(i)前記第一のマスクパターンは第一の方向のライン&スペースパターンであり、
(ii)前記第二のマスクパターンは前記第一の方向と直交する第二のライン&スペースパターンである、
ことを特徴とする半導体集積回路装置の製造方法。
前記した手段によれば、フォトマスクの分割パターン部は露光対象物のレジストに走査露光方式によって多重転写されるため、投影レンズの収差(ディストーション)による多重露光パターン間の転写位置ずれが防止されることにより、露光の投影レンズにおける走査方向の収差の劣化は防止されることになる。
また、同一のレジスト上に第一分割パターン部と第二分割パターン部とが二重露光されるため、同一のレジストに転写された第一分割パターン部の転写部と第二分割パターン部の第二転写部とは高密度に形成されることになる。この高密度に形成された第一分割パターン部の転写部と第二分割パターン部の第二転写部とにおいて、露光の投影レンズにおける走査方向の収差の劣化はいずれも防止された状態になっている。
以下、本発明の一実施の形態を図面に即して説明する。
本実施形態においては、最小設計寸法150nmの1ギガビットDRAM級のICの製造方法における露光工程であって、コンタクトホールのパターンがウエハのレジストに縮小比4対1の走査形KrFエキシマレーザ(露光波長248nm)縮小投影露光装置(以下、スキャナという。)が用いられて露光される場合を例にして説明する。
まず、本実施形態に係る露光方法に使用される図1に示されているフォトマスクについて説明する。
このフォトマスクは最小配置ピッチ260nm、最小設計寸法180nmのコンタクトホールパターンをウエハのレジストに、スキャナの照明条件が開口数NA=0.68、コヒーレンシ(sigma )値=0.3の条件下で露光するものとして構成されている。
なお、フォトマスクはフォトマスク製作工程において予め製作されて露光工程に供給される。
マスク製作工程は回路設計データが記述したパターンをマスクブランク上の遮光膜に電子線描画装置(図示せず)を使用して描画し、リソグラフィーおよびエッチングを経てマスクを製作する工程である。
図1(d)、(e)に示されているように、フォトマスク1は合成石英ガラスが使用されて略正方形の平板形状に形成されたマスクブランク2を備えており、マスクブランク2の一主面(以下、第一主面という。)にはクロム等の金属膜からなる遮光膜3が被着されている。遮光膜3には透光部4がリソグラフィーおよびエッチングによってパターニングされて開設されており、遮光膜3と透光部4とによって所望のマスクパターン5が形成されている。
なお、図1(a)、(b)、(c)において、遮光膜3は実線の斜線が付されて示されている。
本実施形態においては、マスクパターン5はコンタクトホールのパターンであるため、透光部4は設計寸法が200nmの略正方形の貫通孔になっており、複数個の透光部4が最小配置ピッチ260nmをもって配列されている。
図1(a)に示されているように、フォトマスク1のマスクパターン5は第一分割パターン部10と第二分割パターン部20とに二分割されており、第一分割パターン部10と第二分割パターン部20とはY方向に隣合うように並んでいる。
すなわち、第一分割パターン部10と第二分割パターン部20とは互いに等しい長方形にそれぞれ設定されており、長辺同士が平行になるように隣接してそれぞれ配置されている。そして、第一分割パターン部10と第二分割パターン部20とが並んだY方向は、スキャナの走査方向に対応している。
図1(b)および(d)に示されているように、第一分割パターン部10はレベンソン形位相シフトマスクパターンによって構成されている。
すなわち、第一分割パターン部10はシフタが付帯されていない透光部4からなる透光パターン部(以下、正規部という。)11と、シフタ13が付帯された透光部4からなる透光パターン部(以下、シフト部という。)12とによって構成されている。各正規部11のY方向の後方位置にはシフト部(破線の斜線が付されて示されている。)12がそれぞれ配置されており、正規部11とシフト部12とのY方向のピッチPyは、290nm、に設定されている。正規部11とシフト部12とのX方向のピッチPxは、260nm、に設定されている。
図1(c)および(e)に示されているように、第二分割パターン部20は補助パターン形位相シフトマスクパターンによって構成されている。
すなわち、第二分割パターン部20は正規の大きさの透光部4からなる透光パターン部(以下、第二正規部という。)21と、小さい貫通孔からなる補助パターン部(以下、補助部という。)22とによって構成されている。第二正規部21にはシフタ23が形成されている。各第二正規部21のY方向の前後位置には補助部22がそれぞれ配置されており、第二正規部21と補助部22とのY方向のピッチPyは、290nmに設定されている。第二正規部21と補助部22とのX方向のピッチPxは、260nmに設定されている。補助部22は解像限界以下の大きさの100nm□の小孔に設定されている。
本実施形態に係る露光方法には、図2に示されているスキャナ(走査形KrFエキシマレーザ縮小投影露光装置)70が使用される。
ここで、スキャナ70の概要を説明する。
図2に示されているように、光源71から照射された光はフライアイレンズ72、アパーチャ77、第1コンデンサレンズ73、ミラー74、第2コンデンサレンズ75を介してマスクステージ79に支持されたフォトマスク1に照射される。光学条件のうちコヒーレンシはアパーチャ76の開口部の大きさを変化させることにより調整される。
フォトマスク1には異物付着によるパターン転写不良を防止するためのペリクル78が付設されている。
フォトマスク1に描画されたマスクパターンは、試料台82に真空吸着保持されたウエハ81に投影レンズ80を介して投影される。
試料台82はZステージ駆動装置87によって投影レンズ80の光軸方向(以下、Z方向とする。)に移動されるZステージ83の上に載置されている。Zステージ83はXステージ駆動装置88XおよびYステージ駆動装置88YによってそれぞれX、Y方向に移動されるXステージ84XおよびYステージ84Yの上に搭載されている。
Zステージ駆動装置87およびX、Yステージ駆動装置88X、88Yはメインコントローラ89に接続されており、メインコントローラ89はZステージ83に固定されたミラー86の位置をレーザ測長器85によって測定することにより、試料台82の位置をモニタリングしてZステージ駆動装置87およびX、Yステージ駆動装置88X、88Yを制御するように構成されている。
なお、試料台82に保持されたウエハ81の表面の位置は、検出光発光部および受光部から構成される焦点位置検出装置(図示せず)によって検出されるように構成されており、この検出によって焦点が自動的に合わせられる。
メインコントローラ89には、マスクステージ79を駆動するマスクステージ駆動装置90が接続されている。マスクステージ駆動装置90は、マスクステージ79に固定されたミラー92の位置をレーザ測長器91によって測定することにより、マスクステージ79の位置をモニタリングしてマスクステージ駆動装置90を制御するように構成されている。
すなわち、マスクステージ79はマスクステージ駆動装置90およびレーザ測長器91によって制御され、フォトマスク1の中心を投影レンズ80の光軸と正確に位置合わせする。
メインコントローラ89にはアライメント光学系93が接続されており、ウエハ81の上に形成された回路パターンに対してフォトマスク1のマスクパターンを重ね合わせ露光するに際して、ウエハ81の上に形成されたマークパターンの位置をアライメント光学系93によって検出し、検出結果からウエハ81を位置決めして重ね合わせ露光するようになっている。
なお、メインコントローラ89はネットワーク94と接続されており、スキャナ70の遠隔監視等が実行されるようになっている。
以下、DRAMのメモリーセルのコンタクトホールを形成する場合について、前記構成に係るスキャナおよびフォトマスクを使用した露光方法を説明する。
図3(a)はDRAMのメモリーセル30の平面図、図3(b)は要部断面図を示している。
図3(a)で多数本のワード線31が紙面の上下方向(以下、Y方向とする。)に配線されており、多数本のデータ線32が紙面の左右方向(以下、X方向という。)に配線されている。キャパシタ33はワード線31およびデータ線32の上部に形成されている。隣合うワード線31、31の隙間に形成された活性領域34の上にはプラグ電極35が活性領域34に接して、かつ、活性領域34以外の領域に延在するように細長く配設されており、プラグ電極35にはデータ線32が一部で重なるように配線されている。活性領域34の上には開口部36が開設されており、開口部36に充填された導体層を介してキャパシタ33の下部電極33aが接続されている。
メモリーセルを構成するMISFETはゲート絶縁膜37、ゲート電極38、n型の高濃度不純物領域であるソース39、ドレイン40から構成されている。プラグ電極35はソース39の上のシリコン酸化膜41を貫いており、シリコン酸化膜41の上にはデータ線32が敷設されている。
データ線32の上のシリコン酸化膜42の上にはキャパシタ33の下部電極33aが形成されており、下部電極33aはドレイン40に接続されている。キャパシタ33は下部電極33a、誘電体膜33bおよび上部電極33cから構成されている。シリコン酸化膜からなる層間絶縁膜43およびアルミニウムからなる配線44が最上層に敷設されている。
以上の構成に係るDRAMのメモリーセルのコンタクトホールについての露光方法において、スキャナ70は次の露光条件によって使用される。
露光光線の波長は248nm、投影レンズ80のNAは0.68である。フォトマスクには前記構成に係る図1に示されたコンタクトホールを露光するためのフォトマスク1が使用される。
コンタクトホールの露光方法の実施に際して、コンタクトホールを露光するためのフォトマスク1がスキャナ70のマスクステージ79に装着される。また、ウエハ81が試料台82に装着される。
メインコントローラ89はウエハ81の上に形成されたマークパターンの位置をアライメント光学系93によって検出し、検出結果からウエハ81を位置決めしてフォトマスク1との位置合わせを実行する。
次いで、光源71から照射された露光光線は照明形状調整アパーチャ77によって矩形に調整されてフォトマスク1に照射され、フォトマスク1を透過した露光光線は投影レンズ80を介して試料台82のウエハ81に照射される。この際、マスクステージ79およびYステージ84Yがマスクステージ駆動装置90およびYステージ駆動装置88Yによって同期されてY方向にワンショット分だけ走査される。
マスクステージ79とYステージ84Yとの走査しながらの矩形の露光光線のウエハ81へのワンショット分の照射により、ウエハ81のレジストにはフォトマスク1のマスクパターン5が縮小投影露光される(以下、スキャン露光作動という。)。このスキャン露光作動により、図4(a)に示されているワンショットパターン部(以下、ショット部という。)50がウエハ81のレジストに転写される。
ショット部50はマスクパターン5の第一分割パターン部10が転写されて形成された第一転写パターン部(以下、第一転写部という。)51と、第二分割パターン部20の転写によって形成された第二転写パターン部(以下、第二転写部)52とにより構成されている。
以上のようにしてスキャン露光作動によってショット部50が形成されると、Xステージ84Xがワンショット分だけステップ移動される。
次いで、スキャン露光作動によってウエハ81の隣接したショット領域に次のショット部50が形成される。
以降、ウエハ81がステップ移動およびスキャン露光作動(ステップ・アンド・スキャン)が繰り返されることにより、図4(b)に示されているように、ウエハ81には第一転写部51と第二転写部52とからなるショット部50がマトリクス状に形成されて行く。
以上のようにしてステップ・アンド・スキャンによってウエハ81の全面にショット部50群がマトリクス状に形成されると、X、Yステージ84X、84Yが最初のショット部50の位置に戻されるとともに、最初のショット部50に対してワンショットの半ピッチだけY方向にステップ移動される。この半ピッチは第一露光工程としての前回のステップ・アンド・スキャンによる第一転写部51および第二転写部52のY方向の寸法に対応する。
その後、第二の露光工程としての二度目のステップ・アンド・スキャンが前回と同様に繰り返されて行く。この二度目のステップ・アンド・スキャンにより、図5(b)に示されているように、第一の露光工程としての一度目のステップ・アンド・スキャンによる第一のショット部50の上に第二のショット部50’が半ピッチ分ずれて順次に二重露光されて行く。
二度目のステップ・アンド・スキャンに際して、ワンショットによって形成される第二のショット部50’が一度目のステップ・アンド・スキャンの第一のショット部50に対して半ピッチ分だけY方向にずらされているため、図5(a)および(b)に示されているように、第二のショット部50’は第一転写部51’が第一のショット部50の第二転写部52に二重露光した状態になる。
そして、第二のショット部50’の第二転写部52’はY方向で隣接した第一のショット部50の第一転写部51に二重露光した状態になる。つまり、第一のショット部50の第一転写部51には第二のショット部50’の第二転写部52’が二重露光された状態になり、第一のショット部50の第二転写部52には第二のショット部50’の第一転写部51’が二重露光された状態になっている。
ここで、レベンソン形位相シフトマスクパターンからなる第一分割パターン部がウエハのレジストに露光される作用を図6によって説明する。
図6(a)に示された第一分割パターン部10においてシフタ13が形成されていない場合の隣合う透光部4、4を透過した露光光の強度は、図6(b)に示されているQ4およびQ4のようになる。図6(b)に示されているように、隣合う光の強度Q4とQ4との隣接した領域は裾野同士が重なる。
このように露光されたレジストが現像されると、隣合うパターン同士が連続した状態になってしまう。これは、隣合う透光部4、4は露光光の強度の裾野同士が重なり合わないように離間させる必要があることを意味する。つまり、パターンの微細化に制限がある。
図6(c)は図6(a)に示された第一分割パターン部10の正規部11とシフト部12を透過した露光光の振幅W11と振幅W12とをそれぞれ示しており、図6(d)はその露光光の強度Q11とQ12とを示している。
図6(c)に示されているように、シフト部12の振幅W12は正規部11の振幅W11に対して位相が180度ずれている。この位相のずれ(反転)により、図6(d)に示されているように、正規部11の露光光の強度Q11の裾野とシフト部12の露光光の強度Q12の裾野とは互いに打ち消し合うため、正規部11の強度Q11とシフト部12の強度Q12とは図6(d)に示されているように互いに独立した状態になる。
このようにしてウエハ81のレジストには第一転写部51が前述した通りに形成され、この第一転写部51のレジストが現像されると、図6(e)に示されているように、正規部11に対応した開口部K11とシフト部12に対応した開口部K12とは完全に離間した状態になる。これは、正規部11とシフト部12とは接近させて配置し得ることを意味している。つまり、パターンを微細化することができる。
続いて、補助パターン形位相シフトマスクパターンからなる第二分割パターン部がウエハのレジストに露光される作用を図7によって説明する。
図7(a)に示された第二分割パターン部20において両脇の補助部22、22が無い場合には、ウエハ上の露光光の強度分布は、図7(b)に示されているQ21のようになる。
図7(c)は図7(a)に示された第二分割パターン部20の第二正規部21と補助部22、22とを透過した露光光の振幅W21と振幅W22、22とをそれぞれ示しており、図7(d)はその露光光の強度を示している。
第二分割パターン部20の第二正規部21にはシフタ23が形成されているため、第二正規部21の振幅W21は補助部22の振幅W22と180度ずれた状態になる。
図7(c)に示されているように、第二正規部21の振幅W21は補助部22の振幅W22に対して位相が180度ずれている。この位相のずれにより、第二正規部21の光の強度Q21の裾野の光強度が補助部22の光の強度Q22、Q22によって打ち消されるため、図6(d)に示されているように、ウエハ81のレジストには第二正規部21だけが露光されることになる。
このようにしてウエハ81のレジストには第二転写部52が前述した通りに形成され、この第二転写部52のレジストが現像されると、図7(e)に示されているように、第二正規部21に対応した開口部K21だけが形成されることになる。つまり、コンタクトホールのパターンを微細化することができる。
次に、第一のショット部50のレベンソン形位相シフトマスクパターンによる第一転写部51に第二のショット部50’の補助パターン形位相シフトマスクパターンによる第二転写部52’が二重露光される場合について、二重露光の作用を図8により説明する。
図8(a)および(b)に示されているように、第一のショット部50のレベンソン形位相シフトマスクパターンによって構成された第一分割パターン部10による第一転写部51には、各第一正規部11が露光した各第一正規露光部53および各シフト部12が露光したシフト露光部54がそれぞれ形成されている。互いに近接して配置された第一正規露光部53とシフト露光部54とは最小配置ピッチ260nmをもって隣合った状態になっている。
しかし、シフト露光部54の第一正規露光部53が隣接された側と反対側には空きスペース部55が形成されており、空きスペース部55の大きさは第一正規露光部53よりも大きく設定されている。
図8(a)および(b)に示された第一転写部51に第二露光工程によって補助パターン形位相シフトマスクパターンによる第二転写部52’が二重露光されると、図8(c)および(d)に示されているように、各第二正規部21が露光した各第二正規露光部56が各空きスペース部55にそれぞれ形成された状態になる。
図7について説明した通り、第二露光工程において第二分割パターン部20の補助部22は解像限界以下の微小パターンであるため、空きスペース部55には第二正規露光部56だけが形成された状態になる。
図8(c)および(d)に示されているように、第一露光工程によって形成された第一正規露光部53、シフト露光部54および第二露光工程によって形成された第二正規露光部56は最小配置ピッチ260nmをもって配列された状態になるため、第一正規露光部53とシフト露光部54と第二正規露光部56とは接近させて配置されたことになる。
つまり、コンタクトホールのパターンは単一の露光工程だけの場合に比べて微細化されたことになる。
以上のようにしてフォトマスク1についての第一露光工程および第二露光工程のステップ・アンド・スキャンを完了したウエハ81は試料台82から下ろされて、現像工程およびエッチング工程に順次送られる。
現像工程およびエッチング工程を経ることにより、図9(a)に示されているように、ウエハ81には第一正規露光部53とシフト露光部54と第二正規露光部56とによって構成されたコンタクトホールのパターンが一つのショット部50についてチップ部57が一対ずつ形成されることになる。
そして、図9(b)各チップ部57にはウエハ81には第一正規露光部53とシフト露光部54と第二正規露光部56とによって構成されたコンタクトホールのパターン60が形成されている。
前記実施の形態によれば、次の効果が得られる。
1) フォトマスクのマスクパターンをウエハのレジストに走査露光方式によって転写することにより、投影レンズにおける走査方向の収差の劣化を防止することができるため、転写パターンの精度の劣化を防止することができる。
2) フォトマスクのマスクパターンを第一分割パターン部と第二分割パターン部とに分割し、同一のレジストに対して第一分割パターン部に第二分割パターン部を二重露光させることにより、第一分割パターン部の転写部と第二分割パターン部の第二転写部とを高密度に形成することができるため、ICの高密度化を促進することができる。
3) 第一分割パターン部をレベンソン形位相シフトマスクパターンによって構成し、第二分割パターン部を補助パターン形位相シフトマスクパターンによって構成することにより、第一分割パターン部による第一正規部のシフト部と反対側に第二正規部を配置することができるため、ICの高密度化を促進することができる。
図10は本発明の他の実施形態である素子分離パターンの露光方法に使用されるフォトマスクを示している。
なお、このフォトマスクの対象である素子分離パターンの配置ピッチはY方向に対して280nm、X方向に対して1040nm、Y方向の一行毎に520nmシフトした配置になっている。
図10(a)は第一分割パターン部10Aを示しており、レベンソン形位相シフトマスクパターンによって構成されている。
すなわち、図10(b)に示されているように、第一分割パターン部10Aはシフタが付帯されていない透光部4からなる透光パターン部(以下、正規部という。)11Aと、シフタ13が付帯された透光部4からなる透光パターン部(以下、シフト部という。)12Aとによって構成されており、各正規部11Aおよび各シフト部12Aはいずれも若干斜めに配置されたライン形状にそれぞれ形成されている。各正規部11AのY方向の後方位置には、シフト部(破線の斜線が付されて示されている。)12Aがそれぞれ配置されており、正規部11Aとシフト部12AとのY方向のピッチPyは、259nm、に設定されており、正規部11Aとシフト部12Aの間隔Dyは、135nmに設定されている。
図10(c)に示された第二分割パターン部20Aは補助パターン形位相シフトマスクパターンによって構成されている。
すなわち、図10(d)に示されているように、第二分割パターン部20Aは透光部4からなる透光パターン部(以下、第二正規部という。)21Aと、小さい貫通孔からなる補助パターン部(以下、補助部という。)22Aとによって構成されている。各第二正規部21AのY方向の前後位置には補助部22Aがそれぞれ配置されており、第二正規部21Aと補助部22AとのY方向のピッチPyは、290nmに設定されている。第二正規部21Aと補助部22AとのX方向のピッチPxは、260nmに設定されている。
本実施形態においても前記実施形態と同様に、前記構成に係るフォトマスク1Aの第一分割パターン部10Aがウエハのポジ形レジストに第一露光工程において露光された後に、第二露光工程において、同一のポジ形レジストにおける第一露光工程による第一転写部に前記構成に係るフォトマスク1Aの第二分割パターン20Aが二重露光される。
そして、フォトマスク1Aについての第一露光工程および第二露光工程のステップ・アンド・スキャンを完了したウエハは現像工程およびエッチング工程に順次送られる。
現像工程およびエッチング工程を経ることにより、ウエハ81には図10(e)に示されている素子分離パターン60Aが形成される。
図11は本発明の他の実施形態であるストレージ・ノードのパターンの露光方法に使用されるフォトマスクを示している。
図11(a)は第一分割パターン部10Bを示しており、レベンソン形位相シフトマスクパターンによって構成されている。
すなわち、図11(b)に示されているように、第一分割パターン部10Bはシフタが付帯されていない透光部4からなる透光パターン部(以下、正規部という。)11Bと、シフタ13が付帯された透光部4からなる透光パターン部(以下、シフト部という。)12Bとによって構成されており、各正規部11Bおよび各シフト部12Bはいずれもライン形状にそれぞれ形成されている。各正規部11BのY方向の後方位置にはシフト部(破線の斜線が付されて示されている。)12Bがそれぞれ配置されており、正規部11Bとシフト部12BとのY方向のピッチPyは、435nm、に設定されており、正規部11Bおよびシフト部12Bの幅wは、150nmに設定されている。
図11(c)に示された第二分割パターン部20Bもレベンソン形位相シフトマスクパターンによって構成されている。
すなわち、図11(d)に示されているように、第二分割パターン部20Bはシフタが付帯されていない透光部4からなる透光パターン部(以下、第二正規部という。)21Bと、シフタ23が付帯された透光部4からなる透光パターン部(以下、シフト部という。)22Bとによって構成されており、各正規部21Bおよび各シフト部22Bはいずれもライン形状にそれぞれ形成されている。各第二正規部21Bおよびシフト部22BはX方向に整列されており、各第二正規部21BのX方向の後方位置にはシフト部(破線の斜線が付されて示されている。)22Bがそれぞれ配置されており、第二正規部21Bとシフト部12BとのX方向のピッチPxは、260nm、に設定されており、第二正規部21Bとシフト部22Bとの間隔Dxは、130nmに設定されている。
本実施形態においても前記実施形態と同様に、前記構成に係るフォトマスク1Bの第一分割パターン部10Bがウエハのネガ形レジストに第一露光工程において露光された後に、第二露光工程において、同一のネガ形レジストにおける第一露光工程による第一転写部に前記構成に係るフォトマスク1Bの第二分割パターン20Bが二重露光される。
そして、フォトマスク1Bについての第一露光工程および第二露光工程のステップ・アンド・スキャンを完了したウエハは、現像工程およびエッチング工程に順次送られる。
現像工程およびエッチング工程を経ることによって、ウエハ81には図11(e)に示されているストレージ・ノードパターン60Bが形成される。
図12は本発明の他の実施形態であるランダムな回路パターンの露光方法に使用されるフォトマスクを示している。
本実施形態が前記実施形態と異なる点は、第一分割パターン部10Cおよび第二分割パターン部20Cのいずれもがレベンソン形位相シフトマスクパターンによって構成されており、図12(a)に示された第一分割パターン部10Cが図12(c)に示されている回路パターン60Cの左側部分を受け持つように、図12(b)に示された第二分割パターン20Cが右側部分を受け持つようにそれぞれ構成されている点である。
このように左右に分担配置することにより、シフタ13と23とをY方向に交互に配置することができるため、ランダムな回路パターンについてもレベンソン形位相シフトマスクパターンを構成することができる。
本実施形態においても前記実施形態と同様に、前記構成に係るフォトマスク1Cの第一分割パターン部10Cがウエハのレジストに第一露光工程において露光された後に、第二露光工程において、同一のレジストにおける第一露光工程による第一転写部に前記構成に係るフォトマスク1Cの第二分割パターン部20Cが二重露光される。
そして、フォトマスク1Cについての第一露光工程および第二露光工程のステップ・アンド・スキャンを完了したウエハは現像工程およびエッチング工程に順次送られる。現像工程およびエッチング工程を経ることにより、ウエハ81には図12(c)に示されているランダムな回路パターン60Cが形成される。
図13および図14は本発明の他の実施形態である露光方法に使用されるフォトマスクを示している。
本実施形態が前記実施形態と異なる点は、図13(a)に示されているように、フォトマスク1Dのマスクパターン5Dが第一分割パターン部10D、第二分割パターン部20Dおよび第三分割パターン部30Dに分割されている点であり、この三つのパターン部が多重露光されることより、図13(b)に示されている孤立コンタクトホールを有したパターン60Dが形成される。
第一分割パターン部10Dには図14(a)に示されたコンタクトホールパターンが形成されており、第二分割パターン部20Dには図14(b)に示されたコンタクトホールパターンが形成されており、第三分割パターン部30Dには図14(c)に示された孤立ホールパターンが形成されている。
第一分割パターン部10Dおよび第二分割パターン部20Dはいずれもレベンソン形位相シフトマスクパターンによって構成されており、第二分割パターン部20Dの第二正規部21Dおよびシフト部22Dは第一分割パターン部10Dの空きスペースに配置されている。
第三分割パターン部30Dは寸法180nmの微小孤立ホールパターンを転写するためにハーフトーン形位相シフトマスクによって構成されている。
すなわち、第三分割パターン部30の孤立ホールパターン部(以下、孤立部という。)31Dの周囲の遮光膜はハーフトーン膜32Dによって形成されている。ハーフトーン膜は孤立部を透過した露光光に対して位相を反転させた露光光を数%透過させる半透明膜である。本実施形態ではハーフトーン膜の透過率は6%とした。
本実施形態においては前記構成に係るフォトマスク1Dの第一分割パターン部10Dがウエハのレジストに第一露光工程において露光された後に、第二露光工程において、同一のレジストにおける第一露光工程による第一転写部に前記構成に係るフォトマスク1Dの第二分割パターン20Dが二重露光され、さらに、同一のレジストにおける同一転写部に前記構成に係るフォトマスク1Dの第三分割パターン30Dが三重露光される。
そして、フォトマスク1Dについての第一露光工程および第二露光工程(二回)のステップ・アンド・スキャンを完了したウエハは現像工程およびエッチング工程に順次送られる。
現像工程およびエッチング工程を経ることによって、ウエハ81には図14(b)に示されている孤立コンタクトホールを有したパターン60Dが形成される。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、第一露光工程を全て完了してから第二露光工程を実施するに限らず、第一露光工程と第二露光工程とを交互に繰り返してもよい。
すなわち、第一露光工程においてフォトマスクのマスクパターンの全体をウエハのレジストに転写させた後に、マスクステージおよびYステージをスキャン露光作動の走査ピッチの半ピッチ分だけY方向逆向きに後退させ、この半ピッチずれた状態で、第二露光工程を続けて実施してもよい。
この場合にも、第二露光工程におけるマスクパターンが第一露光工程によるショット部に対して半ピッチずれているため、フォトマスクの第一分割パターン部による第二転写部に第一分割パターン部の第一転写部が二重露光されることになり、前記実施形態と同様の作用効果が奏される。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMのメモリーセルの製造技術に適用した場合について説明したが、それに限定されるものではなく、ゲートアレイや液晶ディスプレイ装置(LCD)等の製造方法に使用される露光方法全般に適用することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
フォトマスクのマスクパターンをウエハのレジストに走査露光方式によって転写することにより、投影レンズにおける走査方向の収差の劣化を防止することができるため、転写パターンの精度の劣化を防止することができる。
フォトマスクのマスクパターンを第一分割パターン部と第二分割パターン部とに分割し、同一のレジストに第一分割パターン部に第二分割パターン部を二重露光させることにより、第一分割パターン部の転写部と第二分割パターン部の第二転写部とを高密度に形成することができるため、ICの高密度化を促進することができる。
第一分割パターン部をレベンソン形位相シフトマスクパターンによって構成し、かつ、第二分割パターン部を補助パターン形位相シフトマスクパターンによって構成することにより、第一分割パターン部による第一転写部とシフト部との間に第二転写部を配置することができるため、ICの高密度化を促進することができる。
本発明の一実施の形態である露光方法に使用されるフォトマスクを示しており、(a)は底面図、(b)は第一分割パターン部の部分底面図、(c)は第二分割パターン部の部分底面図、(d)は(b)のd−d線に沿う側面断面図、(e)は(c)のe−e線に沿う側面断面図である。 本発明の一実施の形態である露光方法に使用されるスキャナを示す模式図である。 DRAMのメモリーセルを示しており、(a)は平面図、(b)は(a)のb−b線に沿う正面断面図である。 第一露光工程後を示しており、(a)はショット部の平面図、(b)はウエハの平面図である。 第二露光工程後を示しており、(a)はショット部の平面図、(b)はウエハの平面図である。 第一分割パターン部の露光作用を説明するための各説明図である。 第二分割パターン部の露光作用を説明するための各説明図である。 二重露光の作用を説明するための各説明図であり、(a)は第一露光工程後の第一転写部を示す平面図、(b)は(a)のb−b線に沿う正面断面図、(c)は第二露光工程後の二重露光部を示す平面図、(d)は(c)のd−d線に沿う正面断面図である。 現像工程後を示しており、(a)はウエハの平面図、(b)はチップ部の部分平面図である。 本発明の他の実施形態である素子分離(ロコス層)のパターンの露光方法に使用されるフォトマスクを示しており、(a)は第一分割パターン部の部分底面図、(b)は(a)のb−b線に沿う断面図、(c)は第二分割パターン部の部分底面図、(d)は(c)のd−d線に沿う断面図である。(e)はそのフォトマスクによって形成されたパターンを示す部分平面図である。 本発明の他の実施形態であるストレージ・ノードのパターンの露光方法に使用されるフォトマスクを示しており、(a)は第一分割パターン部の部分底面図、(b)は(a)のb−b線に沿う断面図、(c)は第二分割パターン部の部分底面図、(d)は(c)のd−d線に沿う断面図である。(e)はそのフォトマスクによって形成されたパターンを示す部分平面図である。 本発明の他の実施形態であるランダムの回路パターンの露光方法に使用されるフォトマスクを示しており、(a)は第一分割パターン部の部分底面図、(b)は第二分割パターン部の部分底面図である。(c)はそのフォトマスクによって形成されたパターンを示す部分平面図である。 (a)は本発明の他の実施形態である孤立コンタクトホールを有したパターンの露光方法に使用されるフォトマスクを示す底面図、(b)はその孤立コンタクトホールを有したパターンを示す部分平面図である。 そのフォトマスクを示しており、(a)は第一分割パターン部の部分底面図、(b)は第二分割パターン部の部分底面図、(c)は第一分割パターン部の部分底面図である。
符号の説明
1、1A、1B、1C、1D…フォトマスク、2…マスクブランク、3…遮光膜、4…透光部、5、5D…マスクパターン、10、10A、10B、10C、10D…第一分割パターン部、11、11A、11B、11C、11D…正規部(透光パターン部)、12、12A、12B、12C、…シフト部(シフタが付帯された透光部4からなる透光パターン部)、13…シフタ、20、20A、20B、20C、20D…第二分割パターン部、21、21A、21B、21C、21D…第二正規部(透光パターン部)、22、22A、22B、22C、22D…補助部(小さい貫通孔からなる補助パターン部)、23…シフタ、30…DRAMのメモリーセル、30D…第三分割パターン部、31…ワード線、31D…孤立ホールパターン部(孤立部)、32…データ線、32D…ハーフトーン膜、33…キャパシタ、33a…下部電極、33b…誘電体膜、33c…上部電極、34…活性領域、35…プラグ電極、36…開口部、37…ゲート絶縁膜、38…ゲート電極、39…ソース、40…ドレイン、41、42…シリコン酸化膜、43…層間絶縁膜、44…配線、50、50’…ワンショットパターン部(ショット部)、51、51’…第一転写パターン部(第一転写部)、52、52’…第二転写パターン部(第二転写部)、53…第一正規露光部、54…シフト露光部、55…空きスペース部、56…第二正規露光部、57…チップ部、60、60D…パターン、60A…素子分離パターン、60B…ストレージ・ノードパターン、60C…回路パターン、70…スキャナ(走査形KrFエキシマレーザ縮小投影露光装置)、71…光源、72…フライアイレンズ、73…第1コンデンサレンズ、74…ミラー、75…第2コンデンサレンズ、76、77…アパーチャ、78…ペリクル、79…マスクステージ、80…投影レンズ、81…ウエハ、82…試料台、83…Zステージ、84…XYステージ、85…レーザ測長器、86…ミラー、87…Zステージ駆動装置、88…XYステージ駆動装置、89…メインコントローラ、90…マスクステージ駆動装置、91…レーザ測長器、92…ミラー、93…アライメント光学系、94…ネットワーク。

Claims (1)

  1. (a)第一のマスク基板の第一主面上の第一の矩形領域内の第一のマスクパターンを、縮小投影露光装置の投影光学系により第一の照明条件下でスキャン露光することにより、ウエハの主面上のフォトレジスト膜上に転写する工程、
    (b)前記工程(a)の後、前記第一のマスク基板の前記第一主面上の前記第一の矩形領域と実質的に同一形状の矩形形状を有する第二の矩形領域内の第二のマスクパターンを、前記縮小投影露光装置の前記投影光学系により前記第一の照明条件下でスキャン露光することにより、前記ウエハの前記主面上の前記フォトレジスト膜上に転写する工程、
    (c)前記工程(b)の後、前記フォトレジスト膜に対して、現像処理を施すことにより、前記第一及び第二のマスクパターンに対応するレジスト膜パターンを形成する工程、
    を含む半導体集積回路装置の製造方法であって、
    (i)前記第一のマスクパターンは第一の方向のライン&スペースパターンであり、
    (ii)前記第二のマスクパターンは前記第一の方向と直交する第二のライン&スペースパターンである、
    ことを特徴とする半導体集積回路装置の製造方法。
JP2006206429A 2006-07-28 2006-07-28 半導体集積回路装置の製造方法 Pending JP2006319369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006206429A JP2006319369A (ja) 2006-07-28 2006-07-28 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006206429A JP2006319369A (ja) 2006-07-28 2006-07-28 半導体集積回路装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29278299A Division JP2001110719A (ja) 1999-10-14 1999-10-14 露光方法

Publications (1)

Publication Number Publication Date
JP2006319369A true JP2006319369A (ja) 2006-11-24

Family

ID=37539694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006206429A Pending JP2006319369A (ja) 2006-07-28 2006-07-28 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006319369A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809717B1 (ko) 2007-01-12 2008-03-06 삼성전자주식회사 더블 패터닝된 패턴의 전기적 특성을 콘트롤할 수 있는반도체 소자 및 그의 패턴 콘트롤방법
JP2008098203A (ja) * 2006-10-05 2008-04-24 Fujitsu Ltd 膜のパターニング方法及び露光用マスク
JP2009076677A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びフォトマスクの設計方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098203A (ja) * 2006-10-05 2008-04-24 Fujitsu Ltd 膜のパターニング方法及び露光用マスク
KR100809717B1 (ko) 2007-01-12 2008-03-06 삼성전자주식회사 더블 패터닝된 패턴의 전기적 특성을 콘트롤할 수 있는반도체 소자 및 그의 패턴 콘트롤방법
JP2009076677A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びフォトマスクの設計方法

Similar Documents

Publication Publication Date Title
US6713231B1 (en) Method of manufacturing semiconductor integrated circuit devices
US7855776B2 (en) Methods of compensating lens heating, lithographic projection system and photo mask
JP2009231766A (ja) マーク形成方法
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
US20070148558A1 (en) Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto
US20160109794A1 (en) Photomask and method of forming the same and methods of manufacturing electronic device and display device using the photomask
US7432043B2 (en) Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask
KR20000047483A (ko) 노광방법 및 그를 사용한 디바이스제조방법
CN1782868B (zh) 光掩模及用此制造图案的方法
JP2001110719A (ja) 露光方法
KR100803105B1 (ko) 박막 트랜지스터의 제조방법, 박막 트랜지스터, 집적회로,액정표시장치, 및 하프톤 마스크를 이용한 노광방법
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP2006303541A (ja) 半導体集積回路装置の製造方法
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
JP2008172249A (ja) 半導体集積回路装置の製造方法
KR20110133571A (ko) 광학 리소그래피 장치
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US7026106B2 (en) Exposure method for the contact hole
JP2006330691A (ja) ハーフトーンマスクを用いた露光方法
JP2006319368A (ja) 半導体集積回路装置の製造方法
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
US7056628B2 (en) Mask for projecting a structure pattern onto a semiconductor substrate
CN101806997A (zh) 光掩模
JP4654144B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置
JP2001250756A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201