JP2009076677A - 半導体装置の製造方法及びフォトマスクの設計方法 - Google Patents

Abstract

【課題】容易に高い精度のパターニングを行うことができる半導体装置の製造方法及びフォトマスクの設計方法を提供する。
【解決手段】設計レイアウト情報から、対象物のパターンの端部を検出する（ステップＳ１１）。第１のレチクルのデータの作成のために、Ｙ方向において並ぶ対象物のパターン、先端部及び突合部を結合する（ステップＳ１２）。ステップＳ１２により得られた結合体を遮光部とするレチクルのデータを作成する（ステップＳ１３）。また、第２のレチクルのデータの作成のために、Ｘ方向において隣り合うパターンの端部に位置する先端部及び突合部同士を結合する（ステップＳ１４）。Ｘ方向において隣り合うパターン間の隙間の中央部にＹ方向に延びる部位を設け、互いに等しいＸ座標を含む先端部等をＹ方向において結合する（ステップＳ１５）。ステップＳ１５により得られた結合体を開口部とするレチクルのデータを作成する（ステップＳ１６）。
【選択図】図２

Description

本発明は、微細化に好適な半導体装置の製造方法及びフォトマスクの設計方法に関する。

半導体装置に対する微細化の要求があり、近年では、ゲート電極等の幅をそのパターニングで用いる露光光の波長以下とすることも要求されている。近年の露光においては、ポジ型レジストが多く用いられている。しかし、パターンピッチが露光光の波長以下となるレジストパターンを形成する際の近接効果が強く、露光用レチクルのパターンとこれが転写されたレジストパターンとの間に形状の差異が生じることが多い。このため、露光用レチクルのパターンにハンマーヘッドとよばれる部分を露光用レチクルのパターンの端部に設けておくことにより、所望の形状に近いレジストパターンを得ようとする補正技術が採用されている。

近接効果を抑制するための技術として光近接効果補正（ＯＰＣ：Optical Proximity Correction）とよばれる技術があり、この技術によれば、パターンの幅の変動を抑制することが可能である。しかしながら、この技術によっても解像力を向上させることはできない。このため、解像力を上げる技術として超解像技術が用いられることがある。超解像技術には、レベンソン型マスク等の位相シフトマスクを使用する技術、及び輪帯照明等の斜入射照明を用いる技術等が含まれる。

しかしながら、上述のような技術を採用しても、２つの導電膜の端部同士を向かい合わせる場合、及び導電膜の端部を他の導電膜の側部に向かい合わせる場合等には、露光光の波長と同程度の微細な設計通りのレジストパターンを十分なリソグラフィーマージンを確保しながら形成することが困難なことがある。この結果、ゲート電極等にショートが生じることがある。現在の何十億という個数の微細なトランジスタが搭載されるＴＥＧでは、そのうちの１箇所でもショートが生じていることは重大な問題である。

特許文献１には、所望の形状のゲート電極を得るために、光学条件が相違する２回の露光を２種類のレチクルを用いて行う技術が記載されている。しかしながら、この技術では、少なくとも一方の露光におけるマージンが非常に小さくなりやすく、解像不良が生じやすい。この結果、ショートが生じる可能性も高い。

特開２００４−１０３９９９号公報

本発明の目的は、容易に高い精度のパターニングを行うことができる半導体装置の製造方法及びフォトマスクの設計方法を提供することにある。

本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。

本発明に係る半導体装置の製造方法では、被加工膜上にマスク膜を形成し、その後、前記マスク膜上に第１のフォトレジスト膜を形成する。次に、第１のフォトマスクを用いて前記第１のフォトレジスト膜をパターニングする。次に、パターニング後の前記第１のフォトレジスト膜をマスクとして前記マスク膜をパターニングする。次に、前記第１のフォトレジスト膜を除去する。次に、前記マスク膜上に第２のフォトレジストを形成する。次に、第２のフォトマスクを用いて前記第２のフォトレジスト膜をパターニングする。次に、パターニング後の前記第２のフォトレジスト膜をマスクとして前記マスク膜をパターニングする。次に、前記第２のフォトレジスト膜を除去する。そして、前記マスク膜を用いて前記被加工膜をパターニングする。そして、前記第１のフォトマスクとして、前記被加工膜の設計レイアウト情報において互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含むものを用いる。また、前記第２のフォトマスクとして、少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断する分断パターンを含むものを用いる。また、前記分断パターンの面積は、予め定められた閾値以上である。

本発明に係るフォトマスクの設計方法では、被加工膜の設計レイアウト情報にいて互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含む第１のフォトマスクのデータを作成する。次に、少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断すると共に、その面積が予め定められた閾値以上である分断パターンを含む第２のフォトマスクのデータを作成する。

本発明によれば、第１のフォトマスク及び第２のフォトマスクのパターンが適切に規定されているので、被加工膜の微細加工を行う場合であっても設計レイアウト情報からのずれが小さい高精度の結果を得ることができる。

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。

（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。第１の実施形態は、ＳＲＡＭ（Static Random Access Memory）セルのゲート電極等の繰り返しパターンが多い半導体装置の製造に好適である。図１は、本発明の第１の実施形態に係る半導体装置の製造方法に使用するレチクルのデータの作成方法を作成する方法を示すフローチャートである。

先ず、製造しようとする半導体装置の設計データから、ゲート電極等の対象物の設計レイアウト情報を取得する（ステップＳ１）。ここでは、図３Ａに示すように、端部同士が向かい合う複数のゲートパターン１１を含む設計レイアウト情報が取得されることとする。なお、ゲートパターン１１同士の間隔は、例えば６０ｎｍ以下である。

次いで、設計レイアウト情報が所望のものとなっているかについての検証（ＤＲＣ：Design Rule Check））を行う（ステップＳ２）。

所望のものとなっていなければ、設計レイアウト情報を修正し（ステップＳ３）、再度、検証を行う（ステップＳ２）。

設計レイアウト情報が所望のものとなっていれば、その設計レイアウト情報から２つのレチクル（フォトマスク）のデータを作成する（ステップＳ４）。この作成方法の詳細については後述する。

次いで、レチクルのデータが所望のものとなっているかについての検証（ＤＲＣ）を行う（ステップＳ５）。ここでは、例えば、フォトリソグラフィ技術のマージンが十分なものとなっているかの検証を行う。

所望のものとなっていなければ、レチクルのデータを修正し（ステップＳ６）、再度、検証を行う（ステップＳ５）。

レチクルのデータが所望のものとなっていれば、各レチクルのデータについて光近接効果補正（ＯＰＣ）を行う（ステップＳ７）。

次いで、光近接効果補正後のデータが所望のものとなっているかについての検証（ＤＲＣ）を行う（ステップＳ８）。ここでも、例えば、フォトリソグラフィ技術のマージンが十分なものとなっているかの検証を行う。

所望のものとなっていなければ、光近接効果補正の補正パラメータを修正し（ステップＳ９）、再度、検証を行う（ステップＳ８）。

光近接効果補正後のデータが所望のものとなっていれば、当該データに基づいて２種類のパターンを形成することにより、２種類のレチクルを製造する。

次に、ステップＳ４の処理の詳細について説明する。図２は、第１の実施形態におけるステップＳ４の処理を示すフローチャートである。

先ず、ステップＳ１で取得した設計レイアウト情報から、対象物のパターンの端部を検出する（ステップＳ１１）。この検出に際しては、先ず、対象物が配置される面内において、任意の方向をＸ方向（第２の方向）、これに直交する方向をＹ方向（第１の方向）と定義する。そして、Ｙ方向における寸法（長さ）が所定値以上であり、かつＸ方向における寸法（幅）が所定値以下のパターンについてのみＹ方向における端部を検出する。そして、Ｙ方向において隣り合うパターンについては、端部間に両端部に接する突合部があると決定し、Ｙ方向における末端に位置するパターンについては、その端部の外側に端部に接する先端部があると決定する。例えば、図３Ｂに示すように、ゲートパターン１１の幅方向をＸ方向、長さ方向をＹ方向と定義し、各ゲートパターン１１のＹ方向における端部を検出する。そして、Ｙ方向において隣り合うゲートパターン１１については、端部間に両端部に接する突合部１３があると決定し、Ｙ方向における末端に位置するゲートパターン１１については、その端部の外側に端部に接する先端部１２があると決定する。このとき、先端部１２のＹ方向の寸法は、例えば突合部１３のＹ方向の寸法と一致させる。

次いで、第１のレチクル（フォトマスク）のデータの作成のために、Ｙ方向において並ぶ対象物のパターン、先端部及び突合部を結合する（ステップＳ１２）。例えば、図３Ｃに示すように、ゲートパターン１１、先端部１２及び突合部１３を結合することにより、結合体１４を作成する。

その後、ステップＳ１２により得られた結合体を遮光部とするレチクル（フォトマスク）のデータを作成する（ステップＳ１３）。例えば、図３Ｄに示すように、結合体１４を遮光パターン１５とするレチクルのデータを作成する。

また、ステップＳ１１の後には、第２のレチクル（フォトマスク）のデータの作成のために、Ｘ方向において隣り合うパターンの端部に位置する先端部及び突合部同士を結合する（ステップＳ１４）。例えば、図３Ｅに示すように、Ｘ方向において隣り合うゲートパターン１１の端部に位置する先端部１２同士を結合し、突合部１３同士を結合することにより、結合体１６を作成する。先端部１２と突合部１３とが隣り合っていれば、これらを結合する。また、隣り合う先端部１２又は突合部１３が存在しない先端部１２及び突合部１３についてはそのまま残存させる。

その後、Ｘ方向において隣り合うパターン間の隙間の中央部にＹ方向に延びる部位を設けると共に、この部位とこれに隣接する先端部、突合部及び結合体とを結合することにより、互いに等しいＸ座標を含む先端部、突合部及び結合体をＹ方向において結合する（ステップＳ１５）。例えば、図３Ｆに示すように、先端部１２、突合部１３及び結合体１６を結合することにより、新たな結合体１７を作成する。この結果、独立した先端部１２及び突合部１３は消失する。つまり、先端部１２及び突合部１３の面積が閾値未満であったとしても、閾値未満の領域は消失する。なお、この閾値は、例えば第２のレチクルを用いた露光の際の光学条件に基づいて、解像不良が生じないように設定される。例えば、同一の半導体装置に用いられるコンタクトホールの３個分の面積である。また、結合体１７の作成に当たっては、十分な露光マージンを確保するために、Ｘ方向において結合体１７をゲートパターン１１から離間させ、結合体１７とゲートパターン１１との間に隙間を残すことが好ましい。

続いて、ステップＳ１５により得られた結合体を開口部とするレチクル（フォトマスク）のデータを作成する（ステップＳ１６）。例えば、図３Ｇに示すように、結合体１７を開口パターン１８とするレチクルのデータを作成する。

ステップＳ１３及びＳ１６の処理後に、ステップＳ５の検証を行う。

次に、上述のような方法により製造されたレチクルを用いて半導体装置を製造する方法について説明する。図４Ａ乃至図４Ｄは、半導体装置の製造方法を工程順に示す断面図である。

先ず、図４Ａに示すように、半導体基板５１の表面にＳＴＩ法により素子分離絶縁膜５２を形成する。次いで、ウェル５３を形成する。

その後、図４Ｂに示すように、ゲート絶縁膜５４及びゲート電極５５を形成する。ゲート絶縁膜５４及びゲート電極５５の形成の際に、上述のレチクルを用いる。ここで、ゲート絶縁膜５４及びゲート電極５５を形成する方法について説明する。図５Ａ乃至図５Ｇは、ゲート絶縁膜５４及びゲート電極５５を形成する方法を工程順に示す模式図である。なお、素子分離絶縁膜５２及びウェル５３は省略する。

先ず、図５Ａに示すように、半導体基板５１上に、熱酸化法等により絶縁膜１０２を形成し、その上に、多結晶シリコン膜等の導電膜１０３を形成する。次いで、導電膜１０３上にハードマスク１０４を形成し、その上に、反射防止膜１０５及びＡｒＦ露光用のポジ型フォトレジスト膜１０６を形成する。

その後、図３Ｄに示すデータに基づいて作成された第１のレチクル（フォトマスク）を用いたフォトレジスト膜１０６の露光を行い、更に、フォトレジスト膜１０６の現像を行う。この結果、図５Ｂに示すように、第１のレチクルのパターンがフォトレジスト膜１０６に形成される。

続いて、フォトレジスト膜１０６をマスクとして、反射防止膜１０５及びハードマスク１０４のエッチングを行う。次いで、フォトレジスト膜１０６及び反射防止膜１０５を除去する。この結果、図５Ｃに示すように、パターニング後のハードマスク１０４が導電膜１０３上に残存する。

その後、図５Ｄに示すように、ハードマスク１０４の周囲の凹凸を埋め込む埋込膜１０７を導電膜１０３上に形成し、その上に、反射防止膜１０８及びＡｒＦ露光用のポジ型フォトレジスト膜１０９を形成する。

続いて、図３Ｆに示すデータに基づいて作成された第２のレチクル（フォトマスク）を用いたフォトレジスト膜１０９の露光を行い、更に、フォトレジスト膜１０９の現像を行う。この結果、図５Ｅに示すように、第２のレチクルのパターンがフォトレジスト膜１０９に形成される。なお、フォトレジスト膜１０９の露光時の光学条件は、フォトレジスト膜１０９の露光時の光学条件から変更する必要はないが、変更してもよい。

次いで、フォトレジスト膜１０９をマスクとして、反射防止膜１０８及びハードマスク１０４のエッチングを行う。その後、フォトレジスト膜１０９及び反射防止膜１０８を除去する。この結果、図５Ｆに示すように、２回のパターニング後のハードマスク１０４が導電膜１０３上に残存する。

続いて、ハードマスク１０４をマスクとして、導電膜１０３及び絶縁膜１０２のエッチングを行うことにより、ゲート電極５５及びゲート絶縁膜５４を形成する。そして、ハードマスク１０４を除去する。

ゲート絶縁膜５４及びゲート電極５５の形成後には、図４Ｂに示すように、不純物拡散層５６及びサイドウォール絶縁膜５７を形成する。このようにして、電界効果トランジスタが形成される。

次いで、図４Ｃに示すように、この電界効果トランジスタを覆う層間絶縁膜５８を形成し、これに不純物拡散層５６まで達するコンタクトホール５９を形成する。その後、コンタクトホール５９内にコンタクトプラグ６０を形成する。

続いて、図４Ｄに示すように、コンタクトプラグ６０に接続される配線６１を層間絶縁膜５８上に形成する。

その後、上層の配線、プラグ及び層間絶縁膜等を形成し、半導体装置を完成させる。

このような方法によれば、第２のレチクルにおける開口パターン１８の面積が大きなものとなるため、露光マージンを確保して解像不良を防止することができる。特許文献１に記載の方法では、導電膜の分断（２回目の露光）に使用するレチクルに設けられる開口パターンが孤立したものとなると共に、その面積が小さくなるため、解像不良が生じやすい。これに対し、本実施形態によれば、上述のように、開口パターン１８の面積が大きくなるため、解像不良が防止されるのである。このため、微細化が進む一方で露光装置の解像度が十分でない場合でも、設計レイアウト情報に基づく加工を高精度で行うことができる。従って、第２のレチクルにおける開口パターン１８の幅を狭くすることにより、ゲート電極同士の間隔を短縮してＳＲＡＭ等のメモリセルの面積を縮小することができる。この場合、ＳＲＡＭ等の記録密度を向上させることができる。また、２回の露光間で光学条件を変更する必要がないため、従来の方法と比較して操作が簡素なものとなり、半導体装置のスループットが向上する。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態は、論理回路等の繰り返しパターンが少ない半導体装置の製造に好適である。第２の実施形態では、ステップＳ４の処理の内容が第１の実施形態と相違している。図６は、第２の実施形態におけるステップＳ４の処理を示すフローチャートである。ここでは、ステップＳ１において、図７Ａに示すように、任意の方向に延びる第１のゲートパターン２１、及びこの中間部と所定の間隔をあけて向かい合う第２のゲートパターン２１を含む設計レイアウト情報が取得されているとする。

先ず、ステップＳ１で取得した設計レイアウト情報から、対象物のパターンの接続部を検出する（ステップＳ２１）。この検出に際しては、対象物が配置される面内において、延びる方向が互いに交差する２つのパターンを検出し、例えば、図７Ｂに示すように、一方の端部と他方との距離が所定値以下である部分を接続部２３として決定する。

次いで、第１のレチクル（フォトマスク）のデータの作成のために、接続部２３及びこれを挟む対象物のパターンを結合する（ステップＳ２２）。例えば、図７Ｃに示すように、ゲートパターン２１及び接続部２３を結合することにより、結合体２４を作成する。

その後、ステップＳ２２により得られた結合体を遮光部とするレチクル（フォトマスク）のデータを作成する（ステップＳ２３）。例えば、図７Ｄに示すように、結合体２４を遮光パターン２５とするレチクルのデータを作成する。

また、ステップＳ２１の後には、第２のレチクル（フォトマスク）のデータの作成のために、接続部の面積の調整を行い、新たな接続部を作成する（ステップＳ２４）。この調整では、接続部の面積が予め定められている閾値以上となるように、対象物のパターンと重ならない範囲で接続部を拡大する。例えば、図７Ｅに示すように、接続部２３を一方のゲートパターン２１と平行に拡大することにより、新たな接続部２６を作成する。

その後、ステップＳ２４により得られた新たな接続部を開口部とするレチクル（フォトマスク）のデータを作成する（ステップＳ２５）。例えば、図７Ｇに示すように、接続部２６を開口パターン２８とするレチクルのデータを作成する。

ステップＳ２３及びＳ２５の処理後に、ステップＳ５の検証を行う。

他の構成は、第１の実施形態と同様である。

このような第２の実施形態によれば、論理回路等の比較的不規則なパターンを形成する場合であっても、設計レイアウト情報に準じた高精度の加工を行うことができる。

なお、第１の実施形態と第２の実施形態とを組み合わせてもよい。例えば、第２の実施形態における接続部同士を結合して所定の閾値以上の面積としてもよい。

また、レチクル（フォトマスク）の種類は限定されず、例えばハーフトーンレチクル、クロムレチクル及びレベンソン型レチクル等を用いることができる。

また、第１及び第２の実施形態において、第１のレチクルの使用と第２のレチクルの使用の順序を入れ替えてもよい。例えば、フォトレジスト膜１０９のマスクを用いたパターニングの後に、フォトレジスト膜１０６のマスクを用いたパターニングを行ってもよい。

なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記の印刷処理用のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
被加工膜上にマスク膜を形成する工程と、
前記マスク膜上に第１のフォトレジスト膜を形成する工程と、
第１のフォトマスクを用いて前記第１のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第１のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第１のフォトレジスト膜を除去する工程と、
前記マスク膜上に第２のフォトレジストを形成する工程と、
第２のフォトマスクを用いて前記第２のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第２のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第２のフォトレジスト膜を除去する工程と、
前記マスク膜を用いて前記被加工膜をパターニングする工程と、
を有し、
前記第１のフォトマスクとして、前記被加工膜の設計レイアウト情報において互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含むものを用い、
前記第２のフォトマスクとして、少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断する分断パターンを含むものを用い、
前記分断パターンの面積は、予め定められた閾値以上であることを特徴とする半導体装置の製造方法。

（付記２）
前記第１のフォトレジスト膜及び前記第２のフォトレジスト膜として、ポジ型フォトレジスト膜を用いることを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）
前記結合パターンは、遮光パターンであり、
前記分断パターンは、開口パターンであることを特徴とする付記２に記載の半導体装置の製造方法。

（付記４）
前記マスク膜として、ハードマスクを用いることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記５）
前記第２のフォトレジスト膜をパターニングする工程は、
前記第２のフォトマスクを用いて前記第２のフォトレジスト膜を露光する工程と、
前記第２のフォトレジスト膜を現像する工程と、
を有し、
前記閾値は、前記第２のフォトレジスト膜を露光する際の光学条件に基づいて定められていることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。

（付記６）
前記分断パターンは、複数の結合パターンをつないでいることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）
前記第１のフォトマスクにおいて結合されている前記残しパターンは、第１の方向に延びており、
前記分断パターンは、前記第１の方向に直交する第２の方向において前記残しパターンから離間していることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。

（付記８）
被加工膜の設計レイアウト情報にいて互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含む第１のフォトマスクのデータを作成する工程と、
少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断すると共に、その面積が予め定められた閾値以上である分断パターンを含む第２のフォトマスクのデータを作成する工程と、
を有することを特徴とするフォトマスクの設計方法。

（付記９）
前記第１のフォトマスク及び前記第２のフォトマスクは、ポジ型フォトレジスト膜の露光に用いられることを特徴とする付記８に記載のフォトマスクの設計方法。

（付記１０）
前記第１のフォトマスクのデータとして、少なくとも前記残しパターン及び前記結合パターンに相当する遮光パターンを含むものを作成し、
前記第２のフォトマスクのデータとして、前記分断パターンに相当する開口パターンを含むものを作成することを特徴とする付記９に記載のフォトマスクの設計方法。

（付記１１）
前記閾値は、前記第２のフォトマスクを用いた露光の際の光学条件に基づいて定められていることを特徴とする付記８乃至１０のいずれか１項に記載のフォトマスクの設計方法。

（付記１２）
前記分断パターンとして、複数の結合パターンをつなぐものを作成することを特徴とする付記８乃至１１のいずれか１項に記載のフォトマスクの設計方法。

（付記１３）
前記第１のフォトマスクにおいて結合されている前記残しパターンとして、第１の方向に延びるものを作成し、
前記分断パターンとして、前記第１の方向に直交する第２の方向において前記残しパターンから離間するものを作成することを特徴とする付記８乃至１２のいずれか１項に記載のフォトマスクの設計方法。

（付記１４）
前記第２のフォトマスクのデータを作成する工程において、前記結合パターンの面積が前記閾値未満である場合に、前記結合パターンにパターンを追加して前記分断パターンを作成することを特徴とする付記８乃至１３のいずれか１項に記載のフォトマスクの設計方法。

本発明の第１の実施形態に係る半導体装置の製造方法に使用するレチクルのデータの作成方法を作成する方法を示すフローチャートである。 第１の実施形態におけるステップＳ４の処理を示すフローチャートである。 第１の実施形態において用いる設計レイアウト情報を示す模式図である。 第１の実施形態におけるステップＳ１１の内容を示す模式図である。 第１の実施形態におけるステップＳ１２の内容を示す模式図である。 第１の実施形態におけるステップＳ１３の内容を示す模式図である。 第１の実施形態におけるステップＳ１４の内容を示す模式図である。 第１の実施形態におけるステップＳ１５の内容を示す模式図である。 第１の実施形態におけるステップＳ１６の内容を示す模式図である。 半導体装置の製造方法を示す断面図である。 図４Ａに引き続き、半導体装置の製造方法を示す断面図である。 図４Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図４Ｃに引き続き、半導体装置の製造方法を示す断面図である。 ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ａに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ｂに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ｃに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ｄに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ｅに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 図５Ｆに引き続き、ゲート絶縁膜及びゲート電極を形成する方法を示す模式図である。 第２の実施形態におけるステップＳ４の処理を示すフローチャートである。 第２の実施形態において用いる設計レイアウト情報を示す模式図である。 第２の実施形態におけるステップＳ２１の内容を示す模式図である。 第２の実施形態におけるステップＳ２２の内容を示す模式図である。 第２の実施形態におけるステップＳ２３の内容を示す模式図である。 第２の実施形態におけるステップＳ２４の内容を示す模式図である。 第２の実施形態におけるステップＳ２５の内容を示す模式図である。

符号の説明

１１：ゲートパターン
１２：先端部
１３：突合部
１４：結合体
１５：遮光パターン
１６：結合体
１７：結合体
１８：開口パターン
２１：ゲートパターン
２３：接続部
２４：結合体
２５：遮光パターン
２６：接続部
２８：開口パターン

Claims (10)

1. 被加工膜上にマスク膜を形成する工程と、
   前記マスク膜上に第１のフォトレジスト膜を形成する工程と、
   第１のフォトマスクを用いて前記第１のフォトレジスト膜をパターニングする工程と、
   パターニング後の前記第１のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
   前記第１のフォトレジスト膜を除去する工程と、
   前記マスク膜上に第２のフォトレジストを形成する工程と、
   第２のフォトマスクを用いて前記第２のフォトレジスト膜をパターニングする工程と、
   パターニング後の前記第２のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
   前記第２のフォトレジスト膜を除去する工程と、
   前記マスク膜を用いて前記被加工膜をパターニングする工程と、
   を有し、
   前記第１のフォトマスクとして、前記被加工膜の設計レイアウト情報において互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含むものを用い、
   前記第２のフォトマスクとして、少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断する分断パターンを含むものを用い、
   前記分断パターンの面積は、予め定められた閾値以上であることを特徴とする半導体装置の製造方法。
2. 前記第１のフォトレジスト膜及び前記第２のフォトレジスト膜として、ポジ型フォトレジスト膜を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記結合パターンは、遮光パターンであり、
   前記分断パターンは、開口パターンであることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第２のフォトレジスト膜をパターニングする工程は、
   前記第２のフォトマスクを用いて前記第２のフォトレジスト膜を露光する工程と、
   前記第２のフォトレジスト膜を現像する工程と、
   を有し、
   前記閾値は、前記第２のフォトレジスト膜を露光する際の光学条件に基づいて定められていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記分断パターンは、複数の結合パターンをつないでいることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 前記第１のフォトマスクにおいて結合されている前記残しパターンは、第１の方向に延びており、
   前記分断パターンは、前記第１の方向に直交する第２の方向において前記残しパターンから離間していることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 被加工膜の設計レイアウト情報にいて互いに分離している少なくとも２つの残しパターンを結合させる結合パターンを含む第１のフォトマスクのデータを作成する工程と、
   少なくとも前記結合パターンと重複し、前記第１のフォトマスクにおいて結合されている前記残しパターンを分断すると共に、その面積が予め定められた閾値以上である分断パターンを含む第２のフォトマスクのデータを作成する工程と、
   を有することを特徴とするフォトマスクの設計方法。
8. 前記第１のフォトマスク及び前記第２のフォトマスクは、ポジ型フォトレジスト膜の露光に用いられることを特徴とする請求項７に記載のフォトマスクの設計方法。
9. 前記第１のフォトマスクのデータとして、少なくとも前記残しパターン及び前記結合パターンに相当する遮光パターンを含むものを作成し、
   前記第２のフォトマスクのデータとして、前記分断パターンに相当する開口パターンを含むものを作成することを特徴とする請求項８に記載のフォトマスクの設計方法。
10. 前記第２のフォトマスクのデータを作成する工程において、前記結合パターンの面積が前記閾値未満である場合に、前記結合パターンにパターンを追加して前記分断パターンを作成することを特徴とする請求項７乃至９のいずれか１項に記載のフォトマスクの設計方法。

Images