JP5233219B2 - 半導体装置の製造方法及びフォトマスクの設計方法 - Google Patents
半導体装置の製造方法及びフォトマスクの設計方法 Download PDFInfo
- Publication number
- JP5233219B2 JP5233219B2 JP2007244266A JP2007244266A JP5233219B2 JP 5233219 B2 JP5233219 B2 JP 5233219B2 JP 2007244266 A JP2007244266 A JP 2007244266A JP 2007244266 A JP2007244266 A JP 2007244266A JP 5233219 B2 JP5233219 B2 JP 5233219B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- film
- photoresist film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
先ず、本発明の第1の実施形態について説明する。第1の実施形態は、SRAM(Static Random Access Memory)セルのゲート電極等の繰り返しパターンが多い半導体装置の製造に好適である。図1は、本発明の第1の実施形態に係る半導体装置の製造方法に使用するレチクルのデータの作成方法を作成する方法を示すフローチャートである。
次に、参考例について説明する。参考例は、論理回路等の繰り返しパターンが少ない半導体装置の製造に好適である参考例では、ステップS4の処理の内容が第1の実施形態と相違している。図6は、参考例におけるステップS4の処理を示すフローチャートである。ここでは、ステップS1において、図7Aに示すように、任意の方向に延びる第1のゲートパターン21、及びこの中間部と所定の間隔をあけて向かい合う第2のゲートパターン21を含む設計レイアウト情報が取得されているとする。
被加工膜上にマスク膜を形成する工程と、
前記マスク膜上に第1のフォトレジスト膜を形成する工程と、
第1のフォトマスクを用いて前記第1のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第1のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第1のフォトレジスト膜を除去する工程と、
前記マスク膜上に第2のフォトレジストを形成する工程と、
第2のフォトマスクを用いて前記第2のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第2のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第2のフォトレジスト膜を除去する工程と、
前記マスク膜を用いて前記被加工膜をパターニングする工程と、
を有し、
前記第1のフォトマスクとして、前記被加工膜の設計レイアウト情報において互いに分離している少なくとも2つの残しパターンを結合させる結合パターンを含むものを用い、
前記第2のフォトマスクとして、少なくとも前記結合パターンと重複し、前記第1のフォトマスクにおいて結合されている前記残しパターンを分断する分断パターンを含むものを用い、
前記分断パターンの面積は、予め定められた閾値以上であることを特徴とする半導体装置の製造方法。
前記第1のフォトレジスト膜及び前記第2のフォトレジスト膜として、ポジ型フォトレジスト膜を用いることを特徴とする付記1に記載の半導体装置の製造方法。
前記結合パターンは、遮光パターンであり、
前記分断パターンは、開口パターンであることを特徴とする付記2に記載の半導体装置の製造方法。
前記マスク膜として、ハードマスクを用いることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置の製造方法。
前記第2のフォトレジスト膜をパターニングする工程は、
前記第2のフォトマスクを用いて前記第2のフォトレジスト膜を露光する工程と、
前記第2のフォトレジスト膜を現像する工程と、
を有し、
前記閾値は、前記第2のフォトレジスト膜を露光する際の光学条件に基づいて定められていることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
前記分断パターンは、複数の結合パターンをつないでいることを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
前記第1のフォトマスクにおいて結合されている前記残しパターンは、第1の方向に延びており、
前記分断パターンは、前記第1の方向に直交する第2の方向において前記残しパターンから離間していることを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
被加工膜の設計レイアウト情報にいて互いに分離している少なくとも2つの残しパターンを結合させる結合パターンを含む第1のフォトマスクのデータを作成する工程と、
少なくとも前記結合パターンと重複し、前記第1のフォトマスクにおいて結合されている前記残しパターンを分断すると共に、その面積が予め定められた閾値以上である分断パターンを含む第2のフォトマスクのデータを作成する工程と、
を有することを特徴とするフォトマスクの設計方法。
前記第1のフォトマスク及び前記第2のフォトマスクは、ポジ型フォトレジスト膜の露光に用いられることを特徴とする付記8に記載のフォトマスクの設計方法。
前記第1のフォトマスクのデータとして、少なくとも前記残しパターン及び前記結合パターンに相当する遮光パターンを含むものを作成し、
前記第2のフォトマスクのデータとして、前記分断パターンに相当する開口パターンを含むものを作成することを特徴とする付記9に記載のフォトマスクの設計方法。
前記閾値は、前記第2のフォトマスクを用いた露光の際の光学条件に基づいて定められていることを特徴とする付記8乃至10のいずれか1項に記載のフォトマスクの設計方法。
前記分断パターンとして、複数の結合パターンをつなぐものを作成することを特徴とする付記8乃至11のいずれか1項に記載のフォトマスクの設計方法。
前記第1のフォトマスクにおいて結合されている前記残しパターンとして、第1の方向に延びるものを作成し、
前記分断パターンとして、前記第1の方向に直交する第2の方向において前記残しパターンから離間するものを作成することを特徴とする付記8乃至12のいずれか1項に記載のフォトマスクの設計方法。
前記第2のフォトマスクのデータを作成する工程において、前記結合パターンの面積が前記閾値未満である場合に、前記結合パターンにパターンを追加して前記分断パターンを作成することを特徴とする付記8乃至13のいずれか1項に記載のフォトマスクの設計方法。
12:先端部
13:突合部
14:結合体
15:遮光パターン
16:結合体
17:結合体
18:開口パターン
21:ゲートパターン
23:接続部
24:結合体
25:遮光パターン
26:接続部
28:開口パターン
Claims (10)
- 被加工膜上にマスク膜を形成する工程と、
前記マスク膜上に第1のフォトレジスト膜を形成する工程と、
第1のフォトマスクを用いて前記第1のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第1のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第1のフォトレジスト膜を除去する工程と、
前記マスク膜上に第2のフォトレジストを形成する工程と、
第2のフォトマスクを用いて前記第2のフォトレジスト膜をパターニングする工程と、
パターニング後の前記第2のフォトレジスト膜をマスクとして前記マスク膜をパターニングする工程と、
前記第2のフォトレジスト膜を除去する工程と、
前記マスク膜を用いて前記被加工膜をパターニングする工程と、
を有し、
前記第1のフォトマスクとして、前記被加工膜の設計レイアウト情報において互いに分離している少なくとも2つの残しパターンを結合させる結合パターンを複数箇所に含むものを用い、
前記第2のフォトマスクとして、
それぞれが、複数箇所の前記結合パターンと重複し、前記第1のフォトマスクにおいて結合されている前記残しパターンを分断する複数の第1の部分と、
前記複数の第1の部分同士をつなぐ第2の部分と、
を有する分断パターンを含むものを用い、
前記分断パターンの面積は、予め定められた閾値以上であることを特徴とする半導体装置の製造方法。 - 前記第1のフォトレジスト膜及び前記第2のフォトレジスト膜として、ポジ型フォトレジスト膜を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記結合パターンは、遮光パターンであり、
前記分断パターンは、開口パターンであることを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第2のフォトレジスト膜をパターニングする工程は、
前記第2のフォトマスクを用いて前記第2のフォトレジスト膜を露光する工程と、
前記第2のフォトレジスト膜を現像する工程と、
を有し、
前記閾値は、前記第2のフォトレジスト膜を露光する際の光学条件に基づいて定められていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 前記第1のフォトマスクにおいて結合されている前記残しパターンは、第1の方向に延びており、
前記分断パターンは、前記第1の方向に直交する第2の方向において前記残しパターンから離間していることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。 - 前記分断パターンは、前記2つの残しパターンを個別に囲う部分を含むことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 被加工膜の設計レイアウト情報にいて互いに分離している少なくとも2つの残しパターンを結合させる結合パターンを複数箇所に含む第1のフォトマスクのデータを作成する工程と、
それぞれが、複数箇所の前記結合パターンと重複し、前記第1のフォトマスクにおいて結合されている前記残しパターンを分断する複数の第1の部分と、
前記複数の第1の部分同士をつなぐ第2の部分と、
を有し、その面積が予め定められた閾値以上である分断パターンを含む第2のフォトマスクのデータを作成する工程と、
を有することを特徴とするフォトマスクの設計方法。 - 前記第1のフォトマスク及び前記第2のフォトマスクは、ポジ型フォトレジスト膜の露光に用いられることを特徴とする請求項7に記載のフォトマスクの設計方法。
- 前記第1のフォトマスクのデータとして、少なくとも前記残しパターン及び前記結合パターンに相当する遮光パターンを含むものを作成し、
前記第2のフォトマスクのデータとして、前記分断パターンに相当する開口パターンを含むものを作成することを特徴とする請求項8に記載のフォトマスクの設計方法。 - 前記第2のフォトマスクのデータを作成する工程において、前記結合パターンの面積が前記閾値未満である場合に、前記結合パターンにパターンを追加して前記分断パターンを作成することを特徴とする請求項7乃至9のいずれか1項に記載のフォトマスクの設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244266A JP5233219B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体装置の製造方法及びフォトマスクの設計方法 |
US12/212,052 US7723230B2 (en) | 2007-09-20 | 2008-09-17 | Method for manufacturing semiconductor device and method for designing photomask pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244266A JP5233219B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体装置の製造方法及びフォトマスクの設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076677A JP2009076677A (ja) | 2009-04-09 |
JP5233219B2 true JP5233219B2 (ja) | 2013-07-10 |
Family
ID=40472139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007244266A Expired - Fee Related JP5233219B2 (ja) | 2007-09-20 | 2007-09-20 | 半導体装置の製造方法及びフォトマスクの設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7723230B2 (ja) |
JP (1) | JP5233219B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5607308B2 (ja) * | 2009-01-09 | 2014-10-15 | キヤノン株式会社 | 原版データ生成プログラムおよび方法 |
JP5607348B2 (ja) * | 2009-01-19 | 2014-10-15 | キヤノン株式会社 | 原版データを生成する方法およびプログラム、ならびに、原版製作方法 |
US8563410B2 (en) * | 2009-11-25 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | End-cut first approach for critical dimension control |
CN102478760B (zh) * | 2010-11-24 | 2013-10-23 | 上海华虹Nec电子有限公司 | 跨越形貌的光学临近效应修正方法 |
US8386977B2 (en) | 2011-05-23 | 2013-02-26 | International Business Machines Corporation | Circuit design checking for three dimensional chip technology |
US8850369B2 (en) * | 2012-04-20 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal cut process flow |
JP6085803B2 (ja) * | 2013-02-19 | 2017-03-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN107578987A (zh) * | 2017-08-16 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极双重曝光图案化方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001063653A1 (fr) * | 2000-02-25 | 2001-08-30 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteurs et procede de production, et procede de production de masques |
KR100669862B1 (ko) * | 2000-11-13 | 2007-01-17 | 삼성전자주식회사 | 반도체 장치의 미세패턴 형성방법 |
JP2002182363A (ja) * | 2000-12-12 | 2002-06-26 | Matsushita Electric Ind Co Ltd | マスク及びパターン形成方法 |
JP2003151875A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | パターンの形成方法および装置の製造方法 |
JP3695430B2 (ja) * | 2002-08-01 | 2005-09-14 | 日本電気株式会社 | 格子パターンの露光方法および露光装置 |
JP4171270B2 (ja) * | 2002-09-12 | 2008-10-22 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4167664B2 (ja) * | 2004-02-23 | 2008-10-15 | 株式会社東芝 | レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法 |
JP4643302B2 (ja) * | 2005-02-23 | 2011-03-02 | 株式会社東芝 | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 |
JP2006319369A (ja) * | 2006-07-28 | 2006-11-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
-
2007
- 2007-09-20 JP JP2007244266A patent/JP5233219B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-17 US US12/212,052 patent/US7723230B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7723230B2 (en) | 2010-05-25 |
US20090081882A1 (en) | 2009-03-26 |
JP2009076677A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233219B2 (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
JP5380703B2 (ja) | マスクの製造方法および半導体装置の製造方法 | |
US8409786B2 (en) | Pattern forming method and method for manufacturing semiconductor device | |
US9651855B2 (en) | Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography | |
US6969580B2 (en) | Method of manufacturing semiconductor device | |
JP4340319B2 (ja) | 露光用マスク及びパターン転写方法 | |
US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
US8008210B2 (en) | Exposure mask with double patterning technology and method for fabricating semiconductor device using the same | |
JP4479486B2 (ja) | マスクパターンの補正方法 | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
JP2008091824A (ja) | 半導体装置の製造方法 | |
US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
US8703608B2 (en) | Control of local environment for polysilicon conductors in integrated circuits | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
JP5169575B2 (ja) | フォトマスクパターンの作成方法 | |
US7829246B2 (en) | Method of forming pattern | |
TWI573249B (zh) | 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件 | |
JP2007264475A (ja) | フォトマスクの作製方法及び半導体装置の製造方法 | |
KR100854453B1 (ko) | 게이트 공정 마진 개선을 위한 레이아웃 및 이를 이용한 게이트 패턴 형성 방법 | |
KR20110079956A (ko) | 콘택홀 형성 방법 | |
US7425389B2 (en) | Line photo masks and methods of forming semiconductor devices using the same | |
JP2008091825A (ja) | 半導体装置の製造方法 | |
JP2002006477A (ja) | フォトマスクのパターン形状補正方法および補正されたフォトマスク | |
US7615318B2 (en) | Printing of design features using alternating PSM technology with double mask exposure strategy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |