JP2007264475A - フォトマスクの作製方法及び半導体装置の製造方法 - Google Patents
フォトマスクの作製方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007264475A JP2007264475A JP2006092045A JP2006092045A JP2007264475A JP 2007264475 A JP2007264475 A JP 2007264475A JP 2006092045 A JP2006092045 A JP 2006092045A JP 2006092045 A JP2006092045 A JP 2006092045A JP 2007264475 A JP2007264475 A JP 2007264475A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- assist
- shifter
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Abstract
【課題】パターン線幅の均一性を向上させる。
【解決手段】二重露光プロセスで用いる第1のフォトマスクに、ゲート電極パターン、ゲート配線パターンを形成し(ステップS1)、第2のフォトマスクにシフタパターンを配置する(ステップS2)。次いで、第1のフォトマスクのゲート電極パターン側部にアシストパターンを配置し(ステップS3)、ゲート配線パターン側部にアシストパターンを配置する(ステップS4)。そして、アシストパターンの包含パターンを第2のフォトマスクに配置する(ステップS5)。上記第1及び第2のフォトマスクを用いた二重露光プロセスによりゲート電極パターン及びゲート配線パターンを露光する際の焦点深度を向上させ、ゲート電極パターン線幅及びゲート配線パターン線幅の均一性を共に向上させることができる。
【選択図】図1
【解決手段】二重露光プロセスで用いる第1のフォトマスクに、ゲート電極パターン、ゲート配線パターンを形成し(ステップS1)、第2のフォトマスクにシフタパターンを配置する(ステップS2)。次いで、第1のフォトマスクのゲート電極パターン側部にアシストパターンを配置し(ステップS3)、ゲート配線パターン側部にアシストパターンを配置する(ステップS4)。そして、アシストパターンの包含パターンを第2のフォトマスクに配置する(ステップS5)。上記第1及び第2のフォトマスクを用いた二重露光プロセスによりゲート電極パターン及びゲート配線パターンを露光する際の焦点深度を向上させ、ゲート電極パターン線幅及びゲート配線パターン線幅の均一性を共に向上させることができる。
【選択図】図1
Description
本発明はフォトマスクの作製方法及び半導体装置の製造方法に関し、特に、二重露光プロセスに用いるフォトマスクの作製方法及びそのようなフォトマスクを用いた半導体装置の製造方法に関する。
近年のデバイスの微細化に伴い、微細パターン又は微細ピッチの形成のため二重露光プロセスが導入されている。この中で、注目されている技術にフェーズエッジ技術がある。フェーズエッジ技術は、主にゲート電極パターン形成で用いられ、微細パターンを形成する場合は、バイナリマスク/ハーフトーン位相シフタマスクが用いられ、さらに微細なパターンを形成する場合は、レベンソン位相シフタマスクが用いられる。
レベンソン位相シフタマスクを用いて、ゲート電極パターンを形成する際には、ゲート電極パターンの両側に0/π(180°)相のシフタ(シフタパターン)を配置する。シフタパターンは、隣接する開口パターンの位相が互いにπ反転するので、ゲート電極パターンとシフタパターン領域のコントラストが向上する。その結果、レベンソン位相シフタマスクを用いた露光では、充分な焦点深度を得ることができ、100nmノード以下のパターンを安定して形成することができる(例えば、特許文献1、2参照)。
ところで、二重露光プロセスでは、バイナリマスク/ハーフトーン位相シフタマスクを用いて露光をする場合、バイナリマスク/ハーフトーン位相シフタマスクは、解像限界付近でパターン形成を行うため、焦点深度を充分に確保できない。その結果、バイナリマスク/ハーフトーン位相シフタマスクを用いて、ゲート電極パターン形成すると、露光をする際のフォーカス値のずれにより、ゲート電極パターン線幅の均一性が確保できないという問題が生じる。
この問題に対し、フェーズエッジ技術とアシストパターン(スキャッタリングバー)を組み合わせた露光プロセスが提案されている(特願2004−568745)。
この露光プロセスでは、第1のフォトマスクに、ゲート電極パターン及びゲート配線パターンを配置し、ゲート電極パターン側部には、解像限界以上のアシストパターンを配置する。また、ゲート配線パターンの側部には、解像限界以下のアシストパターンを配置する。
この露光プロセスでは、第1のフォトマスクに、ゲート電極パターン及びゲート配線パターンを配置し、ゲート電極パターン側部には、解像限界以上のアシストパターンを配置する。また、ゲート配線パターンの側部には、解像限界以下のアシストパターンを配置する。
一方、第2のフォトマスクに、ゲート電極パターン用のシフタパターンを配置し、且つシフタパターンがゲート電極側部にあるアシストパターンを包含するように配置する。
これらの2枚のフォトマスクを用いて二重露光を行うと、第1のフォトマスクを用いた露光により、微細ゲート電極パターン及びゲート配線パターンが形成され、その側部にはアシストパターンが形成される。続いて、第2のフォトマスクを用いた露光により、ゲート電極パターンがさらに微細になり、ゲート電極パターン側部に形成したアシストパターンは、シフタパターンにより除去される。
これらの2枚のフォトマスクを用いて二重露光を行うと、第1のフォトマスクを用いた露光により、微細ゲート電極パターン及びゲート配線パターンが形成され、その側部にはアシストパターンが形成される。続いて、第2のフォトマスクを用いた露光により、ゲート電極パターンがさらに微細になり、ゲート電極パターン側部に形成したアシストパターンは、シフタパターンにより除去される。
このようなプロセスによれば、第1のフォトマスクのゲート電極パターン側部に、解像限界以上のアシストパターンが配置されているので、ゲート電極パターンを露光する際の焦点深度が向上し、ゲート電極パターン線幅の均一性が向上する。また転写されたアシストパターンについては、第2のフォトマスクのシフタパターンにより一律に除去されるので、アシストパターンが残存することはない。
ここで、ゲート電極パターン側部に、アシストパターンを配置させた場合のアシストパターン線幅と焦点深度の関係について説明する。図27はアシストパターン線幅と焦点深度の関係を示した図である。図27からアシストパターン線幅が大きくなるほど、焦点深度が向上するのが判る。上記の露光プロセスで、解像限界以上のアシストパターンをゲート電極パターン側部に配置させる理由はこのためである。
米国特許第5573890号明細書
米国特許第5858580号明細書
しかしながら、上述した露光プロセスでは、ゲート電極パターン及びゲート配線パターンを露光する際、ゲート配線パターンについては、デフォーカスさせるときの焦点深度が小さいために、露光後のゲート配線パターン線幅にばらつきが生じ、線幅が極細くなったゲート配線が高抵抗になるという問題が生じている。この場合、良質なデバイス特性が充分に得られない。
本発明はこのような点に鑑みてなされたものであり、微細なパターンを均一性よく安定して形成することのできるフォトマスクの作製方法を提供することを目的とする。また本発明は均一性のよい微細なパターンを有する半導体装置の製造方法を提供することを目的とする。
本発明では、上記課題を解決するために、第1のパターン及び第2のパターンを有する第1のフォトマスクを形成する工程と、前記第1のパターンの両側に、それぞれ一部を前記第1のパターンに重複させて形成されたシフタパターンを有する第2のフォトマスクを形成する工程と、前記第1のフォトマスクに、前記シフタパターンに対応する前記第1のフォトマスクの領域に第1のアシストパターンを付加すると共に前記第2のパターンの側部に第2のアシストパターンを付加する工程と、前記第2のフォトマスクに、前記第1のアシストパターン及び前記第2のアシストパターンをそれぞれ包含する領域に対応して第3のパターンを付加する工程と、を有することを特徴とするフォトマスクの作製方法が提供される。
このようなフォトマスクの作製方法によれば、第1のフォトマスクに、第1のパターン、第2のパターン、第1のアシストパターン及び第2のアシストパターンが形成され、第2のフォトマスクに、シフタパターン及び第3のパターンが形成される。第1のフォトマスクの第1のアシストパターン並びに第2のアシストパターン、及び第2のフォトマスクのシフタパターンによって、第1のパターン及び第2のパターンの均一化・微細化が図られる。転写される第1のアシストパターン及び第2のアシストパターンは、それらを包含するように形成された第2のフォトマスクの第3のパターンによって除去される。
また、本発明では、上記課題を解決するために、レジストに、第1のパターン及び第2のパターンを転写すると共に、前記第1のパターン及び前記第2のパターンのそれぞれの側部に第1のアシストパターン及び第2のアシストパターンを転写する工程と、転写された前記第1のパターンの両側にそれぞれ一部を前記第1のパターンに重複させてシフタパターンを転写し前記第1のアシストパターンを除去すると共に、前記第2のアシストパターンの転写領域を包含する第3のパターンを転写し前記第2のアシストパターンを除去する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、第1のパターン、第2のパターン、第1のアシストパターン及び第2のアシストパターンが転写された後に、シフタパターン及び第3のパターンが転写される。第1のアシストパターン、第2のアシストパターン及びシフタパターンが転写されることによって、均一性がよく微細な第1のパターン及び第2のパターンが形成される。転写された第1のアシストパターン及び第2のアシストパターンは、それらを包含するように形成された第3のパターンが上から転写されることによって除去される。
本発明では、第1のフォトマスクに、第1のパターン並びに第2のパターン、及びそれらの側部に第1のアシストパターン並びに第2のアシストパターンを形成し、第2のフォトマスクに、シフタパターン及び第3のパターンを形成するようにした。これにより、第1のフォトマスクと第2のフォトマスクで順に露光を行ったときに、第1のアシストパターン、第2のアシストパターン及びシフタパターンによって、第1のパターン及び第2のパターンの均一化・微細化を図ることができる。転写された第1のフォトマスクの第1のアシストパターンと第2のアシストパターンは、それらの転写領域を包含する第2のフォトマスクの第3のパターンにより除去することができる。
また、このような露光プロセスにより、均一性の良い微細なパターンを有する半導体装置が実現可能になる。
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
最初に、二重露光プロセスで用いるフォトマスクの構成について説明する。このプロセスでは、第1のフォトマスクと、第2のフォトマスクの2枚のフォトマスクを用いる。
最初に、二重露光プロセスで用いるフォトマスクの構成について説明する。このプロセスでは、第1のフォトマスクと、第2のフォトマスクの2枚のフォトマスクを用いる。
図2は第1のフォトマスクの要部平面模式図の一例である。第1のフォトマスク1内には、第1のパターンとしてのゲート電極パターン2と、第2のパターンとしてのゲート配線パターン3が配置されている。また、ゲート電極パターン2側部には、第1のアシストパターン4a、4bが配置され、ゲート配線パターン3側部には、第2のアシストパターン5a、5bが配置されている。
図3は第2のフォトマスクの要部平面模式図の一例である。第2のフォトマスク6内には、シフタパターン7a、7bが配置されている。図3に示す「0」と「π」は光振動の位相を表し、例えば、シフタパターン7aが「0」相で、シフタパターン7bが「π」相である。また図2に示す第1、第2のアシストパターン4a、4b、5a、5bを包含する包含パターン8a、8b、8c、8dを第3のパターンとして配置している。
次に、フォトマスクデータ作製工程と、このフォトマスクを用いた露光工程について説明する。
図1はフォトマスクデータ作製工程フローの一例である。
図1はフォトマスクデータ作製工程フローの一例である。
最初に、第1のフォトマスクにゲート電極パターンと、ゲート配線パターンを形成する(ステップS1)。
次に、第1のフォトマスクのゲート電極パターンの位置に基づいて、シフタパターンの位置を設定し、このシフタパターンを第2のフォトマスクの所定の位置に配置させる(ステップS2)。
次に、第1のフォトマスクのゲート電極パターンの位置に基づいて、シフタパターンの位置を設定し、このシフタパターンを第2のフォトマスクの所定の位置に配置させる(ステップS2)。
次いで、第2のフォトマスクに形成したシフタパターン内に、第1のアシストパターンを生成させ、ゲート電極側部に第1のアシストパターンを配置する。この第1のアシストパターンは第1のフォトマスクに配置させる(ステップS3)。
次いで、第1のフォトマスクのゲート配線パターンから第2のアシストパターンを生成させ、ゲート配線側部に第2のアシストパターンを配置する。この第2のアシストパターンは第1のフォトマスクに配置させる(ステップS4)。
そして、第1のフォトマスクに生成させたゲート電極及びゲート配線側部のアシストパターンを包含するパターンを生成させ(以降、包含パターンと記す。)、この包含パターンを第2のフォトマスクに配置させる(ステップS5)。
このようなフローによれば、第1のフォトマスクには、ゲート電極パターン及びゲート配線パターンと、ゲート電極パターン及びゲート配線パターンの側部にアシストパターンが配置される。また、第2のフォトマスクには、シフタパターンと包含パターンが配置される。
図4は二重露光のフローの一例である。
第1のフォトマスクと第2のフォトマスクを用いた、レジストの二重露光プロセスでは、基板上にレジストを塗布した後(ステップS10)に、第1のフォトマスクにより、ゲート電極パターン及びゲート配線パターンが転写され、ゲート電極パターン及びゲート配線パターンの側部にアシストパターンが転写される。(ステップS11)。
第1のフォトマスクと第2のフォトマスクを用いた、レジストの二重露光プロセスでは、基板上にレジストを塗布した後(ステップS10)に、第1のフォトマスクにより、ゲート電極パターン及びゲート配線パターンが転写され、ゲート電極パターン及びゲート配線パターンの側部にアシストパターンが転写される。(ステップS11)。
次に、第2のフォトマスクにより、ゲート電極パターンがさらに微細になり、転写されたアシストパターンは除去される。(ステップS12)。
このように2枚のフォトマスクを用いて、レジストに二重露光を行うと、第1のフォトマスクによる露光で、ゲート電極パターン及びゲート配線パターンが転写され、その側部にアシストパターンが転写される。第1のフォトマスクには、解像限界以上のアシストパターンがゲート電極パターン及びゲート配線パターンの側部に配置されているので、ゲート電極パターン及びゲート配線パターンを露光する際の焦点深度が共に向上し、露光後のゲート電極パターン線幅及びゲート配線パターン線幅の均一性が向上する。
このように2枚のフォトマスクを用いて、レジストに二重露光を行うと、第1のフォトマスクによる露光で、ゲート電極パターン及びゲート配線パターンが転写され、その側部にアシストパターンが転写される。第1のフォトマスクには、解像限界以上のアシストパターンがゲート電極パターン及びゲート配線パターンの側部に配置されているので、ゲート電極パターン及びゲート配線パターンを露光する際の焦点深度が共に向上し、露光後のゲート電極パターン線幅及びゲート配線パターン線幅の均一性が向上する。
また、第2のフォトマスクによる露光で、ゲート電極領域に配置したシフタパターンにより、ゲート電極パターン線幅はさらに微細になる。このときゲート電極パターン及びゲート配線パターン側部に転写したアシストパターンは、第2のフォトマスクの包含パターンにより除去される。
次に、フォトマスク作製工程の基本原理を、図面を用いて説明する。
図5から図12は、フォトマスク作製工程の要部平面模式図の一例である。
図5はゲート電極・ゲート配線パターンデータ作製工程の要部平面模式図である。
図5から図12は、フォトマスク作製工程の要部平面模式図の一例である。
図5はゲート電極・ゲート配線パターンデータ作製工程の要部平面模式図である。
図5に示すように、フォトマスク領域10内に、素子領域20上に形成するゲート電極パターン30を配置する。また、ゲート配線パターン40を配置する。ゲート電極パターン30及びゲート配線パターン40は、第1のフォトマスクのパターンになる。
図6はシフタパターンデータ作製工程の要部平面模式図である。
ゲート電極パターン30上にシフタパターン50、51を生成させる。図6に示す「0」と「π」は光振動の位相を表し、シフタパターン50が「0」相で、シフタパターン51が「π」相である。そして、シフタパターン50、51は、第2のフォトマスクのパターンになる。
ゲート電極パターン30上にシフタパターン50、51を生成させる。図6に示す「0」と「π」は光振動の位相を表し、シフタパターン50が「0」相で、シフタパターン51が「π」相である。そして、シフタパターン50、51は、第2のフォトマスクのパターンになる。
図7はアシストパターンデータ作製工程の要部平面模式図である。
ゲート電極パターン30の側部にアシストパターン60、61、ゲート配線パターン40の側部にアシストパターン70、71を配置する。アシストパターン60、61については、図6で生成させたシフタパターン50、51領域に配置する。そして、アシストパターン60、61、70、71は、第1のフォトマスクのパターンになる。
ゲート電極パターン30の側部にアシストパターン60、61、ゲート配線パターン40の側部にアシストパターン70、71を配置する。アシストパターン60、61については、図6で生成させたシフタパターン50、51領域に配置する。そして、アシストパターン60、61、70、71は、第1のフォトマスクのパターンになる。
ここで、ゲート電極パターン30とそれぞれのアシストパターン60、61、及びゲート配線パターン40とそれぞれのアシストパターン70、71の間隔は、同一の距離で配置する。ゲート電極パターン30及びゲート配線パターン40を露光する際の焦点深度を共に向上させるためである。
図8は包含パターンデータ作製工程の要部平面模式図である。
図7で生成したアシストパターン60、61、70、71を、露光プロセスにおいて一律に除去することのできるパターン、即ちアシストパターン60、61、70、71を包含する包含パターン80、81、82、83を生成させる。そして、包含パターン80、81、82、83は、第2のフォトマスクのパターンになる。
図7で生成したアシストパターン60、61、70、71を、露光プロセスにおいて一律に除去することのできるパターン、即ちアシストパターン60、61、70、71を包含する包含パターン80、81、82、83を生成させる。そして、包含パターン80、81、82、83は、第2のフォトマスクのパターンになる。
尚、図8では、一例として、包含パターン82は、シフタパターン50領域に配置され、包含パターン83は、シフタパターン51領域に配置されている。包含パターン82、83を、それぞれのシフタパターン50、51領域に配置しない場合は、包含パターン82とシフタパターン50、及び包含パターン83とシフタパターン51に間隔を設けて、配置する。その理由を以下に説明する。
仮に、シフタパターン50と包含パターン82、シフタパターン51と包含パターン83が分離せず、連続的に配置されている場合、シフタパターン50と包含パターン82、シフタパターン51と包含パターン83には、互いに重複する部分を生じる。
この場合、例えば、シフタパターン50を透過する露光光と、包含パターン82を透過する露光光の位相が逆位相の場合には、重複部分に、クロムレス型位相シフタマスクが形成される。従って、このような第2のフォトマスクにより露光をする際、重複部分で露光光が遮断され、この部分に転写されたアシストパターンを除去できない。このため、シフタパターン50と包含パターン82、及びシフタパターン51と包含パターン83の間隔を設けて配置する場合は、所定の距離で分離し、配置させる。
その後、パターン線幅の補正処理を行う。そして、パターンの描画がされ、第1のフォトマスク及び第2のフォトマスクが作製される。
尚、第2のフォトマスクを作製する際には、1次描画データと2次描画データが必要になる。第2のフォトマスクには、シフタパターンを配置するので、露光光の透過領域を形成する1次描画の他、シフタのみを形成する2次描画が必要になるからである。
尚、第2のフォトマスクを作製する際には、1次描画データと2次描画データが必要になる。第2のフォトマスクには、シフタパターンを配置するので、露光光の透過領域を形成する1次描画の他、シフタのみを形成する2次描画が必要になるからである。
図9は1次描画データの要部平面模式図である。包含パターン80、81とシフタパターン50、51が1次描画データとなる。1次描画では、露光光の透過領域を作製するだけなので、包含パターンデータは、全て同位相のデータとして描画される。
尚、図8に示す包含パターン82、83は、シフタパターン50、51領域に配置するので、この図では省略されている。
図10は2次描画データの要部平面模式図である。2次描画データは、シフタのみを形成するデータなので、例えば、シフタパターン51(位相π側)のデータのみが描画される。
図10は2次描画データの要部平面模式図である。2次描画データは、シフタのみを形成するデータなので、例えば、シフタパターン51(位相π側)のデータのみが描画される。
これらの2つの描画データから、第2のフォトマスクが作製される。
図11は第1のフォトマスクの要部平面模式図の一例である。第1のフォトマスク90内にゲート電極パターン30、ゲート配線パターン40、アシストパターン60、61、70、71が配置されている。
図11は第1のフォトマスクの要部平面模式図の一例である。第1のフォトマスク90内にゲート電極パターン30、ゲート配線パターン40、アシストパターン60、61、70、71が配置されている。
一方、図12は第2のフォトマスクの要部平面模式図の一例である。第2のフォトマスク91内に、シフタパターン50、51と、包含パターン80、81が配置されている。シフタパターン51内には、位相πのシフタ92がある。
以上の工程により作製した第1のフォトマスク90及び第2のフォトマスク91を用いて、二重露光プロセスにより、ゲート電極パターン及びゲート配線パターンを転写する工程について説明する。
図13、図14は、基板100上にポジ型レジストを塗布した後に、ゲート電極パターン及びゲート配線パターンを転写する工程の要部平面模式図の一例である。
図13は第1のフォトマスク露光工程の要部平面模式図である。
図13は第1のフォトマスク露光工程の要部平面模式図である。
図11に示す第1のフォトマスク90による露光により、基板100内の素子領域20上にゲート電極パターン101が転写される。また、ゲート配線パターン102が転写される。また、ゲート電極パターン101及びゲート配線パターン102の側部には、アシストパターン103、104、105、106が転写される。
図14は第2のフォトマスク露光工程の要部平面模式図である。
図12に示す第2のフォトマスク91内のシフタパターン50、51による露光により、ゲート電極パターン101は、さらにその線幅が微細になる。また、第2のフォトマスク91には、アシストパターン103、104を包含するシフタパターン50、51、及びアシストパターン105、106を包含する包含パターン80、81が形成されているので、基板上に転写されたアシストパターン103、104、105、106は、第2のフォトマスクによる露光後に除去される。
図12に示す第2のフォトマスク91内のシフタパターン50、51による露光により、ゲート電極パターン101は、さらにその線幅が微細になる。また、第2のフォトマスク91には、アシストパターン103、104を包含するシフタパターン50、51、及びアシストパターン105、106を包含する包含パターン80、81が形成されているので、基板上に転写されたアシストパターン103、104、105、106は、第2のフォトマスクによる露光後に除去される。
尚、上述した二重露光プロセスにおいて、第1のフォトマスク90と第2のフォトマスク91による露光の順序は、どちらを先にしても同一の結果が得られる。
次に、フォトマスク作製工程の具体例を、図面を用いて説明する。
次に、フォトマスク作製工程の具体例を、図面を用いて説明する。
図15から図22はフォトマスク作製工程の要部平面模式図の一例である。
図15はゲート電極・ゲート配線パターンデータ作製工程の要部平面模式図である。
図15に示すように、フォトマスク領域200内に、素子領域220上に形成するゲート電極パターン230を配置する。また、ゲート配線パターン240を配置する。この図では、一例としてゲート電極パターン230とゲート配線パターン240の成す角度を90°で接続させて配置させている。ゲート電極パターン230及びゲート配線パターン240は、第1のフォトマスクのパターンになる。
図15はゲート電極・ゲート配線パターンデータ作製工程の要部平面模式図である。
図15に示すように、フォトマスク領域200内に、素子領域220上に形成するゲート電極パターン230を配置する。また、ゲート配線パターン240を配置する。この図では、一例としてゲート電極パターン230とゲート配線パターン240の成す角度を90°で接続させて配置させている。ゲート電極パターン230及びゲート配線パターン240は、第1のフォトマスクのパターンになる。
図16はシフタパターンデータ作製工程の要部平面模式図である。
ゲート電極パターン230上にシフタパターン250、251を生成させる。図16に示す「0」と「π」は光振動の位相を表し、シフタパターン250が「0」相で、シフタパターン251が「π」相である。そして、シフタパターン250、251は、第2のフォトマスクのパターンになる。
ゲート電極パターン230上にシフタパターン250、251を生成させる。図16に示す「0」と「π」は光振動の位相を表し、シフタパターン250が「0」相で、シフタパターン251が「π」相である。そして、シフタパターン250、251は、第2のフォトマスクのパターンになる。
図17はアシストパターンデータ作製工程の要部平面模式図である。
ゲート電極パターン230の側部にアシストパターン260、261、ゲート配線パターン240の側部にアシストパターン270、271を配置する。アシストパターン260、261については、図16で生成させたシフタパターン250、251領域に配置する。
ゲート電極パターン230の側部にアシストパターン260、261、ゲート配線パターン240の側部にアシストパターン270、271を配置する。アシストパターン260、261については、図16で生成させたシフタパターン250、251領域に配置する。
この図では一例として、ゲート電極パターン230とそれぞれのアシストパターン260、261、及びゲート配線パターン240とそれぞれのアシストパターン270、271の間隔を120nmとする。この距離以下では、MEEF(Mask Error Enhancement Factor)が大きくなり、ゲート電極パターン230及びゲート配線パターン240をレジストパターンとして形成した場合、LER(Line Edge Roughness)が大きくなるからである。また、この距離以上では、焦点深度が小さくなるからである。
また、アシストパターン260、261、270、271の線幅は、例えば60nm(解像度;0.26×λ/NA:露光光波長λ=193nm、投影レンズ開口数NA=0.85)として配置する。但し、スペース幅が狭い場合には、段階的に線幅を下げて、40nm(解像度;0.18×λ/NA:λ=193nm、NA=0.85)の線幅までを配置させる。
このようにアシストパターン260、261、270、271の線幅については、ゲート電極パターン230及びゲート配線パターン240の線幅及びピッチに応じて、適宜可変できるようにする。
ここで、アシストパターン260とアシストパターン270、及びアシストパターン261とアシストパターン271の間隔は、例えば100nm分離し、配置する。分離した理由については、後述する。
そして、アシストパターン260、261、270、271は、第1のフォトマスクのパターンになる。
図18は包含パターンデータ作製工程の要部平面模式図である。
図18は包含パターンデータ作製工程の要部平面模式図である。
図17で生成したアシストパターン260、261、270、271を、露光プロセスにおいて一律に除去することのできるパターン、即ちアシストパターン260、261、270、271を包含する包含パターン280、281、282、283を生成させる。
ここで、包含パターン280、281、282、283の線幅は、アシストパターン260、261、270、271の両側に、例えば+20nm拡大させる。
上記の説明では、アシストパターン線幅が60nmなので、包含パターン線幅は100nmである。また、アシストパターン線幅が40nmの場合は、包含パターン線幅は80nmになる。
上記の説明では、アシストパターン線幅が60nmなので、包含パターン線幅は100nmである。また、アシストパターン線幅が40nmの場合は、包含パターン線幅は80nmになる。
また、アシストパターン260とアシストパターン270、及びアシストパターン261とアシストパターン271の間隔は、図17に示すように100nm分離し、配置させているので、包含パターン280と包含パターン282、及び包含パターン281と包含パターン283の間隔は60nmとなる。
ここで、図17の説明で言及したアシストパターン260とアシストパターン270、及びアシストパターン261とアシストパターン271を分離させて配置した理由について記載する。
アシストパターン260とアシストパターン270、及びアシストパターン261とアシストパターン271が分離せず、連続的に配置されている場合、シフタパターン250と包含パターン282、及びシフタパターン251と包含パターン283には、互いに重複する部分を生じる。
シフタパターン250と包含パターン282、及びシフタパターン251と包含パターン283が重複する場合、例えば、シフタパターン250を透過する露光光と、包含パターン282を透過する露光光の位相が逆位相の場合には、重複部分に、クロムレス型位相シフタマスクが形成される。従って、このような第2のフォトマスクにより露光をする際、重複部分で露光光が遮断され、この部分に転写されたアシストパターンを除去できない。このため、アシストパターン260とアシストパターン270、及びアシストパターン261とアシストパターン271を分離し、配置させる。
そして、包含パターン280、281、282、283は、第2のフォトマスクのパターンになる。
尚、図18では、一例として、包含パターン280はシフタパターン250領域に配置され、包含パターン281はシフタパターン251領域に配置されている。包含パターン280、281を、それぞれのシフタパターン250、251領域に配置しない場合は、包含パターン280とシフタパターン250、及び包含パターン281とシフタパターン251に間隔(例えば、60nm)を設けて配置する。その理由は、上記説明と同内容なので省略する。
尚、図18では、一例として、包含パターン280はシフタパターン250領域に配置され、包含パターン281はシフタパターン251領域に配置されている。包含パターン280、281を、それぞれのシフタパターン250、251領域に配置しない場合は、包含パターン280とシフタパターン250、及び包含パターン281とシフタパターン251に間隔(例えば、60nm)を設けて配置する。その理由は、上記説明と同内容なので省略する。
その後、パターン線幅の補正処理を行う。具体的には、光近接効果補正処理を実施する。
そして、パターンの描画がされ、第1のフォトマスク及び第2のフォトマスクが作製される。
そして、パターンの描画がされ、第1のフォトマスク及び第2のフォトマスクが作製される。
尚、第2のフォトマスクを作製する際には、上述したように、1次描画データと2次描画データが必要になる。
図19は1次描画データの要部平面模式図である。包含パターン282、283とシフタパターン250、251が1次描画データとなる。1次描画では、露光光の透過領域を作製するだけなので、包含パターンデータは、全て同位相のデータとして描画される。
図19は1次描画データの要部平面模式図である。包含パターン282、283とシフタパターン250、251が1次描画データとなる。1次描画では、露光光の透過領域を作製するだけなので、包含パターンデータは、全て同位相のデータとして描画される。
尚、図18に示す包含パターン280、281は、シフタパターン250、251領域に配置するので、この図では省略されている。
図20は2次描画データの要部平面模式図である。2次描画データは、シフタのみを形成するデータなので、例えば、シフタパターン251(位相π側)のデータのみが描画されることになる。
図20は2次描画データの要部平面模式図である。2次描画データは、シフタのみを形成するデータなので、例えば、シフタパターン251(位相π側)のデータのみが描画されることになる。
これらの2つの描画データから、第2のフォトマスクが作製される。
図21は第1のフォトマスクの要部平面模式図の一例である。第1のフォトマスク290内にゲート電極パターン230、ゲート配線パターン240、アシストパターン260、261、270、271が配置されている。この第1のフォトマスクは、例えば、ArFエキシマレーザー用のハーフトーン位相シフタマスクとして用いられる。
図21は第1のフォトマスクの要部平面模式図の一例である。第1のフォトマスク290内にゲート電極パターン230、ゲート配線パターン240、アシストパターン260、261、270、271が配置されている。この第1のフォトマスクは、例えば、ArFエキシマレーザー用のハーフトーン位相シフタマスクとして用いられる。
一方、図22は第2のフォトマスクの要部平面模式図の一例である。第2のフォトマスク291内に、シフタパターン250、251、包含パターン282、283が配置されている。この中、シフタパターン251内には、位相πのシフタ292がある。この第2のフォトマスクは、例えば、ArFエキシマレーザー用のレベンソン位相シフタマスクである。
以上の工程により作製した第1のフォトマスク290及び第2のフォトマスク291を用いて、二重露光プロセスにより、ゲート電極パターン及びゲート配線パターンを転写する工程の具体例について説明する。
図23、図24は、基板上のポジ型レジストにゲート電極パターン及びゲート配線パターンを転写する工程の要部平面模式図の一例である。
図23は第1のフォトマスク露光工程の要部平面模式図である。
図23は第1のフォトマスク露光工程の要部平面模式図である。
先ず、素子領域220が形成されているウエハ基板上に、例えば、ゲート酸化膜となるSiO2(1nm)を成膜し、続いてPoly−Si膜を100nm程度成膜する(不図示)。その上に有機型の反射防止膜を(80nm程度)塗布する(不図示)。続いて、感光材料であるArF型のポジ型レジストを250〜300nm程度塗布する(不図示)。
ポジ型レジストを塗布した基板300にArFエキシマレーザーを光源とする縮小投影露光装置により、図21に示す第1のフォトマスク290による露光を行い、基板300内の素子領域220上にゲート電極パターン301を転写する。また、ゲート配線パターン302を転写する。
このときの露光条件は、例えば、NA値が0.85で、2/3輪帯照明(σ値0.567/0.85)とし、露光量は、150〜200J/m2である。
また、ゲート電極パターン301及びゲート配線パターン302の側部には、アシストパターン303、304、305、306が転写される。アシストパターン303、304、305、306の線幅は60nm程度である。
また、ゲート電極パターン301及びゲート配線パターン302の側部には、アシストパターン303、304、305、306が転写される。アシストパターン303、304、305、306の線幅は60nm程度である。
図24は第2のフォトマスク露光工程の要部平面模式図である。
露光条件は、例えば、NA値が0.85で、σ値を0.30とし、露光量は、80〜120J/m2である。その後、熱処理(PEB;Pose Exposure Bake)、現像処理を行い、レジストパターンの形成を行う。
露光条件は、例えば、NA値が0.85で、σ値を0.30とし、露光量は、80〜120J/m2である。その後、熱処理(PEB;Pose Exposure Bake)、現像処理を行い、レジストパターンの形成を行う。
図22に示す第2のフォトマスク291内のシフタパターン250、251による露光により、ゲート電極パターン301は、さらにその線幅が微細になる。
また、第2のフォトマスクには、アシストパターン305、306を包含する包含パターン282、283、及びアシストパターン303、304を包含するシフタパターン250、251が形成されているので、基板300上に転写されたアシストパターン303、304、305、306は、第2のフォトマスクによる露光後に除去される。
また、第2のフォトマスクには、アシストパターン305、306を包含する包含パターン282、283、及びアシストパターン303、304を包含するシフタパターン250、251が形成されているので、基板300上に転写されたアシストパターン303、304、305、306は、第2のフォトマスクによる露光後に除去される。
このように、第1のフォトマスク290については、図21に示すようにゲート電極パターン230及びゲート配線パターン240側部に、解像限界以上のアシストパターン260、261、270、271が配置されているので、ゲート電極パターン301及びゲート配線パターン302を露光する際の焦点深度が共に向上し、ゲート電極パターン301及びゲート配線パターン302の線幅の均一性が向上する。
また第2のフォトマスクについては、図22に示すようにシフタパターン250、251が配置されているので、露光後にゲート電極パターン301をさらに微細にすることができる。
また転写されたアシストパターン303、304は、アシストパターン303、304を包含するシフタパターン250、251により除去され、アシストパターン305、306は、包含パターン282、283により除去することができる。
尚、上述した二重露光プロセスにおいて、第1のフォトマスク290と第2のフォトマスク291による露光の順序は、どちらを先にしても同一の結果が得られる。
また、本発明のようにアシストパターンを第2のフォトマスクにより、一律に除去する露光プロセスを用いれば、アシストパターンの配置レイアウトのマージンが向上する。
また、本発明のようにアシストパターンを第2のフォトマスクにより、一律に除去する露光プロセスを用いれば、アシストパターンの配置レイアウトのマージンが向上する。
図25は解像限界以下のアシストパターン配置の一例である。
例えば、第1のフォトマスク内に、ゲート配線パターン400に交差部分402がある場合、その側部に解像限界以下のアシストパターン401を配置させる場合、ゲート配線パターン400の交差部分402の側部にはアシストパターン401を配置することができない。何故なら、アシストパターン401が交差すると、線幅が解像限界以下であっても、交差部分402においては、アシストパターン401はレジスト上に転写され易い。従って、アシストパターン401を二重露光プロセスにおいて除去しないプロセスを用いる場合は、図25に示すように、第1のフォトマスク内のアシストパターン401を交差部分402において不連続に配置する必要がある。
例えば、第1のフォトマスク内に、ゲート配線パターン400に交差部分402がある場合、その側部に解像限界以下のアシストパターン401を配置させる場合、ゲート配線パターン400の交差部分402の側部にはアシストパターン401を配置することができない。何故なら、アシストパターン401が交差すると、線幅が解像限界以下であっても、交差部分402においては、アシストパターン401はレジスト上に転写され易い。従って、アシストパターン401を二重露光プロセスにおいて除去しないプロセスを用いる場合は、図25に示すように、第1のフォトマスク内のアシストパターン401を交差部分402において不連続に配置する必要がある。
一方、本発明のように解像限界以上のアシストパターンを転写させた後に、第2のフォトマスクにより、一律に除去する露光プロセスを用いれば、配線が交差する部分の側部に、アシストパターンを連続して配置させることができる。
図26は解像限界以上のアシストパターン配置の一例である。
図26に示すように解像限界以上のアシストパターン404であれば、交差部分402の側部に、アシストパターン404を連続して配置させた場合、アシストパターン404を有するフォトマスクを第1のフォトマスクとし、その包含パターン405を有するフォトマスクを第2のフォトマスクとすれば、転写されたアシストパターン404は、第2のフォトマスクにより除去される。
図26に示すように解像限界以上のアシストパターン404であれば、交差部分402の側部に、アシストパターン404を連続して配置させた場合、アシストパターン404を有するフォトマスクを第1のフォトマスクとし、その包含パターン405を有するフォトマスクを第2のフォトマスクとすれば、転写されたアシストパターン404は、第2のフォトマスクにより除去される。
このように、本発明によれば、アシストパターンの配置レイアウトのマージンについても向上する。尚、図26に示すパターンのフォトマスク作製工程は上記工程の説明と同内容なので、その詳細は省略する。
1、90、290 第1のフォトマスク
2、30、101、230、301 ゲート電極パターン
3、40、102、240、302、400 ゲート配線パターン
4a、4b 第1のアシストパターン
5a、5b 第2のアシストパターン
6、91、291 第2のフォトマスク
7a、7b、50、51、250、251 シフタパターン
8a、8b、8c、8d、80、81、82、83、280、281、282、283、405 包含パターン
10、200 フォトマスク領域
20、220 素子領域
60、61、70、71、103、104、105、106、260、261、270、271、303、304、305、306、401、404 アシストパターン
92、292 シフタ
100、300 基板
402 交差部分
2、30、101、230、301 ゲート電極パターン
3、40、102、240、302、400 ゲート配線パターン
4a、4b 第1のアシストパターン
5a、5b 第2のアシストパターン
6、91、291 第2のフォトマスク
7a、7b、50、51、250、251 シフタパターン
8a、8b、8c、8d、80、81、82、83、280、281、282、283、405 包含パターン
10、200 フォトマスク領域
20、220 素子領域
60、61、70、71、103、104、105、106、260、261、270、271、303、304、305、306、401、404 アシストパターン
92、292 シフタ
100、300 基板
402 交差部分
Claims (10)
- 第1のパターン及び第2のパターンを有する第1のフォトマスクを形成する工程と、
前記第1のパターンの両側に、それぞれ一部を前記第1のパターンに重複させて形成されたシフタパターンを有する第2のフォトマスクを形成する工程と、
前記第1のフォトマスクに、前記シフタパターンに対応する前記第1のフォトマスクの領域に第1のアシストパターンを付加すると共に前記第2のパターンの側部に第2のアシストパターンを付加する工程と、
前記第2のフォトマスクに、前記第1のアシストパターン及び前記第2のアシストパターンをそれぞれ包含する領域に対応して第3のパターンを付加する工程と、
を有することを特徴とするフォトマスクの作製方法。 - 前記第1のフォトマスクに、前記シフタパターンに対応する前記第1のフォトマスクの領域に前記第1のアシストパターンを付加すると共に前記第2のパターンの側部に前記第2のアシストパターンを付加する工程においては、
前記第1のアシストパターン及び前記第2のアシストパターンの線幅が、レジストに前記第1のアシストパターン及び前記第2のアシストパターンを転写させた際に解像限界以上となることを特徴とする請求項1記載のフォトマスクの作製方法。 - 前記第2のフォトマスクに、前記第1のアシストパターン及び前記第2のアシストパターンをそれぞれ包含する領域に対応して前記第3のパターンを付加する工程においては、
前記第3のパターンが前記第2のフォトマスクの1次描画データとなることを特徴とする請求項1記載のフォトマスクの作製方法。 - 前記第1のパターンの両側に、それぞれ一部を前記第1のパターンに重複させて形成された前記シフタパターンを有する前記第2のフォトマスクを形成する工程においては、
前記シフタパターンの一部が前記第2のフォトマスクの2次描画データとなることを特徴とする請求項1記載のフォトマスクの作製方法。 - 前記第2のフォトマスクに前記第1のアシストパターン及び前記第2のアシストパターンを包含する領域に対応して前記第3のパターンを付加する工程においては、
前記第1のアシストパターンを包含する前記第3のパターンが前記シフタパターンに包含されることを特徴とする請求項1記載のフォトマスクの作製方法。 - 前記第2のフォトマスクに前記第1のアシストパターン及び前記第2のアシストパターンを包含する領域に対応して前記第3のパターンを付加する工程においては、
前記第1のアシストパターンを包含する前記第3のパターンを前記シフタパターンと所定の間隔を設けて配置することを特徴とする請求項1記載のフォトマスクの作製方法。 - 前記第1のアシストパターン及び前記第2のアシストパターンの線幅が、前記第1のパターン、前記第2のパターンの線幅及びピッチに応じて可変であることを特徴とする請求項2記載のフォトマスクの作製方法。
- レジストに、第1のパターン及び第2のパターンを転写すると共に、前記第1のパターン及び前記第2のパターンのそれぞれの側部に第1のアシストパターン及び第2のアシストパターンを転写する工程と、
転写された前記第1のパターンの両側にそれぞれ一部を前記第1のパターンに重複させてシフタパターンを転写し前記第1のアシストパターンを除去すると共に、前記第2のアシストパターンの転写領域を包含する第3のパターンを転写し前記第2のアシストパターンを除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記レジストに、前記第1のパターン及び前記第2のパターンを転写すると共に、前記第1のパターン及び前記第2のパターンのそれぞれの側部に前記第1のアシストパターン及び前記第2のアシストパターンを転写する工程においては、
前記第1のアシストパターン及び前記第2のアシストパターンの線幅が、前記レジストに前記第1のアシストパターン及び前記第2のアシストパターンを転写させた際に解像限界以上となることを特徴とする請求項8記載の半導体装置の製造方法。 - 前記第1のアシストパターン及び前記第2のアシストパターンの線幅が、前記第1のパターン、前記第2のパターンの線幅及びピッチに応じて可変であることを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092045A JP2007264475A (ja) | 2006-03-29 | 2006-03-29 | フォトマスクの作製方法及び半導体装置の製造方法 |
TW095129367A TW200737319A (en) | 2006-03-29 | 2006-08-10 | Photomask making method and semiconductor device manufacturing method |
US11/513,028 US20070231714A1 (en) | 2006-03-29 | 2006-08-31 | Photomask making method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092045A JP2007264475A (ja) | 2006-03-29 | 2006-03-29 | フォトマスクの作製方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007264475A true JP2007264475A (ja) | 2007-10-11 |
Family
ID=38559502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006092045A Withdrawn JP2007264475A (ja) | 2006-03-29 | 2006-03-29 | フォトマスクの作製方法及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070231714A1 (ja) |
JP (1) | JP2007264475A (ja) |
TW (1) | TW200737319A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10216890B2 (en) | 2004-04-21 | 2019-02-26 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8015512B2 (en) * | 2009-04-30 | 2011-09-06 | Macronix International Co., Ltd. | System for designing mask pattern |
CN104020638B (zh) * | 2014-06-19 | 2017-07-11 | 上海华力微电子有限公司 | 掩膜板图形的形成方法和光刻及刻蚀方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5573890A (en) * | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
US5858580A (en) * | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US6733929B2 (en) * | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
US6887633B2 (en) * | 2002-02-08 | 2005-05-03 | Chih-Hsien Nail Tang | Resolution enhancing technology using phase assignment bridges |
WO2004077155A1 (ja) * | 2003-02-27 | 2004-09-10 | Fujitsu Limited | フォトマスク及び半導体装置の製造方法 |
-
2006
- 2006-03-29 JP JP2006092045A patent/JP2007264475A/ja not_active Withdrawn
- 2006-08-10 TW TW095129367A patent/TW200737319A/zh unknown
- 2006-08-31 US US11/513,028 patent/US20070231714A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10216890B2 (en) | 2004-04-21 | 2019-02-26 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
US10846454B2 (en) | 2004-04-21 | 2020-11-24 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
US10860773B2 (en) | 2004-04-21 | 2020-12-08 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
Also Published As
Publication number | Publication date |
---|---|
US20070231714A1 (en) | 2007-10-04 |
TW200737319A (en) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566019B2 (en) | Using double exposure effects during phase shifting to control line end shortening | |
US7036108B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
TWI270122B (en) | Semiconductor device having dummy pattern and method for manufacturing the same | |
US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
JP2006106757A (ja) | 半導体素子製造用マスク及びその製造方法 | |
JP4641799B2 (ja) | 半導体装置の製造方法 | |
JP2002341513A (ja) | 露光用マスク及びそれを用いた半導体装置の製造方法 | |
JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
US7859645B2 (en) | Masks and methods of manufacture thereof | |
US6905899B2 (en) | Methods for forming a photoresist pattern using an anti-optical proximity effect | |
US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
JP2002323746A (ja) | 位相シフトマスク及び、それを用いたホールパターン形成方法 | |
JP2007264475A (ja) | フォトマスクの作製方法及び半導体装置の製造方法 | |
JP2004062088A (ja) | フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法 | |
JP5644290B2 (ja) | フォトマスクの製造方法 | |
US6521543B2 (en) | Multiple exposure method | |
JP2010191403A (ja) | フォトマスク | |
JP2005055537A (ja) | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 | |
KR100498442B1 (ko) | 광 마스크 세트 및 그의 제조 방법 | |
KR100730266B1 (ko) | 포토마스크 및 반도체 장치의 제조 방법 | |
US6296987B1 (en) | Method for forming different patterns using one mask | |
JPH11125894A (ja) | フォトマスク及びその設計方法 | |
KR20100034621A (ko) | 보조 패턴을 구비하는 포토마스크 및 그 제조방법 | |
KR100914296B1 (ko) | 어시스트 패턴을 구비한 포토마스크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100201 |