JP2005055537A - 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 - Google Patents
設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005055537A JP2005055537A JP2003206491A JP2003206491A JP2005055537A JP 2005055537 A JP2005055537 A JP 2005055537A JP 2003206491 A JP2003206491 A JP 2003206491A JP 2003206491 A JP2003206491 A JP 2003206491A JP 2005055537 A JP2005055537 A JP 2005055537A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist film
- hole pattern
- hole
- exposure mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000013461 design Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title description 12
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 69
- 238000005286 illumination Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000001459 lithography Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- 230000007261 regionalization Effects 0.000 claims 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】適正なホールパターンを形成することが可能なパターン形成方法を提供する。
【解決手段】斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程（Ｓ４）と、パターンが投影されたフォトレジスト膜を現像して、露光マスクに含まれるホールパターンに対応したホールパターンをフォトレジスト膜に形成する工程と（Ｓ５）、現像されたフォトレジスト膜を加熱することで、フォトレジスト膜に形成されたホールパターンを縮小する工程（Ｓ６）とを備える。
【選択図】 図１
【解決手段】斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程（Ｓ４）と、パターンが投影されたフォトレジスト膜を現像して、露光マスクに含まれるホールパターンに対応したホールパターンをフォトレジスト膜に形成する工程と（Ｓ５）、現像されたフォトレジスト膜を加熱することで、フォトレジスト膜に形成されたホールパターンを縮小する工程（Ｓ６）とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、パターン形成方法及び半導体装置の製造方法、特にホールパターンの形成技術に関する。
【０００２】
【従来の技術】
半導体装置の微細化及び高集積化に伴い、微細なホールパターンを形成することが難しくなってきている。そこで、フォトレジスト膜にホールパターンを形成した後、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されている。熱フローを用いた場合、各ホールパターンの縮小量は、パターン密度或いは隣接パターンまでの距離によって異なったものとなる（例えば、非特許文献１参照）。
【０００３】
したがって、密集パターン領域と疎パターン領域が混在する場合、全てのパターンについて所定のリソグラフィマージンを確保することが難しくなる。すなわち、隣接パターンまでの距離が大きいホールパターンは、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンを形成しておくことができ、所定のリソグラフィマージンを確保することが容易である。一方、隣接パターンまでの距離が小さいホールパターンは、パターン密度が高いゆえ、熱フローによる縮小量が大きくなると、所定のリソグラフィマージンを確保することが極めて困難となる。
【０００４】
したがって、熱フローによってホールパターンを縮小する場合、隣接パターンまでの距離が小さいホールパターンのリソグラフィマージンを確保することが困難であった。
【０００５】
【非特許文献１】
Ｐｒｏｃ． ＳＰＩＥ ｖｏｌ．４６９０， ６７１−６７８頁， ２００２年 ”７０ｎｍ Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｐａｔｔｅｒｎ ｗｉｔｈ Ｓｈｒｉｎｋ Ｔｅｃｈｎｏｌｏｇｙ” Ｌｉｎ−Ｈｕｎｇ Ｓｈｉｕ，
【０００６】
【発明が解決しようとする課題】
このように、微細なホールパターンを形成するために、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されているが、密集パターン領域と疎パターン領域が混在する場合、全ての領域において適正なホールパターンを形成することが困難であった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、適正なホールパターンを形成することが可能なパターン形成方法及び半導体装置の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に第１の視点に係るパターン形成方法は、斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【０００９】
本発明の第２の視点に係るパターン形成方法は、通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
図１は、本実施形態に係るパターン形成方法の概略を示したフローチャートである。
【００１２】
まず、所望のパターンを形成するための設計パターン（設計データ）を用意する（Ｓ１）。図２は、この設計パターンに含まれる各種ホールパターンを示したものである。図２に示すように、領域Ａ１（疎パターン領域）にはホールパターン１１が、領域Ａ２（密集パターン領域）にはホールパターン２１が、領域Ａ３（ホールパターンが一方向に高密度で配列したチェーンパターン領域）にはホールパターン３１が配置されている。ホールパターン１１は例えばロジック回路が主体の周辺回路領域に含まれ、ホールパターン２１は例えばメモリセル領域に含まれている。図２に示すように、疎パターン領域では隣接するホールパターン間の距離が大きく、密集パターン領域では隣接するホールパターン間の距離が小さくなっている。
【００１３】
なお、図面上では領域Ａ１、Ａ２及びＡ３を近くに描いているが、実際には領域Ａ１、Ａ２及びＡ３は離れた位置に設けられている。また、図２は典型的ないくつかのパターンを示したものであり、実際には各種のパターン密度領域が存在している。さらに、図に示した例では、各ホールパターンの形状を正方形としているが、長方形等の形状でもよい。
【００１４】
次に、上述した設計パターンに対して、図３に示すように、各ホールパターンが含まれる領域のパターン配置に応じて、ホールパターンのサイズを拡大するような補正を行う（Ｓ２）。すなわち、パターン密度（例えば、単位面積当たりのホールパターンの個数）が低い領域ほどホールパターンの拡大量を大きく、パターン密度が高い領域ほどホールパターンの拡大量を小さくするような補正を行う。言い換えると、隣接パターンまでの距離が大きいほど拡大量を大きく、隣接パターンまでの距離が小さいほど拡大量を小さくするような補正を行う。その結果、図３に示すように、ホールパターン１２、２２及び３２が得られる。なお、パターン密度が極めて高い領域については、ホールパターンの拡大量を実質的にゼロに設定するようにしてもよい。また、チェーンパターンでは、チェーンパターンの延伸方向と垂直な方向でフォトレジストのホールパターンの縮小量が相対的に大きくなるため、そのような方向に対して設計パターンのホールパターンの拡大量を相対的に大きく設定する。
【００１５】
図４は、本補正によるホールパターンの拡大量と、後述するフォトレジストの熱処理（熱フロー）によって生じるホールパターンの縮小量を示した図である。
図４に示すように、隣接パターンまでの距離が遠くなるほど、フォトレジストのホールパターンの縮小量は大きくなる。そこで、例えば、熱処理によって生じるフォトレジストのホールパターンの縮小量に対応するように、設計パターンのホールパターンの拡大量を設定する。
【００１６】
また、ホールパターンの拡大量は、後述する熱処理工程におけるフォトレジストの加熱フロー条件を考慮して設定する。具体的には、熱処理温度、熱処理時間、使用するフォトレジストの特性等を考慮して、ホールパターンの拡大量を設定する。さらに、ホールパターンのリソグラフィマージンができるだけ大きくなるように、ホールパターンの拡大量を設定する。
【００１７】
次に、補正された設計パターンに対応したパターンを露光基板（マスク基板）上に形成する（Ｓ３）。後述するＳ４のステップにおいて斜入射照明を用いて露光を行う方法（第１の方法）の場合には、図５に示すように、通常マスクが形成される。すなわち、露光基板１０１上に、通常のホールパターン１３、２３及び３３が形成される。後述するＳ４のステップにおいて通常照明を用いて露光を行う方法（第２の方法）の場合には、図６に示すように、レベンソン型位相シフトマスクが形成される。すなわち、露光基板１０２上に、ホールパターン１４（シフタの無いホールパターン）、２４（２４ａはシフタの無いホールパターン、２４ｂはシフタの有るホールパターン）及び３４（３４ａはシフタの無いホールパターン、３４ｂはシフタの有るホールパターン）が形成される。
【００１８】
次に、Ｓ３のステップで得られた露光基板を用いて露光を行う。すなわち、トランジスタ等の素子を形成するための半導体基板（素子形成用基板）上に形成されたフォトレジスト膜に、Ｓ３のステップで得られたパターンを投影する。その結果、露光基板上のパターンが投影された部分のフォトレジスト膜が選択的に感光される（Ｓ４）。
【００１９】
第１の方法においては、図５に示した通常マスクを用い、斜入射照明を用いて露光を行う。斜入射照明は、露光基板に斜めに光を入射させて露光を行うものであり、高密度パターンを高解像度で解像することができ、高密度パターンに適した照明である。斜入射照明としては、図７（ａ）に示した輪帯照明、図７（ｂ）に示した四つ目照明、図７（ｃ）に示した二つ目照明、図７（ｄ）に示した五つ目照明等があげられる。
【００２０】
第２の方法においては、図６に示したレベンソン型位相シフトマスクを用い、図８に示したコヒーレンスファクタσの小さい通常照明を用いて露光を行う。通常照明は、露光基板に垂直に光を入射させて露光を行うものである。コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンを高解像度で解像することができ、高密度パターンに適した露光を行うことができる。なお、コヒーレンスファクタσは、例えば０．４以下程度であることが望ましい。
【００２１】
次に、露光されたフォトレジスト膜を現像する（Ｓ５）。現像処理により、図９に示すように、第１の方法及び第２の方法ともに、半導体基板１１１上のフォトレジスト膜１１２にホールパターン１５、２５及び３５が形成される。図１０（ａ）は疎パターン領域に形成されたホールパターン１５の断面を、図１０（ｂ）は密集パターン領域に形成されたホールパターン２５の断面を示している。
【００２２】
次に、フォトレジスト膜の熱フローを行う。その結果、図９に示した各ホールパターン１６、２６及び３６が縮小し、図１１に示すように、縮小したホールパターン１６、２６及び３６が形成される（Ｓ６）。すなわち、フォトレジスト膜を加熱して軟化させることで、ホールパターン近傍のフォトレジストがホール内に流れ込み、ホールパターンが縮小する。すでに述べたように、疎パターン領域に形成されたホールパターンの縮小量は大きく、密集パターン領域に形成されたホールパターンの縮小量は小さい。したがって、熱フローの条件及び図３に示した各ホールパターン１２、２２及び３２のサイズを最適化しておくことにより、図２に示した原設計パターンに含まれる各ホールパターン１１、２１及び３１のサイズに対応した所望サイズのホールパターン１６、２６及び３６を得ることができる。図１２（ａ）は疎パターン領域のホールパターン１６の断面を、図１２（ｂ）は密集パターン領域のホールパターン２６の断面を示している。
【００２３】
その後、このようにして得られたフォトレジストパターンをマスクとして用い、半導体基板上に形成された絶縁膜をエッチングすることで、絶縁膜にコンタクトホールが形成される（Ｓ７）。
【００２４】
以上述べたように、本実施形態によれば、疎パターン領域に含まれるホールパターンについては、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンをフォトレジスト膜に形成しておくことで、所定のリソグラフィマージンを容易に確保することができる。一方、密集パターン領域に含まれるホールパターンについては逆に、単に熱フローを行った場合には所定のリソグラフィマージンを確保し難くなる。本実施形態の第１の方法では、斜入射照明を用いることで、密集パターン領域に適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。本実施形態の第２の方法では、コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンに適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。
【００２５】
以下、本実施形態の具体例について説明する。
【００２６】
（具体例１）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜 ＡＲＣ２９Ａ をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００２７】
次に、フォトマスクとして透過率６％のハーフトーンマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．９５、２／３輪帯照明の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、設計パターンサイズより大きいサイズのコンタクトホールパターンを形成した。このときの各コンタクトホールパターンのサイズは、予め実験的に求めておいた隣接したパターンまでの距離と熱フローによる縮小量との関係から決定した。
【００２８】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、９０ｎｍのサイズのコンタクトホールパターンが得られた。寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００２９】
（具体例２）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜 ＡＲＣ２９Ａ をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００３０】
次に、フォトマスクとしてレベンソン型位相シフトマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．３の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、所望サイズより大きいサイズのコンタクトホールパターンを形成した。形成したパターンは、Ｘ方向のピッチが１４０ｎｍ、Ｙ方向のピッチが１０μｍのチェーン状パターンであり、各コンタクトホールパターンのサイズは、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ１７０ｎｍである。
【００３１】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ９０ｎｍのコンタクトホールパターンが得られた。
寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００３２】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００３３】
【発明の効果】
本発明によれば、微細なホールパターンを適正に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るパターン形成方法の概略を示したフローチャートである。
【図２】本発明の実施形態に係り、設計パターンに含まれるホールパターンの例を示した図である。
【図３】本発明の実施形態に係り、補正された設計パターンに含まれるホールパターンの例を示した図である。
【図４】補正によるホールパターンの拡大量及びフォトレジストの熱処理によって生じるホールパターンの縮小量を示した図である。
【図５】本発明の実施形態に係り、露光基板に形成されたホールパターンの一例を示した図である。
【図６】本発明の実施形態に係り、露光基板に形成されたホールパターンの他の例を示した図である。
【図７】斜入射照明のいくつかの例を示した図である。
【図８】通常照明の例を示した図である。
【図９】本発明の実施形態に係り、現像後のホールパターンの例を示した平面図である。
【図１０】本発明の実施形態に係り、現像後のホールパターンの例を示した断面図である。
【図１１】本発明の実施形態に係り、熱処理後のホールパターンの例を示した平面図である。
【図１２】本発明の実施形態に係り、熱処理後のホールパターンの例を示した断面図である。
【符号の説明】
１１〜１６、２１〜２６、３１〜３６…ホールパターン
１０１、１０２…露光基板
１１１…半導体基板
１１２…フォトレジスト膜
【発明の属する技術分野】
本発明は、パターン形成方法及び半導体装置の製造方法、特にホールパターンの形成技術に関する。
【０００２】
【従来の技術】
半導体装置の微細化及び高集積化に伴い、微細なホールパターンを形成することが難しくなってきている。そこで、フォトレジスト膜にホールパターンを形成した後、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されている。熱フローを用いた場合、各ホールパターンの縮小量は、パターン密度或いは隣接パターンまでの距離によって異なったものとなる（例えば、非特許文献１参照）。
【０００３】
したがって、密集パターン領域と疎パターン領域が混在する場合、全てのパターンについて所定のリソグラフィマージンを確保することが難しくなる。すなわち、隣接パターンまでの距離が大きいホールパターンは、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンを形成しておくことができ、所定のリソグラフィマージンを確保することが容易である。一方、隣接パターンまでの距離が小さいホールパターンは、パターン密度が高いゆえ、熱フローによる縮小量が大きくなると、所定のリソグラフィマージンを確保することが極めて困難となる。
【０００４】
したがって、熱フローによってホールパターンを縮小する場合、隣接パターンまでの距離が小さいホールパターンのリソグラフィマージンを確保することが困難であった。
【０００５】
【非特許文献１】
Ｐｒｏｃ． ＳＰＩＥ ｖｏｌ．４６９０， ６７１−６７８頁， ２００２年 ”７０ｎｍ Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｐａｔｔｅｒｎ ｗｉｔｈ Ｓｈｒｉｎｋ Ｔｅｃｈｎｏｌｏｇｙ” Ｌｉｎ−Ｈｕｎｇ Ｓｈｉｕ，
【０００６】
【発明が解決しようとする課題】
このように、微細なホールパターンを形成するために、フォトレジスト膜を熱フローすることでホールパターンを縮小化する方法が提案されているが、密集パターン領域と疎パターン領域が混在する場合、全ての領域において適正なホールパターンを形成することが困難であった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、適正なホールパターンを形成することが可能なパターン形成方法及び半導体装置の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に第１の視点に係るパターン形成方法は、斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【０００９】
本発明の第２の視点に係るパターン形成方法は、通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
図１は、本実施形態に係るパターン形成方法の概略を示したフローチャートである。
【００１２】
まず、所望のパターンを形成するための設計パターン（設計データ）を用意する（Ｓ１）。図２は、この設計パターンに含まれる各種ホールパターンを示したものである。図２に示すように、領域Ａ１（疎パターン領域）にはホールパターン１１が、領域Ａ２（密集パターン領域）にはホールパターン２１が、領域Ａ３（ホールパターンが一方向に高密度で配列したチェーンパターン領域）にはホールパターン３１が配置されている。ホールパターン１１は例えばロジック回路が主体の周辺回路領域に含まれ、ホールパターン２１は例えばメモリセル領域に含まれている。図２に示すように、疎パターン領域では隣接するホールパターン間の距離が大きく、密集パターン領域では隣接するホールパターン間の距離が小さくなっている。
【００１３】
なお、図面上では領域Ａ１、Ａ２及びＡ３を近くに描いているが、実際には領域Ａ１、Ａ２及びＡ３は離れた位置に設けられている。また、図２は典型的ないくつかのパターンを示したものであり、実際には各種のパターン密度領域が存在している。さらに、図に示した例では、各ホールパターンの形状を正方形としているが、長方形等の形状でもよい。
【００１４】
次に、上述した設計パターンに対して、図３に示すように、各ホールパターンが含まれる領域のパターン配置に応じて、ホールパターンのサイズを拡大するような補正を行う（Ｓ２）。すなわち、パターン密度（例えば、単位面積当たりのホールパターンの個数）が低い領域ほどホールパターンの拡大量を大きく、パターン密度が高い領域ほどホールパターンの拡大量を小さくするような補正を行う。言い換えると、隣接パターンまでの距離が大きいほど拡大量を大きく、隣接パターンまでの距離が小さいほど拡大量を小さくするような補正を行う。その結果、図３に示すように、ホールパターン１２、２２及び３２が得られる。なお、パターン密度が極めて高い領域については、ホールパターンの拡大量を実質的にゼロに設定するようにしてもよい。また、チェーンパターンでは、チェーンパターンの延伸方向と垂直な方向でフォトレジストのホールパターンの縮小量が相対的に大きくなるため、そのような方向に対して設計パターンのホールパターンの拡大量を相対的に大きく設定する。
【００１５】
図４は、本補正によるホールパターンの拡大量と、後述するフォトレジストの熱処理（熱フロー）によって生じるホールパターンの縮小量を示した図である。
図４に示すように、隣接パターンまでの距離が遠くなるほど、フォトレジストのホールパターンの縮小量は大きくなる。そこで、例えば、熱処理によって生じるフォトレジストのホールパターンの縮小量に対応するように、設計パターンのホールパターンの拡大量を設定する。
【００１６】
また、ホールパターンの拡大量は、後述する熱処理工程におけるフォトレジストの加熱フロー条件を考慮して設定する。具体的には、熱処理温度、熱処理時間、使用するフォトレジストの特性等を考慮して、ホールパターンの拡大量を設定する。さらに、ホールパターンのリソグラフィマージンができるだけ大きくなるように、ホールパターンの拡大量を設定する。
【００１７】
次に、補正された設計パターンに対応したパターンを露光基板（マスク基板）上に形成する（Ｓ３）。後述するＳ４のステップにおいて斜入射照明を用いて露光を行う方法（第１の方法）の場合には、図５に示すように、通常マスクが形成される。すなわち、露光基板１０１上に、通常のホールパターン１３、２３及び３３が形成される。後述するＳ４のステップにおいて通常照明を用いて露光を行う方法（第２の方法）の場合には、図６に示すように、レベンソン型位相シフトマスクが形成される。すなわち、露光基板１０２上に、ホールパターン１４（シフタの無いホールパターン）、２４（２４ａはシフタの無いホールパターン、２４ｂはシフタの有るホールパターン）及び３４（３４ａはシフタの無いホールパターン、３４ｂはシフタの有るホールパターン）が形成される。
【００１８】
次に、Ｓ３のステップで得られた露光基板を用いて露光を行う。すなわち、トランジスタ等の素子を形成するための半導体基板（素子形成用基板）上に形成されたフォトレジスト膜に、Ｓ３のステップで得られたパターンを投影する。その結果、露光基板上のパターンが投影された部分のフォトレジスト膜が選択的に感光される（Ｓ４）。
【００１９】
第１の方法においては、図５に示した通常マスクを用い、斜入射照明を用いて露光を行う。斜入射照明は、露光基板に斜めに光を入射させて露光を行うものであり、高密度パターンを高解像度で解像することができ、高密度パターンに適した照明である。斜入射照明としては、図７（ａ）に示した輪帯照明、図７（ｂ）に示した四つ目照明、図７（ｃ）に示した二つ目照明、図７（ｄ）に示した五つ目照明等があげられる。
【００２０】
第２の方法においては、図６に示したレベンソン型位相シフトマスクを用い、図８に示したコヒーレンスファクタσの小さい通常照明を用いて露光を行う。通常照明は、露光基板に垂直に光を入射させて露光を行うものである。コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンを高解像度で解像することができ、高密度パターンに適した露光を行うことができる。なお、コヒーレンスファクタσは、例えば０．４以下程度であることが望ましい。
【００２１】
次に、露光されたフォトレジスト膜を現像する（Ｓ５）。現像処理により、図９に示すように、第１の方法及び第２の方法ともに、半導体基板１１１上のフォトレジスト膜１１２にホールパターン１５、２５及び３５が形成される。図１０（ａ）は疎パターン領域に形成されたホールパターン１５の断面を、図１０（ｂ）は密集パターン領域に形成されたホールパターン２５の断面を示している。
【００２２】
次に、フォトレジスト膜の熱フローを行う。その結果、図９に示した各ホールパターン１６、２６及び３６が縮小し、図１１に示すように、縮小したホールパターン１６、２６及び３６が形成される（Ｓ６）。すなわち、フォトレジスト膜を加熱して軟化させることで、ホールパターン近傍のフォトレジストがホール内に流れ込み、ホールパターンが縮小する。すでに述べたように、疎パターン領域に形成されたホールパターンの縮小量は大きく、密集パターン領域に形成されたホールパターンの縮小量は小さい。したがって、熱フローの条件及び図３に示した各ホールパターン１２、２２及び３２のサイズを最適化しておくことにより、図２に示した原設計パターンに含まれる各ホールパターン１１、２１及び３１のサイズに対応した所望サイズのホールパターン１６、２６及び３６を得ることができる。図１２（ａ）は疎パターン領域のホールパターン１６の断面を、図１２（ｂ）は密集パターン領域のホールパターン２６の断面を示している。
【００２３】
その後、このようにして得られたフォトレジストパターンをマスクとして用い、半導体基板上に形成された絶縁膜をエッチングすることで、絶縁膜にコンタクトホールが形成される（Ｓ７）。
【００２４】
以上述べたように、本実施形態によれば、疎パターン領域に含まれるホールパターンについては、熱フローによる縮小量が大きいため、熱フロー前にサイズの大きいホールパターンをフォトレジスト膜に形成しておくことで、所定のリソグラフィマージンを容易に確保することができる。一方、密集パターン領域に含まれるホールパターンについては逆に、単に熱フローを行った場合には所定のリソグラフィマージンを確保し難くなる。本実施形態の第１の方法では、斜入射照明を用いることで、密集パターン領域に適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。本実施形態の第２の方法では、コヒーレンスファクタσの小さい通常照明及びレベンソン型位相シフトマスクを用いることで、高密度パターンに適した露光を行うことができ、密集パターン領域に含まれるホールパターンについても所定のリソグラフィマージンを容易に確保することが可能となる。
【００２５】
以下、本実施形態の具体例について説明する。
【００２６】
（具体例１）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜 ＡＲＣ２９Ａ をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００２７】
次に、フォトマスクとして透過率６％のハーフトーンマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．９５、２／３輪帯照明の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、設計パターンサイズより大きいサイズのコンタクトホールパターンを形成した。このときの各コンタクトホールパターンのサイズは、予め実験的に求めておいた隣接したパターンまでの距離と熱フローによる縮小量との関係から決定した。
【００２８】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、９０ｎｍのサイズのコンタクトホールパターンが得られた。寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００２９】
（具体例２）
半導体基板（半導体ウエハ）上に、クラリアント・ジャパン社製のＡｒＦ有機反射防止膜 ＡＲＣ２９Ａ をスピンコートし、さらに２１５℃で１分間ベークして、厚さ８０ｎｍの反射防止膜を形成した。続いて、この反射防止膜上に、信越化学社製のＡｒＦポジレジストをスピンコートし、さらに１１０℃で１分間ベークして、厚さ４００ｎｍのフォトレジスト膜を形成した。
【００３０】
次に、フォトマスクとしてレベンソン型位相シフトマスクを用い、ＡｒＦエキシマレーザー露光装置により、ＮＡ＝０．７８、σ＝０．３の条件で、フォトレジスト膜を露光した。さらに、１００℃で１分間、フォトレジスト膜をベークした。続いて、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にてフォトレジスト膜を現像し、所望サイズより大きいサイズのコンタクトホールパターンを形成した。形成したパターンは、Ｘ方向のピッチが１４０ｎｍ、Ｙ方向のピッチが１０μｍのチェーン状パターンであり、各コンタクトホールパターンのサイズは、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ１７０ｎｍである。
【００３１】
次に、１６５℃で９０秒間、フォトレジスト膜をベークした。その結果、フォトレジスト膜の熱フローにより、コンタクトホールパターンが縮小し、Ｘ方向の長さ７０ｎｍ、Ｙ方向の長さ９０ｎｍのコンタクトホールパターンが得られた。
寸法変動±１０％でのマージンは、露光量裕度２％のときフォーカス裕度０．１５μｍであり、良好な結果が得られた。
【００３２】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００３３】
【発明の効果】
本発明によれば、微細なホールパターンを適正に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るパターン形成方法の概略を示したフローチャートである。
【図２】本発明の実施形態に係り、設計パターンに含まれるホールパターンの例を示した図である。
【図３】本発明の実施形態に係り、補正された設計パターンに含まれるホールパターンの例を示した図である。
【図４】補正によるホールパターンの拡大量及びフォトレジストの熱処理によって生じるホールパターンの縮小量を示した図である。
【図５】本発明の実施形態に係り、露光基板に形成されたホールパターンの一例を示した図である。
【図６】本発明の実施形態に係り、露光基板に形成されたホールパターンの他の例を示した図である。
【図７】斜入射照明のいくつかの例を示した図である。
【図８】通常照明の例を示した図である。
【図９】本発明の実施形態に係り、現像後のホールパターンの例を示した平面図である。
【図１０】本発明の実施形態に係り、現像後のホールパターンの例を示した断面図である。
【図１１】本発明の実施形態に係り、熱処理後のホールパターンの例を示した平面図である。
【図１２】本発明の実施形態に係り、熱処理後のホールパターンの例を示した断面図である。
【符号の説明】
１１〜１６、２１〜２６、３１〜３６…ホールパターン
１０１、１０２…露光基板
１１１…半導体基板
１１２…フォトレジスト膜
Claims (10)
- 斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とするパターン形成方法。 - 通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、を備えたことを特徴とするパターン形成方法。 - 前記露光マスク上のパターンは、第１の設計パターンに含まれるホールパターンを各ホールパターンが含まれる領域のパターン配置に応じて拡大した第２の設計パターンから得られたものであることを特徴とする請求項１又は２に記載のパターン形成方法。
- 前記斜入射照明は、輪帯照明又は２つ以上の開口部を持つ照明であることを特徴とする請求項１乃至３のいずれかに記載のパターン形成方法。
- 前記第２の設計パターンに含まれるホールパターンのサイズは、第１の設計パターンにおける各ホールパターンと隣接するパターンとの距離を考慮して決められ、隣接パターンまでの距離が大きいほど拡大量は大きく、隣接パターンまでの距離が小さいほど拡大量が小さいことを特徴とする請求項３に記載のパターン形成方法。
- 前記第２の設計パターンに含まれるホールパターンのサイズは、予め求められた前記フォトレジスト膜を加熱する工程で縮小されるホールパターンの縮小量を考慮して決められることを特徴とする請求項３に記載のパターン形成方法。
- 前記第２の設計パターンに含まれるホールパターンのサイズは、各ホールパターンのリソグラフィマージンを考慮して決められることを特徴とする請求項３に記載のパターン形成方法。
- 前記第１の設計パターン及び第２の設計パターンには、メモリセル領域及び周辺回路領域が含まれ、
前記周辺回路領域における隣接パターン間の距離の方が、前記メモリセル領域における隣接パターン間の距離よりも大きいことを特徴とする請求項３に記載のパターン形成方法。 - 斜入射照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含む露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、
前記縮小されたホールパターンが形成されたフォトレジスト膜をマスクとしてエッチングを行う工程と、を備えたことを特徴とする半導体装置の製造方法。 - 通常照明を用いて、基板上に形成されたフォトレジスト膜に、ホールパターンを含むレベンソン型の露光マスク上のパターンを投影する工程と、
前記パターンが投影されたフォトレジスト膜を現像して、前記露光マスクに含まれるホールパターンに対応したホールパターンを前記フォトレジスト膜に形成する工程と、
前記現像されたフォトレジスト膜を加熱することで、前記フォトレジスト膜に形成されたホールパターンを縮小する工程と、
前記縮小されたホールパターンが形成されたフォトレジスト膜をマスクとしてエッチングを行う工程と、を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206491A JP2005055537A (ja) | 2003-08-07 | 2003-08-07 | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
| TW093122742A TWI241628B (en) | 2003-08-07 | 2004-07-29 | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method |
| KR1020040061547A KR100785186B1 (ko) | 2003-08-07 | 2004-08-05 | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 |
| US10/912,228 US20050058914A1 (en) | 2003-08-07 | 2004-08-06 | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method |
| CNB2004100705649A CN1322546C (zh) | 2003-08-07 | 2004-08-06 | 设计图形、光掩模、光刻胶图形及半导体器件的制造方法 |
| US11/282,473 US20060073425A1 (en) | 2003-08-07 | 2005-11-21 | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206491A JP2005055537A (ja) | 2003-08-07 | 2003-08-07 | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005055537A true JP2005055537A (ja) | 2005-03-03 |
Family
ID=34263948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003206491A Pending JP2005055537A (ja) | 2003-08-07 | 2003-08-07 | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20050058914A1 (ja) |
| JP (1) | JP2005055537A (ja) |
| KR (1) | KR100785186B1 (ja) |
| CN (1) | CN1322546C (ja) |
| TW (1) | TWI241628B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169153A (ja) * | 2008-01-17 | 2009-07-30 | Nec Electronics Corp | フォトマスク設計方法 |
| US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815958B1 (ko) * | 2006-09-12 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 바이어스 보정 방법 |
| JP4829742B2 (ja) * | 2006-10-05 | 2011-12-07 | 富士通セミコンダクター株式会社 | 膜のパターニング方法及び露光用マスク |
| CN103676474B (zh) * | 2013-12-17 | 2016-09-21 | 南京理工大学 | 一种微压印模具分体式的制造方法 |
| CN116782748B (zh) * | 2023-08-24 | 2023-11-14 | 致真存储(北京)科技有限公司 | 多态存储单元结构的制作方法及存储器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328323B2 (ja) * | 1992-07-20 | 2002-09-24 | 株式会社日立製作所 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| US5707765A (en) * | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
| KR100278659B1 (ko) * | 1998-10-30 | 2001-01-15 | 윤종용 | 작은임계치수의개구부를정의하는포토레지스트패턴의제조방법및이를이용한반도체장치의제조방법 |
| KR100280552B1 (ko) * | 1999-01-21 | 2001-01-15 | 김영환 | 마스크 데이터 변환방법 |
| JP3348786B2 (ja) * | 2000-01-11 | 2002-11-20 | 日本電気株式会社 | フォトマスク、パターン形成方法、半導体集積回路 |
| KR100355231B1 (ko) * | 2000-02-15 | 2002-10-11 | 삼성전자 주식회사 | 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자 |
| US6573480B1 (en) * | 2000-10-24 | 2003-06-03 | Advanced Micro Devices, Inc. | Use of thermal flow to remove side lobes |
| US6548226B2 (en) * | 2001-02-09 | 2003-04-15 | United Microelectronics Corp. | Photolithographic process |
| US6784005B2 (en) * | 2002-02-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts |
| US6832364B2 (en) * | 2002-10-03 | 2004-12-14 | International Business Machines Corporation | Integrated lithographic layout optimization |
| KR100599510B1 (ko) * | 2003-12-31 | 2006-07-13 | 동부일렉트로닉스 주식회사 | 미세 홀 포토마스크 제조방법 |
-
2003
- 2003-08-07 JP JP2003206491A patent/JP2005055537A/ja active Pending
-
2004
- 2004-07-29 TW TW093122742A patent/TWI241628B/zh not_active IP Right Cessation
- 2004-08-05 KR KR1020040061547A patent/KR100785186B1/ko not_active IP Right Cessation
- 2004-08-06 US US10/912,228 patent/US20050058914A1/en not_active Abandoned
- 2004-08-06 CN CNB2004100705649A patent/CN1322546C/zh not_active Expired - Fee Related
-
2005
- 2005-11-21 US US11/282,473 patent/US20060073425A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8021829B2 (en) | 2006-04-06 | 2011-09-20 | Tdk Corporation | Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head |
| JP2009169153A (ja) * | 2008-01-17 | 2009-07-30 | Nec Electronics Corp | フォトマスク設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050016152A (ko) | 2005-02-21 |
| CN1322546C (zh) | 2007-06-20 |
| US20050058914A1 (en) | 2005-03-17 |
| US20060073425A1 (en) | 2006-04-06 |
| TW200509193A (en) | 2005-03-01 |
| KR100785186B1 (ko) | 2007-12-11 |
| CN1581434A (zh) | 2005-02-16 |
| TWI241628B (en) | 2005-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005123312A (ja) | コンタクトホールの形成方法 | |
| TW200839839A (en) | Method of pattern transfer | |
| JP4641799B2 (ja) | 半導体装置の製造方法 | |
| US20060073425A1 (en) | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method | |
| JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
| JP2010210679A (ja) | マスクおよびその製造方法ならびに半導体装置の製造方法 | |
| JP4790350B2 (ja) | 露光用マスク及び露光用マスクの製造方法 | |
| JP3353744B2 (ja) | パターンの形成方法 | |
| JP2003133295A (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008153373A (ja) | 半導体装置の製造方法 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| JP5644290B2 (ja) | フォトマスクの製造方法 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP3978852B2 (ja) | 半導体装置の製造方法 | |
| JP2007264475A (ja) | フォトマスクの作製方法及び半導体装置の製造方法 | |
| JP4574976B2 (ja) | 微細パターン形成方法 | |
| JP4480424B2 (ja) | パターン形成方法 | |
| JP2001155994A (ja) | 比較的小さな臨界寸法を持つ構成部材を含む集積回路の製造方法 | |
| JP2011176042A (ja) | 半導体回路パターンの形成方法 | |
| JP2006053249A (ja) | 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法 | |
| JPH0651489A (ja) | ハーフトーン位相シフトフォトマスクの製造方法 | |
| US20120115073A1 (en) | Sub-resolution rod in the transition region | |
| KR20020056385A (ko) | 반도체소자의 콘택 형성방법 | |
| Shin et al. | Model-based OPC for 0.13-um contacts using 248-nm Att PSM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |