JP3348786B2 - フォトマスク、パターン形成方法、半導体集積回路 - Google Patents
フォトマスク、パターン形成方法、半導体集積回路Info
- Publication number
- JP3348786B2 JP3348786B2 JP2000002582A JP2000002582A JP3348786B2 JP 3348786 B2 JP3348786 B2 JP 3348786B2 JP 2000002582 A JP2000002582 A JP 2000002582A JP 2000002582 A JP2000002582 A JP 2000002582A JP 3348786 B2 JP3348786 B2 JP 3348786B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- exposure
- resist
- photomask
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 80
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 32
- 230000008094 contradictory effect Effects 0.000 claims description 5
- 239000010408 film Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electrodes Of Semiconductors (AREA)
Description
ロセスに利用されるフォトマスク、サーマルフロープロ
セスによるパターン形成方法、レジストの開口孔から平
面形状が微細な所定の部分に所定処理が実行されている
半導体集積回路に関する。
集積回路が各種用途に利用されており、その微細化も年
々進行している。例えば、半導体集積回路の層膜を微細
にパターニングする技術としてはフォトリソグラフィが
ある。
ホールを形成する場合、処理対象である絶縁膜の表面に
レジストを塗布し、複数の露光開口が形成されているフ
ォトマスクを利用してレジストを露光する。このレジス
トを現像して露光された部分に開口孔を形成し、このレ
ジストをマスクとして開口孔から絶縁膜をエッチングす
る。
は、上述したスルーホールの形成だけでなく、半導体基
板への不純物の導入や配線のパターニングなど各種用途
に利用されている。このようなフォトリソグラフィで
は、露光したいパターンを全部の方向に拡大した状態に
フォトマスクを形成し、このフォトマスクによる露光処
理を縮小光学系で実行することにより、所望の寸法のパ
ターンをレジストに露光することができる。
り微細なパターンを露光することができないが、このよ
うな露光限界よりレジストの開口孔を縮小することが現
在では要求されており、これを実現する手段としてサー
マルフロープロセスが開発された。
して図6および図7を参照して以下に説明する。なお、
図6および図7はサーマルフロープロセスの処理工程を
示す模式的な縦断正面図である。まず、図6(a)に示す
ように、処理対象の半導体集積回路100として、例え
ば、製造過程のDRAM(Dynamic Random Access Memor
y)を用意する。
半導体基板101の表面にゲート酸化膜102が成膜さ
れており、このゲート酸化膜102の表面に、メモリセ
ルとなるトランジスタ素子のゲート電極103,104
が所定パターンで形成されている。ゲート酸化膜102
はメモリセルの位置に対応して素子分離領域105で分
離されており、ゲート電極103,104の周囲空間が
所定の層膜である層間絶縁膜106で充填されている。
は、図7(c)に示すように、一対のゲート電極103,
104の間隙の位置で層間絶縁膜106の表面から半導
体基板101の表面までビットコンタクトのコンタクト
孔107を形成することになるので、図6(c)に示すよ
うに、このコンタクト孔107に対応して露光開口11
0が形成されているフォトマスク111を用意する。
ス部材112の下面に遮光膜113が形成された構造か
らなり、この遮光膜113が部分的に除去されることで
露光開口110が形成されている。この露光開口110
はコンタクト孔107に対応した位置に形成されている
が、その寸法はコンタクト孔107より全部の方向に拡
大されている。
積回路100の所定の層膜である層間絶縁膜106の表
面にレジスト115を所定膜厚まで塗布し、同図(c)に
示すように、このレジスト115の表面に前述のフォト
マスク111を所定距離で平行に対向させる。
りフォトマスク111の露光開口110からレジスト1
15を露光し、図7(a)に示すように、このレジスト1
15を現像することで露光開口110に対応した開口孔
116を形成する。従来のフォトリソグラフィ技術で
は、このレジスト115の開口孔116から半導体集積
回路100の層間絶縁膜106にコンタクト孔を形成し
ていた。
ンタクト孔107は形成できないので、サーマルフロー
プロセスでは、同図(b)に示すように、上述のようにパ
ターニングされたレジスト115を加熱して軟化させる
ことで開口孔116を縮小させる。
光限界より小径となるので、このレジスト115の開口
孔116から半導体集積回路100の層間絶縁膜106
をエッチングすることにより、極度に小径のコンタクト
孔107が層間絶縁膜106の表面から半導体基板10
1の表面まで形成されることになる。
ロセスで露光処理に利用されるフォトマスク111の露
光開口110は、レジスト115に加熱により縮小され
た開口孔116を全部の方向に拡大した形状として、露
光処理の限界に近い寸法で形成されている。
ォトマスク111の露光開口110を透過した光線は回
折などによりビーム形状が変形するので、例えば、露光
開口110が正方形でもレジスト115の開口孔116
の露光形状は略円形となり、これをサーマルフロープロ
セスすると略正円となる。
クト孔107などの平面形状は略正円で良いため、フォ
トマスク111の露光開口110は設計や製造を容易と
するために一般的に正方形とされている。このため、レ
ジスト115の開口孔116の露光寸法を直径aの正円
とするならば、フォトマスク111の露光開口110は
一辺aの正方形などとして形成されている。
ォトマスク111によるレジスト115の露光処理が等
倍に実行されることを例示したが、上述のように限界寸
法での露光処理を実行する場合、一般的には縮小光学系
によりフォトマスク111の開口パターンが縮小されて
レジスト115に露光される。
フロープロセスでは、フォトマスク111による露光処
理でレジスト115に開口孔116を形成してから、こ
のレジスト115を加熱して開口孔116を縮小させる
ので、層間絶縁膜106に露光限界より小径の処理を実
行することができる。
した開口孔116を縮小させるためにレジスト115を
加熱して軟化させると、このレジスト115の表面張力
などのために開口孔116が縮小されるときに変形され
る。その変形は複数の開口孔116の相互の位置関係に
対応することが本発明者により確認されており、具体的
には、複数の開口孔116をレジスト115の加熱によ
り縮小するとき、相互に近接している複数の開口孔11
6は、他方に向かう方向では縮小の度合が小さく、これ
と直交する方向では縮小の度合が大きい。
ビット線やワード線の配列方向から45度だけ傾斜した方
向に複数のコンタクト孔107を線形に配列するものが
あり、1/4ピッチDRAMなどと呼称されている。こ
のように複数のコンタクト孔107を形成するフォトマ
スク111は、図8(a)に示すように、正方形の複数の
露光開口110が45度方向に線形に配列された形状とな
る。
115を露光すると、同図(b)に示すように、各々円形
の複数の開口孔116が45度方向に線形に配列されるこ
とになる。しかし、このレジスト115を加熱して開口
孔116を縮小させると、その配列方向には縮小の度合
が小さく、これと直交する方向には縮小の度合が大きい
ので、同図(c)に示すように、開口孔116は配列方向
に細長い楕円形となる。
のように複数の開口孔116が相互の位置関係に対応し
て変形するため、所望位置に所望形状の開口孔116を
形成することが困難であり、半導体集積回路100に微
細な所定処理を適正に実行することが困難である。
たものであり、サーマルフロープロセスで半導体集積回
路に微細な所定処理を適正に実行できるようにするフォ
トマスク、半導体集積回路に微細な所定処理を適正に実
行できるサーマルフロープロセスでのパターン形成方
法、微細な所定処理が適正に実行されている半導体集積
回路、の少なくとも一つを提供することを目的とする。
成方法は、複数の露光開口が形成されているフォトマス
クを用意し、半導体集積回路の層膜などの処理対象の表
面にレジストを塗布し、このレジストを前記フォトマス
クによる露光処理でパターニングして複数の前記露光開
口に対応した複数の開口孔を形成し、このパターニング
されたレジストを加熱して複数の前記開口孔を各々縮小
させるサーマルフロープロセスにおけるパターン形成方
法であって、前記露光処理に本発明のフォトマスクを使
用する。
が形成されているフォトマスクを用意し、半導体集積回
路の層膜などの処理対象の表面にレジストを塗布し、こ
のレジストを前記フォトマスクによる露光処理でパター
ニングして複数の前記露光開口に対応した複数の開口孔
を形成し、このパターニングされたレジストを加熱して
複数の前記開口孔を各々縮小させるサーマルフロープロ
セスにおける前記フォトマスクであって、複数の前記露
光開口の少なくとも一部が前記レジストの開口孔の前記
加熱による異方性の変形と相反する形状に形成されてい
る。
サーマルフロープロセスでは、半導体集積回路の層膜な
どの処理対象の表面に塗布されたレジストを、フォトマ
スクによる露光処理でパターニングして複数の露光開口
に対応した複数の開口孔を形成するとき、これら複数の
開口孔が加熱による異方性の変形と相反する形状に形成
される。そこで、このようにパターニングされたレジス
トを加熱して複数の開口孔を各々縮小させると、これら
複数の開口孔は縮小されるときに異方性に変形するが、
この異方性の変形と相反する形状に事前に形成されてい
るので、縮小されるときに変形されることで適正な形状
となる。
は、複数の前記露光開口の少なくとも一部は、近接した
他の前記露光開口に向かう方向と略直交する方向に細長
く形成されていることも可能である。また、複数の前記
露光開口の少なくとも一部は、近接した他の前記露光開
口に向かう方向と略直交する方向に拡大されていること
も可能である。
光処理でレジストに形成される開口孔は、近接した他の
開口孔に向かう方向と略直交する方向に細長く形成され
る。このように形成された複数の開口孔をレジストの加
熱により縮小するとき、相互に近接している複数の開口
孔は、レジストの表面張力などのため、他方に向かう方
向には縮小の度合が小さく、これと直交する方向には縮
小の度合が大きいので、このように変形が発生すること
で適正な形状となる。
は、前記露光開口の拡大の度合は、他の前記露光開口と
の距離に相反していることも可能である。この場合、本
発明のフォトマスクによる露光処理でレジストに形成さ
れる開口孔は、他の開口孔との距離に対応して拡大され
た形状に形成される。このように形成された複数の開口
孔をレジストの加熱により縮小するとき、このレジスト
に表面張力などが作用するので、開口孔は他の開口孔と
の距離に相反して異方性に変形されて適正な形状とな
る。
は、複数の前記露光開口の少なくとも一部が相互に近接
した線形に配列されており、この線形に配列されている
複数の前記露光開口が前記配列の方向と略直交する方向
に拡大されていることも可能である。
光処理でレジストに形成される開口孔は、少なくとも一
部が相互に近接した線形に配列されており、この線形に
配列されている複数の開口孔は配列の方向と略直交する
方向に拡大された形状に形成される。このように形成さ
れた複数の開口孔をレジストの加熱により縮小すると
き、相互に近接した線形に配列されている複数の開口孔
は、配列方向には縮小の度合が小さく、これと直交する
方向には縮小の度合が大きいので、このように変形が発
生することで適正な形状となる。
は、前記露光開口は前記拡大方向が長辺方向となる長方
形に形成されていることも可能である。この場合、露光
開口を矩形に形成するときに所定方向に拡大する場合で
も、露光開口を平行四辺形に形成する必要がない。
は、複数の前記露光開口の各々が略全部の方向に拡大さ
れており、複数の前記露光開口の少なくとも一部は、近
傍に位置する他の前記露光開口に向かう方向では前記拡
大の度合が小さいことも可能である。この場合、本発明
のフォトマスクによる露光処理でレジストに形成される
開口孔は、近傍に位置する他の開口孔に向かう方向では
拡大の度合が小さい状態で、略全部の方向に拡大された
形状に形成される。このように形成された複数の開口孔
をレジストの加熱により縮小するとき、相互に近接して
いる複数の開口孔は、レジストの表面張力などのため、
他方に向かう方向には縮小の度合が小さく、これと直交
する方向には縮小の度合が大きいので、このように変形
が発生することで適正な形状となる。
大とは、サーマルフロープロセスにより縮小された開口
孔の最終的な所望の寸法に対し、この開口孔がサーマル
フロープロセスにより縮小される以前の寸法を想定し、
この寸法よりレジストの露光寸法を拡大しておくことを
意味している。
小された円形の開口孔の直径がaで、サーマルフロープ
ロセスにより開口孔が“1/b”に縮小される場合、サ
ーマルフロープロセスにより縮小される以前の開口孔は
直径“a×b”の正円となるが、本発明ではレジストの
開口孔の露光寸法を拡大方向で“a×b”以上とする。
口の拡大とは、レジストに所望寸法の開口孔を形成する
とき、この開口孔から単純に設計される寸法より露光開
口を拡大することである。例えば、上述のようにサーマ
ルフロープロセスにより縮小された円形の開口孔の直径
がaで、サーマルフロープロセスにより開口孔が“1/
b”に縮小される場合、サーマルフロープロセスにより
縮小される以前の開口孔は直径“a×b”の正円となる
ので、露光光学系が等倍であるならば単純にはフォトマ
スクに各辺“a×b”の正方形の露光開口を形成するこ
とになるが、本発明でフォトマスクに形成する露光開口
は短辺が“a×b”で長辺が“a×b”以上の長方形な
どとなる。
光開口の形成に関与する方向の略全部であることを意味
しており、フォトマスクの表面と平行な360度の二次元
方向、フォトマスクの表面と平行な前後左右の四方向、
長方形に形成する露光開口の四辺と平行な四方向、など
を許容する。
は、複数の前記露光開口の少なくとも一部は、近接した
他の前記露光開口に向かう方向が短辺方向、これと略直
交する方向が長辺方向、となる長方形に形成されている
ことも可能である。この場合、露光開口を矩形に形成す
るときに所定方向に拡大する場合でも、露光開口を平行
四辺形に形成する必要がない。
集積回路の層膜などの処理対象の表面にレジストを塗布
し、このレジストをパターニングして複数の開口孔を形
成し、このパターニングされたレジストを加熱して複数
の前記開口孔を各々縮小させるサーマルフロープロセス
におけるパターン形成方法であって、複数の前記開口孔
の少なくとも一部を前記レジストの加熱による異方性の
変形と相反する形状に形成するようにした。
ては、複数の前記開口孔の少なくとも一部を近接した他
の前記開口孔に向かう方向と略直交する方向に細長く形
成することも可能である。また、複数の前記開口孔の少
なくとも一部を近接した他の前記開口孔に向かう方向と
略直交する方向に拡大することも可能である。また、前
記開口孔の拡大の度合を他の前記開口孔との距離に相反
させることも可能である。また、複数の前記開口孔の少
なくとも一部を相互に近接した線形に配列するとき、こ
の線形に配列する複数の前記開口孔を前記配列の方向と
略直交する方向に拡大することも可能である。また、前
記開口孔を拡大方向が長辺方向となる長方形に形成する
ことも可能である。また、複数の前記開口孔の少なくと
も一部を、近傍に位置する他の前記開口孔に向かう方向
では拡大の度合が小さくなるように、略全部の方向に拡
大することも可能である。また、複数の前記開口孔の少
なくとも一部を、近接した他の前記開口孔に向かう方向
が短辺方向、これと略直交する方向が長辺方向、となる
長方形に形成することも可能である。
細な所定の部分に所定処理が実行されている半導体集積
回路であって、本発明のパターン形成方法で形成された
前記レジストの開口孔から前記所定処理が実行されてい
る。
び図2を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。なお、図1(a)は
本発明のフォトマスクの実施の一形態を示す平面図、
(b)はフォトマスクでの露光によりレジストに開口孔が
形成された状態を示す平面図、(c)はレジストの加熱に
より開口孔が縮小された状態を示す平面図、図2はレジ
ストの加熱による開口孔の変形の度合を示す特性図、で
ある。
1に示すように、サーマルフロープロセスでのレジスト
201のパターニングに利用されるものであり、処理対
象の半導体集積回路(図示せず)の処理位置に対応して複
数の露光開口202が形成されている。
成方法では、同図(c)に示すように、半導体集積回路の
表面に塗布されたレジスト201に、例えば、三行三列
に配列された九個の開口孔203を形成するが、これら
の開口孔203は、相互の距離が前後方向(図面での上
下方向)では小さく左右方向では大きい。
0にも、同図(a)に示すように、前後方向では近接して
左右方向では離反した三行三列に九個の露光開口202
が形成されているが、これらの露光開口202は、レジ
スト201の加熱による開口孔203の異方性の変形と
相反する形状に形成されている。
0では、前後方向では近接して左右方向では離反した複
数の露光開口202の各々が、正方形を左右方向に拡大
した長方形状に形成されている。このため、本実施の形
態のフォトマスク200では、前後方向で相互に近接し
た線形に配列された複数の露光開口202の各々が、配
列方向と直交する左右方向に拡大されていることにな
り、拡大方向である左右方向が長辺方向となる長方形に
形成されているので、近接した他の露光開口202に向
かう前後方向が短辺方向となっている。
では、レジスト201に露光処理する開口孔203の寸
法に比較して、実際にはフォトマスク200の複数の露
光開口202の各々が略全部の方向である前後左右に拡
大されている。しかし、これらの露光開口202は、近
傍に位置する他の露光開口202に向かう前後方向では
拡大の度合が小さいので、結果的には左右方向に拡大さ
れた形状に形成されている。
前後左右に配列された露光開口202は、前後方向ほど
ではないが左右方向でも近接していることになるので、
この左右方向と直交する前後方向にも露光開口202は
拡大されている。ただし、前述のように露光開口202
は、拡大の度合が左右方向では大きく前後方向では小さ
いので、各方向での拡大の度合は各方向での相互の距離
に相反していることになる。
のフォトマスク200を利用したサーマルフロープロセ
スの処理工程を以下に簡単に説明する。まず、処理対象
の半導体集積回路の表面にレジスト201を塗布し、こ
のレジスト201をフォトマスク200による露光処理
でパターニングする。
ク200の複数の露光開口202に対応した複数の開口
孔203がレジスト201に形成されるので、このレジ
スト201を加熱して複数の開口孔203の各々を縮小
させる。これでレジスト201の開口孔203が露光限
界より小径となるので、半導体集積回路の微細な範囲に
所望の処理を実行することができる。
熱して複数の開口孔203の各々を縮小させると、これ
らの開口孔203には相互の位置関係に対応して異方性
の変形が発生する。この開口孔203の変形はレジスト
201の表面張力などに起因していると予想され、複数
の開口孔203をレジスト201の加熱により縮小させ
ると、相互に近接している複数の開口孔203は、図2
に示すように、他方に向かう方向には縮小の度合が小さ
く、これと直交する方向には縮小の度合が大きい。
0は、図1(a)に示すように、上述のような複数の開口
孔203の異方性の変形と相反する形状に露光開口20
2が形成されているので、このフォトマスク200での
露光処理によりレジスト201に形成される開口孔20
3は、同図(b)に示すように、近接した他の開口孔20
3に向かう方向と略直交する方向に拡大された楕円形状
に形成される。そこで、このように形成された複数の開
口孔203をレジスト201の加熱により縮小させる
と、同図(c)に示すように、相互の位置関係に対応して
異方性の変形が発生することで略正円となる。
00を使用したサーマルフロープロセスでは、レジスト
201に微細な開口孔203を適正な形状で形成するこ
とができるので、半導体集積回路の微細な範囲に適正な
処理を実行することができる。しかも、本実施の形態の
フォトマスク200では、複数の露光開口202の各々
が、所要な拡大方向である左右方向が長辺方向となる長
方形に形成されているので、その設計や製造が容易であ
る。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではフォトマスク200を使
用するフォトリソグラフィ技術によりレジスト201に
所望形状の開口孔203を形成することを例示したが、
このような開口孔203をフォトマスク200を使用し
ない直描技術でレジスト201に形成することも可能で
ある。
口孔203が前後方向で線形に配列されていることを例
示したが、前述した一従来例の1/4ピッチDRAMな
どのように、傾斜した方向で線形に配列されていること
も可能である。ただし、このような配列に上述のフォト
マスク200を単純に適用すると、本来は正方形の露光
開口を傾斜した方向に拡大することになり、露光開口が
平行四辺形や菱形となるのでフォトマスクの設計や製造
が困難となる。
(a)に示すように、フォトマスク210の傾斜方向で線
形に配列された複数の露光開口211を、その配列方向
と直交した傾斜方向に拡大することにより、この拡大方
向である傾斜方向が長辺となる長方形に露光開口211
を形成することが好適である。
ト201には複数の開口孔212が傾斜した楕円形に形
成されることになるが、これら複数の楕円形の開口孔2
12は相互に近接した方向と直交する方向に拡大されて
いるので、レジスト201の加熱により縮小させると適
正な正円となる。
孔212を45度の方向に配列するフォトマスク210を
本発明者は実際に試作した。その場合、レジスト201
の加熱により縮小された開口孔212の平均直径を“0.
15(μm)”、45度方向に配列されている複数の開口孔2
12の前後方向および左右方向でのピッチを“0.3(μ
m)”と設定した。
示すように、フォトマスク210の露光開口211を短
辺が“0.23(μm)”で長辺が“0.4(μm)”の長方形に形
成したところ、略上述の寸法の開口孔212を最終的に
形成できることが確認された。
る開口孔203をレジスト201に形成する場合を例示
したが、本発明は不規則に配列されている開口孔203
をレジスト201に形成する場合にも適用可能である。
さらに、上述のように同一形状の開口孔を一定間隔で線
形に配列する場合でも、両端の開口孔と中央領域の開口
孔では変形の条件が相違することは当然である。
はレジスト201に直径“0.2(μm)”の三個の開口孔2
21をピッチ“0.35(μm)”で線形に配列することを想
定し、このような開口孔221の全部を良好な形状に形
成できるフォトマスク222を設計した。
フォトマスクであれば、一辺が“0.2(μm)”の三個の正
方形の露光開口をピッチ“0.35(μm)”で線形に配列す
ることになる。しかし、本発明のフォトマスク222と
しては、同図(c)に示すように、中央の露光開口223
を“0.24×0.30(μm)”の長方形に形成し、両端の露光
開口223を“0.27×0.30(μm)”の長方形に形成する
ことが好適であることが確認された。つまり、複数の露
光開口223を線形に配列する場合、両端の露光開口2
23では中央領域の露光開口223より配列方向での拡
大の度合を大きくすることが好適である。
露光開口202を略全部の方向である前後左右に拡大
し、その拡大の度合を前後方向と左右方向とで相違させ
ることを例示したが、例えば、露光開口202を特定の
方向のみ拡大することも可能である。
口の少なくとも一部がレジストの開口孔の加熱による異
方性の変形と相反する形状に形成されていることによ
り、本発明のフォトマスクを利用したサーマルフロープ
ロセスでは、半導体集積回路の層膜などの処理対象の表
面に塗布されたレジストをフォトマスクによる露光処理
でパターニングして複数の開口孔を形成し、このレジス
トを加熱して複数の開口孔を各々縮小させると、これら
複数の開口孔は縮小されるときに変形されることで適正
な形状となるので、半導体集積回路の複数の微細な箇所
の各々を良好な形状で処理することができる。
しては、複数の露光開口が近接した他の露光開口に向か
う方向と略直交する方向に細長く形成されていることに
より、本発明のフォトマスクによる露光処理でレジスト
に形成した開口孔は加熱により縮小すると適正な形状と
なるので、半導体集積回路の複数の微細な箇所の各々を
良好な形状で処理することができる。
開口に向かう方向と略直交する方向に拡大されているこ
とにより、本発明のフォトマスクによる露光処理でレジ
ストに形成した開口孔は加熱により縮小すると適正な形
状となるので、半導体集積回路の複数の微細な箇所の各
々を良好な形状で処理することができる。
口との距離に相反していることにより、レジストに形成
した開口孔が加熱により縮小すると適正な形状となるの
で、半導体集積回路の複数の微細な箇所の各々を良好な
形状で処理することができる。
相互に近接した線形に配列されており、この線形に配列
されている複数の露光開口が配列の方向と略直交する方
向に拡大されていることにより、レジストに形成した開
口孔が加熱により縮小すると適正な形状となるので、半
導体集積回路の複数の微細な箇所の各々を良好な形状で
処理することができる。
る長方形に形成されていることにより、露光開口を矩形
に形成するときに所定方向に拡大する場合でも、露光開
口を平行四辺形に形成する必要がないので、フォトマス
クを簡易に設計および製造することができる。
向に拡大されており、複数の露光開口の少なくとも一部
は、近傍に位置する他の露光開口に向かう方向では拡大
の度合が小さいことにより、レジストに形成した開口孔
が加熱により縮小すると適正な形状となるので、半導体
集積回路の複数の微細な箇所の各々を良好な形状で処理
することができる。
は、近接した他の露光開口に向かう方向が短辺方向、こ
れと略直交する方向が長辺方向、となる長方形に形成さ
れていることにより、露光開口を矩形に形成するときに
所定方向に拡大する場合でも、露光開口を平行四辺形に
形成する必要がないので、フォトマスクを簡易に設計お
よび製造することができる。
孔の少なくとも一部をレジストの加熱による異方性の変
形と相反する形状に形成するようにしたことにより、こ
のレジストを加熱して複数の開口孔を各々縮小させる
と、これら複数の開口孔は縮小されるときに変形される
ことで適正な形状となるので、半導体集積回路の複数の
微細な箇所の各々を良好な形状で処理することができ
る。
示す平面図、(b)はフォトマスクでの露光によりレジス
トに開口孔が形成された状態を示す平面図、(c)はレジ
ストの加熱により開口孔が縮小された状態を示す平面
図、である。
す特性図である。
図、(b)はフォトマスクでの露光によりレジストに開口
孔が形成された状態を示す平面図、(c)はレジストの加
熱により開口孔が縮小された状態を示す平面図、であ
る。
面図である。
図、(b)は従来のフォトマスクに形成する開口孔を示す
平面図、(c)は第二の変形例のフォトマスクに形成する
開口孔を示す平面図、である。
的な縦断正面図である。
的な縦断正面図である。
(b)はフォトマスクでの露光によりレジストに開口孔が
形成された状態を示す平面図、(c)はレジストの加熱に
より開口孔が縮小された状態を示す平面図、である。
Claims (18)
- 【請求項1】 複数の露光開口が形成されているフォト
マスクを用意し、半導体集積回路の層膜などの処理対象
の表面にレジストを塗布し、このレジストを前記フォト
マスクによる露光処理でパターニングして複数の前記露
光開口に対応した複数の開口孔を形成し、このパターニ
ングされたレジストを加熱して複数の前記開口孔を各々
縮小させるサーマルフロープロセスにおける前記フォト
マスクであって、 複数の前記露光開口の少なくとも一部が前記レジストの
開口孔の前記加熱による異方性の変形と相反する形状に
形成されているフォトマスク。 - 【請求項2】 複数の前記露光開口の少なくとも一部
は、近接した他の前記露光開口に向かう方向と略直交す
る方向に細長く形成されている請求項1に記載のフォト
マスク。 - 【請求項3】 複数の前記露光開口の少なくとも一部
は、近接した他の前記露光開口に向かう方向と略直交す
る方向に拡大されている請求項2に記載のフォトマス
ク。 - 【請求項4】 前記露光開口の拡大の度合は、他の前記
露光開口との距離に相反している請求項3に記載のフォ
トマスク。 - 【請求項5】 複数の前記露光開口の少なくとも一部が
相互に近接した線形に配列されており、 この線形に配列されている複数の前記露光開口が前記配
列の方向と略直交する方向に拡大されている請求項2な
いし4の何れか一項に記載のフォトマスク。 - 【請求項6】 前記露光開口は前記拡大方向が長辺方向
となる長方形に形成されている請求項3ないし5の何れ
か一項に記載のフォトマスク。 - 【請求項7】 複数の前記露光開口の各々が略全部の方
向に拡大されており、 複数の前記露光開口の少なくとも一部は、近傍に位置す
る他の前記露光開口に向かう方向では前記拡大の度合が
小さい請求項2に記載のフォトマスク。 - 【請求項8】 複数の前記露光開口の少なくとも一部
は、近接した他の前記露光開口に向かう方向が短辺方
向、これと略直交する方向が長辺方向、となる長方形に
形成されている請求項7に記載のフォトマスク。 - 【請求項9】 半導体集積回路の層膜などの処理対象の
表面にレジストを塗布し、このレジストをパターニング
して複数の開口孔を形成し、このパターニングされたレ
ジストを加熱して複数の前記開口孔を各々縮小させるサ
ーマルフロープロセスにおけるパターン形成方法であっ
て、 複数の前記開口孔の少なくとも一部を前記レジストの加
熱による異方性の変形と相反する形状に形成するように
したパターン形成方法。 - 【請求項10】 複数の前記開口孔の少なくとも一部を
近接した他の前記開口孔に向かう方向と略直交する方向
に細長く形成するようにした請求項9に記載のパターン
形成方法。 - 【請求項11】 複数の前記開口孔の少なくとも一部を
近接した他の前記開口孔に向かう方向と略直交する方向
に拡大するようにした請求項10に記載のパターン形成
方法。 - 【請求項12】 前記開口孔の拡大の度合を他の前記開
口孔との距離に相反させるようにした請求項11に記載
のパターン形成方法。 - 【請求項13】 複数の前記開口孔の少なくとも一部を
相互に近接した線形に配列するとき、この線形に配列す
る複数の前記開口孔を前記配列の方向と略直交する方向
に拡大するようにした請求項10ないし12の何れか一
項に記載のパターン形成方法。 - 【請求項14】 前記開口孔を拡大方向が長辺方向とな
る長方形に形成するようにした請求項11ないし13の
何れか一項に記載のパターン形成方法。 - 【請求項15】 複数の前記開口孔の少なくとも一部
を、近傍に位置する他の前記開口孔に向かう方向では拡
大の度合が小さくなるように、略全部の方向に拡大する
ようにした請求項10に記載のパターン形成方法。 - 【請求項16】 複数の前記開口孔の少なくとも一部
を、近接した他の前記開口孔に向かう方向が短辺方向、
これと略直交する方向が長辺方向、となる長方形に形成
するようにした請求項15に記載のパターン形成方法。 - 【請求項17】 複数の露光開口が形成されているフォ
トマスクを用意し、半導体集積回路の層膜などの処理対
象の表面にレジストを塗布し、このレジストを前記フォ
トマスクによる露光処理でパターニングして複数の前記
露光開口に対応した複数の開口孔を形成し、このパター
ニングされたレジストを加熱して複数の前記開口孔を各
々縮小させるサーマルフロープロセスにおけるパターン
形成方法であって、 前記露光処理に請求項1ないし8の何れか一項に記載の
フォトマスクを使用するようにしたパターン形成方法。 - 【請求項18】 平面形状が微細な所定の部分に所定処
理が実行されている半導体集積回路であって、 請求項9ないし17の何れか一項に記載のパターン形成
方法で形成された前記レジストの開口孔から前記所定処
理が実行されている半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000002582A JP3348786B2 (ja) | 2000-01-11 | 2000-01-11 | フォトマスク、パターン形成方法、半導体集積回路 |
US09/757,841 US6566041B2 (en) | 2000-01-11 | 2001-01-10 | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
US10/341,159 US20030104289A1 (en) | 2000-01-11 | 2003-01-13 | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
US10/341,160 US6864021B2 (en) | 2000-01-11 | 2003-01-13 | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000002582A JP3348786B2 (ja) | 2000-01-11 | 2000-01-11 | フォトマスク、パターン形成方法、半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001194769A JP2001194769A (ja) | 2001-07-19 |
JP3348786B2 true JP3348786B2 (ja) | 2002-11-20 |
Family
ID=18531675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000002582A Expired - Fee Related JP3348786B2 (ja) | 2000-01-11 | 2000-01-11 | フォトマスク、パターン形成方法、半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6566041B2 (ja) |
JP (1) | JP3348786B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100355231B1 (ko) * | 2000-02-15 | 2002-10-11 | 삼성전자 주식회사 | 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자 |
JP2001274062A (ja) * | 2000-03-27 | 2001-10-05 | Oki Electric Ind Co Ltd | レジストパターンの形成方法及び露光装置 |
JP3787271B2 (ja) * | 2000-11-20 | 2006-06-21 | 東京応化工業株式会社 | 微細レジストホールパターン形成方法 |
JP4552326B2 (ja) * | 2001-01-17 | 2010-09-29 | ソニー株式会社 | 微細パターン形成方法 |
KR20040048312A (ko) | 2002-12-02 | 2004-06-07 | 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 | 도파로의 형성방법 및 그로부터 형성된 도파로 |
JP2005055537A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
JP4480424B2 (ja) * | 2004-03-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | パターン形成方法 |
US20060096081A1 (en) * | 2004-06-30 | 2006-05-11 | Hitachi Global Storage Technologies | Methods of making magnetic write heads with use of a resist channel shrinking solution having corrosion inhibitors |
US7343666B2 (en) | 2004-06-30 | 2008-03-18 | Hitachi Global Storage Technologies Netherlands B.V. | Methods of making magnetic write heads with use of linewidth shrinkage techniques |
US7507661B2 (en) * | 2004-08-11 | 2009-03-24 | Spansion Llc | Method of forming narrowly spaced flash memory contact openings and lithography masks |
TWI395258B (zh) | 2005-11-11 | 2013-05-01 | Semiconductor Energy Lab | 微結構以及微機電系統的製造方法 |
JP4907297B2 (ja) * | 2005-11-11 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 微小構造体及び微小電気機械式装置の作製方法 |
JP4597902B2 (ja) | 2006-04-06 | 2010-12-15 | Tdk株式会社 | レジストパターンの形成方法および垂直磁気記録ヘッドの製造方法 |
US8389402B2 (en) * | 2011-05-26 | 2013-03-05 | Nanya Technology Corporation | Method for via formation in a semiconductor device |
CN103377986B (zh) * | 2012-04-17 | 2016-07-06 | 南亚科技股份有限公司 | 接触孔的制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224361A (en) * | 1978-09-05 | 1980-09-23 | International Business Machines Corporation | High temperature lift-off technique |
KR19980015733A (ko) | 1996-08-23 | 1998-05-25 | 김광호 | 레지스트 패턴 형성방법 |
JPH10274854A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Chem Corp | フォトレジストを用いるホールパターンの形成方法 |
US6265306B1 (en) * | 2000-01-12 | 2001-07-24 | Advanced Micro Devices, Inc. | Resist flow method for defining openings for conductive interconnections in a dielectric layer |
US6486058B1 (en) * | 2000-10-04 | 2002-11-26 | Integrated Device Technology, Inc. | Method of forming a photoresist pattern using WASOOM |
-
2000
- 2000-01-11 JP JP2000002582A patent/JP3348786B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-10 US US09/757,841 patent/US6566041B2/en not_active Expired - Lifetime
-
2003
- 2003-01-13 US US10/341,160 patent/US6864021B2/en not_active Expired - Lifetime
- 2003-01-13 US US10/341,159 patent/US20030104289A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2001194769A (ja) | 2001-07-19 |
US20010007732A1 (en) | 2001-07-12 |
US20030104289A1 (en) | 2003-06-05 |
US6566041B2 (en) | 2003-05-20 |
US20030104290A1 (en) | 2003-06-05 |
US6864021B2 (en) | 2005-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3348786B2 (ja) | フォトマスク、パターン形成方法、半導体集積回路 | |
US9917056B2 (en) | Coarse grid design methods and structures | |
US7723807B2 (en) | Semiconductor device and a manufacturing method thereof | |
US8679729B2 (en) | Method for forming patterns of semiconductor device by using mixed assist feature system | |
CN108957943B (zh) | 形成布局图案的方法 | |
JP3257887B2 (ja) | 半導体装置 | |
JP2010210679A (ja) | マスクおよびその製造方法ならびに半導体装置の製造方法 | |
US10825817B2 (en) | Layout of semiconductor structure, semiconductor device and method of forming the same | |
US8273522B2 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
US6383691B1 (en) | Photomask and method for increasing image aspect ratio while relaxing mask fabrication requirements | |
JPH0964306A (ja) | 半導体集積回路装置の製造方法 | |
US11721552B2 (en) | Semiconductor device | |
KR100355231B1 (ko) | 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자 | |
US8703608B2 (en) | Control of local environment for polysilicon conductors in integrated circuits | |
JPH04177758A (ja) | 半導体装置の製造方法 | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
JP2938859B2 (ja) | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 | |
JPH0795543B2 (ja) | エツチング方法 | |
KR100653991B1 (ko) | 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법 | |
US20050083083A1 (en) | Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element | |
US7719034B2 (en) | Device of active regions and gates and method of forming gate patterns using the same | |
CN112086422B (zh) | 扇出型电路的线路结构及其制造方法 | |
KR100653992B1 (ko) | 위상차 보조 패턴을 갖는 포토 마스크 | |
TW461040B (en) | Method for forming opening in a wafer layer | |
KR100207489B1 (ko) | 반도체 메모리 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |