CN103377986B - 接触孔的制作方法 - Google Patents

接触孔的制作方法 Download PDF

Info

Publication number
CN103377986B
CN103377986B CN201210112924.1A CN201210112924A CN103377986B CN 103377986 B CN103377986 B CN 103377986B CN 201210112924 A CN201210112924 A CN 201210112924A CN 103377986 B CN103377986 B CN 103377986B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
opening
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210112924.1A
Other languages
English (en)
Other versions
CN103377986A (zh
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210112924.1A priority Critical patent/CN103377986B/zh
Publication of CN103377986A publication Critical patent/CN103377986A/zh
Application granted granted Critical
Publication of CN103377986B publication Critical patent/CN103377986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔的制作方法。首先提供衬底，衬底上包括层间介质层；在层间介质层上形成抗反射层；在抗反射层上涂布光刻胶层；进行光刻工艺，在光刻胶层中形成第一开口；进行第一次干蚀刻工艺，经由所述第一开口蚀刻抗反射层及层间介质层，形成具有第一深度的沟槽；将所述光刻胶层中的第一开口缩小成为第二开口；以及进行第二次干蚀刻工艺，经由所述第二开口蚀刻所述层间介质层，形成具有第二深度的通孔。优点在于：仅需要进行单次的光刻工艺，配合一次的RELACS光刻胶扩大以及两次干蚀刻工艺，就可以形成接触孔，因此步骤上较为简单，而且省略了一道光掩膜，成本因此降低许多。

Description

接触孔的制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种接触孔(contacthole)的制作方法。
背景技术
在半导体集成电路的制作过程中常伴随通孔或沟槽的制作，例如，铜金属互连工艺即需要先形成嵌入式线槽及通孔，又称双大马士革工艺(dualdamascene)，又例如，于层间介质层中形成接触孔。其中，由于接触孔常被用来导通晶体管的栅极、源极或漏极等位于半导体衬底上的重要电路器件，因此至关重要。
随着半导体集成电路关键尺寸的不断缩小，半导体制程工艺对减少接触孔阻值的需求也是越来越高。传统的接触孔制作方法通常需要进行两次的光刻工艺，搭配两次的光刻胶涂布及两次的干蚀刻工艺才能于层间介质层中形
发明内容
本发明于是提供一种接触孔的制作方法，以解决上述问题。
本发明披露了一种接触孔的制作方法，其特征在于，包括：提供衬底，衬底上包括层间介质层；在层间介质层上形成抗反射层；在抗反射层上涂布光刻胶层；进行光刻工艺，在光刻胶层中形成第一开口；进行第一次干蚀刻工艺，经由所述第一开口蚀刻抗反射层及层间介质层，形成具有第一深度的沟槽；将所述光刻胶层中的第一开口缩小成为第二开口；以及进行第二次干蚀刻工艺，经由所述第二开口蚀刻所述层间介质层，形成具有第二深度的通孔。
为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1至图5例示本发明一优选实施例。
其中，附图标记说明如下：
10衬底12层间介质层
12a沟槽12b通孔
14抗反射层16光刻胶层
16a开口16b开口
18高分子材料层120接触孔
具体实施方式
图1至图5例示本发明一优选实施例。如图1所示，首先提供衬底10，衬底10上已经形成了半导体器件，例如MOS晶体管。衬底10可以是单晶硅、多晶硅、非晶硅、砷化镓或硅锗化合物；衬底10亦可以是其它半导体材料，这里不再一一列举。
在衬底10上形成层间介质层12，层间介质层12的材料可以是掺杂硅玻璃、二氧化硅或低介电常数材料等等，其形成方法可以是化学气相沉积法(CVD)或旋转涂布法(SOC)。接着，在层间介质层12上形成抗反射层(ARC)14，该层的材料可以是氮氧化硅(SiON)或氮化硅等。接着，在抗反射层14上涂布光刻胶层16，接着进行光刻工艺，包括：对光刻胶层16进行烘烤后置于曝光设备中，通过曝光工艺对光刻胶层16进行曝光，将掩模板上的图案转移到光刻胶层中；接着对曝光后的光刻胶层16进行曝光后烘烤，并通过显影工艺进行显影，在光刻胶层16中形成开口16a。
如图2所示，接着进行第一次干蚀刻工艺，包括以光刻胶层16作为掩膜，经由开口16a干蚀刻抗反射层14及层间介质层12，形成具有第一深度的沟槽12a，其中，第一次干蚀刻工艺不会蚀穿层间介质层12的全部厚度，而是仅仅蚀刻掉层间介质层12的部分厚度。此部分厚度可以透过控制干蚀刻的时间来达成，或者在层间介质层12中增加蚀刻停止层。
如图3所示，在第一次干蚀刻工艺之后，通过由化学微缩辅助的分辨率增强光刻(ResolutionEnhancementLithographyAssistedbyChemicalShrink，RELACS)的光刻胶扩大工艺，在光刻胶层16的表面及侧壁上形成能与光刻胶层16产生交联反应(cross-linkingreaction)的高分子材料层18，将原本的光刻胶层16中的开口16a缩小成为开口16b。
如图4所示，接着进行第二次干蚀刻工艺，包括以光刻胶层16以及高分子材料层18作为掩膜，经由开口16b以及沟槽12a继续干蚀刻层间介质层12，形成具有第二深度的通孔12b，其中，第二次干蚀刻工艺蚀穿层间介质层12的剩余厚度，显露出衬底10的表面。
如图5所示，在第二次干蚀刻工艺后，去除剩余的光刻胶层16、高分子材料层18以及抗反射层14，即完成接触孔120的制作。根据此优选实施例，接触孔120包括第一深度的沟槽12a以及第二深度的通孔12b，其中通孔12b的尺寸小于沟槽12a的尺寸。此外，沟槽12a以及通孔12b可以是线条的沟槽图案或者是局部的孔洞图案。本发明的优点在于：仅需要进行单次的光刻工艺，配合一次的RELACS光刻胶扩大以及两次干蚀刻工艺，就可以形成接触孔120，因此步骤上较为简单，而且省略了一道光掩膜，成本因此降低许多。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种接触孔的制作方法，其特征在于，包括：
提供衬底，所述衬底上包括层间介质层；
在所述层间介质层上形成抗反射层；
在所述抗反射层上涂布光刻胶层；
进行光刻工艺，在所述光刻胶层中形成第一开口；
进行第一次干蚀刻工艺，经由所述第一开口蚀刻所述抗反射层及所述层间介质层，形成具有第一深度的沟槽，所述第一次干蚀刻工艺不会蚀穿所述层间介质层的全部厚度；
通过由化学微缩辅助的分辨率增强光刻的光刻胶的扩大工艺，在不移除所述光刻胶层的情况下，将所述光刻胶层中的所述第一开口缩小成为第二开口，所述光刻胶的扩大工艺包括：在所述光刻胶层的表面及侧壁上形成能与所述光刻胶层产生交联反应的高分子材料层；以及
进行第二次干蚀刻工艺，经由所述第二开口蚀刻所述层间介质层，形成具有第二深度的通孔，所述第二次干蚀刻工艺蚀穿层间介质层的剩余厚度，显露出所述衬底的表面。
2.根据权利要求1所述的接触孔的制作方法，其特征在于：所述层间介质层的材料包括掺杂硅玻璃、二氧化硅或低介电常数材料。
3.根据权利要求1所述的接触孔的制作方法，其特征在于：所述通孔的尺寸小于所述沟槽的尺寸。
CN201210112924.1A 2012-04-17 2012-04-17 接触孔的制作方法 Active CN103377986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210112924.1A CN103377986B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210112924.1A CN103377986B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Publications (2)

Publication Number Publication Date
CN103377986A CN103377986A (zh) 2013-10-30
CN103377986B true CN103377986B (zh) 2016-07-06

Family

ID=49462920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210112924.1A Active CN103377986B (zh) 2012-04-17 2012-04-17 接触孔的制作方法

Country Status (1)

Country Link
CN (1) CN103377986B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
CN101266941A (zh) * 2007-03-15 2008-09-17 台湾积体电路制造股份有限公司 双镶嵌制造工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348786B2 (ja) * 2000-01-11 2002-11-20 日本電気株式会社 フォトマスク、パターン形成方法、半導体集積回路
JP3787271B2 (ja) * 2000-11-20 2006-06-21 東京応化工業株式会社 微細レジストホールパターン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
CN101266941A (zh) * 2007-03-15 2008-09-17 台湾积体电路制造股份有限公司 双镶嵌制造工艺

Also Published As

Publication number Publication date
CN103377986A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
US9502261B2 (en) Spacer etching process for integrated circuit design
US10073342B2 (en) Method of forming patterns
TWI605518B (zh) 積體電路結構及其製造方法
CN104733291A (zh) 用于集成电路图案化的方法
US10269581B2 (en) Method of fabricating a semiconductor structure
CN104616980B (zh) 金属栅极的形成方法
CN102569073B (zh) 半导体器件的制作方法
TW202114117A (zh) 半導體結構
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
US9012244B2 (en) Method to form multiple trenches utilizing a grayscale mask
US9805934B2 (en) Formation of contact/via hole with self-alignment
KR100876806B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
CN103377986B (zh) 接触孔的制作方法
US9748139B1 (en) Method of fabricating dual damascene structure
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
TWI825219B (zh) 形成層之方法
US20090098735A1 (en) Method of forming isolation layer in semicondcutor device
CN103377985B (zh) 接触孔的制作方法
JP6308067B2 (ja) 半導体装置の製造方法
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
US8664114B2 (en) Image sensor and method for fabricating the same
JP2023537517A (ja) 直径が減少したマイクロビアの形成方法
CN103346106B (zh) 检测光刻工艺与薄膜沉积工艺契合度的方法
KR100896849B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant