JP6308067B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6308067B2 JP6308067B2 JP2014153998A JP2014153998A JP6308067B2 JP 6308067 B2 JP6308067 B2 JP 6308067B2 JP 2014153998 A JP2014153998 A JP 2014153998A JP 2014153998 A JP2014153998 A JP 2014153998A JP 6308067 B2 JP6308067 B2 JP 6308067B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- etching
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
先ず、第1の実施形態について説明する。図1A乃至図1Bは、第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
次に、第2の実施形態について説明する。図3乃至図32は、第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
次に、第3の実施形態について説明する。図33乃至図40は、第3の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
下地上に絶縁膜を形成する工程と、
第1の寸法の第1の開口パターン及び前記第1の寸法よりも大きい第2の寸法の第2の開口パターンを有するレジストマスクを前記絶縁膜上に形成する工程と、
第1のエッチングにより、前記第1の開口パターンに倣い前記下地に達する第1の開口部及び前記第2の開口パターンに倣う第2の開口部を前記絶縁膜に形成する工程と、
前記第1の開口部内、前記第2の開口部内及び前記レジストマスク上に犠牲層を形成する工程と、
第2のエッチングにより、前記絶縁膜の前記第1の開口部に面する第1の面及び前記第2の開口部に面する第2の面が前記犠牲層で覆われた状態を維持しつつ、前記レジストマスクの上面を露出させる工程と、
第3のエッチングにより、前記第2の開口パターンの内側から前記絶縁膜を除去する工程と、
前記犠牲層及び前記レジストマスクを除去する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第3のエッチングを前記第1のエッチングよりも前記絶縁膜が除去されやすい条件で行うことを特徴とする付記1に記載の半導体装置の製造方法。
前記第1の開口部内に半導体集積回路の配線の一部を形成し、前記第2の開口部内にアライメントマークの一部を形成する工程を有することを特徴とする付記1又は2に記載の半導体装置の製造方法。
前記第2のエッチングにより、前記下地の上面に第1の凹部を形成する工程を有することを特徴とする付記1乃至3のいずれか1項に記載の半導体装置の製造方法。
前記第3のエッチングにより、前記下地の上面に第2の凹部を形成する工程を有することを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
前記第1のエッチングから前記第3のエッチングまでの処理を一つのチャンバ内で行うことを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
C4F6ガス又はC4F8ガスのプラズマを用いて前記犠牲層を形成することを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
112:絶縁膜
113、223、243、313:レジストマスク
114、115、224、225、244、245、306、307:開口パターン
116、117、226、227、246、247、308、309:開口部
118、228、248、310:残部
119、230、249、311:犠牲層
121、122:凹部
Claims (5)
- 下地上に絶縁膜を形成する工程と、
第1の寸法の第1の開口パターン及び前記第1の寸法よりも大きい第2の寸法の第2の開口パターンを有するレジストマスクを前記絶縁膜上に形成する工程と、
第1のエッチングにより、前記第1の開口パターンに倣い前記下地に達する第1の開口部及び前記第2の開口パターンに倣う第2の開口部を前記絶縁膜に形成する工程と、
前記第1の開口部内、前記第2の開口部内及び前記レジストマスク上に犠牲層を形成する工程と、
第2のエッチングにより、前記絶縁膜の前記第1の開口部に面する第1の面及び前記第2の開口部に面する第2の面が前記犠牲層で覆われた状態を維持しつつ、前記レジストマスクの上面を露出させる工程と、
第3のエッチングにより、前記第2の開口パターンの内側から前記絶縁膜を除去する工程と、
前記犠牲層及び前記レジストマスクを除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3のエッチングを前記第1のエッチングよりも前記絶縁膜が除去されやすい条件で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の開口部内に半導体集積回路の配線の一部を形成し、前記第2の開口部内にアライメントマークの一部を形成する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記第2のエッチングにより、前記下地の上面に第1の凹部を形成する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記第3のエッチングにより、前記下地の上面に第2の凹部を形成する工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153998A JP6308067B2 (ja) | 2014-07-29 | 2014-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153998A JP6308067B2 (ja) | 2014-07-29 | 2014-07-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016032036A JP2016032036A (ja) | 2016-03-07 |
JP6308067B2 true JP6308067B2 (ja) | 2018-04-11 |
Family
ID=55442248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153998A Expired - Fee Related JP6308067B2 (ja) | 2014-07-29 | 2014-07-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6308067B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112967986B (zh) * | 2020-10-19 | 2022-06-21 | 重庆康佳光电技术研究院有限公司 | 一种转移构件及其制备方法、转移头 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4343798B2 (ja) * | 2004-08-26 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5309587B2 (ja) * | 2008-02-07 | 2013-10-09 | 富士電機株式会社 | 炭化珪素半導体基板のトレンチエッチング方法 |
JP2014135385A (ja) * | 2013-01-10 | 2014-07-24 | Fujitsu Ltd | 配線構造、配線の形成方法及び再構築ウェーハ |
-
2014
- 2014-07-29 JP JP2014153998A patent/JP6308067B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016032036A (ja) | 2016-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI694489B (zh) | 半導體裝置的形成方法 | |
US9887159B1 (en) | Semiconductor device and method for fabricating the same | |
TW201830533A (zh) | 具互連結構的半導體裝置之製作方法 | |
US8415750B2 (en) | Semiconductor device and method of fabricating the same | |
TWI713147B (zh) | 半導體裝置的形成方法 | |
JP2013258426A (ja) | 半導体装置の製造方法 | |
US9607884B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2011204997A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101056060B1 (ko) | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | |
JP5094055B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
WO2009102062A1 (ja) | 半導体装置及びその製造方法 | |
JP6308067B2 (ja) | 半導体装置の製造方法 | |
JP2014013922A (ja) | 半導体装置及びその製造方法 | |
JPWO2014073104A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US8765592B2 (en) | Multi-landing contact etching | |
JP2012054342A (ja) | 半導体装置およびその製造方法 | |
JP5533398B2 (ja) | 半導体装置の製造方法 | |
JP2012033607A (ja) | 半導体装置の製造方法 | |
KR20100013948A (ko) | 반도체 소자 및 그 제조 방법 | |
CN108807267B (zh) | 半导体装置及其制造方法 | |
US7812415B2 (en) | Apparatus having gate structure and source/drain over semiconductor substrate | |
JP5936653B2 (ja) | 半導体装置 | |
JP2015133382A (ja) | 半導体装置の製造方法 | |
US20150076707A1 (en) | Integrated circuit via structure and method of fabrication | |
KR100870299B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6308067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |