TWI605518B - 積體電路結構及其製造方法 - Google Patents

積體電路結構及其製造方法 Download PDF

Info

Publication number
TWI605518B
TWI605518B TW105135086A TW105135086A TWI605518B TW I605518 B TWI605518 B TW I605518B TW 105135086 A TW105135086 A TW 105135086A TW 105135086 A TW105135086 A TW 105135086A TW I605518 B TWI605518 B TW I605518B
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
dielectric material
stop layer
features
Prior art date
Application number
TW105135086A
Other languages
English (en)
Other versions
TW201727745A (zh
Inventor
蔡榮訓
鄧志霖
鄭凱方
黃心巖
陳海清
包天一
黃建樺
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201727745A publication Critical patent/TW201727745A/zh
Application granted granted Critical
Publication of TWI605518B publication Critical patent/TWI605518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

積體電路結構及其製造方法
本揭露是關於一種積體電路結構及其製造方法。
在半導體技術中，可使用光微影術製程在基板上界定積體電路(integrated circuit；IC)圖案。利用雙鑲嵌製程以形成多層銅互連件，包括垂直互連通孔/接觸件及水平互連金屬線。在雙鑲嵌製程期間，使用插塞(plug)填充材料以填充通孔(或接觸件)且隨後反研磨材料。然而，通孔(或接觸件)係藉由不同的微影術製程界定且可導致下層金屬線與通孔之間的對準不良。尤其，當半導體技術向前發展至具有較小特徵尺寸(諸如20nm、16nm或小於16nm)之進階技術節點時，對準不良具有較小容差且可導致短路、開路或其他問題。
因此，本揭露內容提供互連結構及製造此互連結構之方法以解決以上問題。
本揭露之一實施例為一種製造積體電路結構之方法，包含提供基板，基板具有第一介電材料層及嵌入在第一介 電材料層中之複數個第一導電特徵，第一導電特徵透過第一介電材料層之複數個區段彼此橫向分離。在第一介電材料層及第一導電特徵上沉積第一蝕刻終止層，第一蝕刻終止層具有與第一介電材料層之區段自對準之複數個富氧部分及與第一導電特徵自對準之缺氧部分。對第一蝕刻終止層執行選擇性移除製程，從而選擇性移除第一蝕刻終止層之缺氧部分。在第一導電特徵及第一蝕刻終止層之富氧部分上形成第二蝕刻終止層，其中第二蝕刻終止層在組成上不同於第一蝕刻終止層。在第二蝕刻終止層上形成第二介電材料層。在第二介電材料層中形成導電結構，其中導電結構與第一導電特徵中之至少一者電連接。
本揭露之另一實施例為一種製造積體電路結構之方法，包含提供基板，基板包含複數個介電特徵與複數個導電特徵，其中導電特徵藉由介電特徵在橫向上彼此分離。在基板上沉積金屬氧化物層，金屬氧化層具有與介電特徵自對準之複數個富氧部分，及與導電特徵自對準之複數個缺氧部分。對金屬氧化物層執行選擇性移除製程，從而選擇性移除金屬氧化物層之缺氧部分。形成介電材料層。在介電材料層中形成導電結構。
本揭露之又一實施例為一種積體電路結構，包含基板、第一蝕刻終止層、第二蝕刻終止層、第二介電材料層以及上覆導電特徵。基板具有藉由複數個介電特徵彼此橫向分離之複數個第一及第二下層導電特徵。第一蝕刻終止層具有分別與第一及第二下層導電特徵對準之第一及第二開口。第二蝕刻終止層位於第一蝕刻終止層上及第一蝕刻終止層之第二開口 中，其中第二蝕刻終止層在組成上不同於第一蝕刻終止層。第二介電材料層配置在第二蝕刻終止層上。上覆導電特徵形成於第二介電材料層中，其中上覆導電特徵位於第一下層導電特徵上且與第一下層導電特徵電連接。
100‧‧‧方法
102‧‧‧操作
104‧‧‧操作
106‧‧‧操作
108‧‧‧操作
110‧‧‧操作
112‧‧‧操作
114‧‧‧操作
116‧‧‧操作
118‧‧‧操作
120‧‧‧操作
122‧‧‧操作
124‧‧‧操作
200‧‧‧積體電路結構
210‧‧‧基板
215‧‧‧導電特徵
220‧‧‧介電材料層
225‧‧‧蝕刻終止層
230‧‧‧蝕刻終止層
230A‧‧‧第一部分/缺氧部分
230B‧‧‧第二部分/富氧部分
235‧‧‧蝕刻終止層
240‧‧‧介電材料層
245‧‧‧抗反射塗覆層
250‧‧‧遮罩層
255‧‧‧開口
260‧‧‧抗蝕層
265‧‧‧開口
270‧‧‧溝槽
275‧‧‧通孔
280‧‧‧金屬線
285‧‧‧通孔特徵
288‧‧‧金屬原子濃度
290‧‧‧金屬原子濃度
292‧‧‧金屬原子濃度
294‧‧‧金屬原子濃度
SL1‧‧‧掃描線
SL2‧‧‧掃描線
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露內容之態樣。應強調，根據工業中之標準實務，各種特徵並非按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各種特徵之尺寸。
第1圖為本揭露之部分實施例之形成積體電路結構之方法的流程圖。
第2圖、第3圖、第4圖、第5圖、第6圖、第7圖及第8圖為第1圖之方法於各製造階段的積體電路結構之截面圖。
第9圖為第1圖之方法所製造的積體電路結構之截面圖。
第10圖、第11圖及第12圖為第1圖之方法於各製造階段之積體電路結構之截面圖。
第13圖及第14圖為第3圖及第4圖之積體電路結構之資料圖。
應理解，以下揭露內容提供許多不同的實施例或實例用於實施本揭露之不同特徵。下文描述元件及佈置之特定實例以簡化本揭露內容。當然，此等僅為實例且並不意欲為限 制性。另外，本揭露內容可在各種實例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各種實施例及/或配置之間的關係。而且，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一及第二特徵的實施例，且亦可包括可在插入第一與第二特徵之間形成額外特徵以使得第一及第二特徵可不直接接觸的實施例。
第1圖為本揭露之部分實施例之形成積體電路之方法100之流程圖。第2圖至第9圖為方法100在各製造階段之積體電路結構200之截面圖。參考第1圖至第9圖及其他圖式，下文描述方法100及示例性積體電路結構200。
方法100自操作102開始，此處提供或接收如第2圖中說明之基板210。在一些實施例中，基板210包括矽。或者，根據一些實施例，基板210可包括其他元素半導體，諸如鍺。在一些實施例中，基板210另外或替代地包括化合物半導體，諸如碳化矽、鎵砷、砷化銦及磷化銦。在一些實施例中，基板210包括合金半導體，諸如矽鍺、碳化矽鍺、磷化砷鎵及磷化銦鎵。
基板210可包括形成於頂表面上之磊晶層，諸如上覆主體半導體晶圓之磊晶半導體層。在一些實施例中，基板210包括半導體上絕緣體(semiconductor on insulator；SOI)結構。舉例而言，基板210可包括藉由諸如佈植氧分離(separation by implanted oxygen；SIMOX)之製程形成之內埋式氧化物(buried oxide；BOX)層。在各種實施例中，基板 210包括藉由諸如離子佈植及/或擴散之製程形成的各種p型摻雜區域及/或n型摻雜區域，諸如p型阱、n型阱、p型源極/汲極特徵及/或n型源極/汲極特徵。基板210可包括其他功能特徵，諸如電阻器、電容器、二極體、電晶體(諸如場效電晶體(field effect transistor；FET))。基板210可包括經配置以分離在基板210上形成之各種裝置之橫向隔離特徵。基板210可進一步包括多層互連(multilayer interconnection；MLI)結構之一部分。多層互連結構在複數個金屬層中包括金屬線。不同金屬層中之金屬線可經由稱為通孔特徵之垂直導電特徵連接。多層互連結構進一步包括經配置以將金屬線連接至基板210上之閘電極及/或摻雜特徵的接觸件。多層互連結構經設計以耦合各種裝置特徵(諸如各種p型及n型摻雜區域、閘電極及/或被動裝置)以形成功能電路。
仍參考第1圖及第2圖，方法100包括操作104，其在基板210上形成一或多個下層導電特徵215。在第2圖中說明之實施例中，形成三個下層導電特徵215。在一些實施例中，下層導電特徵215為金屬特徵，諸如金屬線、金屬通孔特徵或金屬接觸件特徵。在一些實施例中，下層導電特徵215包括金屬線及金屬通孔特徵兩者，其係藉由適宜的程序(諸如雙鑲嵌製程)形成。
或者，下層導電特徵215可為其他導電特徵，只要下層導電特徵之頂表面能夠提供沉積選擇性，諸如下層導電特徵之頂表面為金屬或金屬合金表面。隨後將進一步描述選擇性沉積。在一些實施例中，下層導電特徵215為摻雜半導體特 徵，諸如源極/汲極特徵。實施例進一步而言，在摻雜半導體特徵之頂表面上形成矽化物。在一些實施例中，下層導電特徵215為閘電極、電容器或電阻器。實施例進一步而言，在閘電極(諸如金屬閘極)、電容器(諸如電容器之金屬電極)或電阻器之頂表面上形成金屬。
在第2圖中說明之實施例中，下層導電特徵215為多層互連結構之一個金屬層中之金屬線。實施例進一步而言，在第一介電材料層220中形成下層導電特徵215。
在一些實施例中，下層導電特徵215係藉由鑲嵌製程形成，其在下文中進一步描述。第一介電材料層220形成在基板210上。或者，蝕刻終止層(etch stop layer；ESL)225形成在基板210上且第一介電材料層220形成在蝕刻終止層225上。在一些實施例中，第一介電材料層220包括介電材料，諸如氧化矽、氮化矽、低介電常數(低k)材料或其組合。低介電常數材料可包括例如氟矽石玻璃(fluorinated silica glass；FSG)、摻雜碳之氧化矽、Black Diamond®(美國加利福尼亞州聖克拉拉市應用材料公司)、幹凝膠、氣凝膠、非晶氟化碳、聚對二甲苯、雙-苯并環丁烯(bis-benzocyclobutene；BCB)、SiLK(密歇根州米德蘭市道氏化學公司)、聚醯亞胺、多孔聚合物及/或其他適宜的材料。形成第一介電材料層220之製程可利用化學氣相沉積(chemical vapor deposition；CVD)、旋塗或其他適宜的沉積技術。蝕刻終止層225包括不同於第一介電材料層220之材料，以提供蝕刻選擇性以使得後續蝕刻製程能夠實質上蝕刻第一介電材料層220且終止於蝕刻終止層225 的材料。舉例而言，蝕刻終止層225包括起到終止後續蝕刻製程之蝕刻功能的氮化矽、氧化矽、氮氧化矽、碳化矽或其他適宜的材料。蝕刻終止層225可藉由化學氣相沉積或其他適宜的技術形成。在沉積(蝕刻終止層225及)第一介電材料層220之後，可藉由技術(諸如化學機械研磨(chemical mechanical polishing；CMP))進一步使第一介電材料層220平坦化。在一些其他實施例中，就組成及製造而言，蝕刻終止層225與後續之操作106至110中所形成之蝕刻終止層具有類似的結構。
隨後，第一介電材料層220經圖案化以形成一或多個溝槽。可將溝槽對準以使基板210中之下部導電特徵(諸如安置在基板210之半導體材料中之下部金屬層或摻雜區域中之金屬特徵)曝露。在一些實施例中，形成溝槽之操作利用此項技術中已知的微影術圖案化及蝕刻製程或藉由未來將開發出的新技術。舉例而言，藉由包括抗蝕塗覆、曝露及顯影之微影術製程在第一介電材料層220上形成圖案化光阻層。圖案化光阻層包括界定用於溝槽之區域之開口。使用經圖案化之抗蝕層作為蝕刻遮罩經由經圖案化之抗蝕層之開口進一步向第一介電材料層220應用蝕刻製程。在形成溝槽之後，藉由濕式剝離或電漿灰化移除經圖案化之抗蝕層。或者，可使用硬遮罩以使得藉由第一蝕刻將溝槽圖案自經圖案化之抗蝕層轉移至硬遮罩且隨後藉由第二蝕刻將其轉移至第一介電材料層。
隨後在溝槽中填充導電材料以形成下層導電特徵215。在各種實施例中，導電材料包括銅、鋁、鈷或鎢。在一些其他實施例中，導電材料可包括鈦、金屬矽化物、金屬合金 或其組合。在本實施例中，下層導電特徵215包括銅且具有多個薄膜。實施例進一步而言，下層導電特徵215包括為溝槽加內襯之阻障層及填充在溝槽中之銅。在一個實例中，下層導電特徵215係藉由包括以下之程序形成：在溝槽之側壁上沉積阻障層；藉由濺射形成銅晶種層；及藉由電鍍將主體銅填充在溝槽中。阻障層可包括鈦、氮化鈦、鉭、氮化鉭或其組合；且可藉由濺射形成。隨後，可應用化學機械研磨製程以移除多餘的銅且使頂表面平坦化。
參考第1圖及第3圖，方法100繼續至操作106，此處藉由選擇性沉積在第一介電材料層220及下層導電特徵215上沉積蝕刻終止層230。蝕刻終止層230包括第一部分230A及第二部分230B，其組成彼此不同。此外，第一部分230A及第二部分230B分別與下層導電特徵215及第一介電材料層220自對準，因為在選擇性沉積期間有不同的下層表面(金屬表面及介電表面)。
在一些實施例中，蝕刻終止層230為包括氧濃度較小之第一部分230A(因此亦稱為缺氧部分230A)及氧濃度較大之第二部分230B(因此亦稱為富氧部分230B)之金屬氧化物。尤其，缺氧部分230A具有第一氧濃度且富氧部分230B具有大於第一氧濃度之第二氧濃度。缺氧部分230A與第一導電特徵自對準且富氧部分230B與第一介電材料層220之區段自對準。在一些實例中，蝕刻終止層230具有在10nm與20nm範圍內之厚度。缺氧部分230A及富氧部分230B之組成不同以使 得在後續蝕刻製程中(在操作108中)提供蝕刻選擇性，諸如在一個實施例中蝕刻選擇性大於3。
在金屬氧化物中，一些金屬原子與氧原子鍵結且一些金屬原子不與氧原子鍵結。當金屬氧化物具有較高氧濃度時，更多金屬原子與氧鍵結。金屬-氧鍵結(M-O鍵結)濃度定義為在給定體積中與氧鍵結之金屬原子除以金屬原子總數之數值。在以下描述中金屬-氧鍵結濃度可簡單稱為氧濃度。缺氧部分230A具有第一金屬-氧鍵結濃度(或第一氧濃度)且富氧部分230B具有大於第一氧濃度之第二金屬-氧鍵結濃度(第二氧濃度)。在一些實例中，缺氧部分230A具有小於50%之第一金屬-氧鍵結濃度，且富氧部分230B具有大於80%之第二金屬-氧鍵結濃度。在其他實施例中，缺氧部分230A具有小於30%之第一金屬-氧鍵結濃度，且富氧部分230B具有大於95%之第二金屬-氧鍵結濃度。在一特定實施例中，缺氧部分230A具有約30%之第一金屬-氧鍵結濃度，且富氧部分230B具有約99%之第二金屬-氧鍵結濃度。
在一些實施例中，蝕刻終止層230為選自由氧化鉿、氧化鋯、氧化鋁或其組合組成之群的金屬氧化物。在本實施例中，蝕刻終止層230係藉由原子層沉積(atomic layer deposition；ALD)形成。實施例進一步而言，形成蝕刻終止層230在原子層沉積製程之各循環中使用含金屬之化學物質及含氧之化學物質(諸如順序地使用)。舉例而言，含金屬化學物質包括四(乙基甲基胺基)鉿(Tetrakis(ethylmethylamino)hafnium；四(乙基甲基胺基)鉿)、四(乙基甲基醯胺基)鋯 (Tetrakis(ethylmethylamido)zirconium；TEMA-Zr)、三甲基鋁(Trimethyl Aluminum；TMA)、三(二甲基醯胺基)鋁(Tris(dimethylamido)aluminum；TDMAA)及其組合。在各種實例中，四(乙基甲基胺基)鉿用於形成氧化鉿。四(乙基甲基醯胺基)鋯用於形成氧化鋯。且三甲基鋁或三(二甲基醯胺基)鋁用於形成氧化鋁。根據一些實施例，含氧化學物質包括氧分子(O2)、臭氧(O3)、水(H2O)或其組合。
蝕刻終止層230可藉由適當原子層沉積製程形成，諸如具有高溫的熱原子層沉積、具有電漿增強的電漿原子層沉積或熱加電漿原子層沉積。在一些實施例中，形成蝕刻終止層230之原子層沉積製程包括在200℃與400℃之間範圍內的製程溫度。在一些實施例中，對於含金屬之化學物質，形成蝕刻終止層230之原子層沉積製程包括在50℃與100℃之間範圍內的製程溫度，及在0.05托與0.5托之間範圍內的氣壓。在一個實例中，對於四(乙基甲基胺基)鉿或四(乙基甲基醯胺基)鋯，形成蝕刻終止層230之原子層沉積製程包括約70℃之製程溫度及在0.05托至0.2托之間範圍內的氣壓。在另一實例中，對於三甲基鋁，形成蝕刻終止層230之原子層沉積製程包括約70℃之製程溫度及在0.1托至0.4托之間範圍內的氣壓。在又一特定實例中，對於三(二甲基醯胺基)鋁，形成蝕刻終止層230之原子層沉積製程包括約70℃之製程溫度及在50托至200托之間範圍內的氣壓。
參考第1圖及第4圖，方法100繼續至操作108，此處對蝕刻終止層230執行選擇性移除，從而選擇性移除蝕刻終 止層230之缺氧部分230A。蝕刻終止層230之剩餘部分(富氧部分230B)與介電材料層220之區段對準。選擇性移除包括蝕刻製程，蝕刻製程經過設計以相對於富氧部分230B、導電特徵215及介電材料層220選擇性移除缺氧部分230A。在操作108之後，富氧部分230B可能產生某些損失但仍具有足夠厚度以在隨後操作中充當蝕刻終止層。在一些實施例中，富氧部分230B之剩餘厚度T1大於2nm。在一些實例中，富氧部分230B之剩餘厚度在2nm與10nm之間。
在一些實施例中，選擇性移除包括蝕刻選擇性在缺氧部分230A與富氧部分230B之間(諸如大於3之蝕刻選擇性)的選擇性濕式清潔移除。濕式清潔移除使用濕式清潔溶液，其中水(H2O)佔50%以上體積，且過氧化氫(H2O2)佔5%以上體積。在一些實施例中，濕式清潔溶液具有在7與9之間範圍內的酸鹼值(pH值)。實施例進一步而言，濕式清潔移除進一步包括濕式蝕刻劑，其具有濕式清潔組份；金屬-氧化物移除組份；及抑制劑組份。
在一些實例中，濕式清潔組份係選自由以下各者組成之群：甲基苯腈、4-甲基-3-硝基苯甲腈、4-(溴甲基)苯甲腈、4-(氯甲基)苯甲腈、2-氟-4-(三氟甲基)苯甲腈、4-(三氟甲基)苯甲腈、二乙二醇單丁醚、2-(2-丁氧基乙氧基)乙酸乙酯、二乙二醇二甲醚、二甲亞碸、二甲基甲醯胺、聚(乙二醇)雙(胺基)、(2-甲基丁基)胺、三(2-乙基己基)胺、(4-異硫氰基苯基)(3-甲基苯基)胺、聚(乙二醇)甲基醚胺、聚(乙二醇)二胺及其組合。在一些實例中，金屬-氧化物移除組份係選自由以 下各者組成之群：三乙醇胺鹽酸鹽、三乙醇胺、三乙醇胺、三乙醇胺水楊酸酯、2-氯乙基乙烯醚、2-[4-(二甲胺基)苯基]乙醇、四乙基乙二胺、乙酸銨、氯化銨、硫酸銨、甲酸銨、硝酸銨、碳酸銨、氟化銨、過硫酸銨、氨基磺酸銨、磷酸銨、1-乙醯胍及其組合。在一些實例中，抑制劑組份係選自由以下各者組成之群：1-氯苯并三氮唑、5-氯苯并三氮唑、5-甲基-1H-苯并三氮唑、1-甲基-1H-1,2,3-苯并三氮唑-5-甲醛、1-甲基-1H-1,2,3-苯并三唑-5-胺、1-甲基咪唑、2-巰基-1-甲基咪唑、1-甲基咪唑-2-磺醯氯、5-氯-1-甲基咪唑、5-碘基-1-甲基咪唑、甲巰咪唑、氯化1-甲基咪唑、2,5-二溴基-1-甲基-1H-咪唑、1H-苯并三氮唑-4-磺酸、苯并三唑(BTA)類及其組合。
參考第1圖及第5圖，方法100可繼續至操作110，此處在第一蝕刻終止層230之開口內在第一蝕刻終止層230上及在導電特徵215上形成第二蝕刻終止層235。第二蝕刻終止層235之組成不同於第一蝕刻終止層230。在一些實施例中，第一蝕刻終止層230包括金屬氧化物且第二蝕刻終止層235包括不含金屬之介電材料，諸如氧化矽、氮化矽、氮氧化矽、碳化矽及其組合。形成第二蝕刻終止層235可包括化學氣相沉積或其他適宜的沉積。在一個實例中，形成第二蝕刻終止層235包括可流動化學氣相沉積以形成氧化矽。在一些實施例中，第二蝕刻終止層235具有在0.5nm與2nm之間範圍內的厚度T2。
參考第1圖及第6圖，方法100繼續至操作112，此處在積體電路結構200上形成第二介電材料層240。第二介電材料層240在第二蝕刻終止層235上形成。在一些實施例中， 第二介電材料層240包括氧化矽、氮化矽、低介電常數材料或其組合。形成第二介電材料層240可包括化學氣相沉積、旋塗式塗覆或其他適宜的沉積技術。在一些實施例中，就組成及沉積而言，第二介電材料層240類似於第一介電材料層220。在沉積第二介電材料層240之後，可應用化學機械研磨製程以使積體電路結構200之頂表面平坦化。
參考第1圖及第7圖，方法100繼續至操作114，此處在第二介電材料層240中形成開口。操作114可包括適宜的鑲嵌製程(諸如單鑲嵌製程)以形成用於金屬線之溝槽或用於通孔特徵之垂直通孔；或替代地雙鑲嵌製程以形成用於金屬線之溝槽及用於通孔特徵之垂直通孔兩者。在本實施例中，開口係藉由雙鑲嵌製程形成且包括溝槽270及通孔275。形成開口包括微影術圖案化及蝕刻。
形成溝槽270及通孔275之雙鑲嵌製程之一個實施例在第10圖至第12圖中說明且在下文中描述。
參考第1圖之操作116及第10圖，圖案化遮罩層在第二介電材料層240上形成以界定溝槽。在一些實施例中，抗反射塗覆(anti-reflective coating；ARC)層245進一步在第二介電材料層240上形成以在後續微影術圖案化期間減小反射或另外提供其他功能。在一個實例中，抗反射塗覆薄膜包括不含氮之抗反射塗覆(nitrogen-free ARC；NFARC)材料。不含氮之抗反射塗覆材料減小敏感抗蝕劑中之抗蝕毒化(resist poisoning)且可包括氧化矽且可另外包括碳，諸如摻雜碳之氧化矽。
遮罩層250進一步在積體電路結構200上形成。在一些實施例中，遮罩層250為抗蝕層。在一些其他實施例中，遮罩層250包括硬遮罩材料，諸如氮化矽或氮氧化矽。
其後，藉由微影術製程圖案化遮罩層250，從而形成具有一個(或多個)開口255之經圖案化之遮罩層以界定用於金屬線(或多個金屬線)之區域(或多個區域)，如第10圖中所說明。金屬線係指在待形成之上部金屬層中之金屬線。在一些實施例中，遮罩層250為抗蝕層，圖案化製程為包括旋塗式塗覆、曝露及顯影之微影術程序。在一些實施例中，遮罩層250為硬遮罩，圖案化製程包括使用微影術製程在遮罩層250上形成經圖案化之抗蝕層；及使用經圖案化之抗蝕層作為蝕刻遮罩經由經圖案化之抗蝕層之開口蝕刻硬遮罩。在形成經圖案化之硬遮罩之後，可藉由電漿灰化或濕式剝離移除經圖案化之抗蝕層。
參考第1圖之操作118及第11圖，應用圖案化製程以界定用於通孔特徵(或多個通孔特徵)之區域。在一些實施例中，藉由包括旋塗式塗覆、曝露及顯影之微影術製程在積體電路結構200上形成經圖案化之抗蝕層260。經圖案化之抗蝕層260包括界定通孔特徵之一個(或更多個)開口265。由開口265界定之通孔特徵及由開口255界定之金屬線在俯視圖(如第11圖中所說明)中重疊以使得對應金屬線與對應通孔特徵連接。此外，由開口265界定之通孔特徵及下層導電特徵215在俯視圖中重疊以使得對應通孔特徵與下層導電特徵215連接。
參考第1圖之操作120及第12圖，向第二介電材料層240應用通孔蝕刻製程。藉由第一蝕刻製程使用經圖案化之抗蝕層260作為蝕刻遮罩使第二介電材料層240(及抗反射塗覆層245(若存在))經由開口265凹陷。第一蝕刻製程經設計及調整以部分地蝕刻第二介電材料層240以使得凹陷部分不完全穿過第二介電材料層240。舉例而言，第二介電材料層240經蝕刻至約其厚度之一半。在一些實施例中，第一蝕刻製程係由蝕刻持續時間控制。隨後，藉由電漿灰化或濕式剝離移除經圖案化之抗蝕層260，如第12圖中所說明。
參考第1圖之操作122及第7圖，向第二介電材料層240應用溝槽蝕刻製程。藉由第二蝕刻製程使用遮罩層250作為蝕刻遮罩經由遮罩層250之開口255進一步蝕刻第二介電材料層240(及抗反射塗覆層245(若存在))。第二蝕刻製程經設計以選擇性蝕刻第二介電材料層240同時第二蝕刻終止層235實質上保持完整。實施第二蝕刻製程以諸如藉由控制蝕刻持續時間部分地蝕刻第二介電材料層240。在第二蝕刻製程期間，在由開口255界定之區域內的第二介電材料層240僅凹陷而不完全穿過第二介電材料層240。然而，在由開口265界定之區域內的第二介電材料層240係藉由第一蝕刻製程凹陷且藉由第二蝕刻製程經進一步蝕刻穿過第二介電材料層240，因此到達蝕刻終止層235。因此，用於金屬之溝槽270及用於通孔特徵之通孔275共同地在第二介電材料層240中形成。溝槽270在第二介電材料層240之上部中形成，且通孔275在第二介電材料層240之下部中形成，如第7圖中所說明。
在一些實施例中，第二蝕刻製程包括乾式蝕刻、濕式蝕刻或其組合。第二蝕刻製程經設計具有蝕刻劑以具有蝕刻選擇性以使得第二蝕刻製程實質上移除第二介電材料層240同時保持蝕刻終止層235完整。在一些實施例中，用於第一及第二蝕刻製程之蝕刻劑相同。在一些實施例中，第二蝕刻製程為具有更多蝕刻定向性之乾式蝕刻。在一些實施例中，第二蝕刻製程中之蝕刻劑包括含氟氣體(諸如CxFy，其x及y為適當的整數)、含氧氣體(諸如O2)、其他適宜的蝕刻氣體或其組合。
在形成溝槽270及通孔275之後，應用第三蝕刻製程(諸如濕式蝕刻)以打開第二蝕刻終止層235。在一些實施例中，第二蝕刻終止層235包括不含金屬之介電材料(諸如氮化矽)，且第一蝕刻終止層230為金屬氧化物。第三蝕刻製程經設計以相對於第一蝕刻終止層230選擇性蝕刻第二蝕刻終止層235。舉例而言，蝕刻終止層235包括氧化矽，且第三蝕刻製程包括氫氟酸。在一些實例中，蝕刻終止層235包括氧化矽；且第三蝕刻製程包括氫氟酸。
參考第1圖，在形成開口之後，方法100繼續至操作124以在開口中形成上覆導電特徵，如第8圖中所說明。上覆導電特徵與下層導電特徵215中之一者電連接。在所說明之實施例中，開口包括溝槽270及通孔275，上覆導電特徵包括在溝槽270中形成之金屬線280及在通孔275中形成之通孔特徵285。應注意，術語「通孔275」係指第二介電材料層中之孔隙空間，而術語「通孔特徵285」係指在對應孔隙空間中形成之導電特徵。在操作124中，導電材料填充溝槽270及通孔 275，從而形成溝槽270中之金屬線280及通孔275中之通孔特徵285。金屬線280經由通孔特徵285與下層導電特徵中之一者電連接。通孔特徵285及金屬線280共同地稱為上覆導電特徵。在各種實施例中，導電材料包括銅、鋁、鈷或鎢。在一些其他實施例中，導電材料可包括鈦、多晶矽、金屬矽化物、金屬合金或其組合。在一些實施例中，就組成及形成而言，上覆導電特徵類似於下層導電特徵215。在本實施例中，上覆導電特徵包括銅且具有多個薄膜。實施例進一步而言，上覆導電特徵包括為溝槽加內襯之阻障層及填充在溝槽中之銅。在一個實例中，上覆導電特徵係藉由包括以下之程序形成：在溝槽之側壁上沉積阻障層；藉由濺射形成銅晶種層；及藉由電鍍將主體銅填充在溝槽中。阻障層可包括鈦、氮化鈦、鉭、氮化鉭、其他適宜的材料或其組合。且可藉由濺射形成。隨後，可應用化學機械研磨製程以移除多餘的銅且使頂表面平坦化。在一些實施例中，亦藉由化學機械研磨製程或另一蝕刻製程移除抗反射塗覆層245及遮罩層250。在一些實例中，在化學機械研磨製程之後或在化學機械研磨製程之前藉由另一蝕刻製程移除抗反射塗覆層245及遮罩層250。
如上文所提及，通孔275係藉由經圖案化之抗蝕層260之開口265並使用微影術製程界定。期望而言，開口265與下層導電特徵215對準。然而，微影術製程具有固有的對準不良。當鄰近金屬線之間的間隔變得愈來愈小且對準不良容差變得愈來愈小時，此成為對應微影術製程之挑戰。此外，金屬線與通孔特徵之間的對準不良可進一步導致品質及可靠性問 題。舉例而言，可靠性測試(諸如介電質隨時間變化崩潰測試(time dependent dielectric breakdown test；TDDB))可能具有擔憂。本揭露的方法100提供自對準製程以使得下層導電特徵215與通孔特徵285之間的對準不良受到約束且最小化。因此，通孔特徵285與下層導電特徵215自對準。此在下文中解釋。
如第4圖中所說明，第一蝕刻終止層230經圖案化以具有分別與第一介電材料層220之各區段對準的各區段(富氧化物部分230B)。當發生失準時，如第8圖中所說明，通孔275落在第一蝕刻終止層230之富氧化物部分230B上。歸因於蝕刻選擇性，第三蝕刻製程將蝕刻穿過第二蝕刻終止層235但無法蝕刻穿過第一蝕刻終止層230。考慮到蝕刻選擇性及自對準第一蝕刻終止層230，通孔275經約束以與下層導電特徵215對準。因此，積體電路結構200具有改良的可靠性，諸如較佳的介電質隨時間變化崩潰測試(TDDB)。
本揭露的方法提供自對準蝕刻終止層，其具有分別與下層介電材料層之區段對準的各區段。此等具有自對準之蝕刻終止層之虎牙結構提供對通孔之約束以使得通孔特徵與下層導電特徵自對準。自對準虎牙蝕刻終止層230之有效性經由實驗獲得進一步驗證，諸如藉由具有能量展散X射線譜量測(Energy Dispersive X-ray Spectroscopy；EDS)之X射線掃描電子顯微術(scanning electron microscopy；SEM)。於部分實施例中，第13圖為沿著掃描線SL1之在藉由操作108之選擇性移除之前(如第3圖所示)的第一金屬原子濃度(%)288及 沿著掃描線SL1之在藉由操作108之選擇性移除之後(如第4圖所示)的第二金屬原子濃度(%)290。而第14圖說明沿著掃描線SL2之在藉由操作108之選擇性移除之前(如第3圖所示)的第三金屬原子濃度(%)292及沿著掃描線2之在藉由操作108之選擇性移除之後(如第4圖所示)的第四金屬原子濃度(%)294。此處，金屬原子濃度係指金屬氧化物在蝕刻終止層230中之金屬原子濃度，諸如鉿、鋯或鋁。第13圖及第14圖中之實驗資料顯示，金屬原子濃度在掃描線SL1中減小至零，而金屬原子濃度在掃描線SL2中保持某一位準，這代表著缺氧部分230A經移除，而富氧部分230B保持某一厚度。
本揭露內容提供積體電路結構及製造此積體電路結構之方法。尤其，方法包括使下層導電特徵凹陷之操作。在第一介電材料層220上形成之第一蝕刻終止層230具有與第一介電材料層220之區段自對準之虎牙結構。藉由在各種實施例中實施所揭露的方法，可存在下文描述之一些優點。然而，應理解，本文中所揭露的不同實施例提供不同的優點且無特定優點在所有實施例中為必需。舉例而言，藉由形成與下層之第一介電材料層220之區段自對準之虎牙蝕刻終止層230，通孔特徵285經約束與下層導電特徵215對準。因此，藉由所揭露的方法形成之積體電路結構具有比以其他方式形成之積體電路結構較佳的介電質隨時間變化崩潰測試(TDDB)。
可實施其他實施例及修改而不偏離本揭露內容之精神。在一些實例中，下層導電特徵215包括金屬線且係藉由單鑲嵌製程形成。在一些其他實例中，下層導電特徵215包括 金屬線及通孔特徵，其係藉由雙鑲嵌製程形成。在一些實施例中，形成下層導電特徵215之雙鑲嵌製程可類似於形成上覆導電特徵(通孔特徵285及金屬線280)之雙鑲嵌製程。在一些實施例中，形成下層導電特徵215或上覆導電特徵之雙鑲嵌製程可為不同的程式，諸如具有溝槽第一程式之雙鑲嵌製程，其中用於金屬線之溝槽首先經圖案化且隨後用於通孔特徵之通孔經圖案化。
在一些其他實施例中，第二蝕刻終止層235保形於虎牙第一蝕刻終止層230形成且包括在第一蝕刻終止層230之開口中之底部及在第一蝕刻終止層230之側壁上之側壁部分。在此情況下，第二蝕刻終止層235具有與下層導電特徵215對準的傾斜。考慮到側壁部分中之第二蝕刻終止層130之蝕刻選擇性及相對較大的厚度，除了虎牙第一蝕刻終止層230之約束功能之外，甚至第二蝕刻終止層235亦約束與下層導電特徵215對準的通孔275。
在一些其他實施例中，上覆導電特徵包括藉由單鑲嵌製程形成之通孔特徵。在又一些其他實施例中，上覆導電特徵包括藉由單鑲嵌製程形成之金屬線。在此情況下，方法100中之操作116至124由單鑲嵌製程替換。在一特定實例中，單鑲嵌製程包括形成經圖案化之遮罩層250，如第10圖中所說明。此操作類似於操作116。然而，經圖案化之遮罩層250中之開口255可界定金屬線或通孔特徵。單鑲嵌製程進一步包括使用經圖案化之遮罩層250作為蝕刻遮罩執行蝕刻製程穿過第二介電材料層240。此操作類似於操作122。然而，單個鑲嵌 製程中之蝕刻製程自第二介電材料層240之頂表面蝕刻，向下直至蝕刻終止層235，從而形成用於金屬線、用於通孔特徵之溝槽。隨後，可藉由濕式蝕刻打開蝕刻終止層235。
在方法100中，圖案化製程用於圖案化各種材料層，諸如圖案化遮罩層250或形成經圖案化之抗蝕層260。在各種實例中，圖案化製程為微影術製程，其包括使抗蝕層曝露於輻射光束。輻射光束可為光子光束。舉例而言，半導體晶圓上之抗蝕層可經由具有預界定圖案之遮罩曝露於紫外線(ultraviolet；UV)光。可使用步進電動機藉由步驟及重複方法或使用掃描器藉由步驟及掃描方法來實施曝露製程。除光子光束以外的輻射光束之其他選項包括電子光束及離子光束。舉例而言，可藉由電子束曝露系統(電子束寫入器)使抗蝕層曝露於電子光束(電子束)。可根據預界定圖案使用電子束寫入器將圖案寫入抗蝕層。曝露製程可進一步延伸以包括其他技術，諸如無遮罩曝露或寫入製程。在曝露製程之後，可藉由熱烘烤製程進一步處理抗蝕層，其稱為曝光後烘烤(post exposure bake；PEB)。曝光後烘烤可誘發抗蝕層之曝露部分中之化學轉化之串聯(cascade)，其經轉化以具有抗蝕劑在顯影劑中之增加的可溶性。其後，使基板上之抗蝕層顯影以使得曝露之抗蝕劑部分在顯影製程期間溶解且被洗掉。上文描述之微影術製程可僅呈現與微影術圖案化技術相關聯的處理步驟之子集。微影術製程可以適當次序進一步包括其他步驟，諸如清潔及烘烤。舉例而言，可進一步烘烤經顯影之抗蝕層，稱為硬烘烤。在方法中實施的微影術製程可具有其他變化形式。舉例而言，可上覆抗 蝕層安置抗反射塗層，其稱為頂部抗反射塗覆(top ARC；TAR)。抗蝕劑可為負型以使得曝光後烘烤製程可減小曝露抗蝕層之可溶性。
本揭露之一實施例為一種製造積體電路結構之方法，包含提供基板，基板具有第一介電材料層及嵌入在第一介電材料層中之複數個第一導電特徵，第一導電特徵透過第一介電材料層之複數個區段彼此橫向分離。在第一介電材料層及第一導電特徵上沉積第一蝕刻終止層，第一蝕刻終止層具有與第一介電材料層之區段自對準之複數個富氧部分及與第一導電特徵自對準之缺氧部分。對第一蝕刻終止層執行選擇性移除製程，從而選擇性移除第一蝕刻終止層之缺氧部分。在第一導電特徵及第一蝕刻終止層之富氧部分上形成第二蝕刻終止層，其中第二蝕刻終止層在組成上不同於第一蝕刻終止層。在第二蝕刻終止層上形成第二介電材料層。以及在第二介電材料層中形成導電結構，其中導電結構與第一導電特徵中之至少一者電連接。
本揭露之另一實施例為一種製造積體電路結構之方法，包含提供基板，基板包含複數個介電特徵與複數個導電特徵，其中導電特徵藉由介電特徵在橫向上彼此分離。在基板上沉積金屬氧化物層，金屬氧化層具有與介電特徵自對準之複數個富氧部分，及與導電特徵自對準之複數個缺氧部分。對金屬氧化物層執行選擇性移除製程，從而選擇性移除金屬氧化物層之缺氧部分。形成介電材料層。以及在介電材料層中形成導電結構。
本揭露之又一實施例為一種積體電路結構，包含基板、第一蝕刻終止層、第二蝕刻終止層、第二介電材料層以及上覆導電特徵。基板具有藉由複數個介電特徵彼此橫向分離之複數個第一及第二下層導電特徵。第一蝕刻終止層具有分別與第一及第二下層導電特徵對準之第一及第二開口。第二蝕刻終止層位於第一蝕刻終止層上及第一蝕刻終止層之第二開口中，其中第二蝕刻終止層在組成上不同於第一蝕刻終止層。第二介電材料層配置在第二蝕刻終止層上。上覆導電特徵形成於第二介電材料層中，其中上覆導電特徵位於第一下層導電特徵上且與第一下層導電特徵電連接。
前述內容已概述若干實施例之特徵以使得熟習此項技術者可較佳地理解隨後之詳細描述。熟習此項技術者應理解，其可容易地使用本揭露內容作為設計或修改其他製程及結構之基礎用於進行本文中所介紹之實施例之相同的目的及/或達成相同的優點。熟習此項技術者應同時意識到，此等等效構造不偏離本揭露內容之精神及範疇，且其可在本文中進行各種變化、替代及修飾而不偏離本揭露內容之精神及範疇。
200‧‧‧積體電路結構
210‧‧‧基板
215‧‧‧導電特徵
220‧‧‧介電材料層
225‧‧‧蝕刻終止層
230‧‧‧蝕刻終止層
230B‧‧‧第二部分/富氧部分
235‧‧‧蝕刻終止層
240‧‧‧介電材料層
280‧‧‧金屬線
285‧‧‧通孔特徵

Claims (10)

  1. 一種製造積體電路結構之方法，包含：提供一基板，具有一第一介電材料層及嵌入在該第一介電材料層中之複數個第一導電特徵，該些第一導電特徵透過該第一介電材料層之複數個區段彼此橫向分離；在該第一介電材料層及該些第一導電特徵上沉積一第一蝕刻終止層，該第一蝕刻終止層具有與該第一介電材料層之該些區段自對準之複數個富氧部分及與該些第一導電特徵自對準之複數個缺氧部分；對該第一蝕刻終止層執行一選擇性移除製程，從而選擇性移除該第一蝕刻終止層之該些缺氧部分；在該些第一導電特徵及該第一蝕刻終止層之該些富氧部分上形成一第二蝕刻終止層，其中該第二蝕刻終止層在組成上不同於該第一蝕刻終止層；在該第二蝕刻終止層上形成一第二介電材料層；及在該第二介電材料層中形成一第二導電特徵，其中該第二導電特徵與至少一該些第一導電特徵電連接。
  2. 如請求項1所述之方法，其中在該第二介電材料層中形成該第二導電特徵包含：對該第二介電材料層執行一第一蝕刻製程，從而在該第二介電材料層中形成一開口；及在該第二介電材料層之該開口中形成該第二導電特徵。
  3. 如請求項2所述之方法，其中形成該第二導電特徵包含使用一導電材料填充該開口及研磨該導電材料。
  4. 如請求項2所述之方法，其中形成該第二導電特徵包含執行一雙鑲嵌製程，從而形成具有一金屬線及一金屬通孔特徵之該第二導電特徵，該金屬通孔特徵與該金屬線及該第一導電特徵電連接。
  5. 如請求項2所述之方法，進一步包含經由該第二介電材料層中之該開口對該第二蝕刻終止層執行一第二蝕刻製程。
  6. 一種製造積體電路結構之方法，包含：提供一基板，該基板包含複數個介電特徵與複數個導電特徵，其中該些導電特徵藉由該些介電特徵在橫向上彼此分離；在該基板上沉積一金屬氧化物層，該金屬氧化物層具有與該些介電特徵自對準之複數個富氧部分，及與該些導電特徵自對準之複數個缺氧部分；對該金屬氧化物層執行一選擇性移除製程，從而選擇性移除該金屬氧化物層之該些缺氧部分；形成一介電材料層；以及在該介電材料層中形成一第二導電特徵。
  7. 如請求項6所述之方法，更包含在對該金屬氧化物層執行該選擇性移除製程之後及在形成該介電材料層之前在該些導電特徵及該金屬氧化物層上形成一蝕刻終止層，其中該第二導電特徵經由該蝕刻終止層與至少一該些導電特徵電連接。
  8. 如請求項6所述之方法，其中：沉積該金屬氧化物層係藉由一原子層沉積使用一含氧化學物質及一含金屬化學物質來實施；以及對該金屬氧化物層執行該選擇性移除製程包含使用一蝕刻劑執行一濕式蝕刻製程，使得該些缺氧部分與該些富氧部分之間具有一蝕刻選擇性。
  9. 一種積體電路結構，包含：一基板，具有藉由複數個介電特徵彼此橫向分離之複數個第一及第二下層導電特徵；一第一蝕刻終止層，具有分別與該些第一及第二下層導電特徵對準之第一及第二開口；一第二蝕刻終止層，位於該第一蝕刻終止層上及該第一蝕刻終止層之該第二開口中，其中該第二蝕刻終止層在組成上不同於該第一蝕刻終止層；一第二介電材料層，配置在該第二蝕刻終止層上；以及一上覆導電特徵，形成於該第二介電材料層中，其中該上覆導電特徵位於該第一下層導電特徵上且與該第一下層導電特徵電連接。
  10. 如請求項9所述之積體電路結構，其中該第一蝕刻終止層具有一金屬氧化物；及該第二蝕刻終止層具有不同於該金屬氧化物之一介電材料。
TW105135086A 2015-10-30 2016-10-28 積體電路結構及其製造方法 TWI605518B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/928,916 US9818690B2 (en) 2015-10-30 2015-10-30 Self-aligned interconnection structure and method

Publications (2)

Publication Number Publication Date
TW201727745A TW201727745A (zh) 2017-08-01
TWI605518B true TWI605518B (zh) 2017-11-11

Family

ID=58637367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135086A TWI605518B (zh) 2015-10-30 2016-10-28 積體電路結構及其製造方法

Country Status (3)

Country Link
US (2) US9818690B2 (zh)
CN (1) CN106653681B (zh)
TW (1) TWI605518B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831915B (zh) * 2019-02-20 2024-02-11 日商東京威力科創股份有限公司 半導體裝置之製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US10483108B2 (en) 2017-04-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102331718B1 (ko) * 2017-06-08 2021-11-26 삼성전자주식회사 반도체 장치 제조 방법
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10585254B2 (en) * 2017-11-17 2020-03-10 Samsung Electronics Co., Ltd. Vertical optical via and method of fabrication
US10698317B2 (en) * 2018-02-23 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Underlayer material for photoresist
CN108456886B (zh) * 2018-03-05 2019-08-13 苏州科技大学 一种选择性银蚀刻液
US10867805B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
US11315828B2 (en) 2018-08-15 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal oxide composite as etch stop layer
KR102635828B1 (ko) 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
KR102580659B1 (ko) * 2018-10-01 2023-09-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10978388B2 (en) * 2018-10-08 2021-04-13 International Business Machines Corporation Skip via for metal interconnects
US10957579B2 (en) 2018-11-06 2021-03-23 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same
JP7202230B2 (ja) 2019-03-20 2023-01-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR20210004231A (ko) 2019-07-03 2021-01-13 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
CN112349650A (zh) * 2019-08-06 2021-02-09 芯恩（青岛）集成电路有限公司 大马士革结构及其制备方法
US11227792B2 (en) * 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
US11404366B2 (en) 2020-05-27 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect structure for self aligned via
CN113764332B (zh) * 2020-06-07 2024-07-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
US11955382B2 (en) * 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727892B2 (en) * 2002-09-25 2010-06-01 Intel Corporation Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
KR100505443B1 (ko) * 2002-12-26 2005-08-04 주식회사 하이닉스반도체 반도체소자 제조방법
KR20060066429A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 듀얼 다마신 공정
US7871922B2 (en) * 2007-04-10 2011-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming interconnect structures that include forming air gaps between conductive structures
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US9245792B2 (en) * 2008-07-25 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structures
CN101692437A (zh) * 2009-10-15 2010-04-07 复旦大学 一种选择性淀积铜互连扩散阻挡层的方法
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US20130228837A1 (en) 2012-03-01 2013-09-05 Elpida Memory, Inc. Semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9627250B2 (en) * 2013-03-12 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US9129965B2 (en) * 2013-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN104051256B (zh) * 2013-03-14 2018-04-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831915B (zh) * 2019-02-20 2024-02-11 日商東京威力科創股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
US20170125340A1 (en) 2017-05-04
CN106653681A (zh) 2017-05-10
US9818690B2 (en) 2017-11-14
US20180076132A1 (en) 2018-03-15
TW201727745A (zh) 2017-08-01
CN106653681B (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
TWI605518B (zh) 積體電路結構及其製造方法
CN106469675B (zh) 用于互连的结构和方法
CN108615702B (zh) 具互连结构的半导体装置与其制作方法
US9997404B2 (en) Method of forming an interconnect structure for a semiconductor device
US10043754B2 (en) Semiconductor device having air gap structures and method of fabricating thereof
TWI600117B (zh) 用於互連的結構和方法
US20190148287A1 (en) Via Structure and Methods Thereof
TW201712803A (zh) 形成金屬互連件的方法
TWI713089B (zh) 積體電路結構的形成方法
CN107342259B (zh) 半导体装置的形成方法
US20230369225A1 (en) Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US20130175629A1 (en) Device and methods for forming partially self-aligned trenches
US8089153B2 (en) Method for eliminating loading effect using a via plug
TWI705526B (zh) 半導體元件的製造方法
CN113948448A (zh) 包括含碳层的图案化材料和用于半导体器件制造的方法
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2016105520A (ja) 半導体装置の製造方法
JP2013247335A (ja) 半導体装置の製造方法