TWI705526B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI705526B
TWI705526B TW105132754A TW105132754A TWI705526B TW I705526 B TWI705526 B TW I705526B TW 105132754 A TW105132754 A TW 105132754A TW 105132754 A TW105132754 A TW 105132754A TW I705526 B TWI705526 B TW I705526B
Authority
TW
Taiwan
Prior art keywords
layer
trench
forming
material layer
etch stop
Prior art date
Application number
TW105132754A
Other languages
English (en)
Other versions
TW201724360A (zh
Inventor
蔡政勳
迪亞茲 卡羅司
李忠儒
眭曉林
包天一
吳永旭
陳欣蘋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724360A publication Critical patent/TW201724360A/zh
Application granted granted Critical
Publication of TWI705526B publication Critical patent/TWI705526B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導體元件的製造方法包括：形成介電層於基材上；形成蝕刻停止層於介電層；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠。第二溝渠係相鄰於第一溝渠。上述方法也包括：以第一材料層填入第一溝渠與第二溝渠中；當第一材料層被填入至第二溝渠中時，將第一溝渠延伸穿過蝕刻停止層與介電層，以形成延伸的第一溝渠；形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；以及移除第一金屬線的一部分，以形成第一切口。

Description

半導體元件的製造方法
本揭露之實施例是有關於一種半導體元件的製造方法，且特別是一種利用自對準本性，以形成內連線結構之半導體元件的製造方法。
半導體積體電路(IC)工業正經歷快速的成長。在積體電路設計以及材料的科技進步下，產生許多世代的積體電路，其中每個世代的積體電路都較前一世代具有更小且更複雜的電路。在積體電路的演化進程中，功能密度(即每單位晶片區域之內連線的元件數量)係逐漸地增加，然而幾何尺寸(即可使用製程創造的最小元件(或線))係減少。
上述尺寸縮小之製程通常提供生產效率增加以及相關之成本降低的優點。上述尺寸縮小之製程也增加積體電路加工與製造的複雜度。為實現上述的進步，需要發展類似的積體電路加工與製造方法。當如金氧半場效電晶體(MOSFET)透過各種技術節點而縮小尺寸時，導線的內連線結構，以及用以容置電晶體與其他元件間之線材的相關介電材料，在積體電路效能上扮演重要的角色。雖然現存之積 體電路元件的製造方法已大致上適用於其預定達到的目的，但上述製造方法尚未能滿足每個層面。例如：切割金屬線為子金屬線時的挑戰。
因此本揭露之實施例的一態樣提供一種半導體元件的製造方法。在一實施例中，半導體元件的製造方法包括形成介電層於基材上；形成蝕刻停止層於介電層；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠。第二溝渠係相鄰於第一溝渠。上述方法也包括以第一材料層填入第一溝渠與第二溝渠中；當第一材料層被填入至第二溝渠中時，將第一溝渠延伸過蝕刻停止層與介電層，以形成延伸的第一溝渠；形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；以及，使用蝕刻停止層和第一材料層做為蝕刻罩幕，來移除第一金屬線的一部分，以形成第一切口。
本揭露之實施例的另一態樣提供一種半導體元件的製造方法。在其他實施例中，方法包括形成介電層於基材上；形成蝕刻停止層於介電層上；形成第一溝渠於蝕刻停止層上並延伸至介電層中；形成第一材料層於第一溝渠中；當第一材料層填入第一溝渠中時，形成第二溝渠於蝕刻停止層中並延伸至介電層中；當第一材料層仍保留於第一溝渠中時，形成第一金屬線於第二溝渠中；形成蓋層於第一金屬線上；使用蝕刻停止層和第一材料層做為蝕刻罩幕，來移除蓋 層之一部分以及第一金屬線之一部分，以形成第一切口；以第二材料層填入第一切口中；從第一溝渠移除第一材料層；形成第二金屬線於第一溝渠中；以及，使用蝕刻停止層、蓋層之一部分以及第二材料層之一部分做為蝕刻罩幕，來移除第二金屬線之一部分，以形成第二切口。
本揭露之實施例的又一態樣提供一種半導體元件的製造方法。在又一其他實施例中，方法包括形成介電層於基材上；形成蝕刻停止層於介電層上；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠；以第一材料層填入第一溝渠和第二溝渠中；使第一溝渠延伸穿過蝕刻停止層和介電層，以形成延伸的第一溝渠。當第一溝渠延伸穿過蝕刻停止層和介電層以形成延伸的第一溝渠時，第一材料層係被填入第二溝渠中。上述方法也包括形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；使用蝕刻停止層與第一材料層做為蝕刻罩幕，來移除蓋層之一部分以及第一金屬線之一部分，以形成第一切口；以第二材料層填入第一切口；當具有蓋層之第一金屬線仍保留於延伸的第一溝渠中時，自第二溝渠移除第一材料層；形成第二金屬線於第二溝渠中；以及，使用蝕刻停止層、蓋層之一部分以及第二材料層之一部分做為蝕刻罩幕，來移除第二金屬線之一部分，以形成第二切口。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142‧‧‧操作
200‧‧‧半導體元件
210‧‧‧基材
220‧‧‧介電層
230‧‧‧蝕刻停止層
240‧‧‧第一圖案化的硬式罩幕
245‧‧‧第一溝渠
245’‧‧‧延伸的第一溝渠
260‧‧‧第二圖案化的硬式罩幕
265‧‧‧犧牲層
266‧‧‧圖案化的光阻層
267‧‧‧第一開口
275‧‧‧第二溝渠
280‧‧‧第一材料層
310‧‧‧第一次溝渠
410‧‧‧第二材料層
510‧‧‧第一金屬層
515、515A‧‧‧第一金屬線
515AA、515AB‧‧‧第一次金屬線
520‧‧‧第二次溝渠
530‧‧‧蓋層
610‧‧‧第三圖案化的硬式罩幕
615‧‧‧第二開口
620‧‧‧第一切口
710‧‧‧第三材料層
810‧‧‧第二金屬層
815、815A‧‧‧第二金屬線
815AA、815AB‧‧‧第二次金屬線
820‧‧‧第四圖案化的硬式罩幕
825‧‧‧第三開口
830‧‧‧第二切口
910‧‧‧第四材料層
A-A‧‧‧剖線
d1、d2‧‧‧深度
藉由以下詳細說明並配合圖式閱讀，可更容易理解本揭露之實施例。在此強調的是，按照產業界的標準做法，各種特徵並未按比例繪製，僅為說明之用。事實上，為了清楚的討論，各種特徵的尺寸可任意放大或縮小。
[圖1]係繪示根據一些實施例所述之半導體元件的製造方法之示範流程圖；[圖2A]、[圖3A]、[圖4A]、[圖4C]、[圖5A]、[圖6A]、[圖7A]、[圖8A]、[圖9A]、[圖10A]、[圖11A]、[圖12A]、[圖13A]、[圖13C]、[圖14A]、[圖14C]、[圖15A]、[圖16A]、[圖17A]、[圖18A]、[圖19A]、[圖19C]、[圖20A]、[圖20C]、[圖20E]、[圖21A]以及[圖22A]係繪示根據一些實施例所述之半導體元件之示範例的上視圖；以及[圖2B]、[圖3B]、[圖4B]、[圖4D]、[圖5B]、[圖6B]、[圖7B]、[圖8B]、[圖9B]、[圖10B]、[圖11B]、[圖12B]、[圖13B]、[圖13D]、[圖14B]、[圖14D]、[圖15B]、[圖16B]、[圖17B]、[圖18B]、[圖19B]、[圖19D]、[圖20B]、[圖20D]、[圖20F]、[圖21B]以及[圖22B]係繪示根據一些實施例所述之半導體元件之示範例的剖面圖，其係分別沿如[圖2A]、[圖3A]、[圖4A]、[圖4C]、[圖5A]、[圖6A]、[圖7A]、[圖8A]、[圖9A]、[圖10A]、[圖11A]、[圖12A]、[圖13A]、[圖13C]、[圖14A]、[圖14C]、[圖15A]、[圖16A]、[圖17A]、[圖18A]、[圖19A]、[圖19C]、[圖20A]、[圖20C]、[圖20E]、[圖21A]以及[圖22A]所示之剖線A-A’所繪示。
下面的揭露提供了許多不同的實施例或例示，用於實現本揭露的不同特徵。部件和安排的具體實例描述如下，以簡化本揭露之揭露。當然，這些是僅僅是例示並且不意在進行限制。例如，在接著的說明中敘述在第二特徵上方或上形成第一特徵可以包括在第一和第二特徵形成直接接觸的實施例，並且還可以包括一附加特徵形成並介於第一和第二特徵之間的實施例，從而使得第一和第二特徵可以不直接接觸。此外，本公開可以在各種例示重複元件符號和/或字母。這種重複是為了簡化和清楚的目的，並不在本身決定所討論的各種實施例和/或配置之間的關係。
此外，空間相對術語，如“之下”、“下方”、“低於”、“上方”、“高於”等，在本文中可以用於簡單說明如圖中所示元件或特徵對另一元件(多個)或特徵(多個特徵)的關係。除了在圖式中描述的位向，空間相對術語意欲包含元件使用或步驟時的不同位向。元件可以其他方式定位(旋轉90度或者在其它方位)，並且本文中所使用的相對的空間描述，相同可以相應地進行解釋。
圖1係繪示根據一些實施例所述之一或多個的半導體元件之製造方法100的流程圖。以下參考如圖2A至圖22B所示之半導體元件200，以詳細說明方法100。
請參考圖1、圖2A以及圖2B。方法100始於操作102，其係沉積介電層220於基材210上，並沉積蝕刻停 止層(Etch-Stop-Layer；ESL)230於介電層220上。基材210可為大塊矽基材。選擇性地，基材210可包含如晶體結構的矽(Si)或鍺(Ge)之元素半導體；矽鍺(SiGe)、碳化矽(SiC)、砷化鎵(AsGa)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銦銻(InSb)之化合物半導體；或上述之組合。可能的基材210也包括絕緣層上覆矽(SOI)基材。絕緣層上覆矽基材之製造可使用氧離子植入矽晶隔離法(SIMOX)、晶圓接合，及/或其他適合的方法。
基材210的一些示例也包括絕緣層。絕緣層包括任何適合的材料，包含氧化矽、藍寶石及/或上述之組合。絕緣層之示例可為埋層氧化層(Buried oxide layer；BOX)。可利用任何適合的製程形成絕緣層，適合的製程如植入(例如氧離子植入矽晶隔離法)、氧化、沉積及/或其他適合之製程。在半導體元件200的一些示例中，絕緣層為絕緣層上覆矽基材的元件(例如層)。
基材210也可包括各種p型摻雜區及/或n型摻雜區，上述基材之實現係藉由如離子植入及/或擴散的製程。上述摻雜區包括n型井、p型井、輕摻雜區(Light Doped Region；LDD)、摻雜的源極以及汲極(S/D)，以及各種通道摻雜分布(Channel Doping Profile)，其係配置以形成如互補式金氧半場效電晶體(CMOSFET)、影像感應器及/或發光二極體(LED)之各式積體電路裝置。基材210可進一步包含形成於基材中或基材上的，如電阻或電容之其他功能性特徵。
基材210也可包括各種隔離特徵。隔離特徵分開基材210中的各種元件區域。隔離特徵包括使用不同加工技術所形成的不同結構。例如：隔離特徵可包括淺溝渠隔離(Shallow Trench Isolation；STI)特徵。淺溝渠隔離的形成方法包括蝕刻基材210中的溝渠，並於上述溝渠中填入如氧化矽、氮化矽或氮氧化矽之絕緣材料。被填入的溝渠可具有多層結構，其係如以氮化矽填入其中(溝渠)之熱氧化襯墊層(Thermal Oxide Linear Layer)。可進行化學機械研磨(CMP)以拋光過多的絕緣材料，並平坦化隔離特徵的頂表面。
基材210也可包括由介電層以及電極層所形成的閘極堆疊。介電層可包括以適合的技術所沉積之界面層(Interfacial Layer；IL)以及高介電常數介電層。所述之適合的技術如化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、熱氧化、上述之組合或其他適合之技術。電極層可包括如金屬層、襯墊層、濕潤層及黏著層的單層或多層，其可以原子層沉積、物理氣相沉積、化學氣相沉積或其他適合之製程來形成。
基材210也可包括複數個層間介電層(Inter-Level Dielectric；ILD)以及導電特徵之集成，以形成內連線結構。內連線結構係配置以與各種p型和n型摻雜區域以及其他功能性特徵(如閘極電極)偶合，來形成功能性積體電路。
介電層220可包括氧化矽、氮化矽、具有低於 熱氧化矽之介電常數的介電材料層(因此被稱為低介電常數材料層)，及/或其他適合之介電材料層。介電層220可包括單層或多層。蝕刻停止層230可包括氮化矽、碳化矽、氧化鈦、氮化鈦、氧化鉭、氮化鉭，及/或任何適合的材料。蝕刻停止層230可包括不同於介電層220的材料，以在後續的蝕刻製程中，達到蝕刻選擇性。可藉由如物理氣相沉積、化學氣相沉積、原子層沉積、旋轉塗佈，及/或其他方法，沉積介電層220和蝕刻停止層230。
請再參考圖1、圖2A和圖2B。方法100係繼續進行操作104，其係形成第一圖案化的硬式罩幕240於蝕刻停止層230上。第一圖案化的硬式罩幕240可包括氧化矽、氮化矽、氮氧化物、碳化矽、氧化鈦、氮化鈦、氧化鉭、氮化鉭，及/或任何其他適合的材料。第一圖案化的硬式罩幕240可包括不同於蝕刻停止層230以及介電層220之材料，以在後續蝕刻製程中，達到蝕刻選擇性。在目前的實施例中，第一圖案化的硬式罩幕240具有複數個第一溝渠245，使得蝕刻停止層230暴露於第一溝渠245中。第一圖案化的硬式罩幕240可藉由沉積、微影圖案化以及蝕刻製程來形成。
請參考圖1、圖3A以及圖3B。方法100繼續進行操作106，其係形成第二圖案化的硬式罩幕260於第一圖案化的硬式罩幕240上，以定義出第二溝渠。在一些實施例中，可藉由沉積犧牲層265於第一圖案化的硬式罩幕240上，以形成第二圖案化的硬式罩幕260，其包括有填充第一 溝渠245，以及形成第一圖案化的光阻層266於犧牲層265上。犧牲層265可包括抗反射層、有機聚合物層、含矽層及/或其他適合的材料。犧牲層265可包括多層。犧牲層265可藉由化學氣相沉積、旋轉塗佈及/或其他適合的技術來形成。
第一圖案化的光阻層266具有複數個第一開口267，其係與第一溝渠245之次群組對齊。第一圖案化的光阻層266可藉由微影製程形成。微影製程的示例可包括形成光阻層、以微影曝光製程來曝光光阻層、進行曝光後烘烤製程以及顯影上述光阻層，以形成圖案化的光阻層。
請參考圖1、圖4A以及圖4B。方法100繼續進行操作108，其係形成第二溝渠275，且第二溝渠275延伸穿過介電層220。在一些實施例中，經由第一開口267，對犧牲層265、蝕刻停止層230以及介電層220進行蝕刻，以形成第二溝渠275。上述蝕刻製程可包括濕式蝕刻、乾式蝕刻，及/或上述之組合。在一例子中，乾式蝕刻可施加含氟氣體(例如四氟甲烷(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、及/或六氟乙烷(C2F6))、含氯氣體(例如氯氣(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)、及/或三氯化硼(BCl3))、含溴(Bromine)氣體(例如溴化氫(HBr))及/或溴仿(CHBr3))、含碘氣體、其他適當氣體及/或電漿(Plasmas)，及/或上述氣體的組合。蝕刻製程可包括多步驟蝕刻，以增加蝕刻選擇性、彈性以及預定的蝕刻分布。形成第二溝渠275後，剩餘部分之圖案化的光阻層266以及犧牲層265係藉由另外的蝕刻製程而被移除，所 述之另外的蝕刻製程例如濕式剝除及/或電漿灰化，如圖4C至圖4D所示。如圖所示，第二溝渠275延伸穿過介電層220，以暴露出基材210的一部分，且第二溝渠275具有第一深度d1。此外，移除剩餘部份的圖案化的光阻層266和犧牲層265後，第一溝渠245的次群組仍被保留。
請參考圖1、圖5A和圖5B。方法100繼續進行操作110，其係以第一材料層280填入第一溝渠245和第二溝渠275中。第一材料層280可包括氧化矽、氮化矽、氮氧化物、碳化矽、氧化鈦、氮化鈦、氧化鉭、氮化鉭，及/或任何適合的材料。第一材料層280可包括與第一圖案化的硬式罩幕240、蝕刻停止層230以及介電層220不同的材料，以在後續蝕刻製程中，達到蝕刻選擇性。在一實施例中，第一材料層280包括氮化鈦，而第一圖案化的硬式罩幕240包括氮化鉭，蝕刻停止層230包括氮化矽且介電層220包括氧化矽。可藉由化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈及/或其他適合技術，以沉積第一材料層280。在目前的實施例中，藉由化學機械研磨，使第一材料層280凹陷，以在沉積第一材料層280後，暴露出第一圖案化的硬式罩幕240。
請參考圖1、圖6A和圖6B。方法100繼續進行操作112，其係使第一溝渠245延伸穿過蝕刻停止層230以及介電層220，以形成延伸的第一溝渠245’。因此，延伸的第一溝渠245’具有與第二溝渠275相同之深度，也就是深度d1。
在一實施例中，藉由進行第一蝕刻製程移除第一溝渠245中的第一材料層280，以形成延伸的第一溝渠245’。此外，第二溝渠275中的第一材料層280之一部分係被移除，並留下第一次溝渠310於第二溝渠275中。在一些實施例中，藉由選擇性蝕刻，對第一材料層280進行蝕刻，使得上述蝕刻製程蝕刻第一材料層280，不實質蝕刻第一圖案化的硬式罩幕240。因此，第一圖案化的硬式罩幕240係做為蝕刻罩幕，而第一材料層280係藉由自對準的本性而被蝕刻。
移除第一溝渠245中的第一材料層280後，進行第二蝕刻製程來對蝕刻停止層230和介電層220進行蝕刻，以形成延伸的第一溝渠245’。在一些實施例中，第二蝕刻製程為第二選擇性蝕刻，使得第二蝕刻製程對蝕刻停止層230和介電層220進行蝕刻，但不實質蝕刻第一圖案化的硬式罩幕240以及第一材料層280。因此，延伸的第一溝渠245’係以自對準之本性來形成。如圖所示，在第二蝕刻製程中，第一材料層280保護第二溝渠275。上述具有自對準本性之選擇性蝕刻製程，提供製程簡化性以及放寬製程限制。選擇性蝕刻可包括選擇性濕式蝕刻、選擇性乾式蝕刻及/或上述之組合。
請參考圖1、圖7A以及圖7B。方法100繼續進行操作114，其係以第二材料層410填入第一次溝渠310和延伸的第一溝渠245’中。第二材料層410可包括氧化矽、氮化矽、氮氧化物、碳化矽、氧化鈦、氮化鈦、氧化鉭、氮化 鉭，及/或任何適合的材料。在目前的實施例中，第二材料層410可包括不同於第一材料層280之材料，以在後續蝕刻製程中，達到蝕刻選擇性。第二材料層410可藉由化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈及/或其他適合的技術進行沉積。
請參考圖1、圖8A和圖8B。方法100繼續進行操作116，其係使第二材料層410凹陷，並移除第一圖案化的硬式罩幕240，以使延伸的第一溝渠245’以及第二溝渠275之溝渠深度，從第一深度d1減少至第二深度d2。因著溝渠深度的減少，後續間隙填充(Gap-Filling)製程的挑戰減少。如圖所示，第一材料層280暴露在第二溝渠275中，且第二材料層410暴露在延伸的第一溝渠245’中。在一實施例中，凹陷製程為化學機械研磨製程。
請參考圖1、圖9A和圖9B。方法100繼續進行操作118，其係自延伸的第一溝渠245’中移除第二材料層410。在目前的實施例中，第二材料層410係藉由選擇性蝕刻來移除，使得蝕刻製程對第二材料層410進行蝕刻，但不實質對蝕刻停止層230與第一材料層280進行蝕刻。選擇性蝕刻製程提供製程簡化性以及放寬製程限制。選擇性蝕刻可包括選擇性濕式蝕刻、選擇性乾式蝕刻及/或上述之組合。
請參考圖1、圖10A和圖10B。方法100繼續進行操作120，其係以第一金屬層510填入至延伸的第一溝渠245’中。如前述，減少延伸的第一溝渠245’之深度d1為深度d2後，以間隙填充製程將第一金屬層510填入延伸的第一 溝渠245’的挑戰可被降低。第一金屬層510可包括銅(Cu)、鈷(Co)、鎢(W)、釕(Ru)、銀(Ag)、金(Au)、鈷鎢(CoW)、矽化鈷(CoSi)或其他適合之金屬。可藉由物理氣相沉積、化學氣相沉積、金屬有機化學氣相沉積(Metal-Organic Chemical Vapor Deposition；MOCVD)及/或其他適合的技術，以沉積第一金屬層510。在目前的實施例中，進行化學機械研磨製程，以移除過多的第一金屬層510，並暴露出第二溝渠275中的第一材料層280。如圖所示，延伸的第一溝渠245’中的第一金屬層510係形成第一金屬線515。
請參考圖1、圖11A和圖11B。方法100繼續進行操作122，其係使第一金屬線515凹陷，以於延伸的第一溝渠245’中，形成第二次溝渠520。可藉由選擇性蝕刻使第一金屬線515凹陷，使得蝕刻製程對第一金屬層510進行蝕刻，但不實質對蝕刻停止層230和第一材料層280進行蝕刻。選擇性蝕刻製程提供製程簡化性以及放寬製程限制。選擇性蝕刻可包括選擇性濕式蝕刻、選擇性乾式蝕刻及/或上述之組合。
請參考圖1、圖12A和圖12B。方法100繼續進行操作124，其係在延伸的第一溝渠245’之第二次溝渠520中形成蓋層530於凹陷的第一金屬線515上。蓋層530可包括氧化矽、氮化矽、氮氧化物、碳化矽、氧化鈦、氮化鈦、氧化鉭、氮化鉭，及/或任何適合的材料。在目前的實施例中，蓋層530可包括不同於蝕刻停止層230以及第一材料層280的材料，以在後續蝕刻製程中，達到蝕刻選擇性。可藉 由化學氣相沉積、原子層沉積、金屬有機化學氣相沉積、旋轉塗佈及/或其他適合的技術，沉積蓋層530。進行化學機械研磨以移除過多的蓋層530，並暴露出蝕刻停止層230和第一材料層280。
請參考圖1、圖13A和圖13B。方法100繼續進行操作126，其係形成第三圖案化的硬式罩幕610於蝕刻停止層230、第一材料層280和蓋層530上。第三圖案化的硬式罩幕610具有第二開口615，以暴露出位於指定部分之第一金屬線515的上方之蓋層530的一部分，上述指定部分在此稱為515A。在一實施例中，第三圖案化的硬化罩幕610為圖案化的光阻層，其係藉由包括塗佈、曝光、曝光後烘烤以及顯影之步驟所形成。在其他實施例中，藉由沉積硬式罩幕層於蝕刻停止層230、第一材料層280以及蓋層530上、沉積光阻層於硬式罩幕層上、圖案化光阻層，然後經由圖案化的光阻層蝕刻硬式罩幕層，以圖案化硬式罩幕層，從而形成第三圖案化的硬式罩幕610。硬式罩幕層可包括氧化物、氮化矽及/或其他適合材料，並可藉由化學氣相沉積、物理氣相沉積、旋轉塗佈及/或其他適合的技術，沉積上述材料。
在一些實施例中，不僅蓋層530之上述部分(位於第一金屬線515A上)暴露在第二開口615中，相鄰之蝕刻停止層230也暴露在相同的第二開口615中，如圖13A和圖13B所示。在一些實施例中，第二開口615延伸至相鄰的第二溝渠275，使得第一材料層280之一部分也暴露在相同的第二開口615中，如圖13C至圖13D所示。有時，可將第二 開口615設計為具有大於第一金屬線515A的寬度，以獲得如放寬微影製程解析度限制之優點。
請參考圖1以及圖14A至圖14D。方法100繼續進行操作128，其係經由第二開口615，蝕刻蓋層530與第一金屬層510，以形成第一切口620。如圖所示，第一金屬線515A係被切割為2個第一次金屬線，分別為第一次金屬線515AA和第一次金屬線515AB。在目前的實施例中，選用蝕刻製程，以選擇性地蝕刻蓋層530和第一金屬層510，但不實質對蝕刻停止層230以及第一材料層280進行蝕刻。如圖所示，在下述情況中：相鄰之蝕刻停止層230暴露於相同的第二開口615中(如圖13A至圖13B所示)，或蝕刻停止層230和第一材料層280皆暴露於相同的第二開口615中(如圖13C至圖13D所示)，蝕刻停止層230和第一材料層280暴露出來的部分，係做為次蝕刻罩幕。
蝕刻製程可包括濕式蝕刻、乾式蝕刻及/或上述之組合。在一些實施例中，進行以CxHy、CxFy、CxHyFz或上述之組合者為蝕刻氣體的活性離子蝕刻(Reactive Ion Etch；RIE)。上述下標之x、y或z具有大於0至小於6之數值。在一些實施例中，可選擇性地或額外地使用濕式蝕刻製程，其所對應之蝕刻劑可包括鹽酸(HCl)、氯化鐵(FeCl3)及/或水之混合。
請參考圖15A和圖15B。形成第一切口620後，藉由蝕刻製程移除第三圖案化的硬式罩幕610。在一例子中，第三圖案化的硬式罩幕610為光阻圖案，第三圖案化的 硬式罩幕610係藉由濕式剝除製程及/或電漿灰化而被移除。如圖所示，第一金屬線515A係被切割為2個第一次金屬線515AA和515AB，其係被第一切口620所分開。
請參考圖1、圖16A和圖16B。方法100繼續進行操作130，其係以第三材料層710填入第一切口620中。第三材料層710可包括旋塗玻璃、氧化矽、氮化矽、氮氧化物、碳化矽，及/或其他適合的材料。在一實施例中，第三材料層710包括不同於第一材料層280和蝕刻停止層230之材料，以在後續蝕刻製程中，達到蝕刻選擇性。可藉由化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈或其他適合的技術，沉積第三材料層710。進行化學機械研磨製程，以移除過多的第三材料層710，進而暴露出第二溝渠275中的第一材料層280之頂表面。
請參考圖1、圖17A和圖17B。方法100繼續進行操作132，其係移除第一材料層280，以顯露出第二溝渠275。蝕刻製程可包括濕式蝕刻、乾式蝕刻及/或上述之組合。選用蝕刻製程以選擇性地蝕刻第一材料層280，但不實質對蝕刻停止層230、蓋層530以及第三材料層710進行蝕刻。在一些實施例中，可使用包括鹽酸(HCl)、氯化鐵(FeCl3)及/或水之混合為對應蝕刻劑之濕式蝕刻製程，以進行濕式蝕刻。
請參考圖1、圖18A和圖18B。方法100繼續進行操作134，其係以第二金屬層810填入第二溝渠275中，並使過多的第二金屬層810凹陷，以形成第二金屬線815。 第二金屬層810可由與第一金屬層510相同或不同的材料所形成。第二金屬線815的形成方法，在許多層面上相似於前述利用相關之圖10A至圖10B討論的第一金屬線515，包括所討論的材料。
請參考圖1、圖19A以及圖19B。方法100繼續進行操作136，其係形成第四圖案化的硬式罩幕820於蝕刻停止層230、第二金屬線815和第一金屬線515上之蓋層530上。第四圖案化的硬式罩幕820具有第三開口825，以暴露出指定之第二金屬線815的一部分，上述指定部分在此稱為第二金屬線815A。在一些實施例中，第二金屬線815A係與第一金屬線515A相鄰。第四圖案化的硬式罩幕820的形成方法，在許多層面上相似於前述利用相關之圖13A至圖13B討論之第三圖案化的硬式罩幕610。
在一些實施例中，不僅是第二金屬線815的一部分暴露在第三開口825中，相鄰之蝕刻停止層230也暴露在相同的第三開口中，如圖19A和圖19B所示。在一些實施例中，第三開口825繼續延伸至相鄰之延伸的第一溝渠245’以及相鄰之第一金屬線515，使得相鄰之蝕刻停止層230、第三材料層710之一部分(位於相鄰之延伸的第一溝渠245’中)，以及蓋層530之一部分(位於相鄰之第一金屬線515上)，係暴露在相同的第三開口825中，如圖19C至圖19D所示。有時，將第三開口825設計為具有大於第二金屬線815A之寬度，以獲得如放寬微影製程解析度限制之優點。
請參考圖1以及圖20A至圖20D。方法100繼續 進行步驟138，其係經由第三開口825，移除第二金屬線815的一部分，以形成第二切口830。如圖所示，第二金屬線815A係切割為2個第二次金屬線，分別為第二次金屬線815AA和第二次金屬線815AB。在目前的實施例中，選用蝕刻製程以選擇性地蝕刻第二金屬線815A，但不實質對蝕刻停止層230、蓋層530以及第三材料層710進行蝕刻。因此，在下述情況中：相鄰之蝕刻停止層230暴露在相同的第三開口825中(如圖19A至圖19B所示)，或是蝕刻停止層230、蓋層530以及第三材料層710暴露在相同的第三開口825中(如圖19C至圖19D所示)，蝕刻停止層230、蓋層530以及第三材料層710所暴露出的部分，係做為次蝕刻罩幕。因此，在蝕刻製程中，當與第二金屬線815A相鄰之第一金屬線515暴露在第三開口825中時，第一金屬線515係被蓋層530所保護。上述保護是重要的，特別是當元件200的尺寸縮減，使得第一金屬線515更接近第二金屬線815時。蝕刻第二金屬線815A在許多層面上相似於前述利用相關之圖14A至圖14D討論之蝕刻製程。
請參考圖20E至圖20F，形成第二切口830後，藉由蝕刻製程移除第四圖案化的硬式罩幕820。在一例子中，第四圖案化的硬式罩幕820為光阻圖案，且藉由濕式剝除及/或電漿灰化，移除第四圖案化的硬式罩幕。如圖所示，第二金屬線815A係被切割為2個第二次金屬線，分別為第二次金屬線815AA和第二次金屬線815AB，其係由第二切口830而彼此分開。
請參考圖1、圖21A至圖21B。方法100繼續進行操作140，其係以第四材料層910填入第二切口830中。在目前的實施例中，第四材料層910可由與第三材料層710相同或不同之材料所形成。第四材料層910的形成方法在許多層面上，相似於前述利用圖16A至圖16B所討論之第三材料層710，並包含所討論的材料。
請參考圖1、圖22A至圖22B。方法100繼續進行操作142，其係使第四材料層910凹陷，並移除蝕刻停止層230和蓋層530。凹陷製程平坦化介電層220、第一金屬線515、第二金屬線815、第三材料層710以及第四材料層910，以提供平坦的地形。在一些實施例中，凹陷製程為化學機械研磨製程。如圖所示，第一金屬線515和第二金屬線815係互相平行，且由介電層220所分開。第一金屬線之一者，也就是第一金屬線515A，係被切割為2個第一次金屬線515AA和515AB，其係由第三材料層710而彼此分開。第二金屬線之一者，也就是第二金屬線815A，係被割切為2個第二次金屬線815AA和815AB，且係由第四材料層910而彼此分開。
額外的步驟可於方法100前、中及後提供，上述之一些步驟可被取代、刪除及/或移動，以進行方法100的其他實施例。可呈現其他潤飾或實施例但並不脫離本揭露實施例的精神與範疇。
基於上述，本揭露之實施例提供以自對準本性割切金屬線之方法。上述方法放寬製程限制，並減少負面的 製程影響，如重疊容忍度(Overlay Allowance)和微影製程中的未對準。上述方法也藉由減少溝渠深度，以放寬金屬沉積製程中，間隙填充的限制。上述方法提供切割金屬線之健全整合。
本揭露之實施例提供許多不同的製造半導體元件之實施例，其係提供一或多個對於現存方法之改善。在一實施例中，半導體元件的製造方法包括形成介電層於基材上；形成蝕刻停止層於介電層；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠。第二溝渠係相鄰於第一溝渠。上述方法也包括以第一材料層填入第一溝渠與第二溝渠中；當第一材料層被填入至第二溝渠中時，將第一溝渠延伸過蝕刻停止層與介電層，以形成延伸的第一溝渠；形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；以及，使用蝕刻停止層和第一材料層做為蝕刻罩幕，來移除第一金屬線的一部分，以形成第一切口。
在其他實施例中，方法包括形成介電層於基材上；形成蝕刻停止層於介電層上；形成第一溝渠於蝕刻停止層上並延伸至介電層中；形成第一材料層於第一溝渠中；當第一材料層填入第一溝渠中時，形成第二溝渠於蝕刻停止層中並延伸至介電層中；當第一材料層仍保留於第一溝渠中時，形成第一金屬線於第二溝渠中；形成蓋層於第一金屬線上；使用蝕刻停止層和第一材料層做為蝕刻罩幕，來移除蓋層之一部分以及第一金屬線之一部分，以形成第一切口；以 第二材料層填入第一切口中；從第一溝渠移除第一材料層；形成第二金屬線於第一溝渠中；以及，使用蝕刻停止層、蓋層之一部分以及第二材料層之一部分做為蝕刻罩幕，來移除第二金屬線之一部分，以形成第二切口。
在又一其他實施例中，方法包括形成介電層於基材上；形成蝕刻停止層於介電層上；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠；以第一材料層填入第一溝渠和第二溝渠中；使第一溝渠延伸穿過蝕刻停止層和介電層，以形成延伸的第一溝渠。當第一溝渠延伸過蝕刻停止層和介電層以形成延伸的第一溝渠時，第一材料層係被填入第二溝渠中。上述方法也包括形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；使用蝕刻停止層與第一材料層做為蝕刻罩幕，來移除蓋層之一部分以及第一金屬線之一部分，以形成第一切口；以第二材料層填入第一切口；當具有蓋層之第一金屬線仍保留於延伸的第一溝渠中時，自第二溝渠移除第一材料層；形成第二金屬線於第二溝渠中；以及，使用蝕刻停止層、蓋層之一部分以及第二材料層之一部分做為蝕刻罩幕，來移除第二金屬線之一部分，以形成第二切口。
前述內容概述多個實施例之特徵，以使於本技術領域具有通常知識者可進一步了解本揭露實施例之態樣。本技術領域具通常知識者應可輕易利用本揭露實施例作為基礎，設計或潤飾其他製程及結構，藉以執行此處所描述之實施例的相 同的目的及/或達到相同的優點。本技術領域具有通常知識者亦應可了解，上述相等的結構並未脫離本揭露實施例之精神和範圍，且在不脫離本揭露實施例之精神及範圍下，其可經潤飾、取代或替換。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142‧‧‧操作

Claims (10)

  1. 一種半導體元件的製造方法，包含：形成一介電層於一基材上；形成一蝕刻停止層(Etch-Stop-Layer；ESL)於該介電層上；形成一第一圖案化的硬式罩幕(Hard Mask；HM)，以定義該蝕刻停止層上之一第一溝渠；形成一第二溝渠，該第二溝渠延伸穿過該蝕刻停止層與該介電層，其中該第二溝渠與該第一溝渠相鄰；以一第一材料層填入該第一溝渠與該第二溝渠；當該第一材料層被填入至該第二溝渠中時，將該第一溝渠延伸穿過該蝕刻停止層與該介電層，以形成一延伸的第一溝渠；形成一第一金屬線於該延伸的第一溝渠中；形成一蓋層於該第一金屬線上；以及使用該蝕刻停止層與該第一材料層做為一蝕刻罩幕，來移除該第一金屬線之一部分，以形成一第一切口(Cut)。
  2. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該形成延伸穿過該蝕刻停止層與該介電層之該第二溝渠之操作包含：形成一第二圖案化的硬式罩幕於該蝕刻停止層上；藉由該第二圖案化的硬式罩幕，選擇性地蝕刻該蝕刻停止層與該介電層；以及移除該第二圖案化的硬式罩幕。
  3. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該將該第一溝渠延伸穿過該蝕刻停止層與該介電層之操作包含：自該第一溝渠移除該第一材料層，並部分地移除該第二溝渠中的該第一材料層；以及選擇性地蝕刻該蝕刻停止層以及該介電層，但不實質地蝕刻該第一圖案化的硬式罩幕以及該第二溝渠中的該第一材料層。
  4. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該形成該第一金屬線於該延伸的第一溝渠中之操作包含：以一第二材料層填入至該延伸的第一溝渠中；使該第二材料層與該第一圖案化的硬式罩幕凹陷，以減少該延伸的第一溝渠的一深度；選擇性地移除該第二材料層，以顯露出該延伸的第一溝渠；以一金屬層填入至該延伸的第一溝渠中；以及使過多的該金屬層凹陷。
  5. 一種半導體元件的製造方法，包含：形成一介電層於一基材上；形成一蝕刻停止層(Etch-Stop-Layer；ESL)於該介電層上； 形成一第一溝渠於該蝕刻停止層中並延伸至該介電層中；形成一第一材料層於該第一溝渠中；形成一第二溝渠於該蝕刻停止層中，並延伸至該介電層中，其中該第一溝渠係被該第一材料層所填滿；當該第一材料層仍留在該第一溝渠中時，形成一第一金屬線於該第二溝渠中；形成一蓋層於該第一金屬線上；以及使用該蝕刻停止層與該第一材料層做為一蝕刻罩幕，來移除該蓋層之一部分及該第一金屬線之一部分，以形成一第一切口(Cut)；將一第二材料層填入至該第一切口中；自該第一溝渠移除該第一材料層；於該第一溝渠中形成一第二金屬線；以及使用該蝕刻停止層、該蓋層之一部分以及該第二材料層之一部分做為一蝕刻罩幕，來移除該第二金屬線之一部分，以形成一第二切口。
  6. 如申請專利範圍第5項所述之半導體元件的製造方法，其中該形成該第一溝渠於該蝕刻停止層中並延伸至該介電層中的操作包含：形成具有複數個次溝渠之一第一圖案化的硬式罩幕層於該蝕刻停止層上；形成一第二圖案化的硬式罩幕層，以暴露出一第一次群組之該些次溝渠； 經由該第二圖案化的硬式罩幕層，選擇性地蝕刻該蝕刻停止層與該介電層；以及移除該第二圖案化的硬式罩幕層。
  7. 如申請專利範圍第5項所述之半導體元件的製造方法，其中該移除該第一金屬線之該部分，從而形成該第一切口的操作包含：形成一第一圖案化的光阻層，該第一圖案化的光阻層具有位於該第一金屬線上之一第一開口，其中與該第一金屬線相鄰之該蝕刻停止層係暴露在該第一開口中，其中該第一溝渠中之該第一材料層之一部分係暴露在該第一開口中；經由該第一開口，選擇性地蝕刻該第一金屬線。
  8. 如申請專利範圍第5項所述之半導體元件的製造方法，其中該形成該蓋層於該第一金屬線上的操作包含：使該第一金屬線之一頂部分凹陷；沉積該蓋層於凹陷的該第一金屬線上；以及使該蓋層凹陷。
  9. 一種半導體元件的製造方法，包含：形成一介電層於一基材上；形成一蝕刻停止層於該介電層上；形成一第一圖案化的硬式罩幕，以定義該蝕刻停止層 上之一第一溝渠；形成一第二溝渠，其係延伸穿過該蝕刻停止層以及該介電層；以一第一材料層填入該第一溝渠和該第二溝渠中；使該第一溝渠延伸穿過該蝕刻停止層以及該介電層，以形成一延伸的第一溝渠，其中當該第一溝渠延伸穿過該蝕刻停止層以及該介電層，以形成該延伸的第一溝渠時，該第一材料層係填入該第二溝渠中；形成一第一金屬線於該延伸的第一溝渠中；形成一蓋層於該第一金屬線上；使用該蝕刻停止層以及該第一材料層做為一蝕刻罩幕，來移除該蓋層之一部分以及該第一金屬線之一部分，以形成一第一切口；將一第二材料層填入至該第一切口中；當具有該蓋層之該第一金屬線係保留於該延伸第一溝渠中時，自該第二溝渠移除該第一材料層；形成一第二金屬線於該第二溝渠中；以及使用該蝕刻停止層、該蓋層之一部分以及該第二材料層之一部分做為一蝕刻罩幕，來移除該第二金屬線之一部分，以形成一第二切口。
  10. 如申請專利範圍第9項所述之半導體元件的製造方法，其中該形成該第一金屬線於該延伸的第一溝渠中的操作包含：以一第三材料層填入該延伸的第一溝渠中； 使該第三材料層與該第一圖案化的硬式罩幕凹陷，以減少該延伸的第一溝渠之一深度；移除該第三材料層，以顯露出具有減少的該深度之該延伸的第一溝渠；將一第一金屬層填入至具有減少的該深度之該延伸的第一溝渠中；以及使該第一金屬層凹陷。
TW105132754A 2015-10-12 2016-10-11 半導體元件的製造方法 TWI705526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/880,379 2015-10-12
US14/880,379 US9735052B2 (en) 2015-10-12 2015-10-12 Metal lines for interconnect structure and method of manufacturing same

Publications (2)

Publication Number Publication Date
TW201724360A TW201724360A (zh) 2017-07-01
TWI705526B true TWI705526B (zh) 2020-09-21

Family

ID=58499876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132754A TWI705526B (zh) 2015-10-12 2016-10-11 半導體元件的製造方法

Country Status (3)

Country Link
US (1) US9735052B2 (zh)
CN (1) CN106571308A (zh)
TW (1) TWI705526B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10803227B2 (en) 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US20140061745A1 (en) * 2012-08-28 2014-03-06 SK Hynix Inc. Semiconductor device having buried bit lines and method for fabricating the same
US20140264926A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Back End of Line Semiconductor Device Processing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9159832B2 (en) * 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
US9129906B2 (en) 2013-12-05 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US9105700B2 (en) * 2013-12-12 2015-08-11 Lam Research Corporation Method for forming self-aligned contacts/vias with high corner selectivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US20140061745A1 (en) * 2012-08-28 2014-03-06 SK Hynix Inc. Semiconductor device having buried bit lines and method for fabricating the same
US20140264926A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Back End of Line Semiconductor Device Processing

Also Published As

Publication number Publication date
US20170103915A1 (en) 2017-04-13
CN106571308A (zh) 2017-04-19
US9735052B2 (en) 2017-08-15
TW201724360A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US11908939B2 (en) Method of making a FinFET device including a step of recessing a subset of the fins
KR102237258B1 (ko) 핀 폭 균일성을 달성하기 위한 핀형 전계 효과 트랜지스터 패터닝 방법
US10854542B2 (en) Via structure and methods thereof
US11004747B2 (en) Fin critical dimension loading optimization
US20210280460A1 (en) Metal-Based Etch-Stop Layer
US8946026B2 (en) Methods of fabricating a semiconductor device including metal gate electrodes
TWI713089B (zh) 積體電路結構的形成方法
TW202017109A (zh) 積體電路裝置及其形成方法
US11515423B2 (en) Semiconductor device having fins
TWI720260B (zh) 半導體元件及其形成方法
TWI705526B (zh) 半導體元件的製造方法
US9490136B1 (en) Method of forming trench cut
TWI817141B (zh) 微影圖案化和圖案化半導體裝置的方法
US11145760B2 (en) Structure having improved fin critical dimension control
TWI735954B (zh) 半導體元件及其形成方法